[go: up one dir, main page]

TW202129931A - 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法 - Google Patents

具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法 Download PDF

Info

Publication number
TW202129931A
TW202129931A TW109108717A TW109108717A TW202129931A TW 202129931 A TW202129931 A TW 202129931A TW 109108717 A TW109108717 A TW 109108717A TW 109108717 A TW109108717 A TW 109108717A TW 202129931 A TW202129931 A TW 202129931A
Authority
TW
Taiwan
Prior art keywords
memory
layer
layers
dielectric
stack structure
Prior art date
Application number
TW109108717A
Other languages
English (en)
Other versions
TWI751509B (zh
Inventor
楊永剛
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202129931A publication Critical patent/TW202129931A/zh
Application granted granted Critical
Publication of TWI751509B publication Critical patent/TWI751509B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P14/6304—
    • H10P14/6322—
    • H10P14/69215—
    • H10P50/283—
    • H10P14/6522—
    • H10P14/6529—
    • H10P14/6534—

Landscapes

  • Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一種3D記憶體元件，其包括一基底、一記憶體堆疊結構以及一記憶體串。記憶體堆疊結構設置於基底上，其中記憶體堆疊結構包括多個交替堆疊的導體層和介電質層。記憶體串垂直地延伸穿過記憶體堆疊結構，其中記憶體串包括一記憶體膜沿著記憶體串的側壁，且記憶體膜包括插入介電質層的不連續的阻擋層。

Description

具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法
本發明係關於一種三維記憶體元件及其形成方法，且特別係關於一種具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法。
本發明內容的實施例係關於三維(3D)記憶體元件及其製造方法，更具體地，關於具有增大的接頭臨界尺寸(critical dimension, CD)的3D記憶體元件及其製造方法。
經由改進製程技術、電路設計、程式設計演算法和製造製程，平面記憶體單元被縮小到更小的尺寸。然而，隨著存儲單元的特徵尺寸接近物理下限，平面製程和製造技術變得具有挑戰性且成本高昂。如此，平面記憶體單元的存儲密度亦接近上限。
3D記憶體架構能夠解決平面記憶體單元中的密度限制。3D記憶體架構包括記憶體陣列和週邊設備，用於控制去往和來自記憶體陣列的信號。它的優點是佔用的晶片面積比針對相同的比特密度的平面記憶體單元要少。3D記憶體架構中的記憶體串與平面記憶體單元中的記憶體串的不同之處在於，該串垂直地排列在基底上方。
然而，隨著單元尺寸繼續縮小，關於現有3D記憶體結構和製造方法的成本、可靠性和性能出現了各種問題。因此，需要新穎的3D記憶體元件及其製造方法來解決這些問題。
本文揭露了具有增大的接頭臨界尺寸的3D記憶體元件的實施例及其形成方法。
在一個示例中，揭露了一種3D記憶體元件，其包括一基底、一記憶體堆疊結構以及一記憶體串。記憶體堆疊結構設置於基底上，其中記憶體堆疊結構包括多個交替堆疊的導體層和介電質層。記憶體串垂直地延伸穿過記憶體堆疊結構，其中記憶體串包括一記憶體膜沿著記憶體串的側壁，且記憶體膜包括插入介電質層的不連續的阻擋層。
在另一示例中，揭露了一種3D記憶體元件，其包括一基底、一記憶體堆疊結構以及一記憶體串。記憶體堆疊結構設置於基底上，其中記憶體堆疊結構包括多個交替堆疊的導體層和介電質層。記憶體串垂直地延伸穿過記憶體堆疊結構，其中記憶體串包括一記憶體膜沿著記憶體串的側壁，且記憶體膜包括插入介電質層的不連續的阻擋層，其中不連續的阻擋層包括多個部分，且沒有任何相鄰近的部分是彼此相接觸的。
在又一示例中，揭露了一種用於形成3D記憶體元件的方法。形成一介電質堆疊結構於一基底上，其中介電質堆疊結構包括交替堆疊的犧牲層和介電質層。形成垂直地延伸穿過介電質堆疊結構的一開口。對緊靠開口的側壁、犧牲層的側面進行蝕刻。在犧牲層被蝕刻的位置處形成不連續的阻擋層。隨後在不連續的阻擋層和所插入的介電質層上形成一存儲層、一穿隧層和一半導體通道。
儘管本文對具體的裝置配置進行討論，但是應當理解僅僅是為了說明本發明目的。相關領域的技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可以使用其他配置。對於相關領域的技術人員顯而易見的是，本發明還可以用於各種其他應用中。
應當注意，說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的引用指示所描述的實施例可包括特定特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。此外，這些短語不一定指相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其它實施例來影響該特徵、結構和/或特性將在本領域技術人員的知識範圍內。
通常，可以至少部分地根據上下文中的用法來理解術語。例如是如本文所使用的術語“一個或多個”，至少部分取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，諸如“一個”、“一、”或“該”之類的術語可以仍然至少部分取決於上下文被理解為傳達單數用法或傳達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達一組排他性因素，而是可以替代地，仍然至少部分取決於上下文，允許不一定明確描述的其他因素的存在。
易於理解的是，本發明中的“在……上”、“在……上方”、以及“在……之上”的意思應當被以最寬的方式解釋，使得“在……上”不僅意指“直接在……（某物）上”，而且也包括“在……（某物）上”且其間具有中間特徵或層的意思，並且“在……上方”或“在……之上”不僅意指“在……（某物）上方”或“在……（某物）之上”的意思，而且也可以包括“在……（某物）上方”或“在……（某物）之上”，而其間沒有中間特徵或層（即直接在某物上）的意思。
此外，空間上的相對術語，諸如“在……之下”、“在……下方”、“下部的”、“在……上方”、“上部的”等於此可以用於易於描述，以描述如圖中所示的一個元件或特徵與別的元件（單個或多個）或特徵（單個或多個）的關係。除圖中描繪的方向之外，空間上的相對術語還意圖涵蓋使用或操作中裝置的不同方向。裝置可以另外地方向（旋轉90度或處於其它方向）並且可以同樣地相應解釋於此使用的空間上的相對描述符。
如於此使用，術語“基底”指一種材料，隨後的材料層要增加到此材料上。可以對基底自身進行圖案化。可以對增加到基底頂上的材料進行圖案化，或者增加到基底頂上的材料可以保持未被圖案化。此外，基底可以包括半導體材料，諸如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由諸如玻璃、塑膠、或藍寶石晶片的非導電材料構成。
如於此使用的，術語“層”指包括具有厚度的區域的材料部分。層可以在下覆或上覆結構的整個之上延伸，或可以具有比下覆或上覆結構的廣度小的廣度。此外，層可以是厚度小於同質或異質連續結構的厚度的該連續結構的區域。例如是層可以位於連續結構的頂部表面和底部表面之間的水平面的任何對之間，或位於連續結構的頂部表面和底部表面處的水平面的任何對之間。層可以水平地、垂直地、和/或沿著錐形表面延伸。基底可以是層，可以在其中包括一個或更多層，和/或可以在其上、其上方、和/或其下方具有一個或更多層。層可以包括多個層。例如是互連層可以包括一個或更多導體和接觸層（其中可形成互連線和/或過孔接觸部）和一個或更多介電層。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設定的部件或​​製程步驟的特性或參數的期望值或目標值、連同高於和/或低於期望值的值的範圍。值的範圍可以是由於製程或公差的些微變化而引起。如於此使用的，術語“大約”指可以基於與半導體裝置相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值可以在例如該值的10-30%之內（例如，該值的±10%、±20%、或±30%）變化。
本文使用的，術語“3D記憶體元件”是指在橫向方向的基底上串聯連接的垂直方向的記憶體單元電晶體串(本文中稱作“記憶體串”的區域，例如NAND存儲串)，使得記憶體單元電晶體串相對於基底在垂直方向上延伸。如本文所用，術語“垂直/垂直地”表示相對垂直於基底的橫向表面。
在製造具有先進技術(例如具有96層級或更多層級)的3D NAND記憶體元件時，通常使用雙層面架構，其包括兩個堆疊的通道結構，所述通道結構可以經由層面間插頭結構來進行電連接。在層面間插頭結構形成之前，層面間接頭處的視窗可以打開，以允許在架構的下部通道孔中進行各種處理。然而，由於單元尺寸的持續縮小，接頭臨界尺寸（critical dimension, 臨界尺寸(CD)）顯著地減小，導致層面間接頭處的窗口變窄，使得用於這些過程的化學物質難以進入下部通道孔。
圖1繪示本發明較佳實施例中3D記憶體元件的剖面示意圖。在製程中，一3D記憶體元件100包括垂直地延伸穿過一雙層面記憶體堆疊結構107(包括一下部層面記憶體結構107A和一上部層面記憶體結構107B)的NAND記憶體串。下部層面記憶體結構107A和上部層面記憶體結構107B中的每一個記憶體層面都包括多個對，每一對包括形成在一基底102上的一介電質層106和一導體層109(本文稱為“導體/介電質層對”)。下部層面記憶體結構107A和上部層面記憶體結構107B被一接頭氧化物層103分開。通道結構包括一上部通道孔124和一下部通道孔122，其中通道結構是分別穿過上部層面記憶體結構107B和下部層面記憶體結構107A形成的，其中可以形成NAND記憶體串。
基底102可包括一矽(例如單晶矽)基底、一矽鍺(SiGe) 基底、一砷化鎵(GaAs) 基底、一鍺(Ge) 基底、一矽覆絕緣(SOI) 基底、一鍺覆絕緣(GOI) 基底或任何其它合適材料的半導體基底。在一些實施例中，基底102是薄化的基底(例如，半導體層)，其經由研磨製程、蝕刻製程、化學機械研磨(CMP) 製程或其任意組合的製程來薄化。注意，圖1中包括軸x和軸y，以進一步說明3D記憶體元件100中的元件的空間關係。3D記憶體元件100的基底102包括在x方向(即，橫向)橫向延伸的兩個橫向表面(例如，頂部表面和底部表面)。如本文使用的，3D記憶體元件(例如，3D記憶體元件100)的一個元件(例如，層或元件)是在另一個元件(例如，層或元件)的“上面”、“上方”還是“下方”是相對於3D記憶體元件(例如，基底102)的基底而言，當基底在y方向(即，垂直方向)上位於3D記憶體元件的最下部平面中時，在y方向上是確定的。描述空間關係的相同概念適用於整個本發明內容。
每個“NAND”記憶體串包括垂直地延伸穿過下部層面記憶體結構107A和上部層面記憶體結構107B的一記憶體膜110。記憶體膜110包括一穿隧層116、一存儲層114(也稱為“電荷俘獲層”)和一阻擋層112。NAND記憶體串還包括一半導體通道118，其中半導體通道118經由在通道結構中填充半導體材料而形成。一半導體插頭105被提供在NAND記憶體串的下部，其與半導體通道118相接觸，並且用作由NAND記憶體串的源極選擇閘極控制的通道。
在接頭氧化物層103的位置處的圓柱形狀的直徑被表示為如圖1所示的接頭臨界尺寸(CD)。接頭臨界尺寸(CD)的值可以直接影響各種化學物質可以從上部通道孔124穿過該接頭到下部通道孔122的可能性，因為接頭臨界尺寸(CD)通常是通道結構上部的所有臨界尺寸(CD)中最小的臨界尺寸(CD)。傳統技術面臨窄接頭臨界尺寸(CD)的問題，因為沿著通道結構的側壁的記憶體膜(例如，記憶體膜110)太厚，以至於它佔據了接頭臨界尺寸(CD)處的大部分開口，因此使得材料難以進入通道結構的下部。例如，當用於蝕刻通道結構下部中的氧化矽的濕化學物質不能進入下部時，缺乏蝕刻可能導致通道結構下部的底部的多晶矽上的極厚層。在另一示例中，當用於在多晶矽半導體通道形成之後清潔多晶矽半導體通道的濕化學物質難以從下部去除時，過蝕刻可能導致對多晶矽的損壞。在應用乾式蝕刻的又一示例中，窄的接頭臨界尺寸(CD)可能導致通道結構下部的底部的氧化物-氮化物-氧化物(ONO)膜的欠缺蝕刻。這可能進一步導致缺陷檢測的失敗，例如暗電壓對比(DVC)失敗。在半導體製造製程中，這些情況都是不理想的。
根據本發明內容的各種實施例提供了一種用於增大接頭臨界尺寸(CD)的有效結構和方法。更具體地，在沉積記憶體膜之前，至少一部分緊靠通道孔側壁的氮化矽層被蝕刻，然後被氧化以形成原生氧化層。因此，與兩個層面之間的接頭相鄰近的通道孔的臨界尺寸(CD)可以增大，並且可以在架構的下部通道孔中進行進一步的製程。
圖2A繪示本發明較佳實施例中具有增大的接頭臨界尺寸的3D記憶體元件的剖面示意圖。如圖1中所示的3D記憶體元件100，圖2A中的一3D記憶體元件200還可以包括一基底202，該基底202具有與圖1中的基底102相同或相似的特性和實現方式。因此，基底102的描述可以類似地應用在本文，因此將不再重複。
3D記憶體元件200可以是單片3D記憶體元件的一部分。術語“單片”意指3D記憶體元件的元件(例如，週邊元件和存儲陣列元件)形成在單個基底上。對於單片3D記憶體元件，由於週邊元件處理和存儲陣列元件處理的複雜，製造會遇到額外的限制。例如，記憶體陣列元件(例如，“NAND”記憶體串)的製造受到與已經形成或將被形成在同一基底上的週邊元件相關聯的熱積存（thermal budget）的限制。
可選地，3D記憶體元件200可以是非單片3D記憶體元件的一部分，其中元件(例如，週邊元件和存儲陣列元件)可以分別形成在不同的基底上，然後例如以面對面的方式相接合。在一些實施例中，記憶體陣列元件基底(例如，基底202)為接合的非單片3D記憶體元件的基底，並且週邊元件(例如，包括未繪示出的用於有助於3D記憶體元件200的操作的任何合適的數位、類比和/或混合信號週邊電路，例如頁緩衝器、解碼器和鎖存器)被翻轉並且面朝下朝向記憶體陣列元件(例如，“NAND”記憶體串)，用以混合接合。應當理解的是，在一些實施例中，記憶體陣列元件基底(例如，基底202)被翻轉並且面朝下朝向週邊元件(未繪示出)，用於混合接合，使得在接合的非單片3D記憶體元件中，記憶體陣列元件在週邊元件上方。記憶體陣列元件基底(例如，基底202)可以是薄化的基底(其不是接合的非單片3D記憶體元件的基底)，並且非單片3D記憶體元件的後端程序(BEOL)互連可以被形成在薄化的記憶體陣列元件基底的背面。
根據本發明內容的實施例，3D記憶體元件200是一種NAND快閃記憶體元件，其中存儲單元以NAND記憶體串陣列的形式提供，每個記憶體串在基底202上方垂直地進行延伸。每個NAND記憶體串可以延伸穿過多個層的對，每對包括在製程中在基底202上形成的一介電質層206和一導體層209(本文稱為“導體/介電質層對”)。圖2A繪示出了一雙層面記憶體堆疊結構207(包括一下部層面記憶體結構207A和一上部層面記憶體結構207B)，NAND記憶體串垂直地延伸穿過此堆疊。雙層面記憶體堆疊結構207中的導體/介電質層對的數量(例如，32、64、96、128或與本發明內容相容的任何其它數量)可設定3D記憶體元件200中的記憶體單元的數量。如圖2A中所示，下部層面記憶體結構207A和上部層面記憶體結構207B可以由一接頭氧化物層203分開。
在一些實施例中，在製程的中間形成介電質堆疊結構(未繪示出)，此介電質堆疊結構包括多個層的對，每對包括介電質層(即介電質層206)和犧牲層。在製程接近結束時，記憶體堆疊207經由閘極替換製程來替換介電質堆疊結構，此閘極替換製程用導體層(即導體層209)替換每個犧牲層。在閘極替換之後，記憶體堆疊207中的導體層209和介電質層206可以在垂直方向上交替，從而創建包括基底202上的多個交替的導體層209和介電質層206的記憶體堆疊結構。換句話說，除了在記憶體堆疊的頂部和底部的那些導體層，每個導體層209可以由兩側的兩個介電質層206相鄰接，並且每個介電質層206可以由兩側的兩個導體層209相鄰接。導體層209可以各自具有相同的厚度或不同的厚度。類似地，介電質層206可以各自具有相同的厚度或不同的厚度。同樣地，導體層209和介電質層206可以各自具有相同的厚度或不同的厚度。導體層209可以包括導體材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任意組合。介電質層206可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任意組合。在一些實施例中，絕緣層(未繪示出)形成在基底202和記憶體堆疊結構之間，並且包括介電質材料，例如氧化矽。
根據本發明內容的實施例，通道結構包括一上部通道孔224和一下部通道孔222，其中通道結構可以是分別穿過上部層面記憶體結構207B和下部層面記憶體結構207A形成的，其中可以形成NAND記憶體串。“NAND”記憶體串還可以包括一記憶體膜210，該記憶體膜210垂直地延伸穿過上部層面記憶體結構207B和下部層面記憶體結構207A，並且沿著“NAND”記憶體串的側壁。記憶體膜210可以包括一穿隧層216、一存儲層214(也稱為“電荷俘獲層”)和一阻擋層212。穿隧層216可以包括氧化矽、氮氧化矽或其任意組合。存儲層214可以包括氮化矽、氮氧化矽、矽或其任意組合。阻擋層212可以包括氧化矽、氮氧化矽、高介電常數(高κ)介電質或其任意組合。在一個示例中，記憶體膜210可以包括氧化矽/氧氮化矽/氧化矽(ONO)的複合層。
如圖2A中所示，3D記憶體元件200的“NAND”記憶體串還可以包括一半導體通道218，其可以經由在通道結構中填充半導體材料來形成。在一些實施例中，半導體通道218可以包括矽，例如非晶矽、多晶矽或單晶矽。在隨後的製程中，下部通道孔222和上部通道孔224的剩餘空間可以部分或全部被填充有包括介電質材料(例如氧化矽)的填充層。類似於3D記憶體元件100的通道結構，3D記憶體元件200的通道結構也可以具有圓柱形狀(例如，柱狀)。根據一些實施例，填充層、半導體通道218、穿隧層216、存儲層214和阻擋層212可以按此順序從柱的中心向外表面徑向地設置。
在一些實施例中，一半導體插頭205被提供在NAND記憶體串的下部(例如，在下端)。如本文使用的，當基底202位於3D記憶體元件200的最下部平面中時，元件(例如，NAND記憶體串)的“上端”是在y方向上遠離基底202的一端，而元件(例如，NAND記憶體串)的“下端”是在y方向上靠近基底202的一端。半導體插頭205可以包括半導體材料，例如矽，其從基底202沿任何合適的方向磊晶生長。應當理解的是，在一些實施例中，半導體插頭205包括單晶矽，與基底202的材料相同。換句話說，半導體插頭205可以包括與基底202的材料相同的磊晶生長的一半導體層。在一些實施例中，半導體插頭205的一部分在基底202的頂部表面上方，並且與半導體通道相接觸。半導體插頭205可以用作由NAND記憶體串的源極選擇閘極控制的通道。
根據與本發明內容一致的實施例，阻擋層212可以是由介電質層206插入的不連續的阻擋層。如圖2A中所示，阻擋層212可以包括多個小部分，沿著垂直方向的相鄰近部分被介電質層206分開。在一些實施例中，所述小部分的數量可以等於沿著垂直方向的導體層209的數量。每個小部分在一端緊靠存儲層214，在另一端緊靠導體層209的一層的一側，並且位於該導體層209的被兩個相鄰近的介電質層206和該導體層209的一側包圍的凹槽中。不連續阻擋層212的每個小部分可以經由以下操作來形成：蝕刻緊靠通道結構的側壁的犧牲層(其隨後被導體層209代替)的一側，然後經由氧化製程形成氧化物層，例如熱氧化或濕化學氧化(例如，使用含臭氧的化學物質) 製程，這將在下面結合圖3A-3F詳細描述。
圖2A所示的阻擋層212是完全不連續的，這意指阻擋層212的相鄰近的小部分中沒有一個是彼此相接觸的。例如，在圖2A中，小部分2121和小部分2122是阻擋層212的相鄰近的小部分，並且它們被一個介電質層2061完全地分開，並且被存儲層214覆蓋。
根據與本發明內容一致的一些其它實施例，圖2B所示的阻擋層212可以是部分不連續的，這意指至少兩個相鄰近的小部分(例如，小部分2121和2122)經由鄰接垂直層2123被連接，該鄰接垂直層2123從小部分突出並且覆蓋位於兩個相鄰小部分之間的介電質層2061的一側。鄰接垂直層可以經由與形成不連續阻擋層212的小部分2121和2122的相同的氧化製程來形成，並且可以由於在那些凹槽中形成小部分2121和2122之前蝕刻犧牲層而產生的淺凹槽而突出。在其它一些實施例中，可以經由一個或多個鄰接垂直層連接多於兩個相鄰的小部分，例如三個、四個、五個、十個或全部小部分。圖2B中的一3D記憶體元件250的其它部分類似於結合圖2A描述的3D記憶體元件200的那些部分，因此它們的位置和功能在本文不再重複。
回到圖2A，在一些實施例中，其中介電質層206包括氧化矽，犧牲層包括氮化矽，阻擋層212可以包括氧化矽。應當理解的是，根據氧化製程(例如，氮原子和離子從原生氧化物中去除的程度)，原生氧化物可以完全是氧化矽、完全是氮氧化矽、以及氧化矽和氮氧化矽的混合物。結果，在一些實施例中，阻擋層212包括氧化矽和氮氧化矽二者。
因為不連續的阻擋層212可以包括在雙層面記憶體堆疊結構207中的導體層209的凹槽中形成的多個小部分，所以從通道結構的側壁突出的記憶體膜210的總厚度可以顯著減小，從而增大了下部通道孔222和上部通道孔224的臨界尺寸(CD)以及在接頭氧化物層203處或附近的接頭臨界尺寸(CD)。增大的接頭視窗使得化學物質更容易在通道結構的下部中進行的各種製程期間進入下部通道孔222，進而抑制如上文所述的過蝕刻和欠缺蝕刻的發生。
在一些實施例中，不連續的阻擋層212的經由在緊靠存儲層214的一端與緊靠一個導體層209的一側的另一端之間的水平寬度測量的厚度可以在大約4奈米與大約10奈米之間，例如在4奈米和10奈米之間(例如，4奈米、4.5奈米、5奈米、5.5奈米、6奈米、6.5奈米、7奈米、7.5奈米、8奈米、8.5奈米、9奈米、9.5奈米、10奈米，由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)。在一些實施例中，不連續的阻擋層212可以具有在大約6奈米與大約8奈米之間的厚度，這更接近阻擋層112(如圖1所示)中的7奈米的厚度，因此在後續的製程中不需要顯著的改變。根據本發明內容，由於阻擋層212的部分可以形成在導體層209的凹槽中，所以下部通道孔222和上部通道孔224的臨界尺寸(CD)以及在接頭氧化物層203處或附近的接頭臨界尺寸(CD)可以具有阻擋層212的節省的厚度的兩倍的增益，該增益的範圍在大約8奈米和大約20奈米之間。與圖1相比，臨界尺寸(CD)和接頭臨界尺寸(CD)可以具有大約14奈米的增益。
儘管不連續地嵌入在導體層209的凹槽中，但是根據本發明內容的阻擋層212的阻隔能力不會變得比現有技術的阻擋層差，這是由於插入了介電質層206，介電質層206的側面也可以提供阻隔能力。介電質層206可以包括類似於阻擋層212的介電質材料(例如，氧化矽、氮化矽、氮氧化矽或其任意組合)。因此，在本發明內容中，不連續的阻擋層212和介電質層206沿著通道結構的側壁共同形成連續的阻擋層。
在一些實施例中，不連續的阻擋層212可以作為記憶體膜210的一部分，垂直地並且沿著如圖2A中所示的“NAND”記憶體串的側壁延伸穿過下部層面記憶體結構207A和上部層面記憶體結構207B。這種配置具有防止通道結構的整個側壁在隨後的製程中被蝕刻的優點。
在一些實施例中，不連續的阻擋層212的側壁可以基本上與接頭氧化物層203的側壁齊平。這種配置使得有可能實現存儲層214和/或穿隧層216在接頭的臨界尺寸(CD)區域中的厚度均勻性。結果，記憶體膜210不太可能在接頭的臨界尺寸(CD)區域中破損，否則這將導致3D記憶體元件200中的缺陷。本文使用的術語“齊平”描述了由兩個相鄰近的側壁形成的表面的平坦性。當用於描述在不連續的阻擋層212的側壁與接頭氧化物層203的側壁之間的相對位置時，術語“基本上”意指兩個層的側壁可以完全齊平或彼此之間具有不超過約±1奈米的小偏移(例如，±0.1奈米、±0.2奈米、±0.5奈米、±1奈米、由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)。這是因為有時製程可能不夠精確，無法使兩層的側壁彼此對齊。然而，只要獲得本發明內容的預期結果，就不需要不同層的側壁具有絕對的對齊。
在一些實施例中，不連續的阻擋層212的側壁可以基本上與介電質層206的側壁齊平。類似於上述實施例，這種配置使得有可能在橫跨通道結構的整個垂直區域中實現存儲層214和/或穿隧層216的厚度均勻性。結果，記憶體膜210不太可能在通道結構中具有破損，否則這將導致3D記憶體元件200中的缺陷。
圖3A-3F繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。圖4繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的方法流程圖。圖3A-圖3F和圖4所示的一3D記憶體元件300的示例包括圖1、圖2A和圖2B所示的3D記憶體元件100、200和250。將同時描述圖3A-圖3F和圖4。應當理解的是，一方法400中繪示出的操作不是全面的，並且在任何繪示出的操作之前、之後或之間也可以進行其它操作。此外，一些操作可以同時進行，或以不同於圖4所示的循序進行。
參考圖4，方法400開始於一操作402，其中在基底上形成介電質層面。基底可以是矽基底。介電質層面可以包括多個交替的犧牲層和介電質層。在一些實施例中，每個犧牲層包括氮化矽，而每個介電質層包括氧化矽。
參考圖3A，根據本發明內容的一些實施例，製程期間的3D記憶體元件300可以包括一雙層面介電質堆疊結構304(包括一下部介電質堆疊結構304A和一上部介電質堆疊結構304B)。下部介電質堆疊結構304A和上部介電質堆疊結構304B中的每一者都可以包括在一矽基底302上形成的多個介電質層306和犧牲層308對(本文稱為“介電質層對”)。介電質層306和犧牲層308可以交替沉積在矽基底302上。在一些實施例中，可以經由在形成雙層面介電質堆疊結構304之前在矽基底302上沉積介電質材料(例如氧化矽)，或進行熱氧化製程以在雙層面介電質堆疊結構304和矽基底302之間形成絕緣層(未繪示出)。在一些實施例中，每個介電質層306包括氧化矽層，並且每個犧牲層308包括氮化矽層。雙層面介電質堆疊結構304可以經由一種或多種薄膜沉積製程形成，包括但不限於化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積（ALD）製程或其任意組合。
方法400進行到一操作404，如圖4中所示，其中形成垂直地延伸穿過介電質層面的開口。如圖3A中所示，一通道孔320是垂直地延伸穿過雙層面介電質堆疊結構304形成的開口。通道孔320可以包括一上部通道孔324和一下部通道孔322。在一些實施例中，多個開口是穿過雙層面介電質堆疊結構304形成的，使得每個開口成為在後續製程中生長單個NAND記憶體串的位置。在一些實施例中，用於形成通道孔320的製程包括濕式蝕刻和/或乾式蝕刻，例如深反應離子式蝕刻（deep reactive ion etching, DRIE）。在一些實施例中，通道孔320進一步延伸穿過矽基底302的頂部。穿過雙層面介電質堆疊結構304的蝕刻製程可以不停止在矽基底302的頂部表面，並且可以繼續蝕刻部分矽基底302。在一些實施例中，在蝕刻穿過雙層面介電質堆疊結構304之後，使用單獨的蝕刻製程來蝕刻部分的矽基底302。
在一些實施例中，半導體插頭形成在開口的下部。半導體插頭可以從開口下部中的基底進行磊晶生長。在一些實施例中，半導體插頭是磊晶生長的矽插頭。如圖3A中所示，可以經由利用從矽基底302沿任何合適的方向(例如，從底部表面和/或側表面) 磊晶生長的單晶矽填充下部通道孔322的下部來形成一矽插頭305。磊晶生長的矽插頭305的製程可以包括但不限於氣相磊晶(Vapor phase epitaxy, VPE)、液相磊晶(Liquid Phase Epitaxy, LPE)、分子束磊晶(molecular beam epitaxy, MBE)或其任意組合。
方法400進行到一操作406，如圖4中所示，其中緊靠開口側壁的犧牲層的一側被蝕刻。因為犧牲層包括氮化矽，所以可以進行對氮化矽回蝕刻的蝕刻製程，以便在雙層面介電質堆疊結構中打開犧牲層的一個或多個凹槽。在一些實施例中，可以為每個犧牲層打開一個凹槽。
參考圖3B，根據本發明內容的一些實施例，可以經由從緊靠開口側壁的一側對犧牲層308進行回蝕刻來打開凹槽311。每個凹槽311可以被兩個相鄰近的介電質層306和其一部分被蝕刻的犧牲層308的一側包圍。作為蝕刻製程的一個示例，可以經由將包含蝕刻劑(例如磷酸(H3 PO4 ))的溶液施加到3D記憶體元件300，在製程期間進行濕式蝕刻，該蝕刻劑對氮化矽的蝕刻速率比氧化矽快得多(例如快十倍以上)。因此，犧牲層308的側面可以被蝕刻以產生位於相鄰近的介電質層306之間的凹槽，例如圖3B所示的凹槽311。應當理解的是，其它蝕刻方法，例如乾式蝕刻，也可以用於產生凹槽，只要能實現本發明內容教導的預期結果。凹槽是在其處隨後可以形成不連續的阻擋層312的小部分的位置。
在一些實施例中，犧牲層308中的凹槽的水平深度被控制在大約1奈米與大約4奈米之間，例如在1奈米和4奈米之間(例如，1奈米、1.5奈米、2奈米、2.5奈米、3奈米、3.5奈米、4奈米，由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)。所述深度可以經由蝕刻的持續時間來控制，因為特定溶液或蝕刻劑對氮化矽的蝕刻速率是已知的或可以經由實驗來確定。例如，在給定溫度下(例如，在150℃至180℃的範圍內)，磷酸可以具有約1奈米到約10奈米/分鐘的蝕刻速率。因此，蝕刻犧牲層308 達3奈米可能需要大約18秒到3分鐘。
方法400進行到一操作408，如圖4所示，其中在犧牲層被蝕刻的位置形成不連續的阻擋層。阻擋層可以包括至少一些犧牲層的原生氧化物。在一些實施例中，為了形成不連續的阻擋層，緊靠開口側壁的犧牲層的部分被氧化成原生氧化物。阻擋層可以經由熱氧化製程或濕化學氧化製程形成。在一些實施例中，阻擋層的厚度在約4奈米和約10奈米之間，例如7奈米。阻擋層與插入的介電質層，可以沿著通道結構的側壁形成連續的阻擋層。
參考圖3C，根據本發明內容的一些實施例，阻擋層312可以形成在犧牲層308被蝕刻的位置。這些位置是經由蝕刻打開的凹槽311，如圖3B中所示。因為凹槽311被介電質層306插入並且不是連續的，所以在其中形成的阻擋層312也是不連續的，並且可以包括多個小部分，沿著垂直方向的相鄰近的部分被介電質層306分開。在一些實施例中，所述小部分的數量可以等於沿著垂直方向的犧牲層308的數量。每個小部分在一端緊靠存儲層314(在圖3D中繪示出)，在另一端緊靠犧牲層308的一層的一側(以及隨後取代犧牲層308的導體層309)，並且位於犧牲層308的凹槽中。
在一些實施例中，一阻擋層312的相鄰近的小部分中沒有一個是彼此相接觸的，因此如以上結合圖2A所討論的，阻擋層312是完全不連續的。在一些其它實施例中，經由從小部分突出並且覆蓋位於兩個相鄰近的小部分之間的介電質層的一側的鄰接垂直層(圖3C中未繪示出)來連接至少兩個相鄰的小部分，因此如以上結合圖2B所討論的，阻擋層312是部分不連續的。
在一些實施例中，不連續的阻擋層312的厚度可以在大約4奈米和大約10奈米之間，例如在4奈米和10奈米之間(例如，4奈米、4.5奈米、5奈米、5.5奈米、6奈米、6.5奈米、7奈米、7.5奈米、8奈米、8.5奈米、9奈米、9.5奈米、10奈米，由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)。在其它實施例中，不連續的阻擋層312可以具有在大約6奈米和大約8奈米之間的厚度，這更接近阻擋層112(如圖1中所示)中的7奈米的厚度，因此在後續的製程中不需要顯著的改變。類似於3D記憶體元件200，經由方法400製造的3D記憶體元件中的通道孔的臨界尺寸(CD)和接頭臨界尺寸(CD)可以具有阻擋層312的節省的厚度的兩倍的增益，該增益的範圍在大約8奈米和大約20奈米之間。與圖1相比，臨界尺寸(CD)和接頭臨界尺寸(CD)可以具有大約14奈米的增益。
根據本發明內容，不連續的阻擋層312的小部分可以經由氧化犧牲層308的被蝕刻的一側來形成，以便形成厚度在上述範圍內的原生氧化物。在一些實施例中，緊靠凹槽311的犧牲層308的部分的原生氧化物是經由熱氧化製程被氧化的。使用分子氧作為氧化劑的乾氧化或使用水蒸氣作為氧化劑的濕氧化均可以用於在例如不大於約850℃的溫度下形成原生氧化物。在一些實施例中，熱氧化製程在約500℃至約850℃之間進行，例如在500℃至850℃之間(例如，500℃、550℃、600℃、650℃、700℃、750℃、800℃、850℃，由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)。在一些實施例中，熱氧化製程在大約700℃下進行，例如700℃。由於熱氧化製程結合了從雙層面介電質堆疊結構304消耗的矽和從周圍環境供應的氧，不連續的阻擋層312的小部分可以從其被蝕刻側生長到犧牲層308的末端並且朝向通道孔320，導致部分原生氧化物層厚度位於形成凹槽311的位置上和部分犧牲層308內部。所得原生氧化物層的厚度可以經由熱氧化溫度和/或時間來控制，其示例已經在上面描述過。在一個示例中，被氧化的犧牲層308的頂端可以具有大約3奈米至大約6奈米的厚度(例如，3奈米、3.5奈米、4奈米、4.5奈米、5奈米、5.5奈米、6奈米，由這些值中的任何一個值以下端限定的任何範圍，或由這些值中的任何兩個值限定的任何範圍)，使得當犧牲層308中的凹槽311的水平深度被控制在大約1奈米和大約4奈米之間時，所得的原生氧化物層可以具有大約4奈米和大約10奈米之間的厚度。
在一些實施例中，緊靠凹槽311的犧牲層308的各部分的原生氧化物是經由濕化學氧化製程被氧化的。包括臭氧的濕化學物質可以用於氧化犧牲層308的緊靠凹槽311的部分以形成原生氧化物。在一些實施例中，濕化學物質是氫氟酸和臭氧的混合物(例如，FOM)。例如，氫氟酸在超純水中的濃度為49%。所得原生氧化物層的厚度可以經由濕化學成分、溫度和/或時間來控制。應當理解的是，不連續的阻擋層312的小部分可以使用任何其它合適的製程形成，例如原位蒸汽產生(ISSG)製程，該製程使用氧氣和氫氣來產生蒸汽形式的水。
在一些實施例中，犧牲層308包括氮化矽，介電質層306包括氧化矽。犧牲層308中的氮化矽的氧化可以產生氮氧化矽，其可以與氧化矽一起保留在不連續的阻擋層312中，或使用任何合適的製程從不連續的阻擋層312中部分或全部去除。然而，不連續的阻擋層312和介電質層306可以沿著通道結構的側壁共同形成連續的阻擋層。
根據本發明內容的一些實施例，如圖3C所示，不連續的阻擋層312可以垂直地穿過下部介電質堆疊結構304A和上部介電質堆疊結構304B和並且沿著NAND記憶體串的側壁進行延伸。這種配置具有防止通道結構的整個側壁在隨後的製程中被蝕刻的優點。
在一些實施例中，可以形成不連續的阻擋層312，使得其側壁基本上與接頭氧化物層303的側壁齊平。這種配置使得有可能在接頭臨界尺寸(CD)區域中實現一存儲層314(在圖3D中繪示出)和/或一穿隧層316(在圖3D中繪示出)的厚度均勻性。結果，一記憶體膜310(在圖3D中繪示出)不太可能在接頭的臨界尺寸(CD)區域中具有破損，否則這將導致3D記憶體元件300中的缺陷。
在一些實施例中，可以形成不連續的阻擋層312，使得其側壁可以基本上與介電質層206的側壁齊平。類似於上述實施例，這種配置使得有可能在橫跨通道結構的整個垂直區域中實現存儲層314和/或穿隧層316的厚度均勻性。結果，記憶體膜310不太可能在通道結構中具有破損，否則這將導致3D記憶體元件300中的缺陷。
方法400進行到一操作410，如圖4中所示，其中阻擋層、存儲層和穿隧層隨後以此順序地沿著開口的側壁被形成在不連續的阻擋層和插入的介電質層上。在一些實施例中，為了形成存儲層，在不連續的阻擋層和插入的介電質層上沉積氮化矽層或氮氧化矽層。
參考圖3D，記憶體膜310(包括不連續的阻擋層312、存儲層314和穿隧層316)是沿著通道孔320的側壁形成的(如圖3A所示)。存儲層314(例如，氮化矽層或氮氧化矽層)和穿隧層316(例如，氧化矽層)可以隨後使用一種或多種薄膜沉積製程，例如化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積（ALD）製程、任何其它合適的製程或其任意組合，來在不連續的阻擋層312和插入的介電質層306上依次沉積。在一些實施例中，氮化矽層或氮氧化矽層沉積在不連續的阻擋層312上，並且作為存儲層314插入介電質層306。在一些實施例中，記憶體膜310可以完全覆蓋通道孔320的側壁。
方法400進行到一操作412，如圖4中所示，其中隨後在穿隧層上形成半導體通道。
如圖3E中所示，可以使用一種或多種薄膜沉積製程，例如化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積（ALD）製程、電鍍、化學鍍或其任意組合，在記憶體膜310的穿隧層316上形成一半導體通道318。在一些實施例中，半導體通道318包括多晶矽。在一些實施例中，可以使用一種或多種薄膜沉積製程，例如化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積（ALD）製程、電鍍、化學鍍或其任意組合，在通道孔320中形成覆蓋層(未繪示出)，例如氧化矽層，以完全或部分填充通道孔320的剩餘空間。如圖3D中所示，由此形成包括不連續的阻擋層312、存儲層314、穿隧層316、半導體通道318和覆蓋層的通道結構。不連續的阻擋層312可以是與雙層面介電質堆疊結構304交替的介電質層306和犧牲層308相接觸的通道結構的最外層。在本發明內容中，存儲層314也可以與雙層面介電質堆疊結構304交替的介電質層306和犧牲層308相接觸。
如圖3F所示，在形成如圖3A-3E所示的NAND記憶體串之後，可以經由用導體層309替換下部介電質堆疊結構304A和上部介電質堆疊結構304B中的犧牲層308來形成一雙層面記憶體堆疊結構307。雙層面介電質堆疊結構307可以包括交替的導體層309和介電質層，並且可以經由用導體層309替換雙層面介電質堆疊結構304中的犧牲層308來形成。在一些實施例中，為了形成雙層面記憶體堆疊結構307，縫隙開口(例如，閘線縫隙)可以穿過雙層面介電質堆疊結構304來形成，可以經由穿過縫隙開口施加蝕刻劑來蝕刻雙層面介電質堆疊結構304中的犧牲層308，以形成多個橫向凹槽，並且可以在橫向凹槽中沉積導體層309。在一些實施例中，在形成雙層面記憶體堆疊結構307時，雙層面介電質堆疊結構304的第一介電質層被蝕刻，直到被原生氧化物層停止。
根據本發明內容的一個方面，揭露了一種3D記憶體元件，其包括一基底、一記憶體堆疊結構以及一記憶體串。記憶體堆疊結構設置於基底上，其中記憶體堆疊結構包括多個交替堆疊的導體層和介電質層。記憶體串垂直地延伸穿過記憶體堆疊結構，其中記憶體串包括一記憶體膜沿著記憶體串的側壁，且記憶體膜包括插入介電質層的不連續的阻擋層。
在一些實施例中，不連續的阻擋層包括一個或多個部分，其中至少一個部分位於導體層的凹槽中，並且被相鄰近的介電質層和導體層的側面包圍。
在一些實施例中，不連續的阻擋層是完全不連續的。
在一些實施例中，不連續的阻擋層是部分不連續的。
在一些實施例中，不連續的阻擋層的厚度在大約4奈米和大約10奈米之間。
在一些實施例中，記憶體膜還包括一存儲層和一穿隧層。
在一些實施例中，不連續的阻擋層和介電質層中的至少一層包括氧化矽。
在一些實施例中，記憶體堆疊包括由一接頭氧化物層分開的一上部層面記憶體結構和一下部層面記憶體結構，其中不連續的阻擋層延伸穿過上部層面記憶體結構和下部層面記憶體結構，其中不連續的阻擋層的側壁實質上與接頭氧化物層的側壁齊平。
在一些實施例中，不連續的阻擋層的側壁實質上與介電質層的側壁齊平。
根據本發明內容的另一方面，公開了一種3D記憶體元件，其包括一基底、一記憶體堆疊結構以及一記憶體串。記憶體堆疊結構設置於基底上，其中記憶體堆疊結構包括多個交替堆疊的導體層和介電質層。記憶體串垂直地延伸穿過記憶體堆疊結構，其中記憶體串包括一記憶體膜沿著記憶體串的側壁，且記憶體膜包括插入介電質層的不連續的阻擋層，其中不連續的阻擋層包括多個部分，且沒有任何相鄰近的部分是彼此相接觸的。
在一些實施例中，不連續的阻擋層的厚度在大約4奈米和大約10奈米之間。
在一些實施例中，記憶體膜還包括存儲層和穿隧層。
在一些實施例中，不連續的阻擋層和介電質層中的至少一者包括氧化矽。
在一些實施例中，記憶體堆疊結構包括由一接頭氧化物層分開的一上部層面記憶體結構和一下部層面記憶體結構，其中不連續的阻擋層延伸穿過上部層面記憶體結構和下部層面記憶體結構，其中不連續的阻擋層的側壁實質上與接頭氧化物層的側壁齊平。
在一些實施例中，不連續的阻擋層的側壁基本上與介電質層的側壁齊平。
根據本發明內容的另一方面，揭露了一種用於形成3D記憶體元件的方法。形成一介電質堆疊結構於一基底上，其中介電質堆疊結構包括交替堆疊的犧牲層和介電質層。形成垂直地延伸穿過介電質堆疊結構的一開口。對緊靠開口的側壁、犧牲層的側面進行蝕刻。在犧牲層被蝕刻的位置處形成不連續的阻擋層。隨後在不連續的阻擋層和所插入的介電質層上形成一存儲層、一穿隧層和一半導體通道。
在一些實施例中，以導體層替換在介電質堆疊結構中的犧牲層，來形成包括交替的導體層和介電質層的一記憶體堆疊結構。
在一些實施例中，不連續的阻擋層包括一個或多個部分，其中至少一個部分位於導體層的凹槽中，並且被相鄰近的介電質層和導體層的側面包圍。
在一些實施例中，不連續的阻擋層是完全不連續的。
在一些實施例中，不連續的阻擋層是部分不連續的。
在一些實施例中，犧牲層的緊靠開口側壁的側面被蝕刻大約1奈米到4奈米。
在一些實施例中，形成不連續的阻擋層包括對犧牲層的被蝕刻側進行氧化。
在一些實施例中，不連續的阻擋層由熱氧化或濕化學氧化中的一者形成。
在一些實施例中，被氧化的犧牲層的厚度為約3奈米到約6奈米。
在一些實施例中，不連續的阻擋層的厚度在大約4奈米和大約10奈米之間。
在一些實施例中，不連續的阻擋層和介電質層中的至少一者包括氧化矽。
在一些實施例中，犧牲層包括氮化矽。
在一些實施例中，用於形成3D記憶體元件的方法還包括，在對犧牲層的側面進行蝕刻之前，在開口的一下部形成一半導體插頭。
在一些實施例中，介電質堆疊結構包括由一接頭氧化物層分開的一上部介電質堆疊結構和一下部介電質堆疊結構，其中不連續的阻擋層延伸穿過上部介電質堆疊結構和下部介電質堆疊結構，且不連續的阻擋層的側壁實質上與接頭氧化物層的側壁齊平。
在一些實施例中，不連續的阻擋層的側壁基本上與介電質層的側壁齊平。
具體實施方式的前述描述將揭示本發明的一般性質，在不脫離本發明的總體概念的情況下，其他人可以通過應用本領域技術範圍內的知識，容易地修改和/或適應這些具體實施方式用於各種應用，而無需過度實驗。因此，基於本文給出的教導和指導，這些改編和修改旨在落入所揭露實施例的等同物的含義和範圍內。應理解，本文中的措辭或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
以上用於說明指定的功能及其關係的實現的功能構件描述了本發明的實施例。為了便於描述，這裡任意定義了這些功能構件的邊界。當然可以定義替代邊界，只要適當地執行指定的功能及其關係即可。
發明內容和摘要部分可以闡明一個或多個但不是由發明人（一個或多個）預期的本發明的所有實例性實施例，並且因此，其不意在以任何方式限制本發明和所附權利要求。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附權利要求及其等同物來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、250、300:3D記憶體元件 102、202:基底 103、203:接頭氧化物層 105、205:半導體插頭 106、206、306、2061:介電質層 107、207、307:雙層面記憶體堆疊結構 107A、207A:下部層面記憶體結構 107B、207B:上部層面記憶體結構 109、209、309:導體層 110、210、310:記憶體膜 112、212、312:阻擋層 114、214、314:存儲層 116、216、316:穿隧層 118、218、318:半導體通道 122、222、322:下部通道孔 124、224、324:上部通道孔 302:矽基底 304:雙層面介電質堆疊結構 304A:下部介電質堆疊結構 304B:上部介電質堆疊結構 305:矽插頭 308:犧牲層 311:凹槽 320:通道孔 400:方法 402、404、406、408、410、412:操作 2121、2122:小部分 2123:鄰接垂直層 x、y:軸
圖1繪示本發明較佳實施例中3D記憶體元件的剖面示意圖。 圖2A繪示本發明較佳實施例中具有增大的接頭臨界尺寸的3D記憶體元件的剖面示意圖。 圖2B繪示本發明較佳實施例中另一具有增大的接頭臨界尺寸的3D記憶體元件的剖面示意圖。 圖3A繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖3B繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖3C繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖3D繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖3E繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖3F繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的製程示意圖。 圖4繪示本發明較佳實施例中用於形成具有增大的接頭臨界尺寸的3D記憶體元件的方法流程圖。
200:3D記憶體元件
202:基底
203:接頭氧化物層
205:半導體插頭
206:介電質層
207:雙層面記憶體堆疊結構
207A:下部層面記憶體結構
207B:上部層面記憶體結構
209:導體層
210:記憶體膜
212:阻擋層
214:存儲層
216:穿隧層
218:半導體通道
222:下部通道孔
224:上部通道孔
2121、2122:小部分
x、y:軸

Claims (20)

  1. 一種三維(3D)記憶體元件，包括： 一基底； 一記憶體堆疊結構設置於該基底上，其中該記憶體堆疊結構包括多個交替堆疊的導體層和介電質層；以及 一記憶體串，垂直地延伸穿過該記憶體堆疊結構，其中該記憶體串包括一記憶體膜沿著該記憶體串的側壁，且該記憶體膜包括插入該些介電質層的不連續的阻擋層。
  2. 如申請專利範圍第1項所述之三維(3D)記憶體元件，其中該些不連續的阻擋層包括一個或多個部分，其中至少一個該些部分位於該些導體層的凹槽中，並且被相鄰近的該些介電質層和該些導體層的側面包圍。
  3. 如申請專利範圍第1項所述之三維(3D)記憶體元件，其中該些不連續的阻擋層的厚度在大約4奈米和大約10奈米之間。
  4. 如申請專利範圍第1項所述之三維(3D)記憶體元件，其中該記憶體膜還包括一存儲層和一穿隧層。
  5. 如申請專利範圍第1項所述之三維(3D)記憶體元件，其中該些不連續的阻擋層和該些介電質層中的至少一者包括氧化矽。
  6. 如申請專利範圍第1項所述之三維(3D)記憶體元件，其中該記憶體堆疊結構包括由一接頭氧化物層分開的一上部層面記憶體結構和一下部層面記憶體結構，其中該些不連續的阻擋層延伸穿過該上部層面記憶體結構和該下部層面記憶體結構，其中該些不連續的阻擋層的側壁實質上與該接頭氧化物層的側壁齊平。
  7. 如申請專利範圍第6項所述之三維(3D)記憶體元件，其中該些不連續的阻擋層的側壁實質上與該些介電質層的側壁齊平。
  8. 一種三維(3D)記憶體元件，包括： 一基底； 一記憶體堆疊結構設置於該基底上，其中該記憶體堆疊結構包括多個交替堆疊的導體層和介電質層；以及 一記憶體串，垂直地延伸穿過該記憶體堆疊結構，其中該記憶體串包括一記憶體膜沿著該記憶體串的側壁，且該記憶體膜包括插入該些介電質層的不連續的阻擋層，其中該些不連續的阻擋層包括多個部分，且沒有任何相鄰近的該些部分是彼此相接觸的。
  9. 如申請專利範圍第8項所述之三維(3D)記憶體元件，其中該記憶體堆疊結構包括由一接頭氧化物層分開的一上部層面記憶體結構和一下部層面記憶體結構，其中該些不連續的阻擋層延伸穿過該上部層面記憶體結構和該下部層面記憶體結構，其中該些不連續的阻擋層的側壁實質上與該接頭氧化物層的側壁齊平。
  10. 一種用於形成三維(3D)記憶體元件的方法，包括： 形成一介電質堆疊結構於一基底上，其中該介電質堆疊結構包括交替堆疊的犧牲層和介電質層； 形成垂直地延伸穿過該介電質堆疊結構的一開口； 對緊靠該開口的側壁、該些犧牲層的側面進行蝕刻； 在該些犧牲層被蝕刻的位置處形成不連續的阻擋層；以及 在該些不連續的阻擋層和所插入的該些介電質層上形成一存儲層、一穿隧層和一半導體通道。
  11. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，還包括： 以導體層替換在該介電質堆疊結構中的該些犧牲層，來形成包括交替的該些導體層和該些介電質層的一記憶體堆疊結構。
  12. 如申請專利範圍第11項所述之用於形成三維(3D)記憶體元件的方法，其中該些不連續的阻擋層包括一個或多個部分，其中至少一個該些部分位於該些導體層的凹槽中，並且被相鄰近的該些介電質層和該些導體層的側面包圍。
  13. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，其中緊靠該開口的側壁、該些犧牲層的側面被蝕刻達大約1奈米到大約4奈米。
  14. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，其中形成該些不連續的阻擋層包括對該些犧牲層的被蝕刻的該些側面進行氧化。
  15. 如申請專利範圍第14項所述之用於形成三維(3D)記憶體元件的方法，其中該些不連續的阻擋層是經由熱氧化製程或濕化學氧化製程中的一者形成的。
  16. 如申請專利範圍第14項所述之用於形成三維(3D)記憶體元件的方法，其中該些犧牲層的被氧化的厚度為大約3奈米到大約6奈米。
  17. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，其中該些不連續的阻擋層和該些介電質層中的至少一者包括氧化矽。
  18. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，其中該些犧牲層包括氮化矽。
  19. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，更包括： 在對該些犧牲層的側面進行蝕刻之前，在該開口的一下部形成一半導體插頭。
  20. 如申請專利範圍第10項所述之用於形成三維(3D)記憶體元件的方法，其中該介電質堆疊結構包括由一接頭氧化物層分開的一上部介電質堆疊結構和一下部介電質堆疊結構，其中該些不連續的阻擋層延伸穿過該上部介電質堆疊結構和該下部介電質堆疊結構，且該些不連續的阻擋層的側壁實質上與該接頭氧化物層的側壁齊平。
TW109108717A 2020-01-21 2020-03-17 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法 TWI751509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/073359 WO2021146878A1 (en) 2020-01-21 2020-01-21 Three-dimensional memory devices with enlarged joint critical dimension and methods for forming the same
WOPCT/CN2020/073359 2020-01-21

Publications (2)

Publication Number Publication Date
TW202129931A true TW202129931A (zh) 2021-08-01
TWI751509B TWI751509B (zh) 2022-01-01

Family

ID=70953415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108717A TWI751509B (zh) 2020-01-21 2020-03-17 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法

Country Status (7)

Country Link
US (1) US11205661B2 (zh)
EP (1) EP3963629B1 (zh)
JP (1) JP7328369B2 (zh)
KR (1) KR102673608B1 (zh)
CN (2) CN113594173B (zh)
TW (1) TWI751509B (zh)
WO (1) WO2021146878A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594173B (zh) * 2020-01-21 2023-12-12 长江存储科技有限责任公司 具有增大的接头临界尺寸的三维存储器器件及其形成方法
WO2022099464A1 (en) 2020-11-10 2022-05-19 Yangtze Memory Technologies Co., Ltd. Channel structures having protruding portions in three-dimensional memory device and method for forming the same
WO2022099463A1 (en) 2020-11-10 2022-05-19 Yangtze Memory Technologies Co., Ltd. Channel structures having protruding portions in three-dimensional memory device and method for forming the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
US20100314678A1 (en) * 2009-06-12 2010-12-16 Se-Yun Lim Non-volatile memory device and method for fabricating the same
US20130341701A1 (en) * 2010-10-18 2013-12-26 Imec Vertical Semiconductor Memory Device and Manufacturing Method Thereof
US8946808B2 (en) * 2012-02-09 2015-02-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
KR102018614B1 (ko) * 2012-09-26 2019-09-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
WO2014089795A1 (zh) * 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US9786678B2 (en) * 2014-09-11 2017-10-10 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method of manufacturing the same
US9666590B2 (en) * 2014-09-24 2017-05-30 Sandisk Technologies Llc High stack 3D memory and method of making
US9236396B1 (en) * 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
CN107548520B (zh) * 2015-02-24 2021-05-25 东芝存储器株式会社 半导体存储装置及其制造方法
KR20170002080A (ko) * 2015-06-29 2017-01-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
US9991280B2 (en) * 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
US10090318B2 (en) * 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US9881929B1 (en) * 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10141328B2 (en) * 2016-12-15 2018-11-27 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
WO2019055073A1 (en) * 2017-09-14 2019-03-21 Sandisk Technologies Llc THREE-DIMENSIONAL MEMORY DEVICE CONTAINING ANNULAR ENGRAVING STOP SPACER AND METHOD FOR MANUFACTURING THE SAME
US10283513B1 (en) * 2017-11-06 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and method of making thereof
CN107946306A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 三维存储结构制作方法、存储结构、存储器及电子设备
US10580782B2 (en) * 2017-12-28 2020-03-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells individually comprising a programmable charge-storage transistor
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
JP2019169554A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 記憶装置
US10573388B2 (en) 2018-04-04 2020-02-25 Western Digital Technologies, Inc. Non-volatile storage system with adjustable select gates as a function of temperature
WO2019237248A1 (en) * 2018-06-12 2019-12-19 Yangtze Memory Technologies Co., Ltd. Memory device and forming method thereof
KR20190140773A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
WO2020000306A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
JP2020009904A (ja) * 2018-07-09 2020-01-16 キオクシア株式会社 半導体メモリ
CN111244100B (zh) * 2018-08-16 2022-06-14 长江存储科技有限责任公司 用于形成三维存储器器件中的结构增强型半导体插塞的方法
CN109314118B (zh) * 2018-08-21 2019-11-08 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
WO2020061868A1 (en) * 2018-09-27 2020-04-02 Yangtze Memory Technologies Co., Ltd. Semiconductor plug protected by protective dielectric layer in three-dimensional memory device and method for forming the same
EP3821467A4 (en) * 2018-10-09 2022-03-30 Yangtze Memory Technologies Co., Ltd. METHOD OF REDUCING DEFECTS IN A SEMICONDUCTOR PLUG IN A THREE-DIMENSIONAL STORAGE DEVICE
CN109712980B (zh) * 2018-11-21 2023-08-08 长江存储科技有限责任公司 3d存储器件的制造方法及3d存储器件
CN111640760A (zh) 2019-04-12 2020-09-08 长江存储科技有限责任公司 具有沉积的半导体插塞的三维存储器件及其形成方法
CN113594173B (zh) * 2020-01-21 2023-12-12 长江存储科技有限责任公司 具有增大的接头临界尺寸的三维存储器器件及其形成方法

Also Published As

Publication number Publication date
CN111263980B (zh) 2021-08-03
TWI751509B (zh) 2022-01-01
WO2021146878A1 (en) 2021-07-29
US20210225861A1 (en) 2021-07-22
EP3963629B1 (en) 2025-03-05
JP2022539339A (ja) 2022-09-08
CN113594173A (zh) 2021-11-02
KR102673608B1 (ko) 2024-06-07
KR20220012330A (ko) 2022-02-03
EP3963629A1 (en) 2022-03-09
JP7328369B2 (ja) 2023-08-16
EP3963629A4 (en) 2022-12-21
CN111263980A (zh) 2020-06-09
US11205661B2 (en) 2021-12-21
CN113594173B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
KR102640185B1 (ko) 3차원 메모리 장치에서 반도체 플러그의 결함을 감소시키기 위한 방법
CN111341787B (zh) 利用自然氧化层形成具有沟道结构的三维存储器件的方法
TWI689079B (zh) 三維記憶元件中的堆疊間插塞及其形成方法
CN110520985B (zh) 三维存储器件的互连结构
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
TWI721727B (zh) 在三維記憶體件中的自對準觸點和用於形成該自對準觸點的方法
CN113345912A (zh) 在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法
TWI758018B (zh) 三維記憶體元件中具有突出部分的通道結構及其製作方法
CN111244100A (zh) 用于形成三维存储器器件中的结构增强型半导体插塞的方法
TWI751509B (zh) 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法