TW202129855A

TW202129855A - 積體電路封裝

Info

Publication number: TW202129855A
Application number: TW109117568A
Authority: TW
Inventors: 曾庭箴; 郭宏瑞; 胡毓祥; 廖思豪; 王博漢
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-01-17
Filing date: 2020-05-26
Publication date: 2021-08-01
Also published as: CN113140533A; US20250364321A1; US20230386906A1; US12094765B2; US20220139774A1; US11227795B2; US20210225699A1; US12476139B2

Abstract

在實施例中，一種積體電路封裝包括：半導體裝置；以及重佈線結構，包括：第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線電耦合到所述半導體裝置，所述第一導通孔設置在所述第一導電線上；第一介電層，環繞所述第一金屬化圖案，所述第一介電層包含第一模塑化合物；第二金屬化圖案，包括沿所述第一介電層的主表面延伸的第二導電線；第二介電層，設置在所述第二金屬化圖案周圍及所述第一介電層上，所述第二介電層包含第二模塑化合物，所述第二模塑化合物不同於所述第一模塑化合物；以及第三金屬化圖案，包括第三導電線及第二導通孔，所述第三導電線沿所述第二介電層的主表面延伸。

Description

積體電路封裝

本公開實施例是有關於一種積體電路封裝。

隨著半導體技術的不斷演進，積體電路晶粒正變得越來越小。此外，更多的功能被集成到晶粒中。因此，晶粒所需的輸入/輸出（input/output，I/O）焊墊的數目增大，而可用於輸入/輸出焊墊的面積卻減小。隨著時間的推移，輸入/輸出焊墊的密度迅速上升，這增大了晶粒封裝的難度。

在一些封裝技術中，在封裝晶粒之前，將所述晶粒單體化成積體電路晶粒。此封裝技術的一個有利特徵是可形成扇出型封裝，這容許將晶粒上的輸入/輸出焊墊重布到更大的區域。因此，可增大晶粒表面上的輸入/輸出焊墊的數目。

本申請的一些實施例提供一種積體電路封裝，包括：半導體裝置；以及重佈線結構，包括：第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線電耦合到所述半導體裝置，所述第一導通孔設置在所述第一導電線上；第一介電層，環繞所述第一金屬化圖案，所述第一介電層的表面及所述第一導通孔的表面是平坦的，所述第一介電層包含第一模塑化合物；第二金屬化圖案，包括沿所述第一介電層的主表面延伸的第二導電線；第二介電層，設置在所述第二金屬化圖案周圍及所述第一介電層上，所述第二介電層包含第二模塑化合物，所述第二模塑化合物不同於所述第一模塑化合物；以及第三金屬化圖案，包括第三導電線及第二導通孔，所述第三導電線沿所述第二介電層的主表面延伸，所述第二導通孔延伸穿過所述第二介電層以與所述第二金屬化圖案電耦合。

以下公開內容提供諸多不同的實施例或實例以實施所提供主題的不同特徵。下文闡述元件及排列的具體實例以使本公開簡明。當然，這些僅是實例並不旨在進行限制。舉例來說，在以下說明中，第一特徵形成在第二特徵之上或形成在第二特徵上可包括第一特徵與第二特徵形成為直接接觸的實施例，且還可包括額外特徵可形成在第一特徵與第二特徵之間以以使第一特徵與第二特徵不可直接接觸的實施例。另外，本公開可在各種實例中重複使用參考編號及/或字母。此重複是出於簡明及清晰目的，本質上並不規定所論述的各種實施例及/或配置之間的關係。

此外，為便於說明起見，本文中可使用例如“在…之下（beneath）”、“在…下方（below）”、“下部（lower）”、“在…上方（above）”、“上部（upper）”等空間相對用語來闡述一個元件或特徵與另外的元件或特徵之間的關係，如圖中所說明。除了圖中所繪示的定向之外，所述空間相對用語還旨在囊括裝置在使用或操作中的不同定向。可以其他方式對設備進行定向（旋轉90度或處於其他定向），且同樣地可據此對本文中所使用的空間相對闡述符加以解釋。

根據一些實施例，形成重佈線結構，所述重佈線結構包括介電層及位於介電層之間的金屬化圖案。介電層中的一些由具有小的熱膨脹係數（coefficient of thermal expansion，CTE）及大的楊氏模數（Young’s Modulus）的模塑化合物材料形成。因此，可減小在形成介電層之後介電層的收縮所導致的重佈線結構的翹曲。此外，可使用多種模塑化合物材料。例如，一些介電層可包含非感光性模塑化合物，且其他介電層可包含感光性模塑化合物。感光性模塑化合物是在固化之前可通過光微影直接圖案化的模塑化合物，且非感光性模塑化合物是無法通過光微影直接圖案化的模塑化合物。下文進一步論述這些化合物的組成。非感光性模塑化合物具有較好的電性能及機械性能且特別適合用於電源連接及/或接地連接。感光性模塑化合物可以較低的成本形成，且具有足以進行資料連接的電性能及機械性能。

圖1到圖25是根據一些實施例的在形成封裝元件50的製程期間的中間步驟的剖視圖。示出第一封裝區50A，封裝組件50形成在第一封裝區50A中。應瞭解，可同時形成多個鄰近的封裝區50A，且可在封裝區50A中的每一者中形成封裝組件50。

圖25說明所得的封裝元件50。封裝元件50包括重佈線結構52、中介層54及半導體裝置56。重佈線結構52設置在中介層54與半導體裝置56之間。半導體裝置56是包括並排的多個積體電路晶粒的三維積體電路（three dimensional integrated circuit，3DIC）裝置，例如晶圓上晶片（chip-on-wafer，CoW）裝置。中介層54及半導體裝置56是封裝基底的一部分，半導體裝置56安裝在所述封裝襯底上。封裝元件50是實施三維積體電路裝置的封裝，例如基底上晶圓上晶片（chip-on-wafer-on-substrate，CoWoS）封裝。

使用導電連接件58將重佈線結構52附接到中介層54，且可在導電連接件58周圍形成底部填充料60。使用導電連接件62將半導體裝置56附接到重佈線結構52，且可在導電連接件62周圍形成底部填充料64。封裝元件50還可包括外部連接件66，外部連接件66用於將封裝元件50在實體上耦合及電耦合到外部裝置。

重佈線結構52及中介層54共同重布並扇出來自半導體裝置56的連接以用於電耦合到外部連接件。重佈線結構52具有用於耦合到半導體裝置56的小導電特徵，且中介層54具有用於耦合到外部連接件66的大導電特徵。重佈線結構52是通過適合於以低成本產生小導電特徵的光微影技術形成，且中介層54是通過適合於以低成本產生大導電特徵的雷射鑽孔技術形成。通過將重佈線結構52與中介層54組合在同一封裝元件50中，可降低製造成本。

在圖1中，提供載體基底102，並在載體基底102上形成釋放層104。載體基底102可以是玻璃載體基底、陶瓷載體基底等。載體基底102可以是晶圓，以使多個封裝可同時形成在載體基底102上。釋放層104可由聚合物系材料形成，可將釋放層104與載體基底102一起從將在後續步驟中形成的上覆結構移除。在一些實施例中，釋放層104是在受熱時失去粘合性質的環氧樹脂系熱釋放材料，例如光熱轉換（light-to-heat-conversion，LTHC）釋放塗層。在其他實施例中，釋放層104可以是在暴露於紫外線（ultra-violet，UV）光時失去粘合性質的紫外線膠。釋放層104可以液體形式被施配並被固化，可以是層壓到載體基底102上的疊層膜或可以是類似物。釋放層104的頂表面可以是平整的且可具有大的平坦度。

在圖2中，在釋放層104上形成重佈線結構52，且在重佈線結構52上形成導電連接件58。圖3到圖17是根據一些實施例的在形成重佈線結構52的製程期間的中間步驟的各種視圖。示出重佈線結構52的區的詳細視圖。為說明的簡明起見，圖2中省略圖3到圖17中的一些特徵。重佈線結構52包括介電層106、114、122、132、140、150、160；金屬化圖案108、116、126、134、144、154；及凸塊下金屬（under-bump metallurgies，UBM）164。示出重佈線結構52作為具有六層金屬化圖案的實例。可通過分別重複或省略本文中所論述的步驟及製程來在重佈線結構52中形成更多或更少的介電層及金屬化圖案。

如下文進一步論述，介電層114、122、132、140、150、160由各自具有小的熱膨脹係數（CTE）及大的楊氏模數的模塑化合物材料形成。因此，可減小在形成介電層114、122、132、140、150、160之後由這些介電層的收縮所導致的重佈線結構52的晶圓翹曲。示出介電層106、114、122、132、140、150、160作為實例。在此實施例中，介電層106由感光性聚合物形成，介電層114、132由非感光性模塑化合物形成，且介電層122、140、150、160由感光性模塑化合物形成。在其他實施例中（下文進一步論述），重佈線結構52可包括介電層的其他組合。

在圖3中，在載體基底102之上（例如，在釋放層104上）沉積介電層106。介電層106可以是感光性聚合物，例如聚苯并噁唑（polybenzoxazole，PBO）、聚醯亞胺、低溫聚醯亞胺（low temperature polyimide，LTPI）、苯環丁烯（benzocyclobutene，BCB）等；氮化物，例如氮化矽等；氧化物，例如氧化矽；磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、摻雜硼的磷矽酸鹽玻璃（boron-doped phosphosilicate glass，BPSG）等等；或其組合。可例如通過旋轉塗布、層壓、化學氣相沉積（chemical vapor deposition，CVD）等來形成介電層106。

在一些實施例中，介電層106由容許介電層106形成達小的厚度T1（例如，在約7 µm到約8 µm範圍內的厚度T1）的感光性聚合物（例如，低溫聚醯亞胺）形成。可通過旋轉塗布形成感光性聚合物，這可無需將介電層106平坦化。因此可降低介電層106的形成成本，但因此介電層106可能具有小的平坦度，例如小於約50%。介電層106是單個連續的介電材料層，且因此其具有小的表面粗糙度，例如小於約0.1 µm的粗糙度。

介電層106具有差的電性能及機械性能。確切來說，感光性聚合物具有小的楊氏模數及大的熱膨脹係數，這兩者皆會導致在測試及/或操作期間對隨後形成的金屬化圖案的損壞。例如，感光性聚合物可具有小於8.5 GPa（例如，在約2.7 GPa到約3.3 GPa範圍內）的楊氏模數，且可具有大於約20 ppm/K（例如，在約50 ppm/K到約70 ppm/K範圍內）的熱膨脹係數。同樣，感光性聚合物具有大的介電常數（D_K ）及大的耗散因數（D_F ），這可減弱隨後形成的金屬化圖案之間的電隔離。例如，感光性聚合物可具有大於2.8（例如，在約3.1到約3.3範圍內）的D_K 以及大於約0.008（例如，在約0.02到約0.025範圍內）的D_F 。儘管介電層106的感光性聚合物的電性能及機械性能差，但其是低成本材料，且因此將感光性聚合物用於電性能及機械性能不太重要的介電層可有利於降低重佈線結構52的製造成本。

在圖4中，在介電層106上形成金屬化圖案108。金屬化圖案108包括位於介電層106的主表面上且沿所述主表面延伸的導電線108L。金屬化圖案108還包括位於導電線108L上的導通孔108V。作為形成金屬化圖案108的實例，在介電層106之上形成晶種層110。在一些實施例中，晶種層110是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層110包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積（physical vapor deposition，PVD）等形成晶種層110。然後，在晶種層110上形成第一光阻並將第一光阻圖案化。可通過旋轉塗布等來形成所述第一光阻，並可將所述第一光阻暴露於光以進行圖案化。第一光阻的圖案對應於導電線108L。所述圖案化會形成穿過第一光阻以暴露出晶種層110的開口。然後，在第一光阻的開口中及在晶種層110的暴露部分上形成導電材料112。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料112。導電材料112可包括金屬，如銅、鈦、鎢、鋁等。然後，例如通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除第一光阻。然後，在晶種層110及導電線108L上形成第二光阻並將所述第二光阻圖案化。可通過旋轉塗布等形成第二光阻，並可將第二光阻暴露於光以進行圖案化。第二光阻的圖案對應於導通孔108V。所述圖案化會形成穿過第二光阻以暴露出導電線108L的開口。然後，在第二光阻的開口中及在導電線108L的暴露部分上形成額外導電材料112。可在不在導電線108L上形成晶種層的情況下通過從導電線108L進行鍍覆來形成額外導電材料112。導電材料112與晶種層110的下伏部分的組合形成金屬化圖案108。移除第二光阻且移除晶種層110中上面未形成導電材料112的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除第二光阻。一旦移除第二光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層110的暴露部分。

在圖5中，在金屬化圖案108周圍及在介電層106上形成介電層114。在形成之後，介電層114環繞金屬化圖案108。在一些實施例中，介電層114由非感光性模塑化合物形成。非感光性模塑化合物包含非感光性樹脂，所述非感光性樹脂中設置有填料。非感光性樹脂的實例包括環氧樹脂、丙烯酸樹脂或聚醯亞胺系材料。填料的實例包括二氧化矽等。所述填料具有大的直徑且佔據介電層114的大部分。例如，所述填料可具有在約1 µm到約5 µm範圍內的直徑，且可佔據介電層114的體積的約70%到約90%。在一些實施例中，在形成介電層114之前，在金屬特徵（例如，金屬化圖案108）上形成粘合促進劑，這可增強介電層114與金屬特徵的粘合。粘合促進劑的實例包括胺系有機材料、矽烷系有機材料、硫醇系有機材料或乙烯系有機材料。使用粘合促進劑可增強介電層114與金屬特徵（例如，金屬化圖案108）的粘合。非感光性模塑化合物可通過壓縮模塑、轉移模塑等來施加，且可以液體或半液體形式施加且然後在隨後加以固化。非感光性模塑化合物具有低固化溫度（例如，在約160℃到約230℃範圍內的固化溫度），這可進一步減輕固化後介電層114的翹曲。

非感光性模塑化合物具有大的楊氏模數及小的熱膨脹係數，這兩者皆可為金屬化圖案108提供保護。例如，非感光性模塑化合物可具有至少約8 GPa（例如，在約8 GPa到約10 GPa範圍內）的楊氏模數以及小於或等於約20 ppm/K（例如，在約15 ppm/K到約20 ppm/K範圍內）的熱膨脹係數。介電層114具有比介電層106大的楊氏模數及小的熱膨脹係數。大的楊氏模數有助於保護金屬化圖案108免受外部機械力的影響。此外，小的熱膨脹係數有助於在金屬化圖案108暴露於高操作溫度時保護金屬化圖案108免受可能產生的內部機械力的影響。

由於介電層114是由非感光性模塑化合物形成，因此在形成之後無法通過光微影來圖案化。如此，介電層114在金屬化圖案108之後形成，且形成在金屬化圖案108之上以使金屬化圖案108被掩埋或覆蓋，且然後對介電層114執行平坦化製程以暴露出導通孔108V。在平坦化製程之後，介電層114的最頂表面及導通孔108V的最頂表面是平坦的。所述平坦化製程可以是例如化學機械拋光（chemical-mechanical polish，CMP）。在平坦化製程之後，介電層114的非感光性模塑化合物具有大的平坦度，例如大於約90%的平坦度。此外，由於非感光性模塑化合物含有填料，因此其可具有大的表面粗糙度。例如，在平坦化製程之後，介電層114可具有在約0.1 µm到約0.2 µm範圍內的表面粗糙度。介電層114可具有比介電層106大的平坦度及表面粗糙度。

在圖6中，在介電層114及在導通孔108V的暴露部分上形成金屬化圖案116。金屬化圖案116僅包括導電線116L，並不具有導通孔。如下文所論述，上覆金屬化圖案126（參見圖8）包括將與導電線116L耦合的下部導通孔126V_L ，因此在此實施例中不需要金屬化圖案116中的導通孔。作為形成金屬化圖案116的實例，在介電層114之上及導通孔108V的暴露部分之上形成晶種層118。在一些實施例中，晶種層118是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層118包括鈦層及位於鈦層之上的銅層。可使用例如物理氣相沉積等形成晶種層118。然後，在晶種層118上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻，並可將所述光阻暴露於光以進行圖案化。所述光阻的圖案對應於金屬化圖案116。所述圖案化會形成穿過光阻以暴露出晶種層118的開口。然後，在光阻的開口中及在晶種層118的暴露部分上形成導電材料120。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料120。導電材料120可包括金屬，如銅、鈦、鎢、鋁等。導電材料120與晶種層118的下伏部分的組合形成金屬化圖案116。移除光阻且移除晶種層118中上面未形成導電材料120的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除光阻。一旦移除光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層118的暴露部分。

介電層114形成達大的厚度T₂ ，例如在約37 μm到約40 μm範圍內的厚度T₂ 。如上文所述，介電層114的非感光性模塑化合物具有大的楊氏模數。如此，非感光性模塑化合物能提供大量的機械支撐，且因此可形成達比氮化物、氧化物或感光性聚合物大的厚度T₂ 。大的厚度T₂ 可容許形成較大的導通孔108V及較大的導電線108L及116L。確切來說，當介電層114是模塑化合物時，導通孔108V以及導電線108L及116L可形成達較長的長度及較大的尺寸。例如，導電線108L及116L可各自形成達大的厚度T₃ ，例如在約7 µm到約8 µm範圍內的厚度T₃ ；且導通孔108V可形成達大的厚度T₄ ，例如在約30 µm到約32 µm範圍內的厚度T₄ 。同樣，導通孔108V可形成達大的寬度W₁ ，例如在大於約30 µm範圍內（例如，在約27 µm到約33 µm範圍內）的寬度W₁ 。對於用於一些類型的連接，例如電源連接及/或接地連接，可期望更長長度及更大尺寸的特徵。此外，非感光性模塑化合物具有小的D_K 及D_F ，這可增強導電線108L與導電線116L之間的電隔離。例如，非感光性模塑化合物可具有大於2.8（例如，在約3.1到約3.4範圍內）的D_K 以及小於或等於約0.008（例如，在約0.003到約0.006範圍內）的D_F 。介電層114可具有比介電層106小的D_K 及D_F 。增強導電線108L與導電線116L之間的電隔離可例如通過提高電源完整性來改進電源連接及接地連接的電性能。

在圖7中，在金屬化圖案116周圍及在介電層114上形成介電層122。在形成之後，介電層122環繞且掩埋或覆蓋金屬化圖案116。在一些實施例中，介電層122由感光性模塑化合物形成。感光性模塑化合物包含感光性樹脂，所述感光性樹脂中設置有填料。感光性樹脂的實例包括環氧樹脂及丙烯酸樹脂。感光性樹脂可包含光生酸劑。填料的實例包括二氧化矽、硫酸鋇（BaSO₄ ）等。值得注意的是，介電層122的感光性模塑化合物包含與介電層114的非感光性模塑化合物不同的樹脂及填料。此外，與非感光性模塑化合物的填料相比，所述填料具有小的直徑且佔據感光性模塑化合物的小部分。例如，感光性模塑化合物的填料可具有在約0.5 µm到約2 µm範圍內的直徑，且可佔據介電層122的體積的約40%到約60%。在一些實施例中，感光性模塑化合物還包括粘合促進劑，例如胺系有機材料、矽烷系有機材料、硫醇系有機材料或乙烯系有機材料。感光性模塑化合物可通過壓縮模塑、轉移模塑等來施加，且可以液體或半液體形式施加且然後在隨後加以固化。感光性模塑化合物具有低固化溫度（例如，在約160℃到約230℃範圍內的固化溫度），這可進一步減輕固化後介電層122的翹曲。

感光性模塑化合物具有大的楊氏模數及小的熱膨脹係數，這兩者皆可為金屬化圖案116提供保護。例如，感光性模塑化合物可具有在約6 GPa到約10 GPa範圍內（例如至少8.5 GPa）的楊氏模數以及小於或等於約20 ppm/K（例如，在約18 ppm/K到約35 ppm/K範圍內）的熱膨脹係數。介電層122具有比介電層106大的楊氏模數及小的熱膨脹係數。大的楊氏模數有助於保護金屬化圖案116免受外部機械力的影響。此外，小的熱膨脹係數有助於在金屬化圖案116暴露於高操作溫度時保護金屬化圖案116免受可能產生的內部機械力的影響。

然後，將介電層122圖案化。由於介電層122是由感光性模塑化合物形成，因此可在形成之後通過光微影來圖案化。因此可避免對介電層122的平坦化。如此，介電層122在金屬化圖案126（參見圖9）之前形成。所述圖案化會形成暴露出金屬化圖案116的部分的開口124。可通過可接受的製程進行圖案化，例如通過將介電層122暴露於光，且然後在曝光之後對介電層122進行顯影。如上文所述，感光性模塑化合物包含感光性樹脂，感光性樹脂中設置有填料。將介電層122圖案化包括將感光性樹脂圖案化。在將感光性樹脂圖案化之後，可將其移除。設置在感光性樹脂的圖案化部分中的填料也被移除。可在圖案化之後將感光性樹脂固化，這會減小介電層122的感光性。

介電層122的感光性模塑化合物具有大的平坦度，例如大於約90%的平坦度。然而，由於可省略對介電層122的平坦化，因此介電層122可具有比介電層114小的平坦度。此外，由於感光性模塑化合物含有填料，因此感光性模塑化合物可具有大的表面粗糙度，例如在約0.3 µm到約1 µm範圍內的表面粗糙度。介電層122具有比介電層114大的表面粗糙度。

在圖8中，形成金屬化圖案126。金屬化圖案126包括延伸穿過介電層122以與金屬化圖案116在實體上耦合及電耦合的下部導通孔126V_L 。金屬化圖案126還包括位於介電層122的主表面上且沿所述主表面延伸的導電線126L。金屬化圖案126還包括位於導電線126L上的上部導通孔126V_U 。作為形成金屬化圖案126的實例，在介電層122之上且在延伸穿過介電層122的開口124中形成晶種層128。在一些實施例中，晶種層128是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層128包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積等形成晶種層128。然後，在晶種層128上形成第一光阻並將所述第一光阻圖案化。可通過旋轉塗布等形成第一光阻，並可將所述第一光阻暴露於光以進行圖案化。第一光阻的圖案對應於導電線126L及下部導通孔126V_L 。所述圖案化會形成穿過第一光阻以暴露出晶種層128的開口。然後，在第一光阻的開口中及在晶種層128的暴露部分上形成導電材料130。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料130。導電材料130可包括金屬，如銅、鈦、鎢、鋁等。然後，例如通過可接受的灰化或剝除製程（例如，使用氧電漿等）移除第一光阻。然後，在導電線126L上形成第二光阻並將第二光阻圖案化。可通過旋轉塗布等形成第二光阻，並可將所述第二光阻暴露於光以進行圖案化。第二光阻的圖案對應於上部導通孔126V_U 。所述圖案化會形成穿過第二光阻以暴露出導電線126L的開口。然後，在第二光阻的開口中及在導電線126L的暴露部分上形成額外導電材料130。可在不在導電線126L上形成晶種層的情況下通過從導電線126L進行鍍覆來形成額外導電材料130。導電材料130與晶種層128的下伏部分的組合形成金屬化圖案126。移除第二光阻且移除晶種層128中上面未形成導電材料130的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除第二光阻。一旦移除第二光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層128的暴露部分。

介電層122形成達小的厚度T₅ ，例如在約25 µm到約28 µm範圍內的厚度T₅ 。如上文所述，介電層122的感光性模塑化合物具有大的楊氏模數。如此，即使當形成達小的厚度T₅ 時，感光性模塑化合物仍提供大量的機械支撐。小的厚度T₅ 可容許形成較小的下部導通孔126V_L 及較小的導電線116L及126L。確切來說，下部導通孔126V_L 可形成達較短的長度及較小的尺寸。例如，下部導通孔126V_L 可形成達小的厚度T₆ ，例如在約18 µm到約20 µm範圍內的厚度T₆ 。同樣，下部導通孔126V_L 可形成達小的寬度W₂ ，例如在約20 µm到約40 µm範圍內（例如，小於約25 µm）的寬度W₂ 。厚度T₆ 小於厚度T₃ ，且寬度W₂ 小於寬度W₁ 。對於用於一些類型的連接，例如資料連接，可期望較短長度及較小尺寸的特徵以用。此外，感光性模塑化合物具有小的D_K 及D_F ，這可增強導電線116L與導電線126L之間的電隔離。例如，感光性模塑化合物可具有小於2.8（例如，在約2.3到約2.6範圍內）的D_K 以及小於或等於約0.008（例如，在約0.006到約0.008範圍內）的D_F 。介電層122具有比介電層106小的D_K 及D_F 。增強導電線116L與導電線126L之間的電隔離可例如通過提高信號完整性來改進資料連接的電性能。

介電層114（例如，非感光性模塑化合物）具有比介電層122（例如，非感光性模塑化合物）大的楊氏模數及熱膨脹係數。此外，介電層114也具有比介電層122小的D_K 及D_F 。換句話說，介電層114具有比介電層122更好的電性能及機械性能。然而，介電層122仍具有足以應對低電壓信號（例如，資料連接）的電性能及機械性能。此外，如上文所述，可在介電層122形成之後通過光微影來將介電層122圖案化。如此，介電層122可在金屬化圖案126之前形成且可避免對介電層122的平坦化。因此，可以比介電層114低的成本形成介電層122。

金屬化圖案126也具有所說明的額外尺寸。導電線126L可形成達大的厚度T₇ ，例如在約7 µm到約8 µm範圍內的厚度T₇ 。在一些實施例中，厚度T₇ 與厚度T₃ 相同。此外，上部導通孔126V_U 可形成達大的厚度T₈ ，例如在約30 μm到約32 μm範圍內的厚度T₈ 。在一些實施例中，厚度T₈ 與厚度T₄ 相同。此外，上部導通孔126V_U 可形成達大的寬度W₃ ，寬度W₃ 可處於約27 μm到約33 μm範圍內（例如大於約30 μm）。在一些實施例中，厚度W₃ 與厚度W₁ 相同。

此外，由於金屬化圖案108及126是通過不同的技術形成，因此其各自的導通孔108V及126V_L 與下伏特徵形成不同的角度。導通孔108V的側壁與導電線108L的主表面形成第一角度θ₁ ，且下部導通孔126V_L 的側壁與導電線116L的主表面形成第二角度θ₂ 。例如，角度θ₁ 可處於約80度到約90度的範圍內，且角度θ₂ 可處於約60度到約70度的範圍內。第一角度θ₁ 大於第二角度θ₂ 。

在圖9中，在金屬化圖案126周圍及在介電層122上形成介電層132。在形成之後，介電層132環繞金屬化圖案126。介電層132可由與介電層114類似的材料且以類似的方式形成。類似於介電層114，介電層132形成在金屬化圖案126之上以使金屬化圖案126被掩埋或覆蓋，且然後對介電層132執行平坦化製程以暴露出上部導通孔126V_U 。在平坦化製程之後，介電層132的最頂表面及上部導通孔126V_U 的最頂表面是平坦的。所述平坦化製程可以是例如化學機械拋光（CMP）。在形成之後，介電層132具有厚度T₉ ，例如在約37 μm到約40 μm範圍內的厚度T₉ 。在一些實施例中，厚度T₉ 與厚度T₂ 相同。

在圖10中，在介電層132上及在上部導通孔126V_U 的暴露部分上形成金屬化圖案134。金屬化圖案134僅包括導電線134L，並不具有導通孔。金屬化圖案134可由與金屬化圖案116類似的材料且以類似的方式形成。例如，金屬化圖案134可包括晶種層136及位於晶種層136上的導電材料138。在形成之後，金屬化圖案134具有厚度T₁₀ ，例如在約7 µm到約8 µm範圍內的厚度T₁₀ 。在一些實施例中，厚度T₁₀ 與厚度T₃ 相同。

在圖11中，在金屬化圖案134周圍及在介電層132上形成介電層140。介電層140可由與介電層122類似的材料且以類似的方式形成。然後將介電層140圖案化。所述圖案化會形成暴露出金屬化圖案134的部分的開口142。所述圖案化可通過與將介電層122圖案化的製程類似的製程來進行。在形成之後，介電層140具有厚度T₁₁ ，例如在約25 µm到約28 µm範圍內的厚度T₁₁ 。在一些實施例中，厚度T₁₁ 與厚度T₅ 相同。

在圖12中，在介電層140且在金屬化圖案134的暴露部分上形成金屬化圖案144。金屬化圖案144包括延伸穿過介電層140以與金屬化圖案134在實體上耦合及電耦合的導通孔144V。金屬化圖案144還包括位於介電層140的主表面上且沿所述主表面延伸的導電線144L。作為形成金屬化圖案144的實例，在介電層140之上及在延伸穿過介電層140的開口142中形成晶種層146。在一些實施例中，晶種層146是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層146包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積等形成晶種層146。然後，在晶種層146上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻，並可將所述光阻暴露於光以進行圖案化。光阻的圖案對應於導電線144L及導通孔144V。所述圖案化會形成穿過光阻以暴露出晶種層146的開口。然後，在光阻的開口中及在晶種層146的暴露部分上形成導電材料148。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料148。導電材料148可包括金屬，如銅、鈦、鎢、鋁等。導電材料148與晶種層146的下伏部分的組合形成金屬化圖案144。移除光阻且移除晶種層146中上面未形成導電材料148的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除光阻。一旦移除光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層146的暴露部分。在形成之後，導電線144L具有厚度T₁₂ ，例如在約7 µm到約8 µm範圍內的厚度T₁₂ 。在一些實施例中，厚度T₁₂ 與厚度T₃ 相同。此外，導通孔144V具有厚度T₁₃ ，例如在約18 µm到約20 µm範圍內的厚度T₁₃ 。在一些實施例中，厚度T₁₃ 與厚度T₆ 相同。此外，導通孔144V具有寬度W₄ ，寬度W₄ 可處於約20 µm到約40 µm的範圍內，例如小於約25 µm。在一些實施例中，寬度W₄ 與寬度W₂ 相同。

在圖13中，在金屬化圖案144周圍及在介電層140上形成介電層150。介電層150可由與介電層122類似的材料且以類似的方式形成。然後，將介電層150圖案化。所述圖案化會形成暴露出金屬化圖案144的部分的開口152。所述圖案化可通過與將介電層122圖案化的製程類似的製程來進行。在形成之後，介電層150具有厚度T₁₄ ，例如在約25 µm到約28 µm範圍內的厚度T₁₄ 。在一些實施例中，厚度T₁₄ 與厚度T₅ 相同。

在圖14中，在介電層150上及在金屬化圖案144的被開口152暴露出的部分上形成金屬化圖案154。金屬化圖案154包括延伸穿過介電層150以與金屬化圖案134在實體上耦合及電耦合的導通孔154V。金屬化圖案154還包括位於介電層150的主表面上且沿所述主表面延伸的導電線154L。金屬化圖案154可由與金屬化圖案144類似的材料且以類似的方式形成。例如，金屬化圖案154可包括晶種層156及位於晶種層156上的導電材料158。在形成之後，導電線154L具有厚度T₁₅ ，例如在約7 µm到約8 µm範圍內的厚度T₁₅ 。在一些實施例中，厚度T₁₅ 與厚度T₃ 相同。此外，導通孔154V具有厚度T₁₆ ，例如在約18 µm到約20 µm範圍內的厚度T₁₆ 。在一些實施例中，厚度T₁₆ 與厚度T₆ 相同。此外，導通孔154V具有寬度W₅ ，寬度W₅ 可處於約20 µm到約40 µm的範圍內，例如小於約25 µm。在一些實施例中，寬度W₅ 與寬度W₂ 相同。

在圖15中，在金屬化圖案154周圍及在介電層150上形成介電層160。介電層160可由與介電層122類似的材料且以類似的方式形成。然後，將介電層160圖案化。所述圖案化會形成暴露出金屬化圖案154的部分的開口162。所述圖案化可通過與將介電層122圖案化的製程類似的製程來進行。在形成之後，介電層160具有厚度T₁₇ ，例如在約25 µm到約28 µm範圍內的厚度T₁₇ 。在一些實施例中，厚度T₁₇ 與厚度T₅ 相同。

在圖16中，形成凸塊下金屬164以外部連接到重佈線結構52。凸塊下金屬164包括延伸穿過介電層160以與金屬化圖案154在實體上耦合及電耦合的導通孔164V。凸塊下金屬164還包括位於介電層160的主表面上且沿所述主表面延伸的凸塊164B。凸塊下金屬164可由與金屬化圖案144類似的材料且以類似的方式形成。例如，凸塊下金屬164可包括晶種層166及位於晶種層166上的導電材料168。在形成之後，凸塊164B具有厚度T₁₈ ，例如在約8 µm到約10 µm範圍內的厚度T₁₈ 。此外，導通孔164V具有厚度T₁₉ ，例如在約18 µm到約20 µm範圍內的厚度T₁₉ 。此外，導通孔154V具有寬度W₆ ，寬度W₆ 可處於約140 µm到約160 µm範圍內，例如大於約150 µm。

在圖17中，在凸塊下金屬164上形成導電連接件58。導電連接件58可以是球柵陣列（ball grid array，BGA）連接件、焊球、金屬柱、受控塌陷晶片連接（C4）凸塊、微凸塊、化學鍍鎳鈀浸金（electroless nickel-electroless palladium-immersion gold，ENEPIG）技術形成的凸塊等。導電連接件58可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，首先通過蒸鍍、電鍍、印刷、焊料轉移、植球等形成焊料層來形成導電連接件58。一旦在結構上形成焊料層，則可執行回流以將材料塑形成期望的凸塊形狀。在另一實施例中，導電連接件58包括通過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積等形成的金屬柱（例如，銅柱）。金屬柱可不含焊料且具有實質上垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬頂蓋層。所述金屬頂蓋層可包含鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，且可通過鍍覆製程來形成。

在圖18中，將中介層54附接到重佈線結構52。中介層54可以是例如有機基底、陶瓷基底、矽基底等。使用導電連接件58將中介層54附接到重佈線結構52。附接中介層54可包括將中介層54放置在導電連接件58上，並對導電連接件58進行回流以將中介層54在實體上耦合及電耦合到重佈線結構52。

在將中介層54附接到重佈線結構52之前，可根據適用的製造製程來處理中介層54以在中介層54中形成重佈線結構。例如，中介層54包括基底芯202。基底芯202可由玻璃纖維、樹脂、填料、其他材料及/或其組合形成。基底芯202可由有機材料及/或無機材料形成。在一些實施例中，基底芯202包括嵌置在內部的一個或多個被動元件（未示出）。另一選擇為，基底芯202可包含其他材料或組件。形成延伸穿過基底芯202的導通孔204。在一些實施例中，導通孔204包含導電材料（例如，銅、銅合金或其他導體）且可包括阻擋層、襯墊、晶種層及/或填充材料。導通孔204提供從基底芯202的一側到基底芯202的另一側的垂直電連接。例如，導通孔204中的一些耦合在位於基底芯202一側處的導電特徵與位於基底芯202的相對側處的導電特徵之間。作為實例，可使用鑽孔製程、光微影技術、雷射製程或其他方法形成導通孔204的孔，且然後使用導電材料填充導通孔204的孔。在一些實施例中，導通孔204是中心填充有絕緣材料的中空導電穿孔。重佈線結構206A及206B形成在基底芯202的相對側上。重佈線結構206A與206B通過導通孔204電耦合且扇出電信號。重佈線結構206A及206B各自包括介電層及金屬化圖案。每一相應的金屬化圖案具有位於相應介電層的主表面上且沿所述主表面延伸的線部分，且具有延伸穿過相應介電層的通孔部分。重佈線結構206A及206B各自分別包括用於外部連接的凸塊下金屬208A及208B以及保護重佈線結構206A及206B的特徵的阻焊劑210A及210B。重佈線結構206A通過凸塊下金屬208A附接到重佈線結構52。

在圖19中，可環繞導電連接件58形成底部填充料60。底部填充料60可減小應力且保護由對導電連接件58的回流產生的接頭。底部填充料60可在將中介層54附接到重佈線結構52之後通過毛細流動過程形成，或者可在將中介層54附接到重佈線結構52之前通過適合的沉積方法形成。底部填充料60可沿中介層54的側壁形成。

在圖20中，執行載體基底剝離以將載體基底102從重佈線結構52（例如，從介電層106）分離（或“剝離”）。根據一些實施例，剝離包括將光（例如，雷射或紫外線光）投射到釋放層104上以使釋放層104在光的熱量下分解，並可移除載體基底102。然後，將所述結構翻轉並放置在條帶上。

在圖21中，在介電層106中形成開口170，開口170暴露出金屬化圖案108。可通過鑽孔製程（例如，雷射鑽孔、機械鑽孔等）形成開口170。

在圖22中，在開口170中形成導電連接件62，導電連接件62在實體上耦合及電耦合到暴露的金屬化圖案108。導電連接件62可以是球柵陣列（BGA）連接件、焊球、金屬柱、受控塌陷晶片連接（C4）凸塊、微凸塊等。導電連接件62可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，首先通過蒸鍍、電鍍、印刷、焊料轉移、植球等在開口170中形成可回流材料層來形成導電連接件62。一旦已在開口170中形成可回流材料層，則可執行回流以將材料塑形成期望的凸塊形狀。

在圖23中，將半導體裝置56與中介層54相對地附接到重佈線結構52。在一些實施例中，半導體裝置56是包括用於形成計算系統的一個或多個積體電路晶粒的封裝。在所示實施例中，半導體裝置56包括邏輯晶粒302及記憶體件304。邏輯晶粒302可以是例如中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、系統晶片（system-on-a-chip，SoC）、應用處理器（application processor，AP）、微控制器等。記憶體件304可以是例如動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、靜態隨機存取記憶體（static random access memory，SRAM）晶粒、混合儲存立方體（hybrid memory cube，HMC）裝置、高頻寬記憶體（high bandwidth memory，HBM）裝置等。邏輯晶粒302與記憶體件304附接到重佈線結構306且通過重佈線結構306內連。重佈線結構306可以是例如中介層等，且具有用於進行外部連接的連接件308。可在重佈線結構306之上以及在邏輯晶粒302及記憶體件304周圍形成包封體310，從而保護半導體裝置56的各種元件。

導電連接件62用於將半導體裝置56的連接件308附接到重佈線結構52的金屬化圖案108。附接半導體裝置56可包括將半導體裝置56放置在導電連接件62上，並對導電連接件62進行回流以將半導體裝置56在實體上耦合及電耦合到重佈線結構52。

在一些實施例中，環繞導電連接件62形成底部填充料64。底部填充料64可減小應力並保護由對導電連接件62的回流產生的接頭。底部填充料64可在將半導體裝置56附接到重佈線結構52之後通過毛細流動過程形成，或者可在將半導體裝置56附接到重佈線結構52之前通過適合的沉積方法形成。

在圖24中，在凸塊下金屬208B上形成外部連接件66。外部連接件66可以是球柵陣列（BGA）連接件、焊球、金屬柱、受控塌陷晶片連接（C4）凸塊、微凸塊等。外部連接件66可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，首先通過蒸鍍、電鍍、印刷、焊料轉移、植球等在凸塊下金屬208B上形成可回流材料層來形成外部連接件66。一旦已在凸塊下金屬208B上形成可回流材料層，則可執行回流以將材料塑形成期望的凸塊形狀。

在圖25中，通過沿切割道區（例如，圍繞第一封裝區50A）進行鋸切來執行單體化製程。所述鋸切將第一封裝區50A從鄰近的封裝區單體化。所得的單體化的封裝組件50來自第一封裝區50A。

圖26說明根據一些實施例的包括封裝元件50的系統。在此實施例中，使用外部連接件66將封裝元件50安裝到封裝基底312。封裝基底312可由半導體材料（例如，矽、鍺、鑽石等）製成。另一選擇為，也可使用化合物材料，例如矽鍺、碳化矽、鎵砷、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、這些材料的組合等。另外，封裝基底312可以是絕緣體上半導體（semiconductor on-insulator，SOI）基底。通常，SOI基底包括半導體材料層，例如外延矽、鍺、矽鍺、SOI、絕緣體上矽鍺（silicon germanium on insulator，SGOI）或其組合。在一個替代實施例中，封裝基底312基於絕緣芯，例如玻璃纖維增強樹脂芯。芯材料的一個實例是玻璃纖維樹脂，例如FR4。芯材料的替代材料包括雙馬來醯亞胺-三嗪（BT）樹脂或者其他印刷電路板材料（Printed circuit board，PCB）或膜。構成膜（例如，ABF或其他疊層）可用於封裝基底312。

封裝基底312可包括主動裝置及被動裝置（未示出）。所屬領域的技術人員應認識到，各種各樣的裝置（例如，電晶體、電容器、電阻器、這些的組合等）可用於產生裝置堆疊設計的結構及功能要求。可使用任何適合的方法形成裝置。

封裝基底312還可包括金屬化層及通孔（未示出）以及位於金屬化層及通孔上的接合焊墊314。金屬化層可形成在主動裝置及被動裝置之上，且被設計成連接各種裝置以形成功能電路系統。金屬化層可由交替的介電材料（例如，低k介電材料）層及導電材料（例如銅）層形成，通孔將導電材料層內連；且可通過任何適合的製程（例如，沉積、鑲嵌、雙鑲嵌等）形成。在一些實施例中，封裝基底312實質上不包括主動裝置及被動裝置。

在一些實施例中，對外部連接件66進行回流以將封裝元件50附接到接合焊墊314。外部連接件66將封裝基底312（包括封裝基底312中的金屬化層）電耦合及/或在實體上耦合到封裝組件50。在一些實施例中，可在將封裝組件50安裝在封裝基底312上之前，將被動裝置（例如，表面安裝裝置（surface mount device，SMD），未說明）附接到封裝元件50（例如，接合到接合焊墊314）。在這些實施例中，被動裝置可與外部連接件66接合到封裝元件50的同一表面。

在對外部連接件66進行回流之前，可在外部連接件66上形成環氧助焊劑（未示出），其中在將封裝組件50附接到封裝基底312之後，環氧助焊劑的環氧部分中的至少一些保留下來。此保留下來的環氧部分可作為底部填充料來減小應力並保護由對外部連接件66的回流產生的接頭。在一些實施例中，可在封裝元件50與封裝基底312之間形成底部填充料（未示出），從而環繞外部連接件66。底部填充料可在附接封裝元件50之後通過毛細流動過程形成，或者可在附接封裝元件50之前通過適合的沉積方法形成。

圖27說明根據一些其他實施例的重佈線結構52。在此實施例中，重佈線結構52包括交替的感光性材料層及非感光性材料層。確切來說，介電層106由感光性聚合物形成，介電層114、132、150由非感光性模塑化合物形成，且介電層122、140、160由感光性模塑化合物形成。金屬化圖案108包括導電線108L及導通孔108V。金屬化圖案116、134、154各自分別包括導電線116L、134L、154L且省略導通孔。在感光性模塑化合物上形成有非感光性模塑化合物的每一地方，對應的金屬化圖案包括延伸穿過感光性模塑化合物的下部導通孔及延伸穿過非感光性模塑化合物的上部導通孔。例如，金屬化圖案126包括延伸穿過介電層122的下部導通孔126V_L 、沿介電層122延伸的導電線126L以及延伸穿過介電層132的上部導通孔126V_U 。同樣，金屬化圖案144包括延伸穿過介電層140的下部導通孔144V_L 、沿介電層140延伸的導電線144L及延伸穿過介電層150的上部導通孔144V_U 。

圖28說明根據一些其他實施例的重佈線結構52。在此實施例中，重佈線結構52的所有層皆是感光性材料。確切來說，介電層106由感光性聚合物形成，且介電層114、122、132、140、150、160由感光性模塑化合物形成。金屬化圖案108包括導電線108L且省略導通孔。金屬化圖案116、126、134、144、154各自分別包括分別沿介電層114、122、132、140、150延伸的導電線116L、126L、134L、144L、154L。此外，金屬化圖案116、126、134、144、154各自分別包括分別延伸穿過介電層114、122、132、140、150的導通孔116V、126V、134V、154V。

圖29到圖40說明根據一些實施例的在形成封裝元件400的製程期間的中間步驟的剖視圖。示出第一封裝區400A，封裝組件400形成在第一封裝區400A中。應理解，可同時形成多個鄰近的封裝區400A，且可在封裝區400A中的每一者中形成封裝組件400。封裝組件400可被稱為集成扇出型（integrated fan-out，InFO）封裝。

在圖29中，提供載體基底402，並在載體基底402上形成釋放層404。載體基底402可類似於載體基底102，且釋放層404可類似於釋放層104。

可在釋放層404上形成背側重佈線結構406。在所示實施例中，背側重佈線結構406包括介電層408、金屬化圖案410（有時被稱為重佈線層或重佈線）及介電層412。背側重佈線結構406是可選的。在一些實施例中，代替背側重佈線結構406而在釋放層404上形成無金屬化圖案的介電層。

可在釋放層404上形成介電層408。介電層408的底表面可接觸釋放層404的頂表面。在一些實施例中，介電層408由感光性聚合物形成，例如聚苯并噁唑（PBO）、聚醯亞胺、低溫聚醯亞胺（LTPI）、苯環丁烯（BCB）等。在其他實施例中，介電層408由以下材料形成：氮化物，例如氮化矽；氧化物，例如氧化矽；磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、摻雜硼的磷矽酸鹽玻璃（BPSG）等等。可通過旋轉塗布、層壓、化學氣相沉積（CVD）等形成介電層408。

可在介電層408上形成金屬化圖案410。作為形成金屬化圖案410的實例，在介電層408之上形成晶種層。在一些實施例中，晶種層是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積（PVD）等形成晶種層。然後，在晶種層上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻，並可將所述光阻暴露於光以進行圖案化。光阻的圖案對應於金屬化圖案410。所述圖案化會形成穿過光阻以暴露出晶種層的開口。在光阻的開口中及在晶種層的暴露部分上形成導電材料。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料。導電材料可包括金屬，如銅、鈦、鎢、鋁等。然後，移除光阻且移除晶種層中上面未形成導電材料的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除光阻。一旦移除光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層的暴露部分。晶種層的剩餘部分及導電材料形成金屬化圖案410。

可在金屬化圖案410及介電層408上形成介電層412。在一些實施例中，介電層412由可使用光微影罩幕來圖案化的聚合物形成，所述聚合物可以是感光性材料，例如聚苯并噁唑、聚醯亞胺、低溫聚醯亞胺（LTPI）、苯環丁烯等。在其他實施例中，介電層412由以下材料形成：氮化物，例如氮化矽；氧化物，例如氧化矽；PSG、BSG、PSG等。介電層412可通過旋轉塗布、層壓、化學氣相沉積等或其組合來形成。

應瞭解，背側重佈線結構406可包括任何數目的介電層及金屬化圖案。如果要形成更多的介電層及金屬化圖案，則可重複上述步驟及製程。金屬化圖案可包括導電線及導通孔。可在通過在形成晶種層並在下伏介電層的開口中形成導電材料來形成金屬化圖案期間形成導通孔。因此，所述導通孔可將各種導電線內連及電耦合。

接下來，形成穿孔414，穿孔414延伸穿過並遠離背側重佈線結構406的最頂部介電層（例如，介電層412）。穿孔414是可選的，且如下文進一步論述可被省略。例如，在省略背側重佈線結構406的實施例中，可（或可不）省略穿孔414。作為形成穿孔414的實例，可將介電層412圖案化以形成暴露出金屬化圖案410的部分的開口。所述圖案化可通過可接受的製程來形成，例如當介電層412是感光性材料時通過將介電層412暴露於光，或者通過使用例如各向異性蝕刻來進行蝕刻。如果介電層412是感光性材料，則可在曝光之後對介電層412進行顯影。然後，在介電層412及金屬化圖案410的被開口暴露出的部分之上形成晶種層。在一些實施例中，所述晶種層是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在特定實施例中，晶種層包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積等形成晶種層。在晶種層上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻，並可將所述光阻暴露於光以進行圖案化。光阻的圖案對應於導通孔。所述圖案化會形成穿過光阻以暴露出晶種層的開口。在光阻的開口中及在晶種層的暴露部分上形成導電材料。可通過鍍覆（例如，電鍍或化學鍍等）形成所述導電材料。導電材料可包括金屬，如銅、鈦、鎢、鋁等。移除光阻且移除晶種層中上面未形成導電材料的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除光阻。一旦移除光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層的暴露部分。晶種層的剩餘部分及導電材料形成穿孔414。

在圖30中，通過粘合劑418將積體電路晶粒416粘合到介電層412。將期望類型及數量的積體電路晶粒416粘合在第一封裝區400A中。每一積體電路晶粒416可以是邏輯晶粒（例如，中央處理單元（CPU）、圖形處理單元（GPU）、系統晶片（SoC）、應用處理器（AP）、微控制器等）、記憶體晶粒（例如，動態隨機存取記憶體（DRAM）晶粒、靜態隨機存取記憶體（SRAM）晶粒等）、功率管理晶粒（例如，功率管理積體電路（power management integrated circuit，PMIC）晶粒）、射頻（radio frequency，RF）晶粒、感測器晶粒、微機電系統（micro-electro-mechanical-system，MEMS）晶粒、信號處理晶粒（例如，數位信號處理（digital signal processing，DSP）晶粒）、前端晶粒（例如，類比前端（analog front-end，AFE）晶粒）等或其組合。在所示實施例中，多個積體電路晶粒416（例如，第一積體電路晶粒416A及第二積體電路晶粒416B）彼此鄰近地粘合在第一封裝區400A中。在一些實施例中，第一積體電路晶粒416A可以是邏輯晶粒，且第二積體電路晶粒416B可以是記憶體晶粒。粘合劑418位於積體電路晶粒416的背側上，且將積體電路晶粒416粘合到背側重佈線結構406，例如粘合到介電層412。粘合劑418可以是任何適合的粘合劑、環氧樹脂、晶粒貼合膜（die attach film，DAF）等。可將粘合劑418施加到積體電路晶粒416的背側，或者可施加在載體基底402的表面之上。例如，可在將積體電路晶粒416單體化之前將粘合劑418施加到積體電路晶粒416的背側。

在將每一積體電路晶粒416粘合到介電層412之前，可根據適用的製造製程處理每一積體電路晶粒416以形成積體電路。例如，每一積體電路晶粒416包括半導體基底420（例如，經摻雜或未經摻雜的矽）或絕緣體上半導體（SOI）基底的主動層。半導體基底420可包含：其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或其組合。也可使用其他基底，例如多層基底或梯度基底。半導體基底420具有主動表面（例如，圖30中面朝上的表面），有時被稱為前側；以及非主動表面（例如，圖30中面朝下的表面），有時被稱為背側。裝置可形成在半導體基底420的前表面處。所述裝置可以是主動裝置（例如，電晶體、二極體等）、電容器、電阻器等。內連結構422位於半導體基底420之上且將裝置內連以形成積體電路。可通過例如半導體基底420上的介電層中的金屬化圖案來形成內連結構422。金屬化圖案包括在一個或多個低k介電層中形成的金屬線及通孔。內連結構422的金屬化圖案電耦合到半導體基底420的裝置。

積體電路晶粒416還包括進行外部連接的焊墊424，例如鋁焊墊。焊墊424位於積體電路晶粒416的主動側上，例如位於內連結構422中及/或內連結構422上。一個或多個鈍化膜426位於積體電路晶粒416上，例如位於內連結構422的部分及焊墊424的部分上。開口穿過鈍化膜426延伸到焊墊424。晶粒連接件428（例如導電柱（例如，由例如銅等金屬形成））延伸穿過鈍化膜426中的開口，並在實體上耦合及電耦合到焊墊424中的相應焊墊。可通過例如鍍覆等形成晶粒連接件428。晶粒連接件428與積體電路晶粒416的相應積體電路電耦合。

可選地，可在焊墊424上設置焊料區（例如，焊球或焊料凸塊）。焊球可用於對積體電路晶粒416執行晶片探針（chip probe，CP）測試。可在積體電路晶粒416上執行晶片探針測試以確定積體電路晶粒416是否是已知良好晶粒（known good die，KGD）。因此，僅封裝經過後續處理的是已知良好晶粒的積體電路晶粒416，且不封裝未通過晶片探針測試的晶粒。在測試之後，可在後續處理步驟中移除焊料區。

介電層430可（或可不）位於積體電路晶粒416的主動側上（例如，位於鈍化膜426及晶粒連接件428上）。介電層430在側向上包封晶粒連接件428，且介電層430在側向上與積體電路晶粒416相連。最初，介電層430可掩埋晶粒連接件428，以使介電層430的最頂表面位於晶粒連接件428的最頂表面上方。在焊料區設置在晶粒連接件428上的一些實施例中，介電層430也可掩埋焊料區。另一選擇為，可在形成介電層430之前移除焊料區。

介電層430可以是聚合物，例如聚苯并噁唑（PBO）、聚醯亞胺、低溫聚醯亞胺（LTPI）、苯環丁烯（BCB）等；氮化物，例如氮化矽等；氧化物，例如氧化矽；磷矽酸鹽玻璃（PSG）、硼矽酸鹽玻璃（BSG）、摻雜硼的磷矽酸鹽玻璃（BPSG）等等或其組合。可例如通過旋轉塗布、層壓、化學氣相沉積（CVD）等形成介電層430。在一些實施例中，在積體電路晶粒416的形成期間，穿過介電層430暴露出晶粒連接件428。在一些實施例中，晶粒連接件428保持被掩埋，並在封裝積體電路晶粒416的後續製程期間被暴露出來。暴露出晶粒連接件428可移除可存在於晶粒連接件428上的任何焊料區。

在圖31中，在各種元件上及周圍形成包封體432。在形成之後，包封體432包封穿孔414及積體電路晶粒416。包封體432可以是模塑化合物、環氧樹脂等。可通過壓縮模塑、轉移模塑等施加包封體432，並可在載體基底402之上形成包封體432以使穿孔414及/或積體電路晶粒416被掩埋或覆蓋。包封體432還形成在積體電路晶粒416之間的間隙區（如果存在的話）中。可以液體或半液體形式施加包封體432，且然後在隨後加以固化。

可對包封體432執行平坦化製程以暴露出穿孔414及晶粒連接件428。平坦化製程可移除穿孔414的材料、晶粒連接件428的材料及/或介電層430的材料直到暴露出晶粒連接件428及穿孔414。在平坦化製程之後，穿孔414的頂表面、晶粒連接件428的頂表面、介電層430的頂表面及包封體432的頂表面共面。所述平坦化製程可以是例如化學機械拋光（CMP）、研磨製程等。

在圖32中，在釋放層104上形成重佈線結構434，並在重佈線結構434上形成外部連接件436。圖33到圖39是根據一些實施例的在形成重佈線結構434的製程期間的中間步驟的各種視圖。示出重佈線結構434的區的詳細視圖。為說明的簡明起見，圖32中省略圖33到圖39中的一些特徵。重佈線結構434包括介電層438、448、456、464、472、480、490；金屬化圖案442、450、458、466、474、484；及凸塊下金屬492。示出重佈線結構434作為具有六層金屬化圖案的實例。可通過分別重複或省略本文中所論述的步驟及製程來在重佈線結構434中形成更多或更少的介電層及金屬化圖案。

在圖33中，在穿孔414、晶粒連接件428及包封體432上沉積介電層438。在一些實施例中，介電層438由可使用光微影罩幕來圖案化的感光性材料形成，例如聚苯并噁唑、聚醯亞胺、低溫聚醯亞胺（LTPI）、苯環丁烯等。可通過旋轉塗布、層壓、化學氣相沉積等或其組合來形成介電層438。然後，將介電層438圖案化。所述圖案化會形成暴露出穿孔414的部分及晶粒連接件428的部分的開口440。所述圖案化可通過可接受的製程來進行，例如當介電層438是感光性材料時通過將介電層438暴露於光，或者通過使用例如各向異性蝕刻來進行蝕刻。如果介電層438是感光性材料，則可在曝光之後對介電層438進行顯影。

在圖34中，形成金屬化圖案442。金屬化圖案442包括位於介電層438的主表面上且沿所述主表面延伸的導電線442L。金屬化圖案442還包括延伸穿過介電層438的導通孔442V。作為形成金屬化圖案442的實例，在介電層438之上以及在延伸穿過介電層438的開口440中形成晶種層444。在一些實施例中，晶種層444是金屬層，所述金屬層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層444包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積等形成晶種層444。然後，在晶種層444上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻，並可將所述光阻暴露於光以進行圖案化。光阻的圖案對應於金屬化圖案442。所述圖案化會形成穿過光阻以暴露出晶種層444的開口。然後，在光阻的開口中及在晶種層444的暴露部分上形成導電材料446。可通過鍍覆（例如，電鍍或化學鍍等）形成導電材料446。導電材料446可包含金屬，如銅、鈦、鎢、鋁等。導電材料446與晶種層444的下伏部分的組合形成金屬化圖案442。移除光阻且移除晶種層444中上面未形成導電材料446的部分。可通過可接受的灰化或剝除製程（例如，使用氧電漿等）來移除光阻。一旦移除光阻，則例如通過使用可接受的蝕刻製程（例如，通過濕式蝕刻或乾式蝕刻）移除晶種層444的暴露部分。

在圖35中，在金屬化圖案442及介電層438上沉積介電層448。介電層448可由與介電層438類似的材料且以類似的方式形成。隨後將介電層448圖案化出開口，所述開口暴露出金屬化圖案442的部分。然後形成金屬化圖案450。金屬化圖案450包括位於介電層448的主表面上且沿所述主表面延伸的導電線450L。金屬化圖案450還包括延伸穿過介電層448中的開口的導通孔450V。金屬化圖案450可由與金屬化圖案442類似的材料且以類似的方式形成。例如，金屬化圖案450可包括晶種層452及位於晶種層452上的導電材料454。

在金屬化圖案450及介電層448上沉積介電層456。介電層456可由與介電層438類似的材料且以類似的方式形成。然後，將介電層456圖案化出開口，所述開口暴露出金屬化圖案450的部分。然後形成金屬化圖案458。金屬化圖案458包括位於介電層456的主表面上且沿所述主表面延伸的導電線458L。金屬化圖案458還包括延伸穿過介電層456中的開口的導通孔458V。金屬化圖案458可由與金屬化圖案442類似的材料且以類似的方式形成。例如，金屬化圖案458可包括晶種層460及位於晶種層460上的導電材料462。

在金屬化圖案458及介電層456上沉積介電層464。介電層464可由與介電層438類似的材料且以類似的方式形成。然後將介電層464圖案化出開口，所述開口暴露出金屬化圖案458的部分。然後形成金屬化圖案466。金屬化圖案466包括位於介電層464的主表面上且沿所述主表面延伸的導電線466L。金屬化圖案466還包括延伸穿過介電層464中的開口的導通孔466V。金屬化圖案466可由與金屬化圖案442類似的材料且以類似的方式形成。例如，金屬化圖案466可包括晶種層468及位於晶種層468上的導電材料470。

在金屬化圖案466及介電層464上沉積介電層472。介電層472可由與介電層438類似的材料且以類似的方式形成。然後，將介電層472圖案化出開口，所述開口暴露出金屬化圖案466的部分。然後形成金屬化圖案474。金屬化圖案474包括位於介電層472的主表面上且沿所述主表面延伸的導電線474L。金屬化圖案474還包括延伸穿過介電層472中的開口的導通孔474V。金屬化圖案474可由與金屬化圖案442類似的材料且以類似的方式形成。例如，金屬化圖案474可包括晶種層476及位於晶種層476上的導電材料478。

在圖36中，在金屬化圖案474周圍及在介電層472上形成介電層480。介電層480由感光性模塑化合物形成，所述感光性模塑化合物類似於介電層122（參見圖11）的感光性模塑化合物。較高層級的重佈線結構434具有大的尺寸（例如大的厚度），且如上文所述，可以低成本形成大厚度的感光性模塑化合物。然後，將介電層480圖案化。所述圖案化會形成暴露出金屬化圖案474的部分的開口482。所述圖案化可通過與將介電層122（參見圖11）圖案化的製程類似的製程來進行。

在圖37中，形成金屬化圖案484。金屬化圖案484包括位於介電層480的主表面上且沿所述主表面延伸的導電線484L。金屬化圖案484還包括延伸穿過介電層480中的開口482的導通孔484V。金屬化圖案484可由與金屬化圖案442類似的材料且以類似的方式形成。例如，金屬化圖案484可包括晶種層486及位於晶種層486上的導電材料488。

由於金屬化圖案442與金屬化圖案484是通過不同的技術形成，因此其各自的導通孔442V及導通孔484V與下伏特徵形成不同的角度。導通孔442V的側壁與包封體432的主表面形成第三角度θ₃ ，且導通孔484V的側壁與導電線474L的主表面形成第四角度θ₄ 。例如，角度θ₃ 可處於約70度到約80度的範圍內，且角度θ₄ 可處於約60度到約70度的範圍內。第三角度θ₃ 大於第四角度θ₄ 。

在圖38中，在金屬化圖案484及介電層480上沉積介電層490。介電層490可由與介電層480類似的材料且以類似的方式形成。然後，將介電層490圖案化出開口，所述開口暴露出金屬化圖案484的部分。然後，形成凸塊下金屬492。凸塊下金屬492包括位於介電層490的主表面上且沿所述主表面延伸的凸塊492B。凸塊下金屬492還包括延伸穿過介電層490中的開口的導通孔492V。凸塊下金屬492可由與金屬化圖案484類似的材料且以類似的方式形成。例如，凸塊下金屬492可包括晶種層494及位於晶種層494上的導電材料496。

在圖39中，在凸塊下金屬492上形成外部連接件436。外部連接件436可以是球柵陣列（BGA）連接件、焊球、金屬柱、受控塌陷晶片連接（C4）凸塊、微凸塊、化學鍍鎳鈀浸金（ENEPIG）技術形成的凸塊等。外部連接件436可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，首先通過蒸鍍、電鍍、印刷、焊料轉移、植球等形成焊料層來形成外部連接件436。一旦在結構上形成焊料層，則可執行回流以將材料塑形成期望的凸塊形狀。在另一實施例中，外部連接件436包括通過濺鍍、印刷、電鍍、化學鍍、化學氣相沉積等形成的金屬柱（例如，銅柱）。金屬柱可不含焊料且具有實質上垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬頂蓋層。金屬頂蓋層可包含鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，且可通過鍍覆製程來形成。

在圖40中，執行載體基底剝離以將載體基底402從背側重佈線結構406（例如，介電層408）分離（或“剝離”）。根據一些實施例，剝離包括將光（例如，雷射或紫外線光）投射在釋放層404上以使釋放層404在光的熱量下分解，並可移除載體基底402。然後，通過沿切割道區（例如，圍繞第一封裝區400A）進行鋸切來執行單體化製程。所述鋸切將第一封裝區400A從鄰近的封裝區單體化。所得的單體化的封裝組件400來自第一封裝區400A。

圖41說明根據一些實施例的包括封裝元件400的系統。在此實施例中，使用外部連接件436將封裝元件400安裝到封裝基底500。封裝基底500可類似於封裝基底312，例如可包括接合到外部連接件436的接合焊墊502。

也可包括其他特徵及製程。例如，可包括測試結構來輔助對三維封裝或三維積體電路裝置進行驗證測試。所述測試結構可包括例如形成在重佈線層中或基底上的測試焊墊，測試焊墊容許測試三維封裝或三維積體電路、使用探針及/或探針卡等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與測試方法結合使用，所述測試方法包括在中間階段驗證出已知良好晶粒以提高良率且降低成本。

實施例可實現諸多優勢。由非感光性模塑化合物層與感光性模塑化合物層的組合形成重佈線結構容許具有電源連接及/或接地連接的層具有高的電性能及機械性能，且容許以較低的成本形成具有資料連接的層。此外，由感光性聚合物層及感光性模塑化合物層的組合形成重佈線結構容許重佈線結構的上層具有比下層好的電性能及機械性能，同時維持低製造成本。

在實施例中，一種裝置包括：半導體裝置；以及重佈線結構，包括：第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線電耦合到所述半導體裝置，所述第一導通孔設置在所述第一導電線上；第一介電層，環繞所述第一金屬化圖案，所述第一介電層的表面及所述第一導通孔的表面是平坦的，所述第一介電層包含第一模塑化合物；第二金屬化圖案，包括沿所述第一介電層的主表面延伸的第二導電線；第二介電層，設置在所述第二金屬化圖案周圍及第一介電層上，所述第二介電層包含第二模塑化合物，所述第二模塑化合物不同於所述第一模塑化合物；以及第三金屬化圖案，包括第三導電線及第二導通孔，所述第三導電線沿所述第二介電層的主表面延伸，所述第二導通孔延伸穿過所述第二介電層以與第二金屬化圖案電耦合。

在所述裝置的一些實施例中，所述第一導通孔的第一側壁與所述第一導電線的主表面形成第一角度，且所述第二導通孔的第二側壁與所述第二導電線的主表面形成第二角度，所述第一角度大於所述第二角度。在所述裝置的一些實施例中，所述第一模塑化合物包含第一樹脂及設置在所述第一樹脂中的第一填料，且所述第二模塑化合物包含第二樹脂及設置在所述第二樹脂中的第二填料，所述第一樹脂不同於所述第二樹脂，所述第一填料不同於所述第二填料。在所述裝置的一些實施例中，所述第一填料佔據所述第一模塑化合物的第一體積，第二填料佔據所述第二模塑化合物的第二體積，且所述第一體積大於所述第二體積。在所述裝置的一些實施例中，所述第一填料是二氧化矽，且所述第二填料是硫酸鋇。在所述裝置的一些實施例中，所述第一模塑化合物具有比所述第二模塑化合物大的楊氏模數，所述第一模塑化合物具有比所述第二模塑化合物小的熱膨脹係數，所述第一模塑化合物具有比所述第二模塑化合物小的介電常數，且所述第一模塑化合物具有比所述第二模塑化合物小的耗散因數。在所述裝置的一些實施例中，所述第三金屬化圖案還包括設置在所述第三導電線上的第三導通孔，且所述重佈線結構還包括環繞所述第三金屬化圖案的第三介電層，所述第三介電層的表面及所述第三導通孔的表面是平坦的，所述第三介電層包含所述第一模塑化合物。在所述裝置的一些實施例中，所述第一介電層具有第一厚度，所述第二介電層具有第二厚度，且所述第一厚度大於所述第二厚度。

根據本公開的一些實施例，其中所述第一導通孔的第一側壁與所述第一導電線的主表面形成第一角度，且其中所述第二導通孔的第二側壁與所述第二導電線的主表面形成第二角度，所述第一角度大於所述第二角度。

根據本公開的一些實施例，其中所述第一模塑化合物包含第一樹脂及設置在所述第一樹脂中的第一填料，其中所述第二模塑化合物包含第二樹脂及設置在所述第二樹脂中的第二填料，所述第一樹脂不同於所述第二樹脂，所述第一填料不同於所述第二填料。

根據本公開的一些實施例，其中所述第一填料佔據所述第一模塑化合物的第一體積，其中所述第二填料佔據所述第二模塑化合物的第二體積，且其中所述第一體積大於所述第二體積。

根據本公開的一些實施例，其中所述第一填料是二氧化矽且所述第二填料是硫酸鋇。

根據本公開的一些實施例，其中所述第一模塑化合物具有比所述第二模塑化合物大的楊氏模數，其中所述第一模塑化合物具有比所述第二模塑化合物小的熱膨脹係數，其中所述第一模塑化合物具有比所述第二模塑化合物小的介電常數，且其中所述第一模塑化合物具有比所述第二模塑化合物小的耗散因數。

根據本公開的一些實施例，其中所述第三金屬化圖案還包括設置在所述第三導電線上的第三導通孔，且其中所述重佈線結構還包括環繞所述第三金屬化圖案的第三介電層，所述第三介電層的表面及所述第三導通孔的表面是平坦的，所述第三介電層包含所述第一模塑化合物。

根據本公開的一些實施例，其中所述第一介電層具有第一厚度，所述第二介電層具有第二厚度，且所述第一厚度大於所述第二厚度。

在實施例中，一種裝置包括：積體電路晶粒；包封體，環繞所述積體電路晶粒，所述包封體的表面及所述積體電路晶粒的表面是平坦的；第一介電層，位於所述包封體及所述積體電路晶粒之上，所述第一介電層包含聚合物材料；第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線沿所述第一介電層的主表面延伸，所述第一導通孔延伸穿過所述第一介電層以與所述積體電路晶粒電耦合；第二介電層，位於所述第一金屬化圖案及所述第一介電層之上，所述第二介電層包含模塑材料，所述模塑材料不同於所述聚合物材料；以及第二金屬化圖案，包括第二導電線及第二導通孔，所述第二導電線沿所述第二介電層的主表面延伸，所述第二導通孔延伸穿過所述第二介電層以與所述第一導電線電耦合。

在一些實施例中，所述裝置還包括：穿孔，延伸穿過所述包封體，所述第一介電層位於所述穿孔之上，所述第一金屬化圖案電耦合到所述穿孔。在所述裝置的一些實施例中，所述第一導通孔的第一側壁與所述包封體的主表面形成第一角度，且所述第二導通孔的第二側壁與所述第一導電線的主表面形成第二角度，所述第一角度大於所述第二角度。在所述裝置的一些實施例中，所述聚合物材料是低溫聚醯亞胺，所述低溫聚醯亞胺不含填料。在所述裝置的一些實施例中，所述模塑材料包含：樹脂；及設置在所述樹脂中的填料。在所述裝置的一些實施例中，所述樹脂是環氧樹脂或丙烯酸樹脂。在所述裝置的一些實施例中，所述填料是二氧化矽或硫酸鋇。在所述裝置的一些實施例中，所述填料具有處於0.5 μm到2 μm範圍內的直徑，且佔據所述第二介電層的體積的40%至60%。

根據本公開的一些實施例，一種積體電路封裝，包括：積體電路晶粒；包封體，環繞所述積體電路晶粒，所述包封體的表面及所述積體電路晶粒的表面是平坦的；第一介電層，位於所述包封體及所述積體電路晶粒之上，所述第一介電層包含聚合物材料；第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線沿所述第一介電層的主表面延伸，所述第一導通孔延伸穿過所述第一介電層以與所述積體電路晶粒電耦合；第二介電層，位於所述第一金屬化圖案及所述第一介電層之上，所述第二介電層包含模塑材料，所述模塑材料不同於所述聚合物材料；以及第二金屬化圖案，包括第二導電線及第二導通孔，所述第二導電線沿所述第二介電層的主表面延伸，所述第二導通孔延伸穿過所述第二介電層以與所述第一導電線電耦合。

根據本公開的一些實施例，所述的積體電路封裝，還包括：穿孔，延伸穿過所述包封體，所述第一介電層位於所述穿孔之上，所述第一金屬化圖案電耦合到所述穿孔。

根據本公開的一些實施例，其中所述第一導通孔的第一側壁與所述包封體的主表面形成第一角度，且其中所述第二導通孔的第二側壁與所述第一導電線的主表面形成第二角度，所述第一角度大於所述第二角度。

根據本公開的一些實施例，其中所述聚合物材料是低溫聚醯亞胺，所述低溫聚醯亞胺不含填料。

根據本公開的一些實施例，其中所述模塑材料包含：樹脂；以及設置在所述樹脂中的填料。

根據本公開的一些實施例，其中所述樹脂是環氧樹脂或丙烯酸樹脂。

根據本公開的一些實施例，其中所述填料是二氧化矽或硫酸鋇。

根據本公開的一些實施例，其中所述填料具有處於0.5 μm到2 μm範圍內的直徑，且佔據所述第二介電層的體積的40%到60%。

在實施例中，一種方法包括：在第一金屬化圖案周圍及所述第一金屬化圖案上施配第一介電層，所述第一介電層包含非感光性模塑化合物；將所述第一介電層平坦化，以使所述第一介電層的表面及所述第一金屬化圖案的表面是平坦的；在所述第一介電層及所述第一金屬化圖案上形成第二金屬化圖案；在第二金屬化圖案周圍及所述第一介電層上施配第二介電層，所述第二介電層包含感光性模塑化合物；將所述第二介電層圖案化出開口，所述開口暴露出所述第二金屬化圖案的部分；以及在所述第二介電層上及在延伸穿過所述第二介電層的所述開口中形成第三金屬化圖案，所述第三金屬化圖案耦合到第二金屬化圖案的被所述開口暴露出的所述部分。

在所述方法的一些實施例中，所述非感光性模塑化合物包含非感光性樹脂及設置在所述非感光性樹脂中的第一填料，所述感光性模塑化合物包含感光性樹脂及設置在所述感光性樹脂中的第二填料，所述第二填料具有比第一填料小的直徑。在所述方法的一些實施例中，將第二介電層圖案化包括：將所述感光性樹脂暴露於光；對所述感光性樹脂進行顯影；以及在對所述感光性樹脂進行顯影之後，從所述開口移除所述第二填料。在一些實施例中，所述方法還包括：在所述第三金屬化圖案周圍及所述第二介電層上施配第三介電層，所述第三介電層包含非感光性模塑化合物；以及將所述第三介電層平坦化，以使所述第三介電層的表面及所述第三金屬化圖案的表面是平坦的。

根據本公開的一些實施例，一種形成積體電路封裝的方法，包括：在第一金屬化圖案周圍及所述第一金屬化圖案上施配第一介電層，所述第一介電層包含非感光性模塑化合物；將所述第一介電層平坦化，以使所述第一介電層的表面及所述第一金屬化圖案的表面是平坦的；在所述第一介電層及所述第一金屬化圖案上形成第二金屬化圖案；在所述第二金屬化圖案周圍及所述第一介電層上施配第二介電層，所述第二介電層包含感光性模塑化合物；將所述第二介電層圖案化出開口，所述開口暴露出所述第二金屬化圖案的部分；以及在所述第二介電層上及在延伸穿過所述第二介電層的所述開口中形成第三金屬化圖案，所述第三金屬化圖案耦合到所述第二金屬化圖案的被所述開口暴露出的所述部分。

根據本公開的一些實施例，其中所述非感光性模塑化合物包含非感光性樹脂及設置在所述非感光性樹脂中的第一填料，其中所述感光性模塑化合物包含感光性樹脂及設置在所述感光性樹脂中的第二填料，所述第二填料具有比所述第一填料小的直徑。

根據本公開的一些實施例，其中將所述第二介電層圖案化包括：將所述感光性樹脂暴露於光；對所述感光性樹脂進行顯影；以及在對所述感光性樹脂進行顯影之後，從所述開口移除所述第二填料。

根據本公開的一些實施例，所述的方法，還包括：在所述第三金屬化圖案周圍及所述第二介電層上施配第三介電層，所述第三介電層包含非感光性模塑化合物；以及將所述第三介電層平坦化，以使所述第三介電層的表面及所述第三金屬化圖案的表面是平坦的。

上述內容概述了數個實施例的特徵，以使所屬領域的技術人員能夠更好地理解本公開的各方面。所屬領域的技術人員應瞭解，其可容易地使用本公開作為設計或修改其他製程及結構以實現與本文中所介紹的實施例相同的目的及/或達成相同的優勢的基礎。所屬領域的技術人員還應意識到這些等效構造並不背離本公開的精神及範圍，且其可在不背離本公開的精神及範圍的情況下在本文中做出各種變化、替代及更改。

50、400:封裝組件 50A、400A:第一封裝區/封裝區 52、206A、206B、306、434:重佈線結構 54:中介層 56:半導體裝置 58、62:導電連接件 60、64:底部填充料 66、436:外部連接件 102、402:載體基底 104、404:釋放層 106、114、122、132、140、150、160、408、412、430、438、448、456、464、472、480、490:介電層 108、116、134、144、154、410、442、450、458、466、474、484:金屬化圖案 108L、116L、126L、134L、144L、154L、442L、450L、458L、466L、474L、484L:導電線 108V、116V、126V、134V、144V、154V、164V、204、442V、450V、458V、466V、474V、484V、492V:導通孔 110、118、128、136、146、156、166、444、452、460、468、476、486、494:晶種層 112、120、130、138、148、158、168、446、454、462、470、478、488、496:導電材料 124、142、152、162、170、440、482:開口 126:金屬化圖案/上覆金屬化圖案 126V_L 、144V_L :下部導通孔 126V_U 、144V_U :上部導通孔 164、208A、208B、492:凸塊下金屬 164B、492B:凸塊 202:基底芯 210A、210B:阻焊劑 302:邏輯晶粒 304:記憶體件 308:連接件 310、432:包封體 312、500:封裝基底 314、502:接合焊墊 406:背側重佈線結構 414:穿孔 416:積體電路晶粒 416A:第一積體電路晶粒 416B:第二積體電路晶粒 418:粘合劑 420:半導體基底 422:內連結構 424:焊墊 426:鈍化膜 428:晶粒連接件 T₁ 、T₂ 、T₃ 、T₄ 、T₅ 、T₆ 、T₇ 、T₈ 、T₉ 、T₁₀ 、T₁₁ 、T₁₂ 、T₁₃ 、T₁₄ 、T₁₅ 、T₁₆ 、T₁₇ 、T₁₈ 、T₁₉ :厚度 W₁ 、W₂ 、W₃ 、W₄ 、W₅ 、W₆ :寬度 θ₁ :第一角度/角度 θ₂ :第二角度/角度 θ₃ :第三角度/角度 θ₄ :第四角度/角度

結合附圖閱讀以下詳細說明，能最好地理解本公開的各方面。注意，根據行業中的標準慣例，各種特徵未按比例繪製。事實上，為論述的清晰起見，可任意地增大或減小各種特徵的尺寸。圖1到圖25是根據一些實施例的在形成封裝元件的製程期間的中間步驟的剖視圖。圖26說明根據一些實施例的包括封裝元件的系統。圖27說明根據一些其他實施例的重佈線結構。圖28說明根據一些其他實施例的重佈線結構。圖29到圖40是根據一些實施例的在形成封裝元件的製程期間的中間步驟的剖視圖。圖41說明根據一些實施例的包括封裝元件的系統。

50:封裝組件

52、306:重佈線結構

54:中介層

56:半導體裝置

62:導電連接件

60、64:底部填充料

66:外部連接件

108:金屬化圖案

302:邏輯晶粒

304:記憶體件

308:連接件

310:包封體

Claims

一種積體電路封裝，包括：半導體裝置；以及重佈線結構，包括：第一金屬化圖案，包括第一導電線及第一導通孔，所述第一導電線電耦合到所述半導體裝置，所述第一導通孔設置在所述第一導電線上；第一介電層，環繞所述第一金屬化圖案，所述第一介電層的表面及所述第一導通孔的表面是平坦的，所述第一介電層包含第一模塑化合物；第二金屬化圖案，包括沿所述第一介電層的主表面延伸的第二導電線；第二介電層，設置在所述第二金屬化圖案周圍及所述第一介電層上，所述第二介電層包含第二模塑化合物，所述第二模塑化合物不同於所述第一模塑化合物；以及第三金屬化圖案，包括第三導電線及第二導通孔，所述第三導電線沿所述第二介電層的主表面延伸，所述第二導通孔延伸穿過所述第二介電層以與所述第二金屬化圖案電耦合。