TW202125206A - 記憶體管理方法與記憶體裝置 - Google Patents
記憶體管理方法與記憶體裝置 Download PDFInfo
- Publication number
- TW202125206A TW202125206A TW108148086A TW108148086A TW202125206A TW 202125206 A TW202125206 A TW 202125206A TW 108148086 A TW108148086 A TW 108148086A TW 108148086 A TW108148086 A TW 108148086A TW 202125206 A TW202125206 A TW 202125206A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- reserved area
- power
- memory device
- command
- Prior art date
Links
- 238000007726 management method Methods 0.000 title claims abstract description 18
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一種記憶體管理方法與記憶體裝置。所述方法包括：將記憶體裝置中的至少一第一實體區塊劃分至保留區；從主機系統接收斷電指令；以及當接收到所述斷電指令時，將所述記憶體裝置的緩衝記憶體中的資料儲存至所述保留區。
Description
本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法與記憶體裝置。
一般來說，為了提升記憶體裝置的性能，在記憶體裝置出廠時都會預留一部分記憶體空間作為超額配置(Over-provisioning, OP)使用。當記憶體裝置中可供平時使用的記憶體空間不足時，此預留作為OP使用的記憶體空間就可以用來加速記憶體裝置的存取。但是，無論是一般使用的記憶體空間或作為OP使用的記憶體空間，實際上在目前的記憶體管理機制中都有可能被寫滿。一旦記憶體裝置中所有可使用的記憶體空間都被寫滿(或即將被寫滿)，當接收到來自主機系統的斷電指令時，記憶體裝置將需要花費額外的時間反覆執行例如垃圾回收等程序以釋放出新的記憶體空間，以儲存記憶體裝置因應即將到來的斷電而從緩衝記憶體搬移的資料。
本發明提供一種記憶體管理方法與記憶體裝置，可有效提高記憶體裝置斷電前的資料處理速度。
本發明的實施例提供一種記憶體管理方法，其用於包括緩衝記憶體與記憶體模組的記憶體裝置。所述記憶體模組包括多個實體區塊。所述記憶體管理方法包括：將所述多個實體區塊中的至少一第一實體區塊劃分至保留區；從主機系統接收斷電指令；以及當接收到所述斷電指令時，將所述緩衝記憶體中的資料儲存至所述保留區。
本發明的實施例另提供一種記憶體裝置，其包括連接介面、緩衝記憶體、記憶體模組及記憶體控制器。所述連接介面用以耦接至主機系統。所述記憶體模組包括多個實體區塊。所述記憶體控制器耦接至所述連接介面、所述緩衝記憶體及所述記憶體模組。所述記憶體控制器用以將所述多個實體區塊中的至少一第一實體區塊劃分至保留區。所述記憶體控制器更用以經由所述連接介面從所述主機系統接收斷電指令。當接收到所述斷電指令時，所述記憶體控制器更用以將所述緩衝記憶體中的資料儲存至所述保留區。
基於上述，記憶體裝置的至少一第一實體區塊可被劃分至保留區。爾後，若從主機系統接收到斷電指令，則可藉由將所述緩衝記憶體中的資料快速儲存至所述保留區，以有效提高記憶體裝置斷電前的資料處理速度及斷電速度。
圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。請參照圖1，記憶體裝置10包括連接介面11、記憶體控制器12、記憶體模組13及緩衝記憶體14。連接介面11用以連接主機系統15並且例如是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)、並列先進附件(Parallel Advanced Technology Attachment, PATA)、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)或通用序列匯流排(Universal Serial Bus, USB)等各式連接介面標準。
記憶體控制器12耦接至連接介面11、記憶體模組13及緩衝記憶體14。記憶體控制器12用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統15的指令在記憶體模組13中進行資料的寫入、讀取與抹除等運作。此外，記憶體控制器12控制記憶體裝置10的整體運作。
記憶體模組13用以儲存主機系統15所寫入之資料。例如，記憶體模組13可包括單階胞(single level cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存1個位元的快閃記憶體模組)、多階胞(multi level cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存2個位元的快閃記憶體模組)、三階胞(triple level cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存3個位元的快閃記憶體模組)及/或四階胞(quad level cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞可儲存4個位元的快閃記憶體模組)。緩衝記憶體14可用以暫存從主機系統15接收的資料或從記憶體模組13讀取的資料。
主機系統15可將資料儲存至記憶體裝置10中，或從記憶體裝置10中讀取資料。例如，主機系統15為可實質地與記憶體裝置10配合以儲存資料的任意系統，例如，電腦系統、數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等，而記憶體裝置10則可為隨身碟、記憶卡、固態硬碟(Solid State Drive, SSD)、安全數位(Secure Digital, SD)卡、小型快閃(Compact Flash, CF)卡或嵌入式儲存裝置等各式非揮發性記憶體儲存裝置。
圖2是根據本發明的一實施例所繪示的管理記憶體模組的示意圖。請參照圖1與圖2，記憶體模組13包含多個實體區塊201(0)~201(n)與202(1)~202(m)，其中每一個實體區塊包含一預設數目的記憶胞。記憶體模組13中的記憶胞是以臨界電壓的改變來儲存資料。例如，多個記憶胞可以頁等單位來進行程式化以改變記憶胞的臨界電壓。此外，每一個實體區塊可為一個最小抹除單位。
記憶體控制器12可將實體區塊(亦稱為第二實體區塊)201(1)~201(n)邏輯地劃分至使用區210並將實體區塊(亦稱為第一實體區塊)202(1)~202(m)邏輯地劃分至保留區220。被劃分至使用區210的實體區塊201(1)~201(n)可正常被使用。例如，當主機系統15發送寫入指令至記憶體裝置10時，記憶體控制器12可根據此寫入指令所指示的邏輯位址(例如邏輯區塊位址)將此寫入指令所攜帶的資料寫入至使用區210中此邏輯位址所映射的實體區塊。或者，當主機系統15發送讀取指令至記憶體裝置10時，記憶體控制器12可根據此讀取指令所指示的邏輯位址(例如邏輯區塊位址)從此邏輯位址所映射的實體區塊中讀取資料，並將所讀取的資料傳送至主機系統15。
在一實施例中，被劃分至使用區210的實體區塊201(1)~201(n)可包括已儲存有使用者資料的實體區塊、經抹除且待使用的閒置實體區塊、專用以儲存系統資料(例如邏輯至實體映射表)的實體區塊及/或用於替換已損壞的實體區塊的備用實體區塊。此外，被劃分至使用區210的實體區塊201(1)~201(n)的至少一部分的容量可被提供給主機系統15使用，以對記憶體裝置10的可用容量進行管理。
另一方面，記憶體控制器12可限制被劃分至保留區220的實體區塊202(1)~202(m)只有在接收到來自主機系統15的斷電指令時才能使用。例如，當主機系統15偵測到斷電訊號時，主機系統15可根據此斷電訊號將斷電指令傳送至記憶體裝置10。記憶體控制器12可經由連接介面11接收此斷電指令。根據此斷電指令，記憶體控制器12可將緩衝記憶體14中的資料儲存至保留區220。
換言之，若未接收到來自主機系統15的斷電指令，則在記憶體裝置10的運作過程中，被劃分至保留區220的實體區塊202(1)~202(m)可持續被禁止使用。藉此，可確保被劃分至保留區220的實體區塊202(1)~202(m)中至少大部分的實體區塊平時都是處於閒置狀態(即已被抹除且尚未被程式化)。當接收到來自主機系統15的斷電指令時，緩衝記憶體14中的資料可立即被儲存至被劃分至保留區220的實體區塊202(1)~202(m)中，進而提升記憶體裝置10的斷電速度。
在一實施例中，被劃分至保留區220的實體區塊202(1)~202(m)的容量不被提供給主機系統15使用。也就是說，主機系統15不會將被劃分至保留區220的實體區塊202(1)~202(m)的容量視為記憶體裝置10的可用容量。藉此，可避免來自主機系統15的使用者資料佔用保留區220的容量。
在一實施例中，當主機系統15偵測到反映即將進入工作模式中的S3、S4或S5模式的斷電訊號時，主機系統15可將斷電指令傳送給記憶體裝置10。記憶體控制器12可根據此斷電指令將記憶體裝置10斷電。此外，上述將緩衝記憶體14中的資料儲存至保留區220之操作可以是記憶體控制器12響應於此斷電指令而執行且在記憶體裝置10實際被斷電之前完成。
在一實施例中，當記憶體裝置10被斷電且重新上電後，記憶體控制器12可將儲存於保留區220中的資料複製到被劃分至使用區210的實體區塊201(1)~201(n)中。換言之，保留區220只是用來保存斷電前從緩衝記憶體14搬移的資料。待記憶體裝置10被重新上電後，保留區220中的資料可根據相應的邏輯至實體映射關係而被儲存至使用區210中原先設定的實體位址。例如，當記憶體裝置10被重新上電後，記憶體控制器12可根據保留區220中的資料的邏輯位址查詢邏輯至實體映射表以獲得此邏輯位址所映射的實體區塊。接著，記憶體控制器12可將此資料從保留區220複製或移動至此實體區塊並指示記憶體模組13抹除保留區220中原先用以暫存此資料的實體區塊。保留區220中經抹除的實體區塊可回復至閒置狀態，以等待下一次記憶體裝置10被斷電時使用。
在一實施例中，記憶體模組13中被劃分至保留區220的實體區塊202(1)~202(m)的容量可佔記憶體模組13的所有實體區塊的總容量的1%至28%之間(例如7%)，且本發明不限於此。
圖3是根據本發明的一實施例所繪示的記憶體管理方法的流程圖。請參照圖3，在步驟S301中，將記憶體模組中的至少一第一實體區塊劃分至保留區。在步驟S302中，判斷是否從主機系統接收到斷電指令。當接收到所述斷電指令時，在步驟S303中，將緩衝記憶體中的資料儲存至所述保留區。此外，若未接收到所述斷電指令，則在步驟S304中，可持續禁止使用所述保留區。
然而，圖3中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖3中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖3的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，記憶體裝置的至少一第一實體區塊可被劃分至保留區。爾後，若從主機系統接收到斷電指令，則可藉由將所述緩衝記憶體中的資料快速儲存至所述保留區，以有效提高記憶體裝置斷電前的資料處理速度及斷電速度。
10:記憶體裝置
11:連接介面
12:記憶體控制器
13:記憶體模組
14:緩衝記憶體
15:主機系統
210:使用區
220:保留區
201(1)~201(n)、202(1)~202(m):實體區塊
S301~S304:步驟
圖1是根據本發明的一實施例所繪示的資料儲存系統的示意圖。
圖2是根據本發明的一實施例所繪示的管理記憶體模組的示意圖。
圖3是根據本發明的一實施例所繪示的記憶體管理方法的流程圖。
S301~S304:步驟
Claims (10)
- 一種記憶體管理方法，用於包括一緩衝記憶體與一記憶體模組的一記憶體裝置，其中該記憶體模組包括多個實體區塊，且該記憶體管理方法包括： 將該多個實體區塊中的至少一第一實體區塊劃分至一保留區； 從一主機系統接收一斷電指令；以及 當接收到該斷電指令時，將該緩衝記憶體中的資料儲存至該保留區。
- 如申請專利範圍第1項所述的記憶體管理方法，更包括： 限制被劃分至該保留區的該至少一第一實體區塊只有在接收到該斷電指令時才能使用。
- 如申請專利範圍第1項所述的記憶體管理方法，更包括： 根據該斷電指令將該記憶體裝置斷電；以及 當該記憶體裝置重新上電後，將儲存於該保留區中的該資料複製到該多個實體區塊中未被劃分至該保留區的至少一第二實體區塊。
- 如申請專利範圍第1項所述的記憶體管理方法，其中被劃分至該保留區的該至少一第一實體區塊的容量不被提供給該主機系統使用。
- 如申請專利範圍第1項所述的記憶體管理方法，其中被劃分至該保留區的該至少一第一實體區塊的容量佔該多個實體區塊的總容量的1%至28%之間。
- 一種記憶體裝置，包括： 一連接介面，用以耦接至一主機系統； 一緩衝記憶體； 一記憶體模組，包括多個實體區塊；以及 一記憶體控制器，耦接至該連接介面、該緩衝記憶體及該記憶體模組， 其中該記憶體控制器用以將該多個實體區塊中的至少一第一實體區塊劃分至一保留區， 該記憶體控制器更用以經由該連接介面從該主機系統接收一斷電指令，並且 當接收到該斷電指令時，該記憶體控制器更用以將該緩衝記憶體中的資料儲存至該保留區。
- 如申請專利範圍第6項所述的記憶體裝置，其中該記憶體控制器更用以限制被劃分至該保留區的該至少一第一實體區塊只有在接收到該斷電指令時才能使用。
- 如申請專利範圍第6項所述的記憶體裝置，其中該記憶體控制器更用以根據該斷電指令將該記憶體裝置斷電，並且 當該記憶體裝置重新上電後，該記憶體控制器更用以將儲存於該保留區中的該資料複製到該多個實體區塊中未被劃分至該保留區的至少一第二實體區塊。
- 如申請專利範圍第6項所述的記憶體裝置，其中被劃分至該保留區的該至少一第一實體區塊的容量不被提供給該主機系統使用。
- 如申請專利範圍第6項所述的記憶體裝置，其中被劃分至該保留區的該至少一第一實體區塊的容量佔該多個實體區塊的總容量的1%至28%之間。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108148086A TW202125206A (zh) | 2019-12-27 | 2019-12-27 | 記憶體管理方法與記憶體裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108148086A TW202125206A (zh) | 2019-12-27 | 2019-12-27 | 記憶體管理方法與記憶體裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202125206A true TW202125206A (zh) | 2021-07-01 |
Family
ID=77908555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108148086A TW202125206A (zh) | 2019-12-27 | 2019-12-27 | 記憶體管理方法與記憶體裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW202125206A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI796935B (zh) * | 2022-01-19 | 2023-03-21 | 宏碁股份有限公司 | 記憶體控制方法與記憶體儲存系統 |
-
2019
- 2019-12-27 TW TW108148086A patent/TW202125206A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI796935B (zh) * | 2022-01-19 | 2023-03-21 | 宏碁股份有限公司 | 記憶體控制方法與記憶體儲存系統 |
| US12026373B2 (en) | 2022-01-19 | 2024-07-02 | Acer Incorporated | System and method to control temperature in a memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
| US9280460B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
| US20180260317A1 (en) | Method for managing the copying and storing of data in garbage collection, memory storage device and memory control circuit unit using the same | |
| US9880742B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
| US8812776B2 (en) | Data writing method, and memory controller and memory storage device using the same | |
| CN104423888B (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| US20170039141A1 (en) | Mapping table updating method, memory storage device and memory control circuit unit | |
| US9665481B2 (en) | Wear leveling method based on timestamps and erase counts, memory storage device and memory control circuit unit | |
| US8694748B2 (en) | Data merging method for non-volatile memory module, and memory controller and memory storage device using the same | |
| CN106469122B (zh) | 有效数据合并方法、存储器控制器与存储器储存装置 | |
| US10303367B2 (en) | Mapping table updating method without updating the first mapping information, memory control circuit unit and memory storage device | |
| US9141530B2 (en) | Data writing method, memory controller and memory storage device | |
| US10503433B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
| US8423838B2 (en) | Block management method, memory controller, and memory storage apparatus | |
| TWI536166B (zh) | 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置 | |
| US20170329539A1 (en) | Data writing method, memory control circuit unit and memory storage device | |
| US20130332653A1 (en) | Memory management method, and memory controller and memory storage device using the same | |
| US11755242B2 (en) | Data merging method, memory storage device for updating copied L2P mapping table according to the physical address of physical unit | |
| US9378130B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| CN103136111B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
| US10346040B2 (en) | Data merging management method based on data type, memory storage device and memory control circuit unit | |
| US9223688B2 (en) | Data storing method and memory controller and memory storage device using the same | |
| US10824340B2 (en) | Method for managing association relationship of physical units between storage area and temporary area, memory control circuit unit, and memory storage apparatus | |
| US9760456B2 (en) | Memory management method, memory storage device and memory control circuit unit |