[go: up one dir, main page]

TW202111817A - 包含浮動閘極之延伸汲極場效電晶體 - Google Patents

包含浮動閘極之延伸汲極場效電晶體 Download PDF

Info

Publication number
TW202111817A
TW202111817A TW109127364A TW109127364A TW202111817A TW 202111817 A TW202111817 A TW 202111817A TW 109127364 A TW109127364 A TW 109127364A TW 109127364 A TW109127364 A TW 109127364A TW 202111817 A TW202111817 A TW 202111817A
Authority
TW
Taiwan
Prior art keywords
layer
section
semiconductor layer
gate structure
region
Prior art date
Application number
TW109127364A
Other languages
English (en)
Other versions
TWI758818B (zh
Inventor
張明成
倪爾 陳
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202111817A publication Critical patent/TW202111817A/zh
Application granted granted Critical
Publication of TWI758818B publication Critical patent/TWI758818B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P14/3411—
    • H10W20/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D64/01306—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10P14/3442—
    • H10P30/204—
    • H10P30/21—
    • H10P30/22—

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種延伸汲極場效電晶體的結構和形成一延伸汲極場效電晶體的方法。源極區域耦接至半導體層，汲極區域耦接至該半導體層，以及第一閘極結構位於該半導體層的通道區域上方。延伸汲極區域位於該通道區域與該汲極區域之間。該延伸汲極區域包括位於該第一閘極結構與該汲極區域之間的該半導體層的一部分。第二閘極結構佈設於該半導體層的該部分上方。

Description

包含浮動閘極之延伸汲極場效電晶體
本發明係關於半導體裝置製造和積體電路，更具體而言，關於延伸汲極場效電晶體的結構和形成延伸汲極場效電晶體的方法。
互補金屬氧化物半導體(CMOS)製程可用於構建作為邏輯裝置連接的p型和n型場效電晶體的組合。場效電晶體的裝置結構通常包括源極、汲極和被配置成在源極和汲極之間的通道區域中切換載流的閘極電極。當向閘極電極施加超過指定閾值電壓的控制電壓時，在通道區域發生載流以產生裝置輸出電流。
在例如微波/射頻功率放大器中使用的高壓積體電路通常需要專門的電路技術，能夠承受比邏輯場效電晶體更高的電壓。場效電晶體可以被修改成包括諸如一延伸汲極之類的附加特徵，以促進更高的電壓處理能力。
需要一延伸汲極場效電晶體的改進結構以及形成一延伸汲極場效電晶體的改進方法。
在本發明的一實施例中，提供一種延伸汲極場效電晶體的結構。該結構包括具有一通道區域的半導體層，耦接至該半導體層的一源極區域，耦接至該半導體層的一汲極區域，以及位於該通道區域上方的一第一閘極結構。該結構還包括位於該通道區域與該汲極區域之間的一延伸汲極區域。該擴散汲極區域包括位於該第一閘極結構與該汲極區域之間的該半導體層的一部分。該結構還包括佈設於該半導體層的該部分上方的一第二閘極結構。
在本發明的一實施例中，提供一種形成一延伸汲極場效電晶體的方法。該方法包括形成一第一閘極結構於一半導體層中的一通道區域的上方，形成耦接至該半導體層的一源極區域，形成耦接至該半導體層的一汲極區域，以及形成佈設於該第一閘極結構與該汲極區域之間的該半導體層的一部分的上方的一第二閘極結構。該半導體層的該部分被包含於該通道區域與該汲極區域之間的一延伸汲極區域中。
10:裝置結構
12:晶片
14:裝置層
15:頂面
16:埋置絕緣體層
17:界面
18:基板
19:植入遮罩
20:摻雜區域
22:閘極結構
24:閘極結構
26:閘極電極
28:閘極電介質
30:側壁間隔件
32:源極區域
34:汲極區域
36:區段
38:區段
40:半導體層
42:介電層
44:矽化物層
46:接觸件
48:接觸件
50:接觸件
52:層間介電層
54:後段製程互連結構、互連結構
併入本說明書並構成本說明書的一部分的附圖用於說明本發明的各種實施例，並與上述給出的本發明的一般描述和下面給出的實施例的詳細描述一起，用於解釋本發明的實施例。在附圖中，相似元件符號用於指代各視圖中的相似特徵。
圖1至圖3為根據本發明實施例的處理方法的連續製造階段的裝置結構的橫截面圖。
參考圖1，根據本發明的實施例，提供用於形成一延伸汲極場效電晶體的一裝置結構的一晶片12。在一實施例中，晶片12可以是包含一裝置層14、一埋置絕緣體層16以及一基板18的一絕緣體上半導體(SOI)晶片。裝置層14藉由中間的埋置絕緣體層16與基板18分離，裝置層14可以比基板18薄的多。裝置層14具有一頂面15，且沿著界面17與埋置絕緣體層16共享一邊界。
裝置層14和基板18可以由一單晶半導體材料(例如單晶矽)構成，而埋置絕緣體層16可由一埋置氧化物(BOX)層構成。裝置層14可以由未摻雜且不顯示n型導電性或p型導電性的本徵半導體材料組成。在一實施例中，裝置層14具有大約3奈米(nm)至200nm範圍內的一厚度。在一實施例中，晶片12可以是具有一薄裝置層14以及一薄埋置絕緣體層16的一極薄絕緣體上半導體(ETSOI)晶片，該ETSOI晶片可用於製造完全耗盡SOI(FDSOI)裝置。在一實施例中，該ETSOI晶片的裝置層14可具有適於製造FDSOI裝置的一超薄區域(即，大約3nm至大約10nm)的一厚度。
在裝置層14的一部分中形成一摻雜區域20。在一實施例中，摻雜區域20可橫跨裝置層14的整個厚度而延伸至埋置絕緣體層16。具體而言，摻雜區域20可從裝置層14的頂面15延伸至裝置層14與埋置絕緣體層16之間的界面17。
摻雜區域20可例如由使用覆蓋裝置層14上方的一區域以確定裝置層14的植入區域的一植入遮罩19的離子植入來形成。植入遮罩19可以包括一層感光材料，例如一光阻，藉由一旋塗製程施加、預焙、暴露於藉由一光遮罩投射的光、曝光後烘烤、並使用一化學顯影劑顯影。可以選擇植入條件(例如，離子種類、劑量、動能)來調節摻雜區域20的電性和物理特性(例如，電阻率和 深度分佈)。植入遮罩19可以在形成摻雜區域20之後被剝離。
在一實施例中，摻雜區域20的半導體材料可摻雜用於提供n型導電性的一n型摻雜劑(例如，磷(P)和/或砷(As))。在一實施例中，摻雜區域20的半導體材料可摻雜用於提供p型導電性的一p型摻雜劑(例如，硼(B))。在一實施例中，摻雜區域20可為輕摻雜以包含約1x1017atoms/cm3至約5x1018atoms/cm3的一摻雜濃度。
參考圖2，其中相同的元件符號表示圖1中的類似特徵，在一後續製造階段，一閘極結構22與一閘極結構24在形成該摻雜區域20之後形成在裝置層14的上方。閘極結構22直接位於提供一通道區域的裝置層14的一區段上方。閘極結構24直接位於裝置層14中的摻雜區域20的上方，並與全部或部分摻雜區域20重疊。
閘極結構22、24各自包括一閘極電極26以及佈置在閘極電極26和裝置層14之間的一閘極電介質28。閘極結構22,24可以藉由沉積不同組份材料的一層堆疊並利用微影和蝕刻來圖案化該沉積的層堆疊而形成。每個閘極電極26可以包含藉由化學氣相沉積且在沉積期間高度摻雜一p型或n型摻雜劑以提高其導電性的多晶矽。每個閘極電介質28可以由一介電材料組成，例如從裝置層14生長或藉由原子層沉積而沉積的二氧化矽。閘極結構24可以藉由佈置在閘極電極26和裝置層14的頂面15之間的閘極電介質28而與摻雜區域20直接接觸。
側壁間隔件30設置為鄰接閘極結構22,24的側面或側壁。側壁間隔件30可藉由沉積諸如由氮化矽之類的一介電材料構成的一共形層，並使用諸如反應離子蝕刻之類的一非等向性蝕刻製程蝕刻沉積的共形層來形成。
一半導體層40形成在提供一源極區域32、一汲極區域34以及斷開的區段36,38的裝置層14上。閘極電極22設置在源極區域32和半導體層40的區段36之間。半導體層40的區段36,38定義一延伸汲極區域，該延伸汲極區域還包括摻雜區域20和裝置層14中形成有摻雜區域20的部分。
半導體層40可以由裝置層14的頂面磊晶生長。半導體層40可在磊晶生長期間以一摻雜劑的一濃度原位摻雜。在一實施例中，半導體層40可在磊晶生長期間使用提供n型導電性的一n型摻雜劑(例如磷和/或砷)進行原位摻雜。在一實施例中，半導體層40可以由矽組成，並可以在磊晶生長期間使用一n型摻雜劑的一濃度進行摻雜。在一實施例中，半導體層40可以由矽組成，並可以在磊晶生長期間使用一p型摻雜劑的一濃度進行摻雜。在一實施例中，半導體層40可以重摻雜以包含相當於約1x1019atoms/cm3至約1x1020atoms/cm3的摻雜劑濃度。
參考圖3，其中相同的元件符號表示圖2中的類似特徵，在一後續製造階段，一介電層42形成在半導體層40的區段38上方並與區段38直接接觸。介電層42可以由藉由原子層沉積而沉積的一介電材料(例如氮化矽)組成。一矽化物層44的區段隨後形成在源極區域32、汲極區域34和半導體層40的區段36上。介電層42阻止半導體層40的區段38上的矽化物的形成，這有助於定位汲極區域34的範圍。
矽化物層44可以藉由一矽化製程形成，其中，一矽化物形成金屬的層藉由例如化學氣相沉積或物理氣相沉積而沉積在源極區域32、汲極區域34和半導體層40的區段36上，以及沉積在半導體層40的區段38上的介電層42上，隨後進行一個或多個退火過程(例如，快速熱退火)。在退火期間，由矽化物 形成金屬的層與半導體層40的接觸半導體材料反應形成一矽化物相。矽化物形成金屬的候選材料包括但不限於鎳、鈦、鈷、鈀、鉑或其他能夠與矽反應形成低電阻率、熱穩定矽化物的金屬。形成矽化物層44之後剩餘的殘餘矽化物形成金屬可藉由濕化學蝕刻移除。在一實施例中，源極區域32、汲極區域34以及半導體層40的區段36僅部分矽化，使得在矽化之後，單晶磊晶半導體材料的一厚度在矽化物層44的區段下方保持完整且未反應。由於矽化物形成金屬不可與介電層42和形成在閘極結構22,24上的閘極帽(未示出)的介電材料發生反應，所以矽化製程是自對準的。
接觸件46,48,50可以藉由一層間介電層52中的中段(MOL)製程而形成，並分別耦合到源極區域32、汲極區域34和閘極結構22的閘極電極26。隨後可以在層間介電層52上方形成一後段製程(BEOL)互連結構54，該層間介電層52包括一個或多個層間介電層以及互連和通孔，各層間介電層由一介電材料組成，由一金屬(如銅、鎢或鈷)組成的互連和通孔與接觸件46,48,50相連。
層間介電層52缺少耦合到閘極結構24的一接觸件。由於閘極結構24未耦合到一接觸件，因此閘極結構24未耦合至互連結構54或以其他方式連接至互連結構54。閘極結構24的閘極電極26藉由閘極電介質28與裝置層14電性隔離，且層間介電層52還為閘極結構24的閘極電極26提供電性隔離。因此，閘極結構24在裝置操作期間浮動。
所產生的裝置結構10是一延伸汲極場效電晶體，其包括閘極結構22、源極區域32、汲極區域34以及包括摻雜區域20和半導體層40的區段36,38的一延伸汲極區域。汲極區域34可以由具有一高壓源的互連結構耦合。基板18可藉由互連結構54與源極區域32耦合以提供一公共源電路配置。閘極結 構22的閘極電極26的電壓控制從汲極區域34到源極區域32的電流。
裝置層14中的摻雜區域20與半導體層40的區段36,38一起形成一延伸汲極區域(即漂移區域)，該延伸汲極區域在沿該延伸汲極場效電晶體的主體內的一延伸距離的源極區域32和汲極區域34之間產生一電壓降。輕摻雜的摻雜區域20具有有助於該電壓降的提高的電阻率，並且可以允許該延伸汲極場效電晶體在一顯著更高的源極-汲極擊穿電壓(breakdown voltage)下工作。摻雜區域20可以在裝置操作期間完全耗盡載子並有效的起到電阻器的作用。閘極結構24影響漂移區域中的電流路徑，且閘極結構24還有助於允許該延伸汲極場效電晶體在一顯著更高的源極-汲極擊穿電壓下工作。
如上所述的方法用於積體電路晶片的製造。由此產生的積體電路晶片可以由製造商以原始晶圓形式(例如，作為具有多個未封裝晶片的一單個晶圓)，裸晶片或封裝形式分佈。該晶片可以與其他晶片，分立電路元件和/或其他信號處理裝置集成在一起，作為中間產品或最終產品的一部分。最終產品可以是任何包含積體電路晶片的產品，例如具有中央處理器的電腦產品或智慧型手機。
本文中提及的近似語言修飾的術語的引用，諸如“大約”，“近似”和“基本上”，不限於所指定的精確值。近似語言可能與用於測量該值的儀器的精度相對應，除非儀器的精度另有規定，否則可表示規定值的+/- 10%。
本文中針對諸如“垂直”、“水平”等術語的引用是藉由示例而非限制的方式來建立參考框架的。本文使用的術語“水平”被定義為與半導體基本的常規平面平行的平面，而不管其實際的三維空間取向如何。術語“垂直”和“法線”是指垂直於水平方向的方向，正如先前所定義的。術語“橫向”指示該水平面的方向。
一特徵“連接”或“耦合”至另一特徵可以直接連接或耦合至另一特 徵，或者可替代的，可以存在一個或多個中間特徵。如果不存在中間特徵，則一個特徵可以“直接連接”或“直接耦合”至另一特徵。如果存在至少一個中間特徵，則一個特徵可以“間接連接”或“間接耦合”至另一特徵。一個特徵位於另一特徵“上”或“接觸”另一特徵可以直接位於另一特徵上或直接接觸另一特徵，或者可替代的，可以存在一個或多個中間特徵。如果不存在中間特徵，則一個特徵可直接位於另一特徵上或直接接觸另一特徵。如果存在至少一個中間特徵，則一個特徵可以間接位於另一個特徵上或間接接觸另一個特徵。
本發明的各種實施例的描述是為了說明的目的而提出的，但並不打算是詳盡的或僅限於所公開的實施例。在不脫離所描述的實施例的範圍和精神的情況下，對於本領域的普通技術人員來說，許多修改和變化是顯而易見的。本文使用的術語被選擇用於最好地解釋實施例的原理、實際應用或相對於市場上發現的技術的改進，或者使本領域的其他技術人員能夠理解本文公開的實施例。
10:裝置結構
14:裝置層
15:頂面
16:埋置絕緣體層
17:界面
18:基板
20:摻雜區域
22:閘極結構
24:閘極結構
26:閘極電極
28:閘極電介質
32:源極區域
34:汲極區域
36:區段
38:區段
40:半導體層
42:介電層
44:矽化物層
46:接觸件
48:接觸件
50:接觸件
52:層間介電層
54:後段製程互連結構、互連結構

Claims (20)

  1. 一種延伸汲極場效電晶體的結構，該結構包括：
    半導體層，包含通道區域；
    源極區域，耦接該半導體層；
    汲極區域，耦接該半導體層；
    第一閘極結構，位於該通道區域上方；
    延伸汲極區域，位於該通道區域與該汲極區域之間，該延伸汲極區域包含位於該第一閘極結構與該汲極區域之間的該半導體層的一部分；以及
    第二閘極結構，佈設在該半導體層的該部分上方。
  2. 如請求項1所述的結構，進一步包括：
    互連結構，位於該延伸汲極場效電晶體上方；
    其中，該第二閘極結構缺少與該互連結構的連接。
  3. 如請求項1所述的結構，進一步包括：
    層間介電層，位於該延伸汲極場效電晶體上方；
    第一接觸件，位於該層間介電層中，該第一接觸件耦接該源極區域；
    第二接觸件，位於該層間介電層中，該第二接觸件耦接該汲極區域；以及
    第三接觸件，位於該層間介電層中，該第三接觸件耦接該第一閘極結構；
    其中，該層間介電層缺少與該第二閘極結構的連接。
  4. 如請求項1所述的結構，其中，該延伸汲極區域進一步包括半導體材料的第一區段和第二區段，該半導體材料的該第一區段與該半導體材料的該第一區段斷開，該半導體材料的該第一區段位於該第一閘極結構與該第二閘極結構之間，該半導體材料的該第二區段位於該第二閘極結構與該汲極區域 之間，該半導體層的該部分橫向位於該半導體材料的該第一區段與該第二區段之間。
  5. 如請求項4所述的結構，其中，該半導體層的該部分包括輕摻雜一摻雜劑的摻雜區域。
  6. 如請求項5所述的結構，其中，該摻雜劑為n型摻雜劑。
  7. 如請求項5所述的結構，其中，該半導體材料的該第一區段與該第二區段重摻雜該摻雜劑。
  8. 如請求項5所述的結構，其中，該半導體層為絕緣體上矽晶圓的裝置層。
  9. 如請求項8所述的結構，其中，該摻雜區域從該裝置層的頂面延伸至該裝置層與該絕緣體上矽晶圓的埋置絕緣體層之間的界面。
  10. 如請求項4所述的結構，進一步包括：
    矽化物層，位於該汲極區域上方，該矽化物層與該汲極區域直接接觸；以及
    介電層，位於該半導體層的該第二區段上方，該介電層與該半導體層的該第二區段直接接觸。
  11. 如請求項1所述的結構，其中，該半導體層的該部分包括輕摻雜一摻雜劑的摻雜區域。
  12. 如請求項11所述的結構，其中，該摻雜劑為n型摻雜劑。
  13. 如請求項11所述的結構，其中，該半導體層為絕緣體上矽晶圓的裝置層。
  14. 如請求項13所述的結構，其中，該摻雜區域從該裝置層的頂面延伸至該裝置層與該絕緣體上矽晶圓的埋置絕緣體層之間的界面。
  15. 一種形成延伸汲極場效電晶體的方法，該方法包括：
    形成第一閘極結構於半導體層中的通道區域上方；
    形成耦接至該半導體層的源極區域；
    形成耦接至該半導體層的汲極區域；以及
    形成佈設於該第一閘極結構與該汲極區域之間的該半導體層的一部分上方的第二閘極結構；
    其中，該半導體層的該部分被包含於位於該通道區域與該汲極區域之間的延伸汲極區域中。
  16. 如請求項15所述的方法，進一步包括：
    在形成該第二閘極結構之前，在該半導體層的該部分中形成輕摻雜的摻雜區域。
  17. 如請求項16所述的方法，其中，該半導體層為絕緣體上矽晶圓的裝置層，且該摻雜區域從該裝置層的頂面延伸至該裝置層與該絕緣體上矽晶圓的埋置絕緣體層之間的界面。
  18. 如請求項15所述的方法，進一步包括：
    形成層間介電層於該延伸汲極場效電晶體上方；以及
    形成第一接觸件、第二接觸件以及第三接觸件於該層間介電層中；
    其中，該第一接觸件耦接至該源極區域，該第二接觸件耦接至該汲極區域，該第三接觸件耦接至該第一閘極結構，且該層間介電層缺少耦接至該第二閘極結構的接觸件。
  19. 如請求項15所述的方法，其中，該延伸汲極區域進一步包括從該半導體層磊晶生長的半導體材料的第一區段和第二區段。
  20. 如請求項19所述的方法，其中，該半導體材料的該第一區段與該半導體材料的該第一區段斷開，該半導體材料的該第一區段位於該第一閘極結構與該第二閘極結構之間，該半導體材料的該第二區段位於該第二閘極結構與該汲極區域之間，該半導體層的該部分橫向位於該半導體材料的該第一區段與該第二區段之間。
TW109127364A 2019-09-12 2020-08-12 包含浮動閘極之延伸汲極場效電晶體 TWI758818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/568,591 2019-09-12
US16/568,591 US11127860B2 (en) 2019-09-12 2019-09-12 Extended-drain field-effect transistors including a floating gate

Publications (2)

Publication Number Publication Date
TW202111817A true TW202111817A (zh) 2021-03-16
TWI758818B TWI758818B (zh) 2022-03-21

Family

ID=74686453

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127364A TWI758818B (zh) 2019-09-12 2020-08-12 包含浮動閘極之延伸汲極場效電晶體

Country Status (4)

Country Link
US (1) US11127860B2 (zh)
CN (1) CN112582474B (zh)
DE (1) DE102020209272A1 (zh)
TW (1) TWI758818B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250331219A1 (en) * 2024-04-18 2025-10-23 Psemi Corporation EDMOS FET with Variable Drift Region Resistance

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291325B1 (en) * 1998-11-18 2001-09-18 Sharp Laboratories Of America, Inc. Asymmetric MOS channel structure with drain extension and method for same
JP2006140447A (ja) * 2004-10-14 2006-06-01 Renesas Technology Corp 半導体装置およびその製造方法
US7151028B1 (en) * 2004-11-04 2006-12-19 Spansion Llc Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability
KR100882930B1 (ko) 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
US8008731B2 (en) * 2005-10-12 2011-08-30 Acco IGFET device having a RF capability
DE102006022126B4 (de) * 2006-05-11 2015-04-09 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes
WO2009144641A1 (en) * 2008-05-28 2009-12-03 Nxp B.V. Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8304831B2 (en) * 2010-02-08 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
US8247869B2 (en) * 2010-04-26 2012-08-21 Freescale Semiconductor, Inc. LDMOS transistors with a split gate
JP5504187B2 (ja) * 2011-01-26 2014-05-28 株式会社東芝 半導体装置及びその製造方法
US8940569B2 (en) * 2012-10-15 2015-01-27 International Business Machines Corporation Dual-gate bio/chem sensor
US9799675B2 (en) * 2014-04-02 2017-10-24 International Business Machines Corporation Strain engineering in back end of the line
CN104979383B (zh) * 2014-04-03 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
EP4024474A3 (en) * 2014-06-18 2022-10-26 INTEL Corporation Extended-drain structures for high voltage field effect transistors
US9373712B2 (en) * 2014-09-29 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor and method of manufacturing the same
US9431514B2 (en) * 2014-12-19 2016-08-30 Stmicroelectronics, Inc. FinFET device having a high germanium content fin structure and method of making same
US9799524B2 (en) 2015-07-17 2017-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Extended drain MOS device for FDSOI devices
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
US9818652B1 (en) * 2016-04-27 2017-11-14 Globalfoundries Inc. Commonly-bodied field-effect transistors
US9806170B1 (en) 2016-05-11 2017-10-31 Globalfoundries Inc. Differential SG/EG spacer integration with equivalent NFET/PFET spacer widths and dual raised source drain expitaxial silicon and triple-nitride spacer integration enabling high-voltage EG device on FDSOI
US9865607B1 (en) * 2016-06-27 2018-01-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of making a fully depleted semiconductor-on-insulator programmable cell and structure thereof
CN107634056B (zh) * 2016-07-07 2021-06-29 联华电子股份有限公司 半导体装置及其形成方法
US10134860B2 (en) * 2017-03-13 2018-11-20 Nxp B.V. Semiconductor device having a dielectric layer with different thicknesses and method for forming
US10262992B2 (en) * 2017-03-29 2019-04-16 Avago Technologies International Sales Pte. Limited Three dimensional LVDMOS transistor structures
US10319827B2 (en) * 2017-07-12 2019-06-11 Globalfoundries Inc. High voltage transistor using buried insulating layer as gate dielectric
US10319834B2 (en) * 2017-07-21 2019-06-11 Globalfoundries Singapore Pte. Ltd. Poly finger fabrication for HCI degradation improvement of ultra-low-Ron EDNMOS
US10497803B2 (en) * 2017-08-08 2019-12-03 Globalfoundries Inc. Fully depleted silicon on insulator (FDSOI) lateral double-diffused metal oxide semiconductor (LDMOS) for high frequency applications
US10276582B2 (en) * 2017-08-21 2019-04-30 Globalfoundries Singapore Pte. Ltd. High coupling ratio split gate memory cell
US10586865B2 (en) * 2017-09-29 2020-03-10 Cirrus Logic, Inc. Dual gate metal-oxide-semiconductor field-effect transistor
US10319854B1 (en) * 2017-12-05 2019-06-11 Psemi Corporation High voltage switching device
FR3074961A1 (fr) * 2017-12-13 2019-06-14 Stmicroelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques
US10312365B1 (en) * 2018-02-02 2019-06-04 Avago Technologies International Sales Pte. Limited Laterally diffused MOSFET on fully depleted SOI having low on-resistance
US10727253B1 (en) * 2019-02-04 2020-07-28 Globalfoundries Inc. Simplified memory cells based on fully-depleted silicon-on-insulator transistors

Also Published As

Publication number Publication date
TWI758818B (zh) 2022-03-21
US11127860B2 (en) 2021-09-21
DE102020209272A1 (de) 2021-03-18
CN112582474B (zh) 2024-08-27
CN112582474A (zh) 2021-03-30
US20210083095A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US7314794B2 (en) Low-cost high-performance planar back-gate CMOS
US9559119B2 (en) High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
US10164006B1 (en) LDMOS FinFET structures with trench isolation in the drain extension
US8273629B2 (en) Through-gate implant for body dopant
US20190131406A1 (en) Ldmos finfet structures with shallow trench isolation inside the fin
US20150041904A1 (en) Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
CN102867750B (zh) Mosfet及其制造方法
US20240421003A1 (en) Backside contacts for gate, source, and drain
US10593754B2 (en) SOI device structures with doped regions providing charge sinking
CN108074968B (zh) 具有自对准栅极的穿隧finfet
US10297589B2 (en) Electrostatic discharge and passive structures integrated in a vertical gate fin-type field effect diode
US8796130B2 (en) Diffusion barrier for oppositely doped portions of gate conductor
CN112582474B (zh) 包括浮栅的扩展漏极场效应晶体管
US11757012B2 (en) Source and drain contact cut last process to enable wrap-around-contact
US11545577B2 (en) Semiconductor structure with in-device high resistivity polycrystalline semiconductor element and method
US10062711B2 (en) Wafers and device structures with body contacts
US20240395932A1 (en) Wraparound gate structure
CN114256067B (zh) 具有嵌入多晶半导体材料中的主体接触区域的半导体结构
EP4398296A1 (en) Electronically programmable fuse with heating transistors
CN115732574A (zh) 具有一个或多个升高的端子的二极管结构
US20130154003A1 (en) Asymmetric anti-halo field effect transistor