TW202105558A - 半導體製造裝置及半導體裝置之製造方法 - Google Patents
半導體製造裝置及半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW202105558A TW202105558A TW109104479A TW109104479A TW202105558A TW 202105558 A TW202105558 A TW 202105558A TW 109104479 A TW109104479 A TW 109104479A TW 109104479 A TW109104479 A TW 109104479A TW 202105558 A TW202105558 A TW 202105558A
- Authority
- TW
- Taiwan
- Prior art keywords
- mentioned
- block
- die
- push
- blocks
- Prior art date
Links
Images
Classifications
-
- H10P72/0442—
-
- H10P72/0428—
-
- H10P72/7402—
-
- H10P72/0446—
-
- H10P72/0604—
-
- H10P72/0612—
-
- H10P72/78—
-
- H10W72/0113—
-
- H10W72/071—
-
- H10P72/7416—
-
- H10P72/7434—
-
- H10P72/7444—
-
- H10W72/01304—
-
- H10W72/01325—
-
- H10W72/07173—
-
- H10W72/07183—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/5522—
-
- H10W72/851—
-
- H10W74/00—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
[課題]提供容易進行上推序列之變更的半導體製造裝置。
[解決手段]半導體製造裝置具備:上推單元,其具有與切割膠帶接觸的複數區塊;頭部,其具有吸附上述晶粒的筒夾,能夠上下移動;和控制部,其係控制上述上推單元及上述頭部之動作。上述上推單元被構成上述複數區塊之各者能獨立動作。上述控制部被構成由複數步驟構成上述複數區塊之上推序列,根據在每個區塊及每個步驟設定上述複數區塊之高度及速度的時序圖配方,控制上述複數區塊之動作。
Description
本揭示係關於半導體製造裝置,例如能夠適用於具備上推單元的晶粒接合器。
一般,在將被稱為晶粒之半導體晶片,搭載在例如配線基板或導線框等(以下,總稱為基板)之表面的晶粒接合器中,一般而言重複進行使用筒夾等之吸附噴嘴將晶粒搬運至基板上,賦予推壓力,同時藉由加熱接合材,進行接合的動作(作業)。
在根據晶粒接合器等之半導體製造裝置進行的晶粒接合工程之中,有剝離從半導體晶圓(以下,稱為晶圓)被分割的晶粒的剝離工程。在剝離工程中,藉由上推單元從切割膠帶背面上推晶粒,從被保持於晶粒供給部之切割膠帶,一個一個地剝離,使用筒夾等之吸附噴嘴搬運至基板上。
例如,若藉由日本特開2005-117019號公報(專利文獻1)時,在上推被黏貼於切割膠帶之複數晶粒之中為剝離對象之晶粒且從切割膠帶剝離之時,吸附構件(上推單元)係藉由推進器之一驅動軸,將複數段之區塊上推成金字塔形狀,依此從晶粒之周邊以低應力自切割膠帶剝離。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2005-117019號公報
[專利文獻1]日本特開2017-224640號公報
[發明所欲解決之課題]
近年來,藉由晶粒疊層封裝體或3D-NAND (三次元NAND快閃)的出現,晶圓(晶粒)變得更薄。當晶粒變薄時,與切割膠帶之黏著力相比,晶粒之剛性極低。因此,為了拾取例如數十μm以下之薄晶粒,需要減輕施加在晶粒的應力(低應力化)。
在上述一驅動軸所致的複數段之區塊的上推中,因各區塊之動作順序(上推序列)及上推量機構性地被限制成一定,故在切割膠帶之種類、晶粒之厚度等之條件變更之情況,區塊之動作順序或上推量未必最佳。
本揭示之課題係提供容易進行上推序列之變更的半導體製造裝置。
其他之課題和新穎特徵從本說明書之記載及附件圖示顯然可知。
[用以解決課題之技術手段]
若簡單說明本揭示之中之代表性的概要時則如同下述。
即是,半導體製造裝置具備:上推單元,其具有與切割膠帶接觸的複數區塊;頭部,其具有吸附上述晶粒的筒夾,能夠上下移動;和控制部,其係控制上述上推單元及上述頭部之動作。上述上推單元被構成上述複數區塊之各者能獨立動作。上述控制部被構成由複數步驟構成上述複數區塊之上推序列,根據在每個區塊及每個步驟設定上述複數區塊之高度及速度的時序圖配方,控制上述複數區塊之動作。
[發明之效果]
若藉由上述半導體製造裝置時,能夠使上推序列之變更變得容易。
以下,針對實施型態及實施例,參考圖面而予以說明。但是,在以下之說明中,有省略對相同構成元件標示相同符號且重複說明之情形。另外,為了使說明更明確,比起實施之態樣,圖面有針對各部之寬度、厚度、形狀等以示意性地表示的情況,但是其也只不過一例,並非限定本發明之解釋。
[實施型態]
首先,針對實施型態中之半導體製造裝置,使用圖1予以說明。圖1為表示實施型態中之半導體製造裝置之構成的概念圖。
在實施型態中之半導體製造裝置100具備控制部,該控制部具有主控制器81a和作動控制器81b和螢幕83a和觸控面板83b和蜂鳴器83g。半導體製造裝置100進一步具備被作動控制器81b控制的XY平台86a,和Z驅動部86b和上推單元TU。半導體製造裝置100進一步具備藉由Z驅動部86b上下移動的頭部(接合頭或拾取頭)BH,和被設置在頭部BH之前端的筒夾CLT。半導體製造裝置100進一步具備檢測上推單元TU之位置的感測器87a和檢測壓力及流量之感測器87b和筒夾CLT之氣體流量的感測器87c。上推單元TU具備真空吸附切割膠帶之功能和朝切割膠帶噴吹氣體的功能。
接著,針對具有複數段的上推區塊的上推單元TU,使用圖2予以說明。圖2為與切割膠帶相接之狀態之上推單元之重要部位剖面圖。
上推單元TU具有:擁有區塊BLK1~BLK4之區塊部BLK,和擁有吸附切割膠帶DT之複數吸引孔(無圖示)的圓頂板DP。四個區塊BLK1~BLK4能夠藉由針部NDL4~NDL1獨立上下運動。同心四角狀之區塊BLK1~BLK4之平面形狀被構成與晶粒D之形狀匹配。
例如,上推單元TU同時上推區塊BLK1~BLK4,之後,進一步同時上推區塊BLK2~BLK4,之後,進一步同時上推區塊BLK3、BLK4,之後,進一步上推區塊BLK4,使成為金字塔狀,或同時上推區塊BLK1~BLK4之後,依序使區塊BLK1、BLK2、BLK3下降。在本揭示中後者稱為RMS(Reverse Multi Step)。
針對RMS之動作,使用圖3、4予以說明。圖3為表示RMS之上推序列之一例的剖面圖,圖3(a)為表示第一狀態的圖,圖3(b)表示第二狀態的圖,圖3(c)表示第三狀態的圖,圖3(d)表示第四狀態的圖。圖4為說明圖3之序列之第一時序圖配方之一例的圖,圖4(a)為表示圖3之序列之區塊動作時序之一例的圖,圖4(b)為表示與圖4(a)之區塊動作時序對應之時序圖配方之一例的圖。
拾取動作係從視為切割膠帶DT上之目標的晶粒D被定位在上推單元TU和筒夾CLT之時點開始。當定位完成時經由上推單元TU之無圖示的吸引孔及間隙而進行抽真空,依此切割膠帶DT被吸附在上推單元TU之上面。此時,區塊BLK1~BLK4之上面位於與圓頂板DP之上面相同的高度(初期位置)。在此狀態下,真空從真空供給源被供給,筒夾CLT一面朝向晶粒D之裝置面抽真空一面下降,而著地。
之後,如圖3(a)所示般,區塊BLK1~BLK4以一定速度(s1)同時上升至特定高度(h1)而成為第一狀態(State1)。在此,如圖4(a)所示般,當將區塊BLK1~BLK4到達至h1的時間設為t1時則為t1=h1/s1。之後,待機特定時間(t2)。雖然晶粒D以維持著被夾於筒夾CLT和區塊BLK1~BLK4之狀態而上升,但是因維持著切割膠帶DT之周邊部被真空吸附於上推單元TU之周邊亦即圓頂板DP之原樣,故在晶粒D之周邊產生張力,其結果,切割膠帶DT之剝離在晶粒D周邊開始。
接著,如圖3(b)所示般,區塊BLK1以一定速度(s2)下降至較圓頂板DP之上面更下方的特定高度(-h2)而成為第二狀態(State2)。在此,如圖4(a)所示般,當將區塊BLK1到達至特定高度(-h2)的時間設為t3時則為t3=(h1+h2)/s2。藉由區塊BLK1下降至較圓頂板DP之上面更下方,切割膠帶DT之支持消失,藉由切割膠帶DT之張力,進行切割膠帶DT之剝離。
接著,如圖3(c)所示般,區塊BLK2以一定速度(s2)下降至較圓頂板DP之上面更下方的特定高度(-h2)而成為第三狀態(State3)。在此,如圖4(a)所示般,當將區塊BLK2到達至特定高度(-h2)的時間設為t4時則為t4=(h1+h2)/s2。藉由區塊BLK2下降至較圓頂板DP之上面更下方,切割膠帶DT之支持消失,藉由切割膠帶DT之張力,進一步進行切割膠帶DT之剝離。
接著,如圖3(d)所示般,區塊BLK3以一定速度(s2)下降至較圓頂板DP之上面更下方的特定高度(-h2)而成為第四狀態(State4)。在此,如圖4(a)所示般,當將區塊BLK3到達至特定高度(-h2)的時間設為t5時則為t5=(h1+h2)/s2。藉由區塊BLK3下降至較圓頂板DP之上面更下方,切割膠帶DT之支持消失,藉由切割膠帶DT之張力,進一步進行切割膠帶DT之剝離。
之後,將筒夾CLT朝上方拉升。再者,如圖4(a)所示般,自第四狀態,特定時間(t6)後區塊BLK1 ~BLK3以一定速度(s3)上升,區塊BLK4以一定速度(s4)下降返回至初期位置。在此,當將區塊BLK1~BLK3到達至初期位置之時間設為t8時則為t8=h2/s3,當將區塊BLK4到達至初期位置之時間設為t9時則為t9=h1/s4。依此,完成從切割膠帶DT剝離晶粒D之作業。
接著,針對RMS之動作的設定方法及控制,使用圖4予以說明。
如圖4(b)所示般,根據上推單元TU之各區塊BLK1、BLK2、BLK3、BLK4之動作在每區塊及每步驟設定的步驟時間、區塊之上升或下降之速度、區塊之高度(位置)的第一時序圖配方,主控制器81a及作動控制器81b被構成控制分別驅動各區塊BLK1、BLK2、BLK3、BLK4之針部NDL4、NDL3、NDL2、NDL1。
準備設定項目不同的複數時序圖配方,使用者藉由GUI(Graphical User Interface)從複數時序圖配方選擇一個時序圖配方,將設定值輸入至選擇後的時序圖配方之項目。或是,使用者係將事先被輸入設定值的時序圖配方從外部機器與晶粒接合器等之半導體製造裝置進行資料通訊,或從外部記憶裝置(例如,磁帶、軟碟或硬碟等之磁碟、CD或DVD等之光碟、MO等之磁光碟、USB記憶體或記憶卡等之半導體記憶體)安裝至半導體製造裝置。再者,主控制器81a係能根據藉由感測器87a、87b、87c等檢測到的狀態,即時改寫時序圖配方而對作動控制器81b指示而變更上推動作。
(第一時序圖配方)
針對根據圖4(b)之第一時序圖配方的動作,詳細予以說明。
(1)區塊BLK1
第一步驟(STEP1)之時間為(t1+t2),作動控制器81b係使區塊BLK1從第一步驟開始起以s1之速度上升至h1之高度,在h1之高度維持狀態。區塊BLK1之第一步驟(STEP1)與圖3(a)之第一狀態對應。
第二步驟(STEP2)之時間為(t3+t4+t5+t6),作動控制器81b係使區塊BLK1從第二步驟開始起以s2之速度下降至-h2之高度,在-h2之高度維持狀態。區塊BLK1之第二步驟(STEP2)與圖3(b)之第二狀態至第四狀態對應。
第三步驟(STEP3)之時間為t7,作動控制器81b係使區塊BLK1從第三步驟開始起以s3之速度上升至初期位置(高度為0)。
(2)區塊BLK2
第一步驟(STEP1)之時間為(t1+t2+t3),作動控制器81b係使區塊BLK2從第一步驟開始起以s1之速度上升至h1之高度,在h1之高度維持狀態。區塊BLK2之第一步驟(STEP1)與圖3(a)之第一狀態及圖3(b)之第二狀態對應。
第二步驟(STEP2)之時間為(t4+t5+t6),作動控制器81b係使區塊BLK2從第二步驟開始起以s2之速度下降至-h2之高度,在-h2之高度維持狀態。區塊BLK2之第二步驟(STEP2)與圖3(c)之第三狀態及圖3(d)之第四狀態對應。
第三步驟(STEP3)之時間為t7,作動控制器81b係使區塊BLK2從第三步驟開始起以s3之速度上升至初期位置(高度為0)。
(3)區塊BLK3
第一步驟(STEP1)之時間為(t1+t2+t3+t4),作動控制器81b係使區塊BLK3從第一步驟開始起以s1之速度上升至h1之高度,在h1之高度維持狀態。區塊BLK3之第一步驟(STEP1)與圖3(a)之第一狀態及圖3(b)之第二狀態及圖3(c)第三狀態對應。
第二步驟(STEP2)之時間如圖4所示般,為(t5+t6),作動控制器81b係使區塊BLK3從第二步驟開始起以s2之速度下降至-h2之高度,在-h2之高度維持狀態。區塊BLK3之第二步驟(STEP2)與圖3(d)之第四狀態對應。
第三步驟(STEP3)之時間為t7,作動控制器81b係使區塊BLK3從第三步驟開始起以s3之速度上升至初期位置(高度為0)。
(4)區塊BLK4
第一步驟(STEP1)之時間如圖4所示般,為(t1+t2+t3+t4+t5+t6),作動控制器81b係使區塊BLK4從第一步驟開始起以在圖4之第一時序圖配方被設定的s1之速度上升至h1之高度,在h1之高度維持狀態。區塊BLK4之第一步驟(STEP1)與圖3(a)之第一狀態及圖3(b)之第二狀態及圖3(c)第三狀態及圖3(d)之第四狀態對應。
第二步驟(STEP2)之時間為t7,作動控制器81b係使區塊BLK4從第二步驟開始起以s4之速度下降至初期位置(高度為0)。
(第一時序圖配方所致的不同動作時序例)
針對圖3之序列的區塊動作時序之其他例使用圖5、6予以說明。圖5為說明圖3之序列之第一時序圖配方之其他例的圖,圖5(a)為表示圖3之序列之區塊動作時序之其他例的圖,圖5(b)為表示與圖5(a)之區塊動作時序對應之時序圖配方之一例的圖。圖6為表示圖5(b)之時序圖配方之數值例的圖。
雖然在圖4之區塊動作時序中,區塊BLK2、BLK3之下降動作係於區塊BLK1、BLK2之下降動作後開始,但是在圖5之區塊動作時序中,在區塊BLK1、BLK2之下降動作中,開始區塊BLK2、BLK3之下降動作。除了被設定成圖5(b)之第一時序圖配方之「時間」的時間較被設定成圖4(b)之第一時序圖配方之「時間」的時間短之外,圖5(b)之第一時序圖配方與圖4(b)之第一時序圖配方相同。
針對圖5(b)之時序圖配方之圖4(b)之時序圖配方的差異予以說明。
(1)區塊BLK1
相對於圖5(b)之第一時序圖配方之區塊BLK1的設定值,除了第二步驟(STEP2)之外,其他與相對於圖4(b)之第一時序圖配方之區塊BLK1的設定值相同。圖5(b)之第二步驟(STEP2)之(t3+t4’+t5’+t6)之時間較圖4(b)之第二步驟(STEP2)之(t3+t4+t5+t6)之時間短。在此,為t4’<t4、t5’<t5。
(2)區塊BLK2
相對於圖5(b)之第一時序圖配方之區塊BLK2的設定值,除了第一步驟(STEP1)、第二步驟(STEP2)之外,其他與相對於圖4(b)之第一時序圖配方之區塊BLK2的設定值相同。
第一步驟(STEP1)之時間如圖5(b)所示般,為(t1+t2+t10),較圖4(b)之(t1+t2+t3)短。在此,為t10<t3。
第二步驟(STEP2)之時間如圖5(b)所示般,為(t3-t10+t4’+t5’+t6),較圖4(b)之(t4+t5+t6)短。在此,為t3-t10+t4’=t4、t5’<t5。
(3)區塊BLK3
相對於圖5(b)之第一時序圖配方之區塊BLK3的設定值,除了第一步驟(STEP1)及第二步驟(STEP2)之外,其他與相對於圖4(b)之第一時序圖配方之區塊BLK3的設定值相同。
第一步驟(STEP1)之時間如圖5(b)所示般,為(t1+t2+t10+t11),較圖4(b)之(t1+t2+t3+t4)短。在此,為t10<t3、t11<t4。
第二步驟(STEP2)之時間如圖5(b)所示般,為(t3+t4’+t5’-t10-t11+t6),與圖4(b)之(t5+t6)相同。在此,為t5=(t3+t4’+t5’-t10-t11)。
(4)區塊BLK4
相對於圖5(b)之第一時序圖配方之區塊BLK4的設定值,除了第一步驟(STEP1)之外,其他與相對於圖4(b)之第一時序圖配方之區塊BLK4的設定值相同。
第二步驟(STEP1)之時間如圖5(b)所示般,為(t1+t2+t3+t4’+t5’+t6),較圖4(b)之(t1+t2+t3+t4+t5+t6)短。在此,為t4’<t4、t5’<t5。
圖6係在圖5(b)中,設為t1=40ms、t2=50ms、t3=50ms、t4’=t5’=10ms、t6=60ms、t7=30ms、t10=t11=10ms、s1=s2=s3=s4=5mm/s、h1=200μm、-h2= -50μm的例。
(第二時序圖配方)
圖5(a)之區塊動作時序亦可以藉由另外的時序圖配方(第二時序圖配方)來設定。針對第二時序圖配方使用圖7、8予以說明。
圖7為說明圖3之序列之第二時序圖配方之一例的圖,圖7(a)為表示與圖5(a)相同的區塊動作時序的圖,圖7(b)為表示與圖5(a)之區塊動作時序對應之第二時序圖配方之一例的圖。圖8為表示圖7(b)之時序圖配方之數值例的圖。
如圖7(b)所示般,第二時序圖配方係取代圖4(b)之第一時序圖配方之時間,以各區塊之動作到達至所指示的區塊位置為優先而結束各步驟,對各區塊間之處理時間的調整輸入動作時間差(時間差或間隔時間)而實行各區塊動作。換言之,時間差係各區塊之上升或下降結束後開始下一個步驟的時間。依此,可以在每步驟確實地實施各區塊之動作,並且也取得與其他區塊之動作的同步而進行動作。
雖然在第一時序圖配方中,時間設定各步驟之長度,但是在第二時序圖配方中,以在各步驟中的區塊之上升或下降結束後,至在下一個步驟中的區塊之上升或下降開始的時間(以下,稱為時間差或間隔時間)設定。第二時序圖配方之「速度」及「高度(位置)」與第一時序圖配方相同。
針對設定成圖7(b)之第二時序圖配方的「時間差」予以說明。
(1)區塊BLK1
相對於圖7(b)之第二時序圖配方之區塊BLK1的「時間差」之設定值如圖7(a)所示般,在第一步驟(STEP1)為t2,在第二步驟(STEP2)為(t4’+t5’+t6),在第三步驟(STEP3)為t9。
(2)區塊BLK2
相對於圖7(b)之第二時序圖配方之區塊BLK2的「時間差」之設定值如圖7(b)所示般,在第一步驟(STEP1)為(t2+t10),在第二步驟(STEP2)為(t5’+t6),在第三步驟(STEP3)為t9。
(3)區塊BLK3
相對於圖7(b)之第二時序圖配方之區塊BLK2的「時間差」之設定值如圖7(b)所示般,在第一步驟(STEP1)為(t2+t10+t11),在第二步驟(STEP2)為t6,在第三步驟(STEP3)為t9。
(4)區塊BLK4
相對於圖7(b)之第二時序圖配方之區塊BLK2的「時間差」之設定值如圖7(b)所示般,在第一步驟(STEP1)為(t2+t3+t4’+t5’+t6),在第二步驟(STEP2)為0。
圖8係在圖7(b)中,設為t2=50ms、t3=50ms、t4’=t5’=10ms、t6=60ms、t9=20ms、t10=t11=10ms、s1=s2=s3=s4=5mm/s、h1=200μm、-h2= -50μm的例。
(第三時序圖配方)
針對時序圖配方之其他例使用圖9、10予以說明。圖9為表示第三時序圖配方的圖。圖10為說明圖9之第三時序圖配方之一例的圖,圖10(a)為表示圖9之第三時序圖配方之數值例的圖,圖10(b)為表示與圖10(a)之第三時序圖配方對應之區塊動作時序之一例的圖。
如圖9所示般,第三時序圖配方除了圖4(b)之第一時序圖配方之項目外,具有每區塊之加速度的項目。當設定圖10(a)所示之數值時,成為圖10(b)所示之區塊動作時序。在此,為h1=200μm、-h2=-50μm、h3=25μm、h4=175μm、-h5=-25μm。依此,能夠進行使各區塊BLK1~BLK4之上升速度變化的非線性動作。
(其他時序圖配方)
針對時序圖配方之其他例使用圖11~13予以說明。圖11為表示第四時序圖配方的圖。圖12為表示第五時序圖配方的圖。圖13為表示第六時序圖配方的圖。雖然時序圖配方之步驟(STEP)表示4的例,但是步驟並非限定於4,即使未滿4或5以上亦可。
如圖11所示般,第四時序圖配方與第三時序圖配方相同具有加速度之項目,以到達至所指示的區塊之位置(高度)為優先而結束各步驟,前進至下一個步驟。依此,即使在具有動作速度之個體差等之情況,在區塊動作確實地結束之時點,可以移行至其他動作。再者,如圖11所示般,具有用以與其他上推區塊同步匹配之動作結束後的等待時間(定時時間)之項目。再者,與第三時序圖配方相同,可以設成能夠進行使上升速度變形等之非線性的動作。
如圖12所示般,第五時序圖配方除了第二時序圖配方之動作設定項目外,也設置各步驟之基準時間,以各區塊之動作到達至指示的區塊位置為優先而結束各步驟,對各區塊間的處理時間之調整輸入動作時間差而實行各區塊動作。依此,可以在每步驟確實地實施各區塊之動作,並且也取得與其他區塊之動作的同步而進行動作,再者,能夠進行使上升速度變形等之非線性動作。
如圖13所示般,第六時序圖配方具有速度算定值、加速算定值之項目,以取代第三時序圖配方之速度及加速度之項目,輸入算出速度、加速度、動作時間(時間)、高度(位置)的函數,以計算結果所致的輸入值進行動作。依此,可以進行更複雜的非線性動作。
如上述般,藉由時序圖配方之設定,可以在上推動作步驟之中自由地設定上推單元TU之各區塊BLK1~BLK4之動作,上推單元TU能夠進行各種動作。以下說明其動作例。
[第一動作例]
針對變更圖3之RMS之上推序列之一部分的第一動作例之上推序列,使用圖14、15予以說明。圖14(a)表示第一動作例之上推區塊序列之第一狀態的圖。圖14(b)表示第一動作例之上推區塊序列之第二狀態的圖。圖14(c)表示第一動作例之上推區塊序列之第三狀態的圖。圖14(d)表示第一動作例之上推區塊序列之第四狀態的圖。圖15為表示圖14之序列的區塊動作時序之一例的圖。
如圖14(a)所示般,在第一步驟(STEP1)中,使區塊BLK1~BLK4從上升至循環高度(在此為0)上升至晶粒D之外周從切割膠帶DT剝離之高度以上而成為第一狀態。例如,當區塊BLK1~BLK4之上推高度設為250μm,區塊BLK1~BLK4之上推速度設為1mm/s時,第一步驟之長度為250ms。藉由區塊BLK1~BLK4之上升,產生晶粒D之外周從切割膠帶DT剝離。
如圖14(b)所示般,在第二步驟(STEP2)中,使區塊BLK2~BLK4進一步上升而成為初期上推高度,另一方面,為了確保在區塊BLK1之上面,晶粒D從切割膠帶DT剝離之階差,使區塊BLK1下降而成為第二狀態。例如,區塊BLK1~BLK4之上推高度分別設為100μm、350μm、340μm、330μm,區塊BLK1~BLK4之上推速度設為1mm/s。第二步驟之長度為1150ms。依此,直至區塊BLK1之上面(區塊BLK2之邊緣)為止,進行晶粒D從切割膠帶DT剝離。此時,筒夾CLT完全吸附晶粒D。將至此的動作設為初期剝離動作(晶粒外周剝離動作)。
如圖14(c)所示般,在第三步驟(STEP3)中,以特定速度使區塊BLK1、區塊BLK2下降至循環高度。例如,區塊BLK1、BLK2之上推速度(下降速度)設為5mm/s。第三步驟之長度為170ms。直至區塊BLK2之上面(區塊BLK3之邊緣)為止,進行晶粒D從切割膠帶DT剝離。此時,晶粒D被吸附於筒夾CLT,區塊BLK1之上面已剝離,區塊BLK1之下降時之晶粒D無變形,或就算變形也極少量。
如圖14(d)所示般,在第四步驟(STEP4)中,以特定速度使區塊BLK3下降至循環高度。例如,區塊BLK1、BLK2之上推速度(下降速度)設為5mm/s。晶粒D之背面從切割膠帶DT剝離至區塊BLK4之邊緣為止。
如上述般,第一步驟及第二步驟,上升至初期上推高度之期間,使進行晶粒D之外周從切割膠帶DT剝離,和晶粒D從切割膠帶DT剝離直至區塊BLK1上面。在之後的第三步驟,藉由進行區塊BLK1之下降動作,可以將晶粒之變形抑制成最小。
[第二動作]
針對第二動作例之上推序列,使用圖16、17予以說明。圖16(a)表示第二動作例之上推區塊序列之第一狀態的圖。圖16(b)表示第二動作例之上推區塊序列之第二狀態的圖。圖16(c)表示第二動作例之上推區塊序列之第三狀態的圖。圖16(d)表示第二動作例之上推區塊序列之第四狀態的圖。圖17為表示圖16之序列的區塊動作時序之一例的圖。
如圖16(a)所示般,在第一步驟(STEP1)中,以特定速度使區塊BLK1~BLK4上升至特定高度而成為第一狀態。例如,區塊BLK1~BLK4之上推高度分別設為175μm、150μm、125μm、100μm,區塊BLK1~BLK4之上推速度設為1mm/s。第一步驟之長度為175ms。藉由區塊BLK1~BLK4之上升,產生晶粒D之外周從切割膠帶DT剝離。
如圖16(b)所示般,在第二步驟(STEP2)中,以特定速度使區塊BLK1~BLK4下降至特定高度,使區塊BLK1進一步下降而成為第二狀態。區塊BLK1~BLK4之上推高度例如分別設為-175μm、0μm、-25μm、-50μm,區塊BLK1~BLK4之上推速度(下降速度)設為1mm/s。第二步驟之長度為850ms。區塊BLK1之上面之晶粒D從切割膠帶DT剝離。藉由在以圓頂板DP之上面和筒夾CLT夾著剝離的晶粒D之外周部之狀態,從切割膠帶DT剝離區塊BLK1之上面的晶粒D,降低晶粒DT之變形。
如圖16(c)所示般,在第三步驟(STEP3)中,以特定速度使區塊BLK2~BLK4上升至特定高度而成為第三狀態。區塊BLK1~BLK4之上推高度例如分別設為 -175μm、300μm、275μm、250μm,區塊BLK2~BLK4之上推速度設為1mm/s。第三步驟之長度為850ms。
如圖16(d)所示般,在第四步驟(STEP4)中,以特定速度使區塊BLK2下降至特定高度而成為第四狀態。區塊BLK1~BLK4之上推高度例如分別設為-175μm、0μm、275μm、250μm,區塊BLK2之上推速度(下降速度)設為5mm/s。第四步驟之長度為160ms。
[第三動作例]
針對第三動作例之上推序列,使用圖18予以說明。圖18為表示第三動作例之上推區塊序列的圖。
在第零步驟(STEP0)中,將區塊BLK1~BLK4置放在待機位置(高度0μm)。
在第一步驟(STEP1)中,以特定速度使區塊BLK1~BLK4上升至特定高度。例如,區塊BLK1~BLK4之上推高度分別設為200μm,區塊BLK1~BLK4之上推速度設為1mm/s。晶粒D之外周從切割膠帶DT剝離。依此,晶粒D之外周從切割膠帶DT剝離時之區塊階差為200μm。
在第二步驟(STEP2)中,以特定速度使區塊BLK1下降至特定高度,以特定速度使BLK2~BLK4上升至特定高度。例如,區塊BLK1~BLK4之上推高度分別設為100μm、300μm、300μm、300μm,區塊BLK1~BLK4之上推速度(下降速度或上升速度)分別設為5mm/s。1區塊BLK1之上面之晶粒D從切割膠帶DT剝離。區塊BLK1以5mm/s下降100μm,區塊BLK2~BLK4以5mm/s上升100μm。
在第三步驟(STEP3)中,以特定速度使區塊BLK1、BLK2下降至特定高度,以特定速度使BLK3、BLK4上升至特定高度。例如,區塊BLK1~BLK4之上推高度分別設為0μm、200μm、400μm、400μm,區塊BLK1~BLK4之上推速度(下降速度或上升速度)分別設為5mm/s。區塊BLK2之上面之晶粒D從切割膠帶DT剝離。區塊BLK2以5mm/s下降100μm,區塊BLK3、BLK4以5mm/s上升100μm。
在第四步驟(STEP4)中,以特定速度使區塊BLK1、BLK2下降至特定高度,以特定速度使BLK4上升至特定高度。例如,區塊BLK1~BLK4之上推高度分別設為0μm、100μm、300μm、500μm,區塊BLK1~BLK4之上推速度(下降速度或上升速度)分別設為5mm/s。區塊BLK2之上面之晶粒D從切割膠帶DT剝離。區塊BLK3以5mm/s下降100μm,區塊BLK4以5mm/s上升100μm。
在第三動作例中,藉由使上推區塊上下動作,即使在使用最大速度5mm/s之馬達之情況,亦可以以相對速度10mm/s動作。
[第四動作例]
針對第四動作例之上推序列,使用圖19予以說明。圖19為表示第四動作例之上推單元之區塊及筒夾之動作時序的圖。
直至第三動作例,雖然說明根據時序圖配方之設定控制上推單元TU之區塊BLK之動作,但是即使也控制被設置在頭部BH之筒夾CLT之動作亦可。在此情況,筒夾CLT與上推單元TU之區塊BLK連動而也進行動作。
如圖19所示般,在第四動作例中,作動控制器81b係從將視為切割膠帶DT上之目標的晶粒D定位在上推單元TU和筒夾CLT之時點開始。當定位完成時,作動控制器81b經由上推單元TU之無圖示的吸引孔及間隙而進行抽真空,依此切割膠帶DT被吸附在上推單元TU之上面(第零步驟(STP0))。此時,區塊BLK1~BLK4之上面位於與圓頂板DP之上面相同的高度(初期位置)。在此狀態,作動控制器81b從真空供給源供給真空,使筒夾CLT朝向晶粒D之裝置面一面進行抽真空一面以特定速度下降(第一步驟(STP1a)),以減速後的特定速度著地(第二步驟(STP2a))。
之後,作動控制器81b分別以一定速度使區塊BLK1~BLK4同時上升至特定高度(第一步驟(STP1))。在此,筒夾CLT之上推速度依區塊BLK1、區塊BLK2、區塊BLK3、區塊BLK4之順序變慢。作動控制器81b與上推速度最快的最外周之區塊BLK1之上推動作連動而使筒夾CLT上升(第三步驟(STP3a))。作動控制器81b係區塊BLK1~BLK4之第一段上推動作後經過特定時間,藉由真空吸引,進行切割膠帶DT之吸附。
之後,作動控制器81b分別以一定速度使區塊BLK1~BLK4同時上升至特定高度三次(第二步驟(STP2)、第三步驟(STP3)、第四步驟(STP4))。此時,作動控制器81b與上推速度最快的最外周之區塊BLK1之上推動作連動而使筒夾CLT上升(第四步驟(STP4a)、第五步驟(STP5a)、第六步驟(STP6a))。
作動控制器81b係區塊BLK1~BLK4之第四段之上推動作後經過特定時間停止真空吸引,同時開始進行氣體之噴吹(第四步驟(STP4))。之後,作動控制器81b係使筒夾CLT上升,從切割膠帶DT剝離晶粒D全體。之後,作動控制器81b係使區塊BLK1~BLK4返回至初期位置(第五步驟(STP5))。作動控制器81b係在使筒夾返回至初期位置之時序,停止氣體之噴吹。筒夾CLT拾取晶粒D而上升,藉由氣體之噴吹,使切割膠帶DT能從上推單元TU脫離。
[第五動作例]
上推單元TU在區塊BLK之上推動作途中產生某種故障之情況下,不會中斷再操作(重試),或中止,而係因應其故障之狀況而調整上推動作(繼續)實施。
例如,在圖3(a)之第一狀態中,如上述般,在晶粒D周邊,成為切割膠帶DT剝離。但是,另一方面,此時,晶粒D周邊在下側受到應力而彎曲。如此一來,在晶粒D和筒夾CLT下面之間產生間隙,空氣流入至筒夾CLT之真空吸引系統。其結果,被設置在該真空吸引系統之氣體流量感測器87c之吸引量輸出增加而檢測出洩漏。最外周區塊亦即區塊BLK1在上升中檢測該洩漏,洩漏量為特定值以下之情況,維持原樣地繼續上升單元TU之各區塊BLK1~BLK4之驅動的動作。尤其,最初係全區塊BLK1~BLK4上升時,使區塊BLK1~BLK4在特定範圍內上升至剝離開始。即是,例如在圖4之上推動作序列之情況,即使發生洩漏,亦繼續進行在第一步驟之區塊BLK1~BLK4之上升。依此,可以根據動作中產生的異常程度,照原樣地施工而搶救晶粒。另外,洩漏量超過特定值之情況,可以將上推單元TU之各區塊BLK1~BLK4之驅動之動作,予以變更並實施,或重試,或中止。
[第六動作例]
根據與拾取的晶粒D之形狀匹配,且與事先假設的動作條件匹配而被設定的時序圖配方,進行上推單元TU之區塊BLK1~BLK4的動作。並且,藉由畫像辨識、雷射位移計等之計測手段,測定拾取的晶粒D之形狀,或者記憶並參照其裝置持有的特有形狀,選擇適合於此的設定有上推順序(區塊動作順序或高度)的時序圖配方而實施拾取。依此,能夠針對每個形狀使因製品構造之影響而變形之晶粒的拾取予以優化。
[第七動作例]
根據與拾取的晶粒D之晶圓內之鄰接(周圍)的區域之狀態匹配而被設定的時序圖配方,進行上推單元TU之各區塊BLK1~BLK4之驅動(軸)的動作。因藉由在鄰接的區域有無晶粒D,切割膠帶DT之延伸餘量等大幅度地變化,故部分性延伸此的上推量不同,因此以與此匹配的上推高度、速度來實施。依此,可以減少在鄰接的晶圓上有無晶粒D所致的影響。
[第八動作例]
在上推單元TU之全區塊BLK1~BLK4之上升途中,進行使中央附近之區塊(例如,僅區塊BLK4,或區塊BLK3及區塊BLK4之雙方)的動作。依此,即使以吸附面呈凸型而持有曲線形狀的筒夾等,該筒夾係被使用在以接合時之氣孔對策等,來進行拾取,亦可以進行穩定的晶粒之上推動作。
[第九動作例]
補正事前確認的上推單元TU之滾珠螺桿或齒輪之反衝部分而設定時序圖配方,根據被設定的時序圖配方而進行上推動作。依此,可以減少上推單元TU之裝置間的機差所致的影響。
[第十動作例]
根據時序圖配方進行上推動作,該時序圖配方係根據從事前評估的動作資料算出上推單元TU之各區塊BLK1~BLK4之驅動(軸)的動作之參數而被設定。依此,能夠實行最佳的非線性上推序列。
[第十一動作例]
將在外部PC進行模擬後的資料設定成時序圖配方,根據被設定的時序圖配方,進行上推動作。依此,能夠實行最佳的非線性上推序列。
[第十二動作例]
將以攝像裝置等監視實際剝離狀態而獲得的資料反饋於模擬後的資料,將被反饋後的模擬資料設定成時序圖配方,根據被設定的時序圖配方進行上推動作。依此,能夠實行最佳的非線性上推序列。
[第十三動作例]
在穩定地進行拾取之情況,下降最外周之區塊BLK1而藉由感測器87b確認洩漏,若藉由攝影裝置等,晶粒D從切割膠帶DT剝離時則朝下降移動。依此,可以降低在晶粒之外周部未剝離之狀態繼續進行剝離動作所致的對晶粒的應力,在無破裂且總是穩定的狀態進行晶粒之拾取。
若藉由實施型態時,可以藉由程式配方自由地設定上推單元之區塊的動作。依此,從朝晶粒的低應力性或高速拾取性之觀點來看,可以使因應對象製品品種、構造、材料之種類的最佳各區塊動作。依此,可以無破裂地實施薄晶粒的晶粒接合。
再者,若藉由實施型態時,即使在動作途中亦可以切換成因應動作中之晶粒之狀況的動作(自由設定)。依此,可以因應在動作確認過的狀況,於每個步驟,暫時停止動作,或在其途中再次開始。依此,可以實施晶粒、材料或環境所致的變化的適當動作。
[實施例]
圖20為表示實施型態所涉及之晶粒接合器之概略的上視圖。圖21為說明在圖20中從箭號A方向觀看之時的拾取頭及接合頭之動作的圖。
作為半導體製造裝置之一例的晶粒接合器10大致具有:晶粒供給部1,其係供給最終成為1封裝體的晶粒D,且該晶粒D係安裝於印刷一個或複數個製品區域(以下,稱為封裝區域P)的基板S;拾取部2;中間平台部3;接合部4;搬運部5;基板供給部6;基板搬出部7;監視且控制各部之動作的控制部8。Y軸方向係晶粒接合器10之前後方向,X軸方向為左右方向。晶粒供給部1被配置在晶粒接合器10之正前側,接合部4被配置在後方側。
首先,晶粒供給部1係供給安裝於基板S之封裝區域P的晶粒D。晶粒供給部1具有保持晶圓11之晶圓保持台12,和從晶圓11上推晶粒D之以虛線表示的上推單元13。晶粒供給部1係藉由無圖示之驅動手段在XY軸方向移動,使上推拾取的晶粒D移動至上推單元13之位置。
拾取部2具有拾取晶粒D之拾取頭21、使拾取頭21在Y軸方向移動的拾取頭之Y驅動部23、使筒夾22升降、旋轉及X軸方向移動的無圖示之各驅動部。拾取頭21具有將被上推的晶粒D吸附保持在前端的筒夾22(也參照圖21),從晶粒供給部1拾取晶粒D,載置於中間平台31。拾取頭21具有使筒夾22升降、旋轉及X軸方向移動的無圖示之各驅動部。
中間平台部3具有暫時性地載置晶粒D之中間平台31,和用以辨識中間平台31上之晶粒D的平台辨識攝影機32。
接合部4係以從中間平台31拾取晶粒D,接合在被搬運來的基板S之封裝區域P上,或是疊層在被接合於基板S之封裝區域P上之晶粒上之形式來進行接合。接合部4具有:接合頭41,其係具備與拾取頭21相同在前端吸附保持晶粒D之筒夾42(也參照圖21);和Y驅動部43,其係使接合頭41在Y軸方向移動;和基板辨識攝影機44,其係攝像基板S之封裝區域P之位置辨識標誌(無圖示),辨識接合位置。
藉由如此之構成,接合頭41係根據平台辨識攝影機32之攝影資料,補正拾取位置、姿勢,從中間平台31拾取晶粒D,根據基板辨識攝影機44之攝影資料將晶粒D接合於基板。
搬運部5具有抓住基板S予以搬運的基板搬運爪51,和基板S移動的搬運通道52。基板S係藉由以沿著搬運通道52被設置的無圖示之滾珠螺桿驅動被設置在搬運通道52之基板搬運爪51之無圖示的螺帽來移動。
藉由如此之構成,基板S係從基板供給部6沿著搬運通道52移動至接合位置,於接合後,移動至基板搬出部7,將基板S交給基板搬出部7。
控制部8具備儲存監視且控制晶粒接合器10之各部之動作的程式(軟體)的記憶體,和實行備儲存於記憶體之程式的中央處理裝置(CPU)。
接著,針對晶粒供給部1之構成,使用圖22、23予以說明。圖22為表示圖21之晶粒供給部之外觀斜視圖的圖。圖23為表示圖20之晶粒供給部之主要部位的概略剖面圖。
晶粒供給部1具備在水平方向(XY軸方向)移動的晶圓保持台12,和在上下方向移動的上推單元13。晶圓保持台12具有保持晶圓環14之擴張環15,和將被保持於晶圓環14且黏接複數晶粒D之切割膠帶16水平定位的支持環17。上推單元13被配置在支持環17之內側。
晶粒供給部1係於晶粒D之上推時,使保持晶圓環14之擴張環15下降。其結果,被保持於晶圓環14之切割膠帶16被拉伸,晶粒D之間隔變寬,藉由上推單元13,從晶粒D下方上推晶粒D,提升晶粒D之拾取性。另外,將晶粒黏接於基板之黏接劑,從液狀成為薄膜狀,在晶圓11和切割膠帶16之間黏貼被稱為晶粒黏接膜(DAF)18的薄膜狀之黏接材料。在具有晶粒黏接膜18之晶圓11中,切割係對晶圓11和晶粒黏接膜18進行。因此,在剝離工程中,從切割膠帶16剝離晶圓11和晶粒黏接膜18。另外,之後,忽視晶粒黏接膜18之存在,說明剝離工程。
接著,針對上推單元13使用圖24~29予以說明。圖24係實施例所涉及之上推單元的外觀斜視圖。圖25為圖24之第1單元之一部分的上視圖。圖26為圖24之第2單元之一部分的上視圖。圖27為圖24之第3單元之一部分的上視圖。圖28為圖24之上推單元之縱剖面圖。圖29為圖24之上推單元之縱剖面圖。
上推單元13具備第1單元13a、安裝第1單元13a之第2單元13b,和安裝第2單元13b之第3單元13c。第2單元13b及第3單元13c係無關於品種為共通的部分,第1單元13a係可以按每個品種替換的部分。
第1單元13a具有擁有區塊A1~A4的區塊13a1,和具有複數吸附孔之圓頂板13a2,和吸引孔13a3,和圓頂吸附之吸引孔13a4,將第2單元13b之同心圓狀之區塊B1~B4之上下運動轉換成同心四角狀之4個區塊A1~A4的上下運動。區塊A1~A4與實施型態之區塊BLK4~BLK1對應。4個區塊A1~A4能夠獨立上下運動。同心四角狀之區塊A1~A4之平面形狀被構成與晶粒D之形狀匹配。在晶粒尺寸大之情況,同心四角狀之區塊的數量被構成較4個多。此可以藉由第3單元之複數輸出部及第2單元之同心圓狀之區塊互相獨立上下移動(不上下移動)而進行。可以將4個區塊A1~A4之上推速度、上推量設定成可編程。
第2單元13b具有圓管狀之區塊B1~B6,外周部13b2,將配置在第1單元13a之圓周上的輸出部C1~C6之上下運動轉換成同心圓狀之6個區塊B1~B6之上下運動。6個區塊B1~B6能夠獨立上下運動。在此,因第1單元13a僅具有4個區塊A1~A4,故區塊B5、B6不被使用。
第3單元13c具備中央部13c和6個周邊部13c1~13c6。在中央部13c0具有在上面之圓周上等間隔地被配置,獨立上下的6個輸出部C1~C6。周邊部13c1~13c6分別為能夠彼此獨立地驅動輸出部C1~C6。周邊部13c1~13c6分別具備馬達M1~M6,在中央部13c0,具備將馬達之旋轉轉換成藉由凸輪或連桿而上下移動的活塞機構P1~P6。活塞機構P1~P6係對輸出部C1~C6賦予上下移動。另外,馬達M2、M5及活塞機構P2、P5未圖示。在此,因第1單元13a僅具有4個區塊A1~A4,故周邊部13c5、13c6不被使用。依此,不使用馬達M5、M6、活塞機構P5、P6、輸出部C5、C6不被使用。輸出部C1~C4與實施型態之針部NDL1~NDL4對應。
接著,針對上推單元和筒夾之關係使用圖30予以說明。圖30為表示實施例所涉及之上推單元和拾取頭之中的筒夾部之構成的圖。
如圖30所示般,筒夾部20具有筒夾22、保持筒夾22之筒夾支持器25,和被設置各個的用以吸附晶粒D的吸引孔22v、25v。吸附筒夾22之晶粒的吸附面與晶粒D略相同大小。
第1單元13a係在上面周邊部具有圓頂板13a2。圓頂板13a2具有複數吸附孔HL和空洞部CV,從吸引孔13a3吸引,隔著切割膠帶16吸引以筒夾22拾取的晶粒D之周邊的晶粒Dd。雖然在圖30中,在區塊部13a1之周圍僅以一列表示吸附孔HL,但是為了穩定地保持非拾取對象的晶粒Dd,設置有複數列。經由同心四角狀之區塊A1~A4之各區塊之間的間隙A1v、A2v、A3v及第1單元13a之圓頂內之空洞部而從圓頂吸附之吸引孔13a4吸引,隔著切割膠帶16吸引以筒夾22被拾取的晶粒D。可以獨立進行從吸引孔13a3的吸引和從吸引孔13a4的吸引。
本實施例的上推單元13藉由變更第1單元之區塊的形狀、區塊的數量,能夠適用於各種晶粒,例如區塊數為6個之情況,晶粒尺寸能夠適用於20mm見方以下的晶粒。藉由增加第3單元之輸出部的數量、第2單元之同心狀的區塊之數量及第1單元之同心四角狀的區塊的數量,亦能夠適用於晶粒尺寸大於20mm見方的晶粒。
接著,針對控制部8使用圖31予以說明。圖31為表示圖20之晶粒接合器之控制系統之概略構成的區塊圖。控制系統80具備控制部8和驅動部86和訊號部87和光學系統88。控制部8大致具有主要以CPU(Central Processor Unit)構成的控制運算裝置81、記憶裝置82、輸入輸出裝置83、匯流排線84和電源部85。控制運算裝置81及記憶裝置82係對應於實施型態之主控制器81a,馬達控制裝置83e係對應於實施型態之作動控制器81b。記憶裝置82具有由記憶處理程式等之RAM構成的主記憶裝置82a,和由記憶控制所需的控制資料或畫像資料等之HDD或SSD等構成的輔助記憶裝置82b。輸入輸出裝置83具有顯示裝置狀態或資訊等之螢幕83a、輸入操作者的指示的觸控面板83b,和操作螢幕的滑鼠83c,和擷取來自光學系統88的畫像資料的畫像擷取裝置83d。再者,輸入輸出裝置83具有控制晶粒供給部1之XY平台(無圖示)或接合頭平台之ZY驅動軸等之驅動部86的馬達控制裝置83e,和從各種感測器訊號或照明裝置等之開關等之訊號部87擷取或控制訊號的I/O訊號控制裝置83f。光學系統88包含晶圓辨識攝影機24、平台辨識攝影機32、基板辨識攝影機44。控制運算裝置81經由匯流排線84擷取所需的資料,加以運算,並進行拾取頭21等之控制,將資訊發送至螢幕83a等。
控制部8係經由畫像擷取裝置83d將以晶圓辨識攝影機24、平台辨識攝影機32及基板辨識攝影機44攝影到的畫像資料保存於記憶裝置82。藉由根據保存的畫像資料而編程的軟體,使用控制、運算裝置81,進行晶粒D及基板S之封裝區域P之定位,以及晶粒D及基板S之表面檢查。根據控制運算裝置81算出的晶粒D及基板S之封裝區域P之位置,藉由軟體經由馬達控制裝置83e使驅動部86動作。藉由該程式,進行晶圓上之晶粒的定位,以拾取部2及接合部4之驅動部進行動作,將晶粒D接合至基板S之封裝區域P上。使用的晶圓辨識攝影機24、平台辨識攝影機32及基板辨識攝影機44係灰階、彩色攝影機等,使光強度予以數值化。
接著,針對根據上述構成之上推單元13所致的拾取動作,使用圖32予以說明。圖32為表示拾取動作之處理流程的流程圖。
步驟S1:控制部8係以拾取的晶粒D位於上推單元13之正上方之方式移動晶圓保持台12,以第3單元之上面接觸於切割膠帶16之背面之方式,移動上推單元13。此時,如圖30所示般,控制部8係使區塊部13a1之各區塊A1~A4形成與圓頂板13a2之表面相同平面,藉由圓頂板13a2之吸附孔HL,和區塊間的間隙A1v、A2v、A3v,吸附切割膠帶16。
步驟S2:控制部8係使筒夾部20下降,定位於拾取的晶粒D上,藉由吸引孔22v、25v吸附晶粒D。
步驟S3:控制部8係使區塊部13a1之各區塊A1~A4上升而進行剝離動作。在此,控制部8係根據例如實施型態之第一時序圖配方(圖6)進行控制。即是,控制部8係以馬達M4、M3、M2、M1分別驅動活塞機構P4、P3、P2、P1,經由輸出部C4、C3、C2、C1及區塊B4、B3、B2、B1而使區塊A4、A3、A2、A1上升200μm而予以停止。接著,控制部8係以馬達M4驅動活塞機構P4,經由輸出部C4及區塊B4,僅使最外側的區塊A4下降-50μm而予以停止。接著,控制部8係以馬達M3驅動活塞機構P3,經由輸出部C3及區塊B3,僅第2個外側的區塊A3下降-50μm而予以停止。接著,控制部8係以馬達M2驅動活塞機構P2,經由輸出部C2及區塊B2,僅第3個外側的區塊A2下降-50μm而予以停止。最後,控制部8係以馬達M1驅動活塞機構P1,經由輸出部C1及區塊B1,僅使最內側的區塊A1下降0μm而予以停止。
步驟S4:控制部8使筒夾上升。在步驟S3之最後狀態,切割膠帶16和晶粒D之接觸面積成為藉由筒夾之上升可以剝離的面積,可以藉由筒夾22之上升剝離晶粒D。
步驟S5:控制部8係使區塊部13a1之各區塊A1~A4形成與圓頂板13a2之表面相同平面,停止藉由圓頂板13a2之吸附孔HL,和區塊間的間隙A1v、A2v、A3v吸附切割膠帶16。控制部8係以第1單元之上面從切割膠帶16之背面分離之方式,移動上推單元13。
控制部8係重複步驟S1~S5,而拾取晶圓11之良品的晶粒。
接著,針對使用實施例所涉及之晶粒接合器的半導體裝置之製造方法,使用圖33予以說明。圖33為表示圖20之半導體裝置之製造方法的流程圖。
步驟S11:將保持黏貼有從晶圓11被分割的晶粒D之切割膠帶16的晶圓環14儲存於晶圓卡匣(無圖示),搬入至晶粒接合器10。控制部8係從填充有晶圓環14的晶圓卡匣,將晶圓環14供給至晶粒供給部1。再者,準備基板S,搬入至晶粒接合器10。控制部8係以基板供給部6將基板S安裝於基板搬運爪51。
步驟S12:控制部8係如上述般剝離晶粒D,從晶圓11拾取剝離的晶粒D。如此一來,與晶粒黏接膜18一起從切割膠帶16被剝離的晶粒D,被吸附保持於筒夾22而被搬運至下一個工程(步驟S13)。而且,將晶粒D搬運至下一個工程的筒夾22返回至晶粒供給部1時,依照上述順序,下一個晶粒D從切割膠帶16被剝離,之後,依照同樣的順序,晶粒D一個一個地從切割膠帶16被剝離。
步驟S13:控制部8係將拾取的晶粒搭載於基板S上或疊層於已經接合的晶粒上。控制部8係將從晶圓11拾取的晶粒D載置於中間平台31,以接合頭41從中間平台31再次拾取晶粒D,接合於被搬運來的基板S。
步驟S14:控制部8係以基板搬出部7從基板搬運爪51取出晶粒D被接合的基板S。從晶粒接合器10搬出基板S。
如上述般,晶粒D係經由晶粒黏接膜18被安裝於基板S上,從晶粒接合器被搬出。之後,以打線接合工程,經由Au金屬線與基板S之電極電性連接。接著,安裝有晶粒D的基板S被搬入至晶粒接合器而在被安裝於基板S上之晶粒D上隔著晶粒黏接膜18疊層第2晶粒D,從晶粒接合器被搬出之後,在打線接合工程,經由Au金屬線與基板S之電極電性連接。第2晶粒D係以上述方法從切割膠帶16被剝離之後,被搬運至成錠工程而被疊層在晶粒D上。上述工程被重複特定次數之後,將基板S搬運至模製工程,以模製樹脂(無圖示)密封複數個晶粒D和Au金屬線,依此完成疊層封裝體。
如上述般,於組裝在基板上三次元地安裝複數個晶粒的疊層封裝體之時,為了防止封裝體厚度之增加,需要將晶粒之厚度薄化至20μm以下。另一方面,由於切割膠帶之厚度為100μm左右,切割膠帶之厚度也成為晶粒厚度之4~5倍。
當使如此的薄晶粒從切割膠帶剝離時,雖然更明顯地容易產生追隨著切割膠帶變形的晶粒變形,但是在本實施型態之晶粒接合器中,可以降低從切割膠帶拾取晶粒之時的晶粒損傷。
以上,雖然係根據實施型態及實施例具體性地說明本發明者們創作出的發明,但是本發明並非限定於上述實施型態及實施例,當然可以進行各種變更。
例如,雖然針對第1單元之複數區塊為同心四角狀者予以說明,但是即使為同心圓形狀或同心橢圓形狀者亦可,即使平行排列四角狀區塊而構成亦可。
再者,在實施例中,雖然說明使用晶粒黏接膜之例,但是即使設置在基板塗佈黏接劑的預成型部而不使用晶粒黏接膜亦可。
再者,在實施例中,針對從晶粒供給部以拾取頭拾取晶粒而載置於中間平台,以接合頭將被載置於中間平台之晶粒接合於基板的晶粒接合器予以說明,但是並不限定於此,能夠適用於從晶粒供給部拾取晶粒的半導體製造裝置。
例如,亦可以適用於無中間平台和拾取頭,而以接合頭將晶粒供給部之晶粒接合於基板的晶粒接合器。
再者,是可以適用於無中間平台,而從晶粒供給部拾取晶粒,使晶粒拾取頭在上方旋轉而將晶粒轉交至接合頭,且以接合頭接合於基板的倒裝晶片接合器。
再者,亦可以適用於無中間平台和接合頭,將從晶粒供給部以拾取頭拾取到的晶粒載置於托盤等的晶粒分類器。
100:半導體製造裝置
81b:作動控制器
BH:頭部
BLK1~BLK4:區塊
CLT:筒夾
D:晶粒
DP:圓頂板
DT:切割膠帶
TU:上推單元
[圖1]為表示實施型態之半導體製造裝置之構成的概略圖。
[圖2]為與切割膠帶接觸之狀態之上推單元之重要部位剖面圖。
[圖3]為表示RMS之上推序列之一例的圖。
[圖4]為說明圖3之序列之第一時序圖配方之一例的圖。
[圖5]為說明圖3之序列之第一時序圖配方之其他例的圖。
[圖6]為表示圖5之第一時序圖配方之數值例的圖。
[圖7]為說明圖3之序列之第二時序圖配方之一例的圖。
[圖8]為表示圖7之第二時序圖配方之數值例的圖。
[圖9]為說明第三時序圖配方的圖。
[圖10]為說明圖9之第三序列圖配方之一例的圖。
[圖11]為說明第四時序圖配方的圖。
[圖12]為說明第五時序圖配方的圖。
[圖13]為說明第六時序圖配方的圖。
[圖14]為表示第一動作例之上推序列的圖。
[圖15]為表示第一動作例之上推序列的區塊動作時序的圖。
[圖16]為表示第二動作例之上推序列的圖。
[圖17]為表示第二動作例之上推序列的區塊動作時序的圖。
[圖18]為表示第三動作例之上推序列的圖。
[圖19]為表示第四動作例之上推序列的圖。
[圖20]為從上方觀看實施例所涉及之晶粒接合器的概念圖。
[圖21]為說明在圖20中從箭號A方向觀看之時的拾取頭及接合頭之動作的圖。
[圖22]為表示圖20之晶粒供給部之外觀斜視圖的圖。
[圖23]為表示圖20之晶粒供給部之主要部位的概略剖面圖。
[圖24]為圖23之上推單元之外觀斜視圖。
[圖25]為圖24之第1單元之一部分的上視圖。
[圖26]為圖24之第2單元之一部分的上視圖。
[圖27]為圖24之第3單元之一部分的上視圖。
[圖28]為圖24之上推單元之縱剖面圖。
[圖29]為圖24之上推單元之縱剖面圖。
[圖30]為表示實施例所涉及之上推單元和拾取頭之中的筒夾部之構成的圖。
[圖31]為表示圖20之晶粒接合器之控制系統之概略構成的區塊圖。
[圖32]為用以說明圖20之晶粒接合器之拾取動作的流程圖。
[圖33]為用以說明實施例所涉及之半導體裝置之製造方法的流程圖。
Claims (15)
- 一種半導體製造裝置,具備: 上推單元,其具有與切割膠帶接觸的複數區塊,和被設置在該複數區塊之外側,能夠吸附上述切割膠帶的圓頂板,藉由上述複數區塊,從上述切割膠帶之下方上推晶粒; 頭部,其具有吸附上述晶粒的筒夾,能夠上下移動;和 控制部,其係控制上述上推單元及上述頭部之動作, 上述上推單元被構成上述複數區塊之各者能獨立動作, 上述控制部被構成根據由複數步驟構成上述複數區塊之上推序列,且能夠在每個區塊及每個步驟設定上述複數區塊之高度及速度的時序圖配方,控制上述複數區塊之動作。
- 如請求項1之半導體製造裝置,其中 進一步具備能夠檢測上述上推單元之上推狀況的檢測器, 上述控制部係被構成根據在一個上推序列之間的上述檢測器之檢測結果,變更上述一個上推序列內之動作。
- 如請求項2之半導體製造裝置,其中 上述控制部係被構成在最初的步驟中使上述複數區塊全部上升之情況,於使上述複數區塊之中的最外側區塊上升之時,上述檢測器檢測洩漏,該洩漏為特定值以下之情況,繼續進行上述複數區塊全部的上升。
- 如請求項1之半導體製造裝置,其中 上述時序圖配方係進一步被構成能夠設定上述步驟之時間。
- 如請求項1之半導體製造裝置,其中 上述控制部係被構成以各區塊到達至所指定的位置為優先而結束各步驟。 上述時序圖配方係進一步被構成能夠設定各區塊之上升或下降結束後至下一個步驟之開始時間亦即時間差。
- 如請求項4之半導體製造裝置,其中 上述時序圖配方係進一步被構成能夠設定各區塊之加速度。
- 如請求項1之半導體製造裝置,其中 上述控制部係被構成以各區塊到達至所指定的位置為優先而結束各步驟, 上述時序圖配方係進一步被構成能夠設定各區塊之加速度及用以與各區塊之同步匹配的上升或下降結束後的等待時間。
- 如請求項5之半導體製造裝置,其中 上述控制部係被構成以各區塊到達至所指定的位置為優先而結束各步驟, 上述時序圖配方係進一步被構成能夠設定成為上述時間差之基準的基準時間。
- 如請求項6之半導體製造裝置,其中 上述時間、上述速度、上述加速度及上述高度係被構成輸入函數而根據計算結果來設定。
- 如請求項1之半導體製造裝置,其中 上述上推單元具有與上述複數上述區塊對應而獨立動作的複數驅動軸。
- 如請求項1之半導體製造裝置,其中 上述頭部為拾取頭, 進一步具備: 中間平台,其係載置以上述拾取頭被拾取的晶粒,和 接合頭,其係將被載置於上述中間平台之晶粒接合於基板或已被接合的晶粒之上方。
- 一種半導體之製造方法,具備:(a)朝具有與切割膠帶接觸的複數區塊,從上述切割膠帶的下方上推晶粒之上推單元,吸附上述晶粒之筒夾的半導體製造裝置,搬入保持上述切割膠帶的晶圓環, (b)以上述上推單元上推上述晶粒而以上述筒夾拾取上述晶粒的工程, 上述(b)工程係根據由複數步驟構成上述複數區塊之上推序列,能夠在每個區塊及每個步驟設定上述複數區塊之高度及速度的時序圖配方,進行上述複數區塊之上升或下降。
- 如請求項12之半導體裝置之製造方法,其中 上述(b)工程係在最初的步驟中使上述複數區塊全部上升之情況,於使上述複數區塊之中的最外側區塊上升之時,即使檢測器檢測洩漏之時,也繼續進行上述複數區塊全部的上升。
- 如請求項12之半導體裝置之製造方法,其中 進一步具備(c)將上述晶粒接合在基板或已被接合的晶粒上的工程。
- 如請求項14之半導體裝置之製造方法,其中 上述(b)工程進一步具有將上述拾取的晶粒載置於中間平台的工程, 上述(c)工程進一步具有從上述中間平台拾取上述晶粒的工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019056583A JP7274902B2 (ja) | 2019-03-25 | 2019-03-25 | 半導体製造装置および半導体装置の製造方法 |
| JP2019-056583 | 2019-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202105558A true TW202105558A (zh) | 2021-02-01 |
| TWI747162B TWI747162B (zh) | 2021-11-21 |
Family
ID=72604818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109104479A TWI747162B (zh) | 2019-03-25 | 2020-02-13 | 半導體製造裝置及半導體裝置之製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11569118B2 (zh) |
| JP (2) | JP7274902B2 (zh) |
| KR (4) | KR102339277B1 (zh) |
| CN (2) | CN118448310A (zh) |
| TW (1) | TWI747162B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7701815B2 (ja) * | 2021-07-08 | 2025-07-02 | 株式会社Fuji | 検査装置 |
| JP2025138490A (ja) | 2024-03-11 | 2025-09-25 | ファスフォードテクノロジ株式会社 | 半導体製造装置、突上げ方法および半導体装置の製造方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969553A (ja) * | 1995-08-30 | 1997-03-11 | Toshiba Corp | 半導体装置の製造装置および製造方法 |
| JP3976541B2 (ja) * | 2001-10-23 | 2007-09-19 | 富士通株式会社 | 半導体チップの剥離方法及び装置 |
| JP4574251B2 (ja) | 2003-09-17 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4735829B2 (ja) | 2005-12-06 | 2011-07-27 | 澁谷工業株式会社 | チップ突き上げ装置 |
| JP5054933B2 (ja) * | 2006-05-23 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008141068A (ja) * | 2006-12-04 | 2008-06-19 | Shibaura Mechatronics Corp | 半導体チップのピックアップ装置及びピックアップ方法 |
| TWI463580B (zh) | 2007-06-19 | 2014-12-01 | 瑞薩科技股份有限公司 | Manufacturing method of semiconductor integrated circuit device |
| JP4864816B2 (ja) | 2007-06-19 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| KR100946333B1 (ko) | 2008-04-28 | 2010-03-09 | 세크론 주식회사 | 반도체 칩 분리 장치 |
| JP5491748B2 (ja) * | 2009-03-05 | 2014-05-14 | 株式会社東芝 | 半導体装置の製造装置および半導体装置の製造方法 |
| JP5348084B2 (ja) | 2010-07-20 | 2013-11-20 | パナソニック株式会社 | チップピックアップ装置およびチップピックアップ方法 |
| JP5805411B2 (ja) * | 2011-03-23 | 2015-11-04 | ファスフォードテクノロジ株式会社 | ダイボンダのピックアップ方法およびダイボンダ |
| JP2013065757A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体チップのピックアップ方法及び半導体チップのピックアップ装置 |
| JP5954125B2 (ja) * | 2012-02-07 | 2016-07-20 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
| CH706280B1 (de) | 2012-03-30 | 2016-03-15 | Esec Ag | Verfahren zum Ablösen eines Halbleiterchips von einer Folie. |
| KR101360585B1 (ko) * | 2012-07-23 | 2014-02-10 | 우리에이텍(주) | 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더 |
| CH707236B1 (de) * | 2012-11-23 | 2016-10-31 | Besi Switzerland Ag | Verfahren zum Ablösen von Halbleiterchips von einer Folie. |
| JP5931772B2 (ja) | 2013-02-13 | 2016-06-08 | 株式会社東芝 | 半導体製造装置 |
| JP2014192358A (ja) | 2013-03-27 | 2014-10-06 | Canon Machinery Inc | チップ剥離装置およびチップ剥離方法 |
| JP6349496B2 (ja) * | 2014-02-24 | 2018-07-04 | 株式会社新川 | 半導体ダイのピックアップ装置及びピックアップ方法 |
| SG10201403372SA (en) | 2014-06-18 | 2016-01-28 | Mfg Integration Technology Ltd | System and method for peeling a semiconductor chip from a tape using a multistage ejector |
| JP5888455B1 (ja) * | 2015-04-01 | 2016-03-22 | 富士ゼロックス株式会社 | 半導体製造装置および半導体片の製造方法 |
| JP6797569B2 (ja) | 2016-06-13 | 2020-12-09 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP6643197B2 (ja) * | 2016-07-13 | 2020-02-12 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP6637397B2 (ja) * | 2016-09-12 | 2020-01-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP6621771B2 (ja) * | 2017-01-25 | 2019-12-18 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP6653273B2 (ja) | 2017-01-26 | 2020-02-26 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP6685245B2 (ja) * | 2017-02-08 | 2020-04-22 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP2018182278A (ja) * | 2017-04-07 | 2018-11-15 | 芝浦メカトロニクス株式会社 | 半導体チップのピックアップ装置及び実装装置 |
| KR102120185B1 (ko) * | 2017-07-26 | 2020-06-08 | 시바우라 메카트로닉스 가부시끼가이샤 | 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법 |
| JP2019029650A (ja) | 2017-07-26 | 2019-02-21 | 芝浦メカトロニクス株式会社 | 半導体チップのピックアップ装置、半導体チップの実装装置および実装方法 |
| KR101856903B1 (ko) * | 2017-07-27 | 2018-05-10 | 토와한국 주식회사 | 반도체 소자 몰딩 장치 |
| JP6941513B2 (ja) * | 2017-09-07 | 2021-09-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP7326861B2 (ja) * | 2019-05-17 | 2023-08-16 | 三菱電機株式会社 | 半導体製造装置及び半導体装置の製造方法 |
-
2019
- 2019-03-25 JP JP2019056583A patent/JP7274902B2/ja active Active
-
2020
- 2020-02-13 TW TW109104479A patent/TWI747162B/zh active
- 2020-03-09 KR KR1020200029081A patent/KR102339277B1/ko active Active
- 2020-03-09 US US16/813,126 patent/US11569118B2/en active Active
- 2020-03-24 CN CN202410581591.XA patent/CN118448310A/zh active Pending
- 2020-03-24 CN CN202010215741.7A patent/CN111739818B/zh active Active
-
2021
- 2021-12-09 KR KR1020210175723A patent/KR102513375B1/ko active Active
-
2022
- 2022-12-16 US US18/082,727 patent/US12374576B2/en active Active
-
2023
- 2023-03-20 KR KR1020230035782A patent/KR20230042000A/ko not_active Ceased
- 2023-05-02 JP JP2023075908A patent/JP7472367B2/ja active Active
-
2024
- 2024-06-04 KR KR1020240072853A patent/KR102887515B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240083136A (ko) | 2024-06-11 |
| KR20230042000A (ko) | 2023-03-27 |
| US12374576B2 (en) | 2025-07-29 |
| KR102513375B1 (ko) | 2023-03-24 |
| TWI747162B (zh) | 2021-11-21 |
| KR102887515B1 (ko) | 2025-11-19 |
| CN111739818A (zh) | 2020-10-02 |
| US20200312699A1 (en) | 2020-10-01 |
| KR20200115135A (ko) | 2020-10-07 |
| JP7274902B2 (ja) | 2023-05-17 |
| JP2020161534A (ja) | 2020-10-01 |
| KR20210153584A (ko) | 2021-12-17 |
| JP2023087030A (ja) | 2023-06-22 |
| US11569118B2 (en) | 2023-01-31 |
| CN118448310A (zh) | 2024-08-06 |
| KR102339277B1 (ko) | 2021-12-14 |
| CN111739818B (zh) | 2024-05-31 |
| US20230120615A1 (en) | 2023-04-20 |
| JP7472367B2 (ja) | 2024-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102049816B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| TWI649810B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
| KR102458131B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| KR102887515B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| KR102316869B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| CN112530834A (zh) | 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法 | |
| JP7607462B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
| KR102907817B1 (ko) | 반도체 제조 장치, 도포 장치 및 반도체 장치의 제조 방법 | |
| KR20250110727A (ko) | 반도체 제조 장치, 반도체 장치의 제조 방법 및 픽업 방법 | |
| JP2025047252A (ja) | 半導体製造装置、塗布装置および半導体装置の製造方法 | |
| KR20250137516A (ko) | 반도체 제조 장치, 밀어올림 방법 및 반도체 장치의 제조 방법 | |
| JP2025042557A (ja) | 実装装置、半導体装置の製造方法および実装装置の制御方法 | |
| TW202439193A (zh) | 半導體製造裝置,工卡模具安裝方法及半導體裝置的製造方法 | |
| JP2013222716A (ja) | チップ位置決め装置、チップ位置決め方法、およびダイボンダ |