[go: up one dir, main page]

TW202018806A - 蝕刻方法及基板處理裝置 - Google Patents

蝕刻方法及基板處理裝置 Download PDF

Info

Publication number
TW202018806A
TW202018806A TW108123211A TW108123211A TW202018806A TW 202018806 A TW202018806 A TW 202018806A TW 108123211 A TW108123211 A TW 108123211A TW 108123211 A TW108123211 A TW 108123211A TW 202018806 A TW202018806 A TW 202018806A
Authority
TW
Taiwan
Prior art keywords
film
gas
etching method
electrode
etching
Prior art date
Application number
TW108123211A
Other languages
English (en)
Inventor
及川翔
石田和香子
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202018806A publication Critical patent/TW202018806A/zh

Links

Images

Classifications

    • H10P50/287—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H10P14/687—
    • H10P50/283—
    • H10P50/73—
    • H10P72/0421—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H10P72/0434—
    • H10P72/72—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)

Abstract

提供一種不會產生蝕刻不良並能縮小對象膜之開口寬度的技術。
提供一種蝕刻方法係在具有載置基板之第1電極與對向於該第1電極的第2電極之基板處理裝置中的蝕刻方法，具有：第1工序，係導入第1氣體，而對基板所形成之對象膜上的既定膜之圖案來將該對象膜蝕刻至中途；第2工序，係在實行該第1工序後，導入包含Ar與H與沉積性氣體的第2氣體，並將直流電壓施加至該第2電極，以形成保護膜；以及第3工序，係在實行形成該保護膜之工序後，導入第3氣體，以蝕刻該對象膜。

Description

蝕刻方法及基板處理裝置
本揭露係關於蝕刻方法及基板處理裝置。
專利文獻1揭露有一種晶圓之處理方法，係在矽基材上依序層積有非晶碳膜、SiON膜、反射防止膜及光阻層，光阻層係具有會讓反射防止膜的一部分露出之開口部。專利文獻1提議了一種技術，係使沉積物沉積在光阻膜之開口部側壁面，而讓開口部之開口寬度縮小至既定寬度。
專利文獻2揭露一種即便所形成之圖案的深寬比較高，仍可防止圖案之歪斜的蝕刻處理方法。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開2010-41028號公報
專利文獻2：日本特開2011-199243號公報
本揭露係提供一種不會產生蝕刻不良並能縮小對象膜之開口寬度的技術。
根據本揭露一態樣，提供一種蝕刻方法係在具有載置基板之第1電極與對向於該第1電極的第2電極之基板處理裝置中的蝕刻方法，具有：第1工序，係導入第1氣體，而對基板所形成之對象膜上的既定膜之圖案來將該對象膜 蝕刻至中途；第2工序，係在實行該第1工序後，導入包含Ar與H與沉積性氣體的第2氣體，並將直流電壓施加至該第2電極，以形成保護膜；以及第3工序，係在實行形成該保護膜之工序後，導入第3氣體，以蝕刻該對象膜。
根據一面相，便不會產生蝕刻不良並能縮小對象膜之開口寬度。
1‧‧‧基板處理裝置
10‧‧‧處理容器
16‧‧‧載置台
20‧‧‧靜電夾具
22‧‧‧直流電源
34‧‧‧上部電極
48‧‧‧第2高頻電源
50‧‧‧可變直流電源
90‧‧‧第1高頻電源
101‧‧‧光阻膜
102‧‧‧BARC膜
103‧‧‧DARC膜
104‧‧‧保護膜
105‧‧‧有機膜
106‧‧‧SiO2膜
200‧‧‧控制部
圖1係顯示一實施形態相關之基板處理裝置一範例的圖式。
圖2係說明以往蝕刻方法與一實施形態方法的圖式。
圖3係顯示以往蝕刻處理一範例之流程圖。
圖4係說明藉由以往蝕刻處理來圖案化出之膜的圖式。
圖5係顯示一實施形態相關之蝕刻處理一範例的流程圖。
圖6係說明藉由一實施形態相關之蝕刻處理來圖案化出之膜的圖式。
圖7係顯示一實施形態之變形例相關的蝕刻處理一範例之流程圖。
圖8係說明一實施形態相關之工序的圖式。
圖9係顯示一實施形態相關之蝕刻方法的實驗結果一範例之圖式。
圖10係顯示一實施形態相關之蝕刻方法的實驗結果一範例之圖式。
以下，便參照圖式就用以實施本揭露之形態來加以說明。另外，本說明書及圖式中，係對實質上相同構成附加相同符號並省略重複說明。
[基板處理裝置之整體構成]
圖1係顯示一實施形態相關之基板處理裝置一範例的圖式。本實施形態相關之基板處理裝置1係電容耦合型的平行平板基板裝置，具有例如由表面經陽極氧化處理後之鋁所構成的圓筒狀處理容器10。處理容器10係接地。
處理容器10底部係透過由陶瓷等所構成之絕緣板12來配置有圓柱狀支撐台14，在此支撐台14上設置有例如由鋁所構成之載置台16。載置台16會構成下部電極，且會將為基板一範例之晶圓W載置於其上的靜電夾具20。
靜電夾具20會以靜電力來將晶圓W吸附保持。靜電夾具20係具有以絕緣層20b來夾置由導電膜所構成之電極20a的構成，電極20a係連接有直接電源22。然後，藉由來自直流電源22的直流電壓所產生之庫倫力等的靜電力來將晶圓W吸附保持於靜電夾具20。靜電夾具20係可具有加熱器，來進行溫度控制。
在載置台16上且於晶圓W周緣係配置有例如由矽所構成之導電性邊緣環24。載置台16及支撐台14外周側面係設置有例如由石英所構成之圓筒狀內壁構件26。邊緣環24外周側面係設置有絕緣環25。
支撐台14內部係在例如圓周上設置有冷媒室28。冷媒室28係從設置於外部之冷卻單元，透過配管30a、30b來循環有既定溫度之冷媒(例如冷卻水)，而藉由冷媒之溫度來控制載置台16上的晶圓W之處理溫度。進一步地，來自導熱氣體供給機構之導熱氣體(例如He氣體)會透過氣體供給管線32來被供給至靜電夾具20上面與晶圓W內面之間。
在載置台16上方係與載置台16對向地來設置有上部電極34。上部電極34與下部電極之間會成為電漿處理空間。上部電極34會形成會與載置台16上之晶圓W對向而與電漿處理空間相接的面，亦即對向面。載置台16(下部電極)係載置基板之第1電極一範例，上部電極34係與第1電極對向之第2電極一範例。
上部電極34會透過絕緣性之遮蔽構件42來被處理容器10上部所支撐。上部電極34係具有：電極板36，係構成為與載置台16之對向面，並具有多數氣體噴出孔37；以及電極支撐體38，係裝卸自如地支撐此電極板36，而由導電性材料，例如表面經陽極氧化處理後之鋁所構成。電極板36較佳地係以矽或SiC等的含矽物所構成。電極支撐體38內部係設置有氣體擴散室40a、40b，從此氣體擴散室40a、40b來連通於氣體噴出孔37的多數氣體流通孔41a、41b會延伸至下方。
電極支撐體38係形成有會將氣體朝氣體擴散室40a、40b引導之氣體導入口62，此氣體導入口62係連接有氣體供給管64，氣體供給管64係連接有處理氣體供給源66。氣體供給管64係從配置有處理氣體供給源66之上游側依序設置有質流控制器(MFC)68及開閉閥70。然後，用以蝕刻之氣體會從處理氣體供給源66，透過氣體供給管64來抵達至氣體擴散室40a、40b，而從氣體流通孔41a、41b、氣體噴出孔37來被噴淋狀地噴出至電漿處理空間。如此一來，上部電極34便會作為用以供給氣體之噴淋頭來發揮功能。
上部電極34係連接有可變直流電源50，來自可變直流電源50之直流電壓會被施加至上部電極34。可變直流電源50之極性與電流、電壓以及開啟、關閉電流或電壓之電子開關的控制係藉由控制部200來加以進行。
上部電極34係透過供電棒89及匹配器88來連接有第1高頻電源90。第1高頻電源90會將HF(High Frequency)電力施加至上部電極34。匹配器88會匹配第1高頻電源90之內部阻抗與負載阻抗。藉此，便會在電漿處理空間中從氣體來生成電漿。另外，亦可將從第1高頻電源90所供給之HF電力施加至載置台16。
在將HF電力施加至上部電極34之情況，HF之頻率只要在30MHz~70MHz的範圍的話即可，可為例如40MHz。在將HF電力施加至載置台16之情況，HF之頻率只要在30MHz~70MHz的範圍的話即可，可為例如60MHz。
載置台16係透過供電棒47及匹配器46來連接有第2高頻電源48。第2高頻電源48會將LF(Low Frequency)電力施加至載置台16。匹配器46會匹配第2高頻電源48之內部阻抗與負載阻抗。藉此，來將離子吸引至載置台16上之晶圓W。第2高頻電源48會輸出200kHz~13.56MHz之範圍內的頻率的高頻電力。匹配器46會匹配第2高頻電源48之內部阻抗與負載阻抗。載置台16係可連接有用以使既定頻率導通至大地之濾波器。
LF之頻率會較HF之頻率要低，LF之頻率只要在200kHz~40MHz的範圍的話即可，可為例如12.88MHz。LF及HF的電壓或電流可為連續波，亦可為脈衝波。
處理容器10底部係設置有排氣口80，並透過排氣管82來將排氣裝置84連接於此排氣口80。排氣裝置84係具有渦輪分子泵等的真空泵，而可將處理容器10內減壓至所欲真空度。又，處理容器10側壁係設置有晶圓W之搬出入口85，此搬出入口85可藉由閘閥86來加以開閉。又，沿著處理容器10內壁來在處理容器10裝卸自如地設置有用以防止蝕刻時所生成的副產物(沉積物)附著情事的沉積遮蔽部11，沉積遮蔽部11會構成處理容器之壁部。又，沉積遮蔽部11亦會設置於內壁構件26外周。在側壁側之沉積遮蔽部11與內壁構件26側之沉積遮蔽部11之間係設置有緩衝板83。沉積遮蔽部11及緩衝板83係可使用於鋁材披覆Y2O3等的陶瓷者。
在相關構成之基板處理裝置1中進行蝕刻處理時，首先，會使閘閥86成為開啟狀態，而透過搬出入口85來將晶圓W搬入至處理容器10內，並載置於載置台16上。然後，從處理氣體供給源66，以既定流量來將蝕刻等既定處理用之氣體朝氣體擴散室40a、40b供給，並透過氣體流通孔41a、41b及氣體噴出孔37來朝處理容器10內供給。又，藉由排氣裝置84來將處理容器10內排氣，而使內部壓力成為例如0.1~150Pa的範圍內之設定值。
如此般，在將既定氣體導入至處理容器10內之狀態下，從第1高頻電源90來將HF電力施加至上部電極34。又，從第2高頻電源48來將LF電力施加至載置台16。又，從直流電源22來將直流電壓施加至電極20a，以將晶圓W保持在載置台16。又，從可變直流電源50來將直流電壓施加至上部電極34。
從上部電極34之氣體噴出孔37所噴出之氣體主要會藉由HF電力來解離及電離而生成電漿。藉由電漿中之自由基或離子來蝕刻晶圓W之被處理面。又，藉由將LF電力施加至載置台16，來控制電漿中之離子，便可進行20以上的深寬比之孔的蝕刻等，而使電漿的控制裕度變寬。
基板處理裝置1係設置有控制裝置整體之動作的控制部200。控制部200會依照儲存在ROM(Read Only Memory)及RAM(Random Access Memory)等的記憶體之配方來實行蝕刻等的所欲電漿處理。配方係可設定有為裝置對程序條件之控制資訊的程序時間、壓力(氣體之排氣)、HF及LF之高頻電力或電壓、各種氣體流量。又，配方係可設定有處理容器內溫度(上部電極溫度、處理容器之側壁溫度、晶圓W溫度、靜電夾具溫度等)以及從冷卻單元所輸出之冷媒的溫度等。另外，該等程式或表示處理條件的配方係可被記憶於硬碟或半導體記憶 體。又，配方係可在被收納於CD-ROM、DVD等可移動性而能藉由電腦讀取的記憶媒體之狀態下，被設定在既定位置，以被加以讀取。
[三層阻劑貫孔工序]
具有在光阻膜之下依序層積有反射防止膜、硬遮罩(反射防止絕緣膜)、有機膜的三層阻劑貫孔工序。例如，作為反射防止膜一範例係舉例有BARC(Bottom Anti-Reflective Coating)膜，作為硬遮罩一範例係舉例有DARC(Dielectric Anti-Reflective Coating)膜。作為有機膜一範例係舉例有非晶碳膜。
在三層阻劑貫孔工序中，係有要求要針對光阻曝光後之橢圓形形狀的孔之短徑，而讓蝕刻非晶碳膜之基底層後的開口寬度縮小數nm~數十nm的情事。
以往蝕刻方法中，如圖2(a)所示，會將保護膜104沉積於DARC膜103上的BARC膜102所形成的孔，而讓孔的開口寬度(以下亦稱為「孔徑」。)縮小時，便會產生蝕刻不良之情事。蝕刻不良的理由之一係舉例有沉積於孔之底部(以下亦稱為「孔底」。)之保護膜104會較厚。又，在形成有保護膜104後的下個步驟所使用之主要的蝕刻氣體會舉例有為CF系沉積物且會與孔底之保護膜104相同種類之CF系或CHF系氣體。在使用包含C及F的相同種類之氣體時，保護膜104之蝕刻便不會進行，而容易產生蝕刻停止等的蝕刻不良。
具體而言，參照圖3及圖4就以往的蝕刻方法一範例來加以說明。圖3係顯示以往蝕刻處理一範例之流程圖。圖4係說明藉由以往蝕刻處理來圖案化出之膜的圖式。
圖4(a)係顯示初期狀態之層積膜一範例。晶圓W係從下依序形成有SiO2膜106、有機膜105、DARC膜103、BARC膜102，在BARC膜102上形成有 圖案化後之光阻膜101。將相關層積膜作為一範例，而在將為最後被蝕刻對象膜之SiO2膜106蝕刻為光阻膜101之圖案時，便會有需要將SiO2膜106之開口寬度縮小數nm~數十nm。
此時，以往的蝕刻方法中，首先會在圖3之步驟S10中將BARC膜102蝕刻為光阻膜101之圖案。圖4(b)係顯示蝕刻BARC膜102後之狀態。
接著，便會在圖3之步驟S12中形成CF系保護膜104。圖4(c)係顯示形成有保護膜104後之狀態。藉此，便會縮小形成在BARC膜102之孔的開口寬度。
接著，便會在圖3之步驟S14中蝕刻DARC膜103，而在步驟S16中蝕刻有機膜105，在步驟S18中蝕刻SiO2膜106，而結束本處理。
另外，實行以往蝕刻方法後之結果，會在步驟S14中蝕刻DARC膜103後，相對於朝前工序(步驟S12)所形成之保護膜104的側壁之沉積，朝貫孔底之沉積量會較多。因此，便會難以在下個工序(步驟S14)中蝕刻貫孔底之保護膜104，而產生蝕刻不良。
又，相對於在圖4(c)之工序中會沉積CF系的沉積物，在下個工序所使用之主要的蝕刻氣體係包含例如CF4、CHF3及O2氣體等的CF系或CHF系氣體的氣體。因此，如圖4(d)所示，會有無法順利地蝕刻與該氣體相同種類之包含C及F成膜的沉積物之情事。
於是，以下所說明之一實施形態相關的蝕刻方法係會將形成保護膜104之時機點與氣體種類最佳化。藉此，便會使貫孔底之保護膜104變薄，且可使用特定氣體卻不會產生蝕刻不良來縮小被蝕刻對象膜之貫孔徑。
以下，便參照圖5及圖6就一實施形態相關之蝕刻方法來加以說明。圖5係顯示一實施形態相關之蝕刻處理一範例的流程圖。圖6係說明藉由一實施形態相關之蝕刻處理來圖案化出之膜的圖式。
一實施形態相關之蝕刻方法係蝕刻圖6(a)所示之初期狀態的層積膜。初期狀態之層積膜係從下依序層積有SiO2膜106、有機膜105、DARC膜103、BARC膜102，並在BARC膜102上形成有圖案化後之光阻膜101。一實施形態中，光阻膜101係可使用CHO或習知之材料。BARC膜102係反射防止膜一範例。DARC膜103係硬遮罩一範例。DARC膜103係可由含矽膜(例如，SiO2、SiON、SiOCN)等所形成。硬遮罩並不限於DARC膜103，亦可為其他無機膜。
有機膜105可為例如非晶碳膜。一實施形態中，係將有機膜105作為對象膜，而實行在對象膜之蝕刻中途將蝕刻之開口寬度縮小的工序。之後，便在縮小後之開口寬度下來蝕刻對象膜之底層的SiO2膜106。
實驗所使用之樣本範例係在矽基板上所填埋的鎢電極上形成有350nm之SiO2膜106，並於其上形成有300nm之有機膜105。又，於其上形成有26nm之DARC膜103，並於其上形成有25nm之BARC膜102。最上部係形成有膜厚900nm之光阻膜101，光阻膜101係形成有長徑150nm、短徑45nm之橢圓形狀的貫孔圖案。本實施形態中，係使用上述構成之層積膜的樣本來實施一實施形態相關之蝕刻方法。
其中，依序層積有上述BARC102、DARC膜103、有機膜105的三層阻劑貫孔構造係為了實行一實施形態相關之蝕刻方法所使用的層積膜一範例，而不限於此。例如，各膜之厚度或圖案之形狀或開口寬度等並不被限制，只要為類似構造的話即可適用，又，並不一定要為三層構造，亦可為具有BARC 膜102與DARC膜103之任一者與有機膜105的二層構造。又，下述所有工序中，HF電力可施加至下部電極或上部電極之任一者。
(BARC膜/DARC膜蝕刻工序)
將形成有上述樣本例之層積膜的晶圓W搬入至基板處理裝置1，而藉由控制部200之控制來實行一實施形態相關之蝕刻方法。一實施形態相關之蝕刻方法係首先在圖5之步驟S20中將BARC膜102及DARC膜103蝕刻為光阻膜101之圖案。圖6(b)係顯示蝕刻BARC膜102及DARC膜103後之狀態。本工序之蝕刻條件係如下所示。
<蝕刻條件>
壓力：45mT~55mT(6.00Pa~7.33Pa)
HF電力：450W~550W
LF電力：0W
直流電壓(施加至上部電極)：405V~495V
氣體種類：CF4、CHF3、O2
本工序中，係蝕刻BARC膜102及DARC膜103，而在下層之有機膜105上刻出有少許凹口時便結束。
(有機膜蝕刻工序/至中途)
接著，便會在圖5之步驟S22中將有機膜105蝕刻至中途。圖6(c)係顯示將有機膜105蝕刻至中途後的狀態。本工序之蝕刻條件係如下所示。
<蝕刻條件>
壓力：13.5mT~16.5mT(1.80Pa~2.20Pa)
HF電力：450W~550W
LF電力：0W
直流電壓(施加至上部電極)：0
氣體種類：O2、Ar
本工序中，係在將有機膜105蝕刻至中途後便結束。本工序係導入第1氣體，而對晶圓W所形成之對象膜上的既定膜之圖案將該對象膜蝕刻至中途的第1工序一範例。對象膜之既定膜並不限於DARC膜103，只要為反射防止膜及硬遮罩的至少任一者的話即可。
又，第1氣體並不限於O2氣體及Ar氣體，只要為包含O、N、H、CO、CO2及Ar的至少任一者之氣體的話即可。
(沉積工序)
接著，便會在圖5之步驟S24中形成CF系保護膜104。圖6(d)係顯示形成有保護膜104後之狀態。藉此，來縮小有機膜105所被蝕刻之孔的開口寬度。本工序之蝕刻條件係如下所示。
<蝕刻條件>
壓力：45mT~55mT
HF電力：90W~110W
LF電力：0W
直流電壓(施加至上部電極)：810V~990V
氣體種類：CF4、H2、Ar
本工序中，不僅Ar及H2，還會供給為沉積性氣體之CF4氣體。氣體中之CF4氣體會在電漿中成為CF系沉積物，而沉積於有機膜105側壁及DARC膜103上，以形成保護膜104(Hardening)。藉此，來縮小有機膜105之開口寬度，亦即貫孔徑。
如上述，藉由形成深寬比為20左右或其以上的深孔，便會使沉積物難以沉積在貫孔底，而難以產生蝕刻不良等的問題。進一步地，由於沉積性氣體所致之CF系沉積物的沉積量會因貫孔徑愈大而愈多，貫孔徑愈小而愈少，故結果便可改善貫孔徑之不一致。
又，本工序中，會將直流電壓施加至上部電極34。藉此，便會提高上部電極34附近之電漿密度。藉此，電漿中之離子便會濺鍍上部電極34，而削蝕形成上部電極34之矽，而使矽沉積物沉積，成為保護膜104。本工序中，在導入包含C與F之氣體或包含C與F與H之氣體時，便會成膜出含有C與F與矽之保護膜104。藉此，便可縮小貫孔徑。又，由於藉此，便可在蝕刻為最後被蝕刻對象膜之SiO2膜106時提高選擇比，故可在蝕刻SiO2膜16的期間，讓有機膜105作為遮罩來發揮功能。
本工序係在實行第1工序後，導入包含Ar與H與沉積性氣體之第2氣體，並將直流電壓施加至該第2電極，以形成保護膜之第2工序一範例。第2氣體只要為包含Ar與H與沉積性氣體之氣體即可。沉積性氣體並不限於包含C與F之氣體，亦可為包含C與F與H之氣體。例如作為第2氣體中包含C與F之氣體或包含C與F與H之氣體一範例係舉例有CF4氣體、C4F6氣體、C4F8氣體、CHFX氣體。
(有機膜蝕刻工序/至最後)
接著，便會在圖5之步驟S26中完成有機膜105之蝕刻。圖6(e)係顯示有機膜105之蝕刻完成後的狀態。本工序之蝕刻條件係如下所示。
<蝕刻條件>
壓力：13.5mT~16.5mT
HF電力：630W~770W
LF電力：0W
直流電壓(施加至上部電極)：0V
氣體種類：H2、N2
本工序中，會將沉積於有機膜105及貫孔底的保護膜104蝕刻至使SiO2膜106露出為止。如上述，此步驟中，會供給可蝕刻包含C、F及矽的保護膜104的H2氣體及N2氣體。因此，如圖2(b)及圖6(e)所示，可藉由從N與H之氣體所生成的電漿，來蝕刻貫孔底之保護膜104。藉此，本實施形態中，係可防止貫孔底之保護膜104會殘留等的蝕刻不良。
本工序係在實行形成保護膜之工序後導入第3氣體，以蝕刻該對象膜之第3工序一範例。又，第3氣體並不限於H2氣體及N2氣體，只要為包含N與H的氣體的話即可。其中，為了能順利地蝕刻包含C、F及矽之保護膜104，第3氣體較佳地係不含C及F的N與H之氣體。又，第3氣體較佳地係與第1氣體不同之氣體。
(SiO2膜蝕刻工序)
接著，便會在圖5之步驟S28中蝕刻為最後被蝕刻對象膜之SiO2膜106，而結束本處理。本工序之蝕刻條件係如下所示。
<蝕刻條件>
壓力：13.5mT~16.5mT
HF電力：450W~550W
LF電力：2250W~2750W
直流電壓(施加至上部電極)：270W~330W
氣體種類：C4F6、O2、Ar(該等氣體會從氣體流通孔41a來導入至電漿處理空間之中央側)，O2、C4F8(該等氣體會從氣體流通孔41b來導入至電漿處理空間之邊緣側)
本工序中，係在前工序為止前將被蝕刻後之有機膜105作為遮罩，來將SiO2膜106蝕刻至使下層之鎢電極露出。本工序係蝕刻為有機膜105之下層膜的被蝕刻對象膜之第4工序一範例。第4工序中，被蝕刻對象膜之深寬比係20以上。
針對上述樣本，使用基板處理裝置1，藉由上述條件進行蝕刻，便不會產生蝕刻不良並能將貫孔徑縮小30nm左右。
一實施形態相關之蝕刻方法中，係在有機膜105之蝕刻中途追加讓貫孔徑縮小的工序。藉此，便不會產生蝕刻不良並能將SiO2膜106之開口寬度縮小5nm~30nm左右。
本實施形態中，有機膜105係藉由實行第1工序及第3工序的2個工序來被蝕刻。最先之工序(第1工序)係以包含O之氣體來將有機膜105蝕刻至中途。下個工序(第3工序)係以包含N與H之氣體來將有機膜105蝕刻至使SiO2膜106露出。
其中，有機膜105並不限於以上述2個工序來加以蝕刻，亦可以2個以上的工序來加以蝕刻。圖7係顯示一實施形態之變形例相關的蝕刻處理一範例之流程圖。變形例相關之蝕刻方法係將下述工序反覆1次以上的預定次數(步驟S30)：將有機膜105蝕刻至中途之工序(步驟S22)；以及形成保護膜104之工序(步驟S24)。之後，將有機膜105蝕刻至最後(步驟S26)。
如上述說明，一實施形態中，如圖8下段所示，係在將有機膜105蝕刻至中途之第1工序後追加沉積保護膜104之第2工序，之後進一步地實行蝕刻 有機膜105之第3工序。藉此，在第1工序之有機膜105的蝕刻後形成保護膜104的本實施形態之蝕刻方法中，如圖8下段中央之第2工序後所示，係可抑制沉積物朝貫孔底之沉積。
又，第3工序之蝕刻有機膜105的氣體由於包含N與H，故可蝕刻貫孔底之CF系沉積物。其結果，便可無蝕刻不良，並將圖8右下段以Bottom-CD所示之第3工序後的貫孔徑縮小5nm~30nm左右。
又，變形例相關之蝕刻方法中，係將圖8左下段及中央的第1工序及第2工序反覆1次以上後，實行第3工序。藉此，亦不會產生蝕刻不良，並能縮小貫孔徑。進一步地，變形例相關之蝕刻方法中，係藉由反覆第1工序與第2工序，來複數次實行形成保護膜104之第2工序。藉此，便可更加地保護有機膜105側壁並蝕刻有機膜105，而可使蝕刻形狀更加的垂直。
(實驗結果一範例)
參照圖9及圖10，就基於上述所說明之各工序的各條件，並以一實施形態相關之蝕刻方法的順序來蝕刻後之上述樣本的實驗結果一範例來加以說明。
圖9係顯示第3工序(將有機膜105蝕刻至最後)後之蝕刻的實驗結果一範例之圖式。圖10係顯示第4工序(將SiO2膜106蝕刻至使鎢電極露出)後之蝕刻形狀的實驗結果一範例之圖式。
圖9係就晶圓W之中央側與邊緣側的橢圓形狀之孔，在未有第2工序(沉積工序)的情況之情況下，顯示於有機膜105所被蝕刻之孔的剖面形狀之實驗結果一範例。藉此，在具有第2工序的情況下，便可在蝕刻有機膜105後之孔的側壁附有保護膜104之狀態下來蝕刻有機膜105。
在第3工序中蝕刻有機膜105之第3氣體係蝕刻之異向性較弱，而為等向，且有會被橫向蝕刻的傾向。然而，本實驗結果，會將第2工序實行至有機膜105之蝕刻中途，並形成保護膜104。其結果，便可在藉由該保護膜104來守護孔之側壁的狀態下，於第3工序中藉由第3氣體來蝕刻有機膜105。藉此，在第3工序中蝕刻有機膜105後之Bottom-CD即便在晶圓W之中央側與邊緣側之任一側中，相較於未有第2工序之情況，仍可縮小2nm~5nm左右。另外，Bottom-CD係表示貫孔之短徑側的寬度。
在第3工序後會實行第4工序(蝕刻SiO2膜106)。圖10係就晶圓W之中央側與邊緣側的橢圓形狀之孔，在未有第2工序(沉積工序)的情況之情況下，顯示於SiO2膜106所被蝕刻之孔的剖面形狀之實驗結果一範例。Top-CD係表示形成在SiO2膜106上面的開口短徑側之開口寬度。Max-CD係表示形成在SiO2膜106的孔的最寬短徑側之寬度。
藉此，便不會產生蝕刻停止等的蝕刻不良，並可蝕刻SiO2膜106，來形成深寬比為20以上之孔。又，相較於未有第2工序之情況的情況，在有第2工序的情況下，於中央側與邊緣側的任一側的情況，Top-CD、Max-CD及Bottom-CD會分別縮小5nm~6nm左右。又，可改善中央側之孔與邊緣側之孔的Bottom-CD的不一致30%左右。相對於此，在未有第2工序之情況下，各CD的縮小為1nm左右，而幾乎未縮小。
如上述說明，根據本實施形態之蝕刻方法，便不會產生蝕刻不良並能縮小對象膜之開口寬度。
本次所揭露之一實施形態相關的蝕刻方法及基板處理裝置在所有點上都應只為例示而非為限制。上述實施形態係可不超出添附之申請專利範 圍及其主旨來以各種形態進行變形及改良。上述複數實施形態所記載的事項亦可在不矛盾的範圍內取得其他構成，又，亦可在不矛盾的範圍內加以結合。
本揭露之基板處理裝置係可適用Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)的任一類型。
本說明書中，基板一範例雖已舉晶圓W來加以說明。然而，基板並不限於此，亦可為LCD(Liquid Crystal Display)、FPD(Flat Panel Display)所使用之各種基板、CD基板、印刷基板等。
101‧‧‧光阻膜
102‧‧‧BARC膜
103‧‧‧DARC膜
104‧‧‧保護膜
105‧‧‧有機膜
106‧‧‧SiO2膜

Claims (14)

  1. 一種蝕刻方法，係在具有載置基板之第1電極與對向於該第1電極的第2電極之基板處理裝置中的蝕刻方法，具有：
    第1工序，係導入第1氣體，而對基板所形成之對象膜上的既定膜之圖案來將該對象膜蝕刻至中途；
    第2工序，係在實行該第1工序後，導入包含Ar與H與沉積性氣體的第2氣體，並將直流電壓施加至該第2電極，以形成保護膜；以及
    第3工序，係在實行形成該保護膜之工序後，導入第3氣體，以蝕刻該對象膜。
  2. 如申請專利範圍第1項之蝕刻方法，其中該沉積性氣體係包含C與F。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中該第3氣體係與該第1氣體不同。
  4. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該第3氣體係包含N與H。
  5. 如申請專利範圍第4項之蝕刻方法，其中該第3氣體係N與H。
  6. 如申請專利範圍第1至5項中任一項之蝕刻方法，其中該第1氣體係包含O、N、H、CO、CO2及Ar的至少任一種。
  7. 如申請專利範圍第1至6項中任一項之蝕刻方法，其中該保護膜係包含C與F。
  8. 如申請專利範圍第1至7項中任一項之蝕刻方法，其中在該第1工序、該第2工序及該第3工序中所施加的電漿生成用高頻電力係30MHz~70MHz之頻率。
  9. 如申請專利範圍第8項之蝕刻方法，其係將該電漿生成用之高頻電力施加至該第1電極或該第2電極。
  10. 如申請專利範圍第1至9項中任一項之蝕刻方法，其中該既定膜係反射防止膜及硬遮罩的至少任一種； 該對象膜係有機膜。
  11. 如申請專利範圍第10項之蝕刻方法，其中該有機膜係非晶碳膜。
  12. 如申請專利範圍第1至11項中任一項之蝕刻方法，其係具有：第4工序，係蝕刻為該對象膜之基底膜的被蝕刻對象膜；
    該被蝕刻對象膜之深寬比係20以上。
  13. 如申請專利範圍第1至12項中任一項之蝕刻方法，其係在反覆進行2次以上之該第1工序與該第2工序後，進行該第3工序。
  14. 一種基板處理裝置，係具有：第1電極，係載置基板；第2電極，係對向於該第1電極；高頻電源，係將電漿生成用之高頻電力施加至該第1電極或該第2電極；以及控制部；
    該控制部係會控制下述工序：
    第1工序，係導入第1氣體，而對基板所形成之對象膜上的既定膜之圖案來將該對象膜蝕刻至中途；
    第2工序，係在實行該第1工序後，導入包含Ar與H與沉積性氣體的第2氣體，並將直流電壓施加至該第2電極，以形成保護膜；以及
    第3工序，係在實行形成該保護膜之工序後，導入第3氣體，以蝕刻該對象膜。
TW108123211A 2018-07-04 2019-07-02 蝕刻方法及基板處理裝置 TW202018806A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-127816 2018-07-04
JP2018127816A JP2020009840A (ja) 2018-07-04 2018-07-04 エッチング方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202018806A true TW202018806A (zh) 2020-05-16

Family

ID=69059620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123211A TW202018806A (zh) 2018-07-04 2019-07-02 蝕刻方法及基板處理裝置

Country Status (6)

Country Link
US (1) US11328934B2 (zh)
JP (1) JP2020009840A (zh)
KR (1) KR20210029137A (zh)
CN (1) CN111989766A (zh)
TW (1) TW202018806A (zh)
WO (1) WO2020008933A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7767024B2 (ja) * 2021-05-07 2025-11-11 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213366A (ja) * 1995-02-07 1996-08-20 Hitachi Ltd パターン形成方法およびパターン形成装置、ならびに半導体集積回路装置の製造方法および半導体製造装置
DE69725245T2 (de) * 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
SG54548A1 (en) * 1996-08-28 1998-11-16 Texas Instruments Inc Contact formation for a semiconductor device
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
JP2004158538A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE10308968B4 (de) * 2003-02-28 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserter Bedeckung innerhalb kritischer Öffnungen
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
JPWO2007094087A1 (ja) * 2006-02-13 2009-07-02 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US7309646B1 (en) * 2006-10-10 2007-12-18 Lam Research Corporation De-fluoridation process
JP5141950B2 (ja) * 2007-06-28 2013-02-13 株式会社デンロコーポレーション 流動層熱処理炉およびその制御方法
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク
JP6017928B2 (ja) * 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6180824B2 (ja) * 2013-07-02 2017-08-16 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
KR20210029137A (ko) 2021-03-15
US20200411326A1 (en) 2020-12-31
US11328934B2 (en) 2022-05-10
CN111989766A (zh) 2020-11-24
JP2020009840A (ja) 2020-01-16
WO2020008933A1 (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
US20200381263A1 (en) Method of processing target object
JP6438831B2 (ja) 有機膜をエッチングする方法
US9330935B2 (en) Plasma etching method and plasma etching apparatus
JP2012033833A (ja) プラズマ処理方法及びプラズマ処理装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
CN104701159B (zh) 蚀刻方法
TWI703414B (zh) 蝕刻方法
WO2014057799A1 (ja) プラズマエッチング方法
US20200168468A1 (en) Etching method and substrate processing apparatus
TWI682426B (zh) 電漿處理裝置及電漿處理方法
JP7195113B2 (ja) 処理方法及び基板処理装置
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TW202018806A (zh) 蝕刻方法及基板處理裝置
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
US10607835B2 (en) Etching method
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP5089871B2 (ja) 半導体装置の製造方法
US20210358763A1 (en) Method for dry etching silicon carbide films for resist underlayer applications