TW202001864A

TW202001864A - 閘極驅動裝置

Info

Publication number: TW202001864A
Application number: TW107141167A
Authority: TW
Inventors: 林志隆; 李家倫; 陳福星; 鄭貿薰; 黃正翰
Original assignee: 友達光電股份有限公司
Priority date: 2018-06-14
Filing date: 2018-11-20
Publication date: 2020-01-01
Also published as: TWI688943B; TWI677865B; TW202001839A; TWI699742B; TWI673704B; TWI670707B; TWI688942B; TW202001865A; TW202001840A; TW202001849A; TW202001863A; TWI689904B; TWI675359B; TW202001848A; TW202001862A

Abstract

閘極驅動裝置包括多個移位暫存電路。在移位暫存電路中，輸出級電路接收並依據控制信號以提供閘極低或高電壓對輸出端充電以產生閘極驅動信號。在補償電路中。電晶體接收後級閘極驅動信號以及控制信號。第一電壓調整器依據模式選擇信號以提供閘極低或高電壓以調整控制信號。第二電壓調整器依據切換信號以及反向時脈信號以提供前級閘極驅動信號或起始脈波信號以調整控制信號。第三電壓調整器依據模式選擇信號以及控制信號以提供閘極低或高電壓以調整控制信號。第四電壓調整器依據反向時脈信號以調整控制信號。

Description

閘極驅動裝置

本發明是有關於一種閘極驅動裝置，且特別是有關於一種顯示裝置的閘極驅動裝置。

近年來有許多產品將顯示器驅動電路中的閘極驅動電路（Gate driver）整合於玻璃上，即為陣列上閘極驅動（Gate-Driver-on-Array, GOA）電路。而所述陣列上閘極驅動電路具有諸多優勢，其能夠降低顯示面板的邊框的寬度，以達到窄邊框的效果，進而有效地降低顯示器的內部電路的設計面積。

在顯示裝置中，由於顯示面板所呈現的顯示畫面容易受到畫素電路中的驅動電晶體的導通電壓影響，導致顯示畫面的品質降低。因此，閘極驅動電路需要在補償階段時使同一列畫素開關同時被導通或被斷開，以對所述驅動電晶體進行補償動作。接著，閘極驅動電路需要在資料寫入階段時逐列導通所述畫素開關，以將畫入電壓（或畫素資料）寫入至對應的畫素電路中。

換言之，如何在閘極驅動裝置操作於補償階段時，能夠有效地產生一致的閘極驅動信號，並且在資料寫入階段時，能夠依序地產生所述閘極驅動信號，藉以提升閘極驅動裝置的效能，將是本領域相關技術人員重要的課題。

本發明提供一種閘極驅動裝置，可以在補償階段時使各個閘極驅動信號同時被致能，並且在寫入階段時使各個閘極驅動信號依序被致能，藉以提升閘極驅動裝置的效能。

本發明的閘極驅動裝置包括多個移位暫存電路。多個移位暫存電路相互串聯耦接，分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括輸出級電路、補償電路以及第一至第四電壓調整器。輸出級電路具有第一控制端以及第二控制端以分別接收第一控制信號以及第二控制信號，依據第一控制信號以及第二控制信號以提供閘極低電壓或閘極高電壓對輸出端充電以產生第N級閘極驅動信號。補償電路耦接至第一控制端，其中補償電路包括電容以及第一電晶體。電容耦接於第一控制端以及第一節點之間。第一電晶體的第一端接收後級閘極驅動信號，第一電晶體的第二端耦接至第一節點，第一電晶體的控制端接收第一控制信號。第一電壓調整器耦接至第一控制端，依據第一模式選擇信號以及第二模式選擇信號以提供閘極低電壓或閘極高電壓以調整第一控制信號。第二電壓調整器耦接至第一控制端，依據切換信號以及反向時脈信號以提供前級閘極驅動信號或起始脈波信號以調整第一控制信號。第三電壓調整器耦接於第一控制端以及第二控制端之間，依據第二模式選擇信號以及第一控制信號以提供閘極低電壓或閘極高電壓以調整第二控制信號。第四電壓調整器耦接至第二控制端，依據反向時脈信號以調整第二控制信號。

基於上述，本發明的閘極驅動裝置的移位暫存電路可以在補償階段時，使輸出級電路所產生的第N級閘極驅動信號與後級閘極驅動信號進行同步輸出。並且在寫入階段時，使輸出級電路所產生的第N級閘極驅動信號與後級閘極驅動信號依序的被輸出，藉以提升閘極驅動裝置的效能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明一實施例的第N級的移位暫存電路的電路圖。本發明實施例的閘極驅動裝置包括多個移位暫存電路，並且，這些移位暫存電路彼此之間相互串聯耦接，以分別產生多個閘極驅動信號。其中，圖1的移位暫存電路100即表示所述閘極驅動裝置的第N級的移位暫存電路，並且上述的N為正整數。

請參照圖1，在本實施例中，移位暫存電路100包括輸出級電路110、補償電路120以及電壓調整器130～160。其中，輸出級電路110包括電晶體M1～M2。電晶體M1的第一端接收閘極低電壓VGL，電晶體M1的第二端耦接至輸出端OUT，電晶體M1的控制端接收控制信號CS1。電晶體M2的第一端耦接至輸出端OUT，電晶體M2的第二端接收閘極高電壓VGH，電晶體M2的控制端接收控制信號CS2。

具體而言，本實施例的輸出級電路110可以透過控制端CT1以及控制端CT2來分別接收控制信號CS1以及控制信號CS2。並且，輸出級電路110可以依據控制信號CS1以及控制信號CS2來使閘極低電壓VGL或閘極高電壓VGH對輸出端OUT進行充電動作，促使輸出級電路110產生第N級閘極驅動信號G[N]至後端的畫素電路。

接著，補償電路120耦接至控制端CT1。補償電路120包括電容C1以及電晶體M3。其中，電容C1耦接於控制端CT1以及節點P1之間。並且，電晶體M3的第一端接收後級閘極驅動信號G[N+1]，電晶體M3的第二端耦接至節點P1，電晶體M3的控制端接收控制信號CS1。

另一方面，電壓調整器130耦接至控制端CT1。電壓調整器130包括電晶體M4～M6。其中，電晶體M4的第一端接收閘極低電壓VGL，電晶體M4的第二端耦接至控制端CT1，電晶體M4的控制端接收模式選擇信號SS1。電晶體M5的第一端接收閘極高電壓VGH，電晶體M5的控制端接收模式選擇信號SS2。電晶體M6的第一端耦接至電晶體M5的第二端，電晶體M6的第二端耦接至控制端CT1，電晶體M6的控制端接收模式選擇信號SS2。具體而言，本實施例的電壓調整器130可以依據模式選擇信號SS1以及模式選擇信號SS2的狀態來決定將閘極低電壓VGL或閘極高電壓VGH提供至控制端CT1，藉以使電壓調整器130可以透過閘極低電壓VGL或閘極高電壓VGH來調整控制信號CS1。

接著，電壓調整器140耦接至控制端CT1。電壓調整器140包括電晶體M7～M8。其中，電晶體M7的第一端接收前級閘極驅動信號G[N-1]或起始脈波信號ST，電晶體M7的控制端接收反向時脈信號XCLK。電晶體M8的第一端耦接至電晶體M7的第二端，電晶體M8的第二端耦接至控制端CT1，電晶體M8的控制端接收切換信號CHA。具體來說，本實施例的電壓調整器140可以依據切換信號CHA以及反向時脈信號XCLK來決定將前級閘極驅動信號G[N-1]或起始脈波信號ST提供至控制端CT1，藉以使電壓調整器140可以透過前級閘極驅動信號G[N-1]或起始脈波信號ST來調整控制信號CS1。

特別一提的，在本實施例中，當移位暫存電路100操作於補償階段時，電壓調整器140可以依據具有高電壓準位的切換信號CHA來使電晶體M8被斷開。藉此，在補償階段中，輸出級電路110所輸出的閘極驅動信號G[N]的輸出狀態將可不受前級閘極驅動信號G[N-1]的輸出狀態而被影響。

另一方面，電壓調整器150耦接於控制端CT1以及控制端CT2之間。電壓調整器150包括電晶體M9～M12。其中，電晶體M9的第一端接收閘極低電壓VGL，電晶體M9的第二端耦接至控制端CT2，電晶體M9的控制端接收模式選擇信號SS2。電晶體M10的第一端耦接至控制端CT2，電晶體M10的第二端接收閘極高電壓VGH，電晶體M10的控制端接收控制信號CS1。電晶體M11的第一端耦接至控制端CT1，電晶體M11的控制端耦接至控制端CT2。電晶體M12的第一端耦接至電晶體M11的第二端，電晶體M12的第二端接收閘極高電壓VGH，電晶體M12的控制端耦接至控制端CT2。具體來說，本實施例的電壓調整器150可以依據模式選擇信號SS2以及控制信號CS1來決定將閘極低電壓VGL或閘極高電壓VGH提供至控制端CT2，藉以使電壓調整器150可透過閘極低電壓VGL或閘極高電壓VGH來調整控制信號CS2。

接著，電壓調整器160耦接至控制端CT2。電壓調整器160包括電晶體M13～M14。其中，電晶體M13的第一端以及控制端共同接收反向時脈信號XCLK。電晶體M14的第一端耦接至電晶體M13的第二端，電晶體M14的第二端耦接至控制端CT2，電晶體M14的控制端接收反向時脈信號XCLK。具體來說，本實施例的電壓調整器160可以依據反向時脈信號XCLK來調整控制信號CS2。值得一提的是，本實施例的電晶體M13～M14可以依據二極體組態（Diode Connection）的連接方式來形成一個二極體。其中，所述二極體的陰極（亦即電晶體M13的第一端）接收反向時脈信號XCLK，所述二極體的陽極（亦即電晶體M14的第二端）耦接至控制端CT2。順帶一提的是，本實施例的電晶體M1～M14是以P型電晶體為例，但本發明實施例不以此為限。

圖2是依照本發明一實施例的第N級的移位暫存電路的波形示意圖。請參照圖2，在本實施例中，移位暫存電路100的一個畫素期間TFR可以區分為補償階段TC、寫入階段TR以及電壓保持階段TVH，並且補償階段TC、寫入階段TR以及電壓保持階段TVH彼此不相互重疊。其中，寫入階段TR致能於補償階段TC之後，電壓保持階段TVH致能於寫入階段TR之後。

圖3是依照本發明一實施例的第N級的移位暫存電路在補償階段的第一子階段的電路示意圖。請同時參照圖2以及圖3，具體來說，當移位暫存電路100操作於補償階段TC的第一子階段TC_1時，外接於移位暫存電路100的時脈產生器（未繪製）可以提供具有高電壓準位的時脈信號CLK以及具有低電壓準位的反向時脈信號XCLK至移位暫存電路100。另外，移位暫存電路100可以設定模式選擇信號SS1為低電壓準位狀態，且設定模式選擇信號SS2為高電壓準位狀態。

詳細來說，電壓調整器130可以依據模式選擇信號SS1而將閘極低電壓VGL傳送至控制端CT1，藉以拉低控制信號CS1的電壓準位。並且，電壓調整器120可依據被拉低的控制信號CS1而被導通。在此同時，移位暫存電路100可以設定切換信號CHA為高電壓準位狀態，以使電晶體M8可以被斷開。在此情況下，電壓調整器140將無法傳送前級閘極驅動信號G[N-1]或起始脈波信號ST至控制端CT1。藉此，本實施例可以有效地隔絕前級閘極驅動信號G[N-1]或起始脈波信號ST與控制信號CS1之間的影響。

另一方面，在第一子階段TC_1中，電壓調整器160可以依據反向時脈信號XCLK而被導通，並對控制信號CS2進行充電動作。接著，電壓調整器150可以依據被拉低的控制信號CS1來將閘極高電壓VGH傳送至控制端CT2，進而將控制信號CS2拉高至閘極高電壓VGH的電壓準位。

換言之，在本實施例中，當移位暫存電路100操作於第一子階段TC_1時，輸出級電路110可以依據被拉低的控制信號CS1來提供閘極低電壓VGL以對輸出端OUT進行充電動作，並使輸出級電路110可以透過輸出端OUT來產生具有閘極低電壓VGL的電壓準位的第N級閘極驅動信號G[N]。

圖4是依照本發明一實施例的第N級的移位暫存電路在補償階段的第二子階段的電路示意圖。請同時參照圖2以及圖4，具體來說，當移位暫存電路100操作於第二子階段TC_2時，移位暫存電路100可以設定模式選擇信號SS1以及模式選擇信號SS2皆為高電壓準位狀態。並且，外接的時脈產生器（未繪製）可以提供以週期性轉態的時脈信號CLK以及反向時脈信號XCLK至移位暫存電路100。

詳細來說，電壓調整器130可以依據模式選擇信號SS1以及模式選擇信號SS2而被斷開，並且電壓調整器140可以依據切換信號CHA而持續被斷開。接著，補償電路120可以依據被拉低的控制信號CS1而被導通。值得一提的是，由於此時後級閘極驅動信號G[N+1]操作在閘極低電壓VGL的電壓準位上，因此，節點P1上的電壓值可以依據後級閘極驅動信號G[N+1]而同步地被下拉至閘極低電壓VGL的電壓準位。如此一來，補償電路120可以藉由電容C1的耦合效應，以使控制信號CS1的電壓準位被調整為閘極低電壓VGL的電壓值與一電壓值V1的總和。需注意到的是，所述電壓值V1可以表示為電晶體M4的導通電壓|VTH4|與經由耦合效應後的一偏移值△V之間的電壓差值。亦即，此時的控制信號CS1的電壓準位為VGL+V1=VGL+|VTH4|-△V。

另一方面，電壓調整器160依據反向時脈信號XCLK而週期性的被斷開。並且，電壓調整器150可以依據被拉低的控制信號CS1而提供閘極高電壓VGH至控制端CT2，以使控制信號CS2的電壓準位可以維持於閘極高電壓VGH的電壓值。

換言之，在本實施例中，當移位暫存電路100操作於第二子階段TC_2時，輸出級電路110可以依據被拉低的控制信號CS1來提供閘極低電壓VGL以對輸出端OUT進行充電動作，並使輸出級電路110可以透過輸出端OUT來產生具有閘極低電壓VGL的電壓準位的第N級閘極驅動信號G[N]。

圖5是依照本發明一實施例的第N級的移位暫存電路在補償階段的第三子階段的電路示意圖。請同時參照圖2以及圖5，具體來說，當移位暫存電路100操作於補償階段TC的第三子階段TC_3時，移位暫存電路100可以設定模式選擇信號SS1持續維持於高電壓準位狀態，並且設定模式選擇信號SS2為低電壓準位狀態。此外，外接的時脈產生器（未繪製）可以提供具有高電壓準位的時脈信號CLK以及具有低電壓準位的反向時脈信號XCLK。

詳細來說，電壓調整器130可以依據模式選擇信號SS2來提供閘極高電壓VGH至控制端CT1，進而使控制信號CS1的電壓準位可以被上拉至閘極高電壓VGH的電壓值。在此同時，電壓調整器120可依據被上拉的控制信號CS1而被斷開。並且，電壓調整器140依據切換信號CHA而持續的被斷開。

另一方面，電壓調整器160可以依據反向時脈信號XCLK而被導通，以對控制信號CS2進行充電動作。接著，電壓調整器150可以依據模式選擇信號SS2來提供閘極低電壓VGL至控制端CT2，以使控制信號CS2的電壓準位被調整為閘極低電壓VGL的電壓值與一電壓值V2的總和。需注意到的是，所述電壓值V2可以表示為電晶體M9的導通電壓|VTH9|。亦即，此時的控制信號CS2的電壓準位為VGL+ V2=VGL+|VTH9|。

換言之，在本實施例中，當移位暫存電路100操作於第三子階段TC_3時，輸出級電路110可以依據被拉低的控制信號CS2來提供閘極高電壓VGH以對輸出端OUT進行充電動作，並使輸出級電路110可以透過輸出端OUT來產生具有閘極高電壓VGH的電壓準位的第N級閘極驅動信號G[N]。

依據上述圖3至圖5的說明內容可以清楚得知，在補償階段TC中，移位暫存電路100可以透過將切換信號CHA設定為高電壓準位狀態的方式，以斷開前級閘極驅動信號G[N-1]傳送至控制端CT1的路徑，進而使輸出級電路110所產生的閘極驅動信號G[N]將不會受到前級閘極驅動信號G[N-1]的影響，而使閘極驅動信號G[N]能夠與後級閘極驅動信號G[N+1]進行同步輸出，藉以提升顯示閘極驅動裝置的效能。

圖6是依照本發明一實施例的第N級的移位暫存電路在寫入階段的第一子階段的電路示意圖。請同時參照圖2以及圖6，具體來說，當移位暫存電路100操作於寫入階段TR的第一子階段TR_1時，移位暫存電路100可以設定模式選擇信號SS1以及模式選擇信號SS2皆為高電壓準位狀態。外接的時脈產生器（未繪製）可以提供具有高電壓準位的時脈信號CLK以及具有低電壓準位的反向時脈信號XCLK至移位暫存電路100。

詳細來說，電壓調整器130可以依據模式選擇信號SS1以及模式選擇信號SS2而被斷開。並且，電壓調整器120可依據被拉低的控制信號CS1而被導通。不同於補償階段TC的是，在寫入階段TR中，移位暫存電路100可以設定切換信號CHA為低電壓準位狀態，以使電壓調整器140可以依據切換信號CHA以及反向時脈信號XCLK而被導通。

在此情況下，電壓調整器140可以將前級閘極驅動信號G[N-1]或起始脈波信號ST傳送至控制端CT1，以使控制信號CS1的電壓準位可以被下拉至閘極低電壓VGL的電壓值與一電壓值V3的總和。需注意到的是，所述電壓值V3可以表示為電晶體M7的導通電壓|VTH7|。亦即，此時的控制信號CS1的電壓準位為VGL+V3=VGL+|VTH7|。

另一方面，在第一子階段TR_1中，電壓調整器160可以依據被下拉的反向時脈信號XCLK而持續的被導通，並對控制信號CS2持續的進行充電動作。接著，電壓調整器150可以依據被下拉的控制信號CS1而將閘極高電壓VGH傳送至控制端CT2，以使控制信號CS2的電壓準位可以被上拉至閘極高電壓VGH的電壓值。

換言之，本實施例中，當移位暫存電路100操作於第一子階段TR_1時，輸出級電路110可以依據被拉低的控制信號CS1來產生第N級閘極驅動信號G[N]。其中，此時的第N級閘極驅動信號G[N]的電壓準位為閘極低電壓VGL的電壓值與一電壓值V4的總和。需注意到的是，所述電壓值V4可以表示為電晶體M7的導通電壓|VTH7|以及電晶體M1的導通電壓|VTH1|。亦即，此時的閘極驅動信號G[N]的電壓準位為VGL+V4=VGL+|VTH7|+|VTH1|。

圖7是依照本發明一實施例的第N級的移位暫存電路在寫入階段的第二子階段的電路示意圖。請同時參照圖2以及圖7，具體來說，當移位暫存電路100操作於寫入階段TR的第二子階段TR_2時，移位暫存電路100可以設定模式選擇信號SS1以及模式選擇信號SS2持續維持為高電壓準位狀態。外接的時脈產生器（未繪製）可以提供具有低電壓準位的時脈信號CLK以及具有高電壓準位的反向時脈信號XCLK至移位暫存電路100。

詳細來說，電壓調整器130可以依據模式選擇信號SS1以及模式選擇信號SS2而持續的被斷開，並且電壓調整器120可依據被拉高的反向時脈信號XCLK而重新被斷開。接著，補償電路120可以依據被拉低的控制信號CS1而被導通。在此同時，由於後級閘極驅動信號G[N+1]的被拉低至電壓準位VA，因此，節點P1上的電壓值可以依據後級閘極驅動信號G[N+1]而同步地被下拉至電壓準位VA。如此一來，補償電路120可以藉由電容C1的耦合效應，以使控制信號CS1的電壓準位進一步的被調整為閘極低電壓VGL的電壓值與一電壓值V5的總和。需注意到的是，所述電壓值V5可以表示為電晶體M7的導通電壓|VTH7|與經由耦合效應後的一偏移值△V之間的電壓差值。亦即，此時的控制信號CS1的電壓準位為VGL+V5=VGL+|VTH7|-△V。

另一方面，電壓調整器160可以依據被上拉的反向時脈信號XCLK而重新被斷開。接著，電壓調整器150可以依據被拉低的控制信號CS1來提供閘極高電壓VGH至控制端CT2以使控制信號CS2的電壓準位維持為閘極高電壓VGH的電壓值。

換言之，在本實施例中，當移位暫存電路100操作於第二子階段TR_2時，輸出級電路110可以依據被拉低的控制信號CS1來提供閘極低電壓VGL以對輸出端OUT進行充電動作，並使輸出級電路110可以透過輸出端OUT來產生具有閘極低電壓VGL的電壓準位的第N級閘極驅動信號G[N]。

圖8是依照本發明一實施例的第N級的移位暫存電路在電壓保持階段的電路示意圖。請同時參照圖2以及圖8，具體來說，當移位暫存電路100操作於電壓保持階段TVH時，移位暫存電路100可以設定模式選擇信號SS1以及模式選擇信號SS2持續為高電壓準位狀態，並且，外接的時脈產生器（未繪製）可以提供以週期性轉態的時脈信號CLK以及反向時脈信號XCLK至移位暫存電路100。

詳細來說，電壓調整器130可以依據模式選擇信號SS1以及模式選擇信號SS2而維持被斷開。在此同時，電壓調整器140可以依據反向時脈信號XCLK而週期性的被導通，並且電壓調整器140可以週期性的對控制信號CS1進行充電動作，藉以拉高控制信號CS1。接著，電壓調整器120可以依據被拉高的控制信號CS1而再次被斷開。

另一方面，電壓調整器160可以依據反向時脈信號XCLK而週期性的被導通，並且電壓調整器160可以週期性的對控制信號CS2進行充電動作，藉以拉低控制信號CS2的電壓準位。

換言之，在本實施例中，當移位暫存電路100操作於電壓保持階段TVH時，輸出級電路110可以依據被拉低的控制信號CS2來提供閘極低電壓VGH以對輸出端OUT進行充電動作，並使輸出級電路110透過輸出端OUT來產生具有閘極高電壓VGH的電壓準位的第N級閘極驅動信號G[N]。

需注意到的，上述的高電壓準位可以是閘極高電壓VGH的電壓值，並且低電壓準位可以是閘極低電壓VGL的電壓值。

依據上述的圖6至圖8的說明內容可以清楚得知，在寫入階段TR中，移位暫存電路100可以透過電容C1的耦合效應，來使控制信號CS1可以同步的被下拉，進而使閘極驅動信號G[N]與後級閘極驅動信號G[N+1]可以依序的被輸出，藉以提升閘極驅動裝置的效能。

綜上所述，本發明的閘極驅動裝置的移位暫存電路可以在補償階段時，使輸出級電路所產生的第N級閘極驅動信號與後級閘極驅動信號進行同步輸出。並且在寫入階段時，使輸出級電路所產生的第N級閘極驅動信號與後級閘極驅動信號依序的被輸出，藉以提升閘極驅動裝置的效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧移位暫存電路110‧‧‧輸出級電路120‧‧‧補償電路130～160‧‧‧電壓調整器CT1～CT2‧‧‧控制端CS1～CS2‧‧‧控制信號CHA‧‧‧切換信號C1‧‧‧電容G[N-1]～G[N+1]‧‧‧閘極驅動信號M1～M14‧‧‧電晶體OUT‧‧‧輸出端P1‧‧‧節點VGL‧‧‧閘極低電壓VGH‧‧‧閘極高電壓SS1～SS2‧‧‧模式選擇信號ST‧‧‧起始脈波信號TFR‧‧‧畫素期間TC‧‧‧補償階段TR‧‧‧寫入階段TVH‧‧‧電壓保持階段TC_1～TC_3、TR_1～TR_2‧‧‧子階段V1～V5‧‧‧電壓值VA‧‧‧電壓準位XCLK‧‧‧反向時脈信號

圖1是依照本發明一實施例的第N級的移位暫存電路的電路圖。圖2是依照本發明一實施例的第N級的移位暫存電路的波形示意圖。圖3是依照本發明一實施例的第N級的移位暫存電路在補償階段的第一子階段的電路示意圖。圖4是依照本發明一實施例的第N級的移位暫存電路在補償階段的第二子階段的電路示意圖。圖5是依照本發明一實施例的第N級的移位暫存電路在補償階段的第三子階段的電路示意圖。圖6是依照本發明一實施例的第N級的移位暫存電路在寫入階段的第一子階段的電路示意圖。圖7是依照本發明一實施例的第N級的移位暫存電路在寫入階段的第二子階段的電路示意圖。圖8是依照本發明一實施例的第N級的移位暫存電路在電壓保持階段的電路示意圖。

100‧‧‧移位暫存電路

110‧‧‧輸出級電路

120‧‧‧補償電路

130~160‧‧‧電壓調整器

CT1~CT2‧‧‧控制端

CS1~CS2‧‧‧控制信號

CHA‧‧‧切換信號

C1‧‧‧電容

G[N-1]~G[N+1]‧‧‧閘極驅動信號

M1~M14‧‧‧電晶體

OUT‧‧‧輸出端

P1‧‧‧節點

VGL‧‧‧閘極低電壓

VGH‧‧‧閘極高電壓

SS1~SS2‧‧‧模式選擇信號

ST‧‧‧起始脈波信號

XCLK‧‧‧反向時脈信號

Claims

一種閘極驅動裝置，包括：多個移位暫存電路，該些移位暫存電路相互串聯耦接，分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括：一輸出級電路，具有一第一控制端以及一第二控制端以分別接收一第一控制信號以及一第二控制信號，依據該第一控制信號以及該第二控制信號以提供一閘極低電壓或一閘極高電壓至一輸出端以產生一第N級閘極驅動信號；一補償電路，耦接至該第一控制端，其中該補償電路包括：一電容，耦接於該第一控制端以及一第一節點之間；以及一第一電晶體，其第一端接收一後級閘極驅動信號，該第一電晶體的第二端耦接至該第一節點，該第一電晶體的控制端接收該第一控制信號；一第一電壓調整器，耦接至該第一控制端，依據一第一模式選擇信號以及一第二模式選擇信號以提供該閘極低電壓或該閘極高電壓以調整該第一控制信號；一第二電壓調整器，耦接至該第一控制端，依據一切換信號以及一反向時脈信號以提供一前級閘極驅動信號或一起始脈波信號以調整該第一控制信號；一第三電壓調整器，耦接於該第一控制端以及該第二控制端之間，依據該第二模式選擇信號以及該第一控制信號以提供該閘極低電壓或該閘極高電壓以調整該第二控制信號；以及一第四電壓調整器，耦接至該第二控制端，依據該反向時脈信號以調整該第二控制信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中在一補償階段，該第二電壓調整器依據該切換信號而被切斷，該第一電壓調整器依據該第一模式選擇信號而提供該閘極低電壓以拉低該第一控制信號。
如申請專利範圍第2項所述的閘極驅動裝置，其中在該補償階段，該第四傳輸通道依據該反向時脈信號而被導通，該第三傳輸通道依據該第一控制信號而提供該閘極高電壓以拉高該第二控制信號。
如申請專利範圍第3項所述的閘極驅動裝置，其中在該補償階段，該輸出級電路依據該第一控制信號以提供該閘極低電壓至該輸出端。
如申請專利範圍第2項所述的閘極驅動裝置，其中在一寫入階段的一第一子階段，該第一電壓調整器依據第一模式選擇信號以及該第二模式選擇信號而被斷開，該第二電壓調整器依據該切換信號以及被拉低的該反向時脈信號而被導通，以傳輸該前級閘極驅動信號或該起始脈波信號以拉低該第一控制信號。
如申請專利範圍第5項所述的閘極驅動裝置，其中在該寫入階段的該第一子階段，該第四傳輸通道依據該反向時脈信號而被導通，該第三傳輸通道依據該第一控制信號而提供該閘極高電壓以拉高該第二控制信號。
如申請專利範圍第5項所述的閘極驅動裝置，其中在該寫入階段的一第二子階段，該第二傳輸通道依據被拉高的該反向時脈信號而被切斷，該第一控制信號依據該閘極低電壓而被拉低一偏移值。
如申請專利範圍第7項所述的閘極驅動裝置，其中該輸出級電路依據該第一控制信號以提供該閘極低電壓至該輸出端。
如申請專利範圍第2項所述的閘極驅動裝置，其中在一電壓保持階段，該第二電壓調整器依據該反向時脈信號週期性的被導通，並週期性對該第一控制信號充電，該第一電壓調整器維持被切斷，該第四電壓調整器依據該反向時脈信號週期性的被導通，並週期性對該第二控制信號充電。
如申請專利範圍第9項所述的閘極驅動裝置，其中在該電壓保持階段，該輸出級電路依據該第二控制信號以提供該閘極高電壓。
如申請專利範圍第1項所述的閘極驅動裝置，其中該輸出級電路包括：一第二電晶體，其第一端接收該閘極低電壓，該第二電晶體的第二端耦接至該輸出端，該第二電晶體的控制端接收該第一控制信號；以及一第三電晶體，其第一端耦接至該輸出端，該第三電晶體的第二端接收該閘極高電壓，該第三電晶體的控制端接收該第二控制信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第一電壓調整器包括：一第二電晶體，其第一端接收該閘極低電壓，該第二電晶體的第二端耦接至該第一控制端，該第二電晶體的控制端接收該第一模式選擇信號；以及至少一第三電晶體，耦接於該第一控制端以及該閘極高電壓之間，該至少一第三電晶體的控制端接收該第二模式選擇信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第二電壓調整器包括：一第二電晶體，其第一端接收該前級閘極驅動信號或該起始脈波信號，該第二電晶體的控制接收該反向時脈信號；以及一第三電晶體，其第一端耦接至該第二電晶體的第二端，該第三電晶體的第二端耦接至該第一控制端，該第三電晶體的控制端接收該切換信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第三電壓調整器包括：一第二電晶體，其第一端接收該閘極低電壓，該第二電晶體的第二端耦接至該第二控制端，該第二電晶體的控制端接收該第二模式選擇信號；一第三電晶體，其第一端耦接至該第二控制端，該第三電晶體的第二端接收該閘極高電壓，該第三電晶體的控制端接收該第一控制信號；一第四電晶體，其第一端耦接至該第一控制端，該第四電晶體的控制端耦接至該第二控制端；以及一第五電晶體，其第一端耦接至該第四電晶體的第二端，該第五電晶體的第二端接收該閘極高電壓，該第五電晶體的控制端耦接至該第二控制端。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第四電壓調整器包括：一二極體，其陰極接收該反向時脈信號，其陽極耦接至該第二控制端。
如申請專利範圍第15項所述的閘極驅動裝置，其中該二極體包括：一第二電晶體，其第一端以及控制端接收該反向時脈信號；以及一第三電晶體，其第一端耦接至該第二電晶體的第二端，該第三電晶體的第二端耦接至該第二控制端，該第三電晶體的控制端接收該反向時脈信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中在一補償階段，該些閘極驅動信號同時被致能，在一寫入階段，該些閘極驅動信號依序被致能，在一電壓保持階段，該些閘極驅動信號保持在被禁能的電壓值，其中，該補償階段、該寫入階段以及該電壓保持階段依序發生。