[go: up one dir, main page]

TW202008340A - 雙閘極電晶體電路、畫素電路及其閘極驅動電路 - Google Patents

雙閘極電晶體電路、畫素電路及其閘極驅動電路 Download PDF

Info

Publication number
TW202008340A
TW202008340A TW107125543A TW107125543A TW202008340A TW 202008340 A TW202008340 A TW 202008340A TW 107125543 A TW107125543 A TW 107125543A TW 107125543 A TW107125543 A TW 107125543A TW 202008340 A TW202008340 A TW 202008340A
Authority
TW
Taiwan
Prior art keywords
gate
transistor
circuit
voltage
coupled
Prior art date
Application number
TW107125543A
Other languages
English (en)
Other versions
TWI670702B (zh
Inventor
曹書瑋
林其叡
吳淑芬
游偉盛
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107125543A priority Critical patent/TWI670702B/zh
Priority to CN201811372163.7A priority patent/CN109272920A/zh
Priority to US16/439,730 priority patent/US10783818B2/en
Application granted granted Critical
Publication of TWI670702B publication Critical patent/TWI670702B/zh
Publication of TW202008340A publication Critical patent/TW202008340A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種雙閘極電晶體電路、畫素電路及閘極驅動電路。雙閘極電晶體電路包括雙閘極電晶體、第一二極體以及第二二極體。雙閘極電晶體具有第一閘極以及第二閘極，第一閘極接收驅動信號。第一二極體依據第一極性方向以串接在第一閘極以及第二閘極間。第二二極體依據第二極性方向以串接在第一閘極以及第二閘極間。其中，第一極性方向與第二極性方向相反。

Description

雙閘極電晶體電路、畫素電路及其閘極驅動電路
本發明是有關於一種顯示裝置，且特別是有關於一種可以有效地提升工作狀態時的工作電流，並降低關閉（或閒置）狀態時的漏電電流的雙閘極電晶體電路、畫素電路及其閘極驅動電路。
隨著電子技術的進步，消費性電子產品已成為人們生活中必備的工具。為提供良好的人機介面，在消費性電子產品上配置高品質的顯示裝置也成為一個趨勢。
在製作顯示面板時，設計者通常會縮小電晶體（如，薄膜電晶體）的尺寸，以使顯示面板的顯示區域具有高開口率（Aperture Ratio）及窄邊框之特性。然而，在此情況下，顯示面板較容易造成充電不足及電路驅動能力下降的現象，進而影響顯示畫面的品質。
本發明提供一種雙閘極電晶體電路，其能夠有效地提升工作狀態時的工作電流，並降低關閉（或閒置）狀態時的漏電電流。
本發明另提供畫素電路及其閘極驅動電路，應用上述的雙閘極電晶體電路，可有效提升顯示品質。
本發明的雙閘極電晶體電路包括雙閘極電晶體、第一二極體以及第二二極體。雙閘極電晶體具有第一閘極以及第二閘極，第一閘極接收驅動信號。第一二極體依據第一極性方向以串接在第一閘極以及第二閘極間。第二二極體依據第二極性方向以串接在第一閘極以及第二閘極間。其中，第一極性方向與第二極性方向相反。
本發明的畫素電路包括雙閘極電晶體電路、畫素電容以及儲存電容。雙閘極電晶體電路的第一端接收資料信號。畫素電容耦接至雙閘極電晶體的第二端。儲存電容的一端耦接至雙閘極電晶體的第二端，儲存電容的另一端接收共用電壓。
本發明的閘極驅動電路包括多個移位暫存單元。多個移位暫存單元串聯耦接成移位暫存電路，其中第N級的移位暫存單元包括第一雙閘極電晶體電路、第二雙閘極電晶體電路以及第三雙閘極電晶體電路。第一雙閘極電晶體電路耦接在驅動端以及參考接地端間，受控於後級輸出信號以下拉驅動端上的驅動電壓。第二雙閘極電晶體電路耦接在輸出端以及參考接地端間，受控於後級輸出信號以下拉輸出端上的輸出電壓。第三雙閘極電晶體電路耦接在時脈信號端以及輸出端間，受控於驅動電壓以依據時脈信號端上的時脈信號來拉升輸出端上的輸出電壓。其中，第一雙閘極電晶體電路、第二雙閘極電晶體電路以及第三雙閘極電晶體電路的每一包括雙閘極電晶體、第一二極體以及第二二極體。雙閘極電晶體具有第一閘極以及第二閘極。第一二極體依據第一極性方向以串接在第一閘極以及第二閘極間。第二二極體依據第二極性方向以串接在第一閘極以及第一閘極間，其中，第一極性方向與第二極性方向相反，第一雙閘極電晶體電路以及第二雙閘極電晶體電路的第一閘極接收後級輸出信號，第三雙閘極電晶體電路的第一閘極接收驅動電壓。
基於上述，本發明的雙閘極電晶體電路可以依據二極體的導通狀態來決定雙閘極電晶體的第一閘極及第二閘極之間的電壓差，並利用調整所述電壓差來有效地提升工作狀態時的工作電流，並且降低關閉（或閒置）狀態時的漏電電流，藉以進一步的提升雙閘極電晶體電路的工作效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例說明一種雙閘極電晶體電路的電路圖。在本實施例中，雙閘極電晶體電路100包括雙閘極電晶體DGT1_1、二極體D1以及二極體D2。具體來說，本實施例的雙閘極電晶體DGT1_1具有第一閘極G1及第二閘極G2，雙閘極電晶體DGT1_1的第一閘極G1可以透過閘極線GL1來接收驅動信號VS，並且雙閘極電晶體DGT1_1受控於驅動信號VS。二極體D1可依據第一極性方向PD1來串接於第一閘極G1及第二閘極G2之間（如，二極體D1的陰極端及陽極端分別耦接至第二閘極G2及第一閘極G1）。並且，二極體D2可依據第二極性方向PD2來串接於第一閘極G1及第二閘極G2之間（如，二極體D1的陰極端及陽極端分別耦接至第一閘極G1及第二閘極G2）。其中，所述第一極性方向PD1與第二極性方向PD2互為相反。
需注意到的是，在本發明實施例中，本領域具通常知識者可以依據雙閘極電晶體電路100的設計需求，來決定二極體D1以及二極體D2的數量，本發明並不限於圖1中所繪示的數量。此外，二極體D1以及二極體D2的尺寸以及電氣特性也可以依據實際需求來設計，沒有特定的限制。
關於雙閘極電晶體電路100的工作細節，詳細來說，當驅動信號VS被設定為正極性電壓，並且所述正極性電壓的電壓值大於二極體D1的臨界電壓（Threshold Voltage）時，雙閘極電晶體DGT1_1可以被操作於工作狀態，同時，二極體D1可依順向偏壓而被導通，而二極體D2可依逆向偏壓而被斷開。在此情況下，雙閘極電晶體DGT的第二閘極G2上的電壓值V2約等於雙閘極電晶體DGT1_1的第一閘極G1上的電壓值V1（等於驅動信號VS的電壓值）減掉二極體D1的臨界電壓。換言之，當驅動信號VS為正極性電壓時，雙閘極電晶體DGT1_1的第一閘極G1上的電壓值V1可以大於雙閘極電晶體電路100的第二閘極G2上的電壓值V2。
相對的，當驅動信號VS被設定為負極性電壓，並且所述負極性電壓的電壓值小於二極體D2的臨界電壓時，雙閘極電晶體DGT1_1可以被操作於關閉（或閒置）狀態，同時，二極體D1可依逆向偏壓而被斷開，而二極體D2可依順向偏壓而被導通。在此情況下，雙閘極電晶體DGT1_1的第二閘極G2上的電壓值V2約等於雙閘極電晶體DGT1_1的第一閘極G1上的電壓值V1（等於驅動信號VS的的電壓值）加上二極體D2的臨界電壓的電壓值。換言之，當驅動信號VS為負極性電壓時，雙閘極電晶體DGT1_1的第一閘極G1上的電壓值V1可以小於雙閘極電晶體DGT1_1的第二閘極G2上的電壓值V2。
依據上述可得知，在本實施例中，當雙閘極電晶體電路100操作於工作狀態（亦即驅動信號VS被設定為正極性電壓）時，由於雙閘極電晶體DGT1_1的第一閘極G1及第二閘極G2皆具有正極性電壓（且電壓值V1大於電壓值V2），可使得雙閘極電晶體DGT1_1操作於工作狀態時的工作電流可以被相對應的被提升。相對的，當雙閘極電晶體電路100操作於關閉（或閒置）狀態（亦即驅動信號VS被設定為負極性電壓）時，由於雙閘極電晶體DGT1_1的第一閘極G1及第二閘極G2皆具有負極性電壓（且電壓值V1小於電壓值V2），使得雙閘極電晶體DGT1_1操作於關閉（或閒置）狀態時，所可能產生的漏電電流可以被相對應的被降低。如此一來，本發明實施例的雙閘極電晶體電路100可以依據二極體D1、D2的導通狀態來決定雙閘極電晶體DGT1_1的第一閘極G1及第二閘極G2之間的電壓差（即電壓V1-電壓V2），並利用調整所述電壓差(即調整二極體D1、D2的臨界電壓值)來有效地提升工作狀態時的工作電流，並且降低關閉（或閒置）狀態時的漏電電流，藉以進一步的提升雙閘極電晶體電路100的工作效能。
圖2A是依照本發明另一實施例說明一種雙閘極電晶體電路的電路圖。請同時參照圖1及圖2A，在本實施例中，雙閘極電晶體電路200A皆大致相同於雙閘極電晶體電路100，其中相同或相似元件使用相同或相似標號。不同於前一實施例的是，在本實施例中，二極體D1及二極體D2分別可以由電晶體NTFT2_1及電晶體PTFT2_1來實施，並且所述電晶體NTFT2_1及電晶體PTFT2_1可以依據二極體組態（Diode Connection）的連接方式來分別建構二極體D1及二極體D2。
詳細來說，在本實施例中，電晶體NTFT2_1的控制端（例如是閘極端）及第一端（例如是汲極端）共同耦接至雙閘極電晶體DGT2_1的第一閘極G1，電晶體NTFT2_1的第二端（例如是源極端）耦接至雙閘極電晶體DGT2_1的第二閘極G2。另一方面，電晶體PTFT2_1的控制端（例如是閘極端）及第一端（例如是汲極端）共同耦接至雙閘極電晶體DGT2_1的第一閘極G1，電晶體PTFT2_1的第二端（例如是源極端）耦接至雙閘極電晶體DGT2_1的第二閘極G2。其中，電晶體NTFT2_1可以為N型薄膜電晶體，電晶體PTFT2_1則可以為P型的薄膜電晶體。
需注意到的是，在本實施例中，關於雙閘極電晶體電路200A操作於工作狀態及關閉（或閒置）狀態時之各元件之間的作動關係，皆相同或相似於圖1中的說明內容，在此則不多贅述。
圖2B是依照本發明再一實施例說明一種雙閘極電晶體電路的電路圖。請同時參照圖1、圖2A以及圖2B，在本實施例中，雙閘極電晶體電路200B皆大致相同於雙閘極電晶體電路100及200A，其中相同或相似元件使用相同或相似標號。不同於圖1及圖2A實施例的是，在本實施例中，二極體D2或電晶體PTFT2_1可以由電晶體NTFT2_3來實施(或電晶體NTFT2_2及電晶體NTFT2_3也可同時皆為P型薄膜電晶體)，並且所述電晶體NTFT2_3同樣可以依據二極體組態（Diode Connection）的連接方式來分別建構二極體D1及二極體D2。
詳細來說，在本實施例中，電晶體NTFT2_3的第一端（例如是源極端）耦接至雙閘極電晶體DGT2_2的第一閘極G1，電晶體NTFT2_3的控制端（例如是閘極端）及第二端（例如是汲極端）共同耦接至雙閘極電晶體DGT2_2的第二閘極G2。其中，電晶體NTFT2_2及電晶體NTFT2_3可以為N型薄膜電晶體。
順帶一提的是，在圖2A及圖2B的實施例中，設計者可依照雙閘極電晶體電路200A、200B的工作需求，來進一步設定所述電晶體NTFT2_1～NTFT2_3及電晶體PTFT2_1的臨界電壓的電壓值。也就是說，在圖2A的實施例中，當電晶體NTFT2_1的臨界電壓的電壓值小於0時，設計者同樣可以獨立調整電晶體PTFT2_1的臨界電壓的電壓值，以使雙閘極電晶體電路200A仍可正常的運作，藉以決定第一閘極G1及第二閘極G2之間的電壓差（亦即電壓V1-電壓V2）的大小。
圖3是依照本發明一實施例說明一種畫素電路的電路圖。在本實施例中，畫素電路300包括雙閘極電晶體DGT3_1、二極體D1、二極體D2、畫素電容CP以及儲存電容CST。雙閘極電晶體DGT3_1的第一閘極G1可以透過閘極線GL1來接收驅動信號VS，並且雙閘極電晶體DGT3_1的第一端（例如是源極端）可以透過資料線DL1來接收資料信號VD。另一方面，畫素電容CP耦接於雙閘極電晶體DGT3_1的第二端（例如是汲極端）及參考接地端VSS之間，用以儲存正確的顯示畫素。儲存電容CST的第一端耦接至雙閘極電晶體DGT3_1的第二端，儲存電容CST的第二端可以接收共用電壓VCOM，其中，儲存電容CST用以儲存畫素電壓。需注意到的是，本實施例的雙閘極電晶體電路310可應用圖1、2A、2B的雙閘極電晶體電路100、200A或200B來實施，其相關動作細節在前述的實施例已有詳盡的說明，在此則不多贅述。
圖4是依照本發明一實施例說明一種移位暫存單元的電路圖。本發明實施例的閘極驅動電路（未繪製）可以包括多個移位暫存單元，並且各個移位暫存單元可以串聯耦接成一移位暫存電路。其中，圖4為所述移位暫存電路中第N級的移位暫存單元400，並且上述的N為正整數。
在本實施例中，移位暫存單元400包括雙閘極電晶體電路410～430以及上拉控制電路440。詳細來說，雙閘極電晶體電路410耦接於驅動端P1及參考接地端VSS之間，雙閘極電晶體電路410可以受控於後級輸出信號G(n+1)。雙閘極電晶體電路420耦接於輸出端Pout及參考接地端VSS之間，雙閘極電晶體電路420亦可受控於後級輸出信號G(n+1)。另一方面，雙閘極電晶體電路430耦接於時脈信號端Pclk及輸出端Pout之間，雙閘極電晶體電路430可以受控於驅動端P1上的驅動電壓Q(n)。上拉控制電路440耦接至驅動端P1並接收起始脈衝信號ST，其中，本實施例的輸出端Pout上的輸出電壓G(n)可以作為下一級的移位暫存單元中的起始脈衝信號，但本發明並不限於此。
值得一提的是，在圖4中，各個雙閘極電晶體電路410～430中分別可以包括雙閘極電晶體DGT4_1～DGT4_3、二極體D1_1～D1_2、二極體D2_1～D2_2及二極體D3_1～D3_2。需注意到的是，本實施例的雙閘極電晶體電路410～430可應用圖1、2A、2B的雙閘極電晶體電路100、200A或200B來實施，其相關動作細節在前述的實施例已有詳盡的說明，在此則不多贅述。
圖5繪示本發明圖4實施例的移位暫存單元的時序圖。關於移位暫存單元400的操作細節，請同時參照圖4及圖5，詳細來說，當移位暫存單元400操作於時間區間T1時，起始脈衝信號ST可以被設定為致能狀態（例如是高電壓準位），在此同時，上拉控制電路440可以依據起始脈衝信號ST來拉升驅動電壓Q(n)的電壓值至電壓準位VA，以使二極體D3_1可以被導通，並且雙閘極電晶體DGT4_3的第二閘極G2上的閘極電壓D3(n)的電壓值亦可同時被拉升至電壓準位VC，閘極電壓D3(n)圖中的虛線表示於時間區間T1時，驅動電壓Q(n)的電壓值大於電壓準位VC。
接著，當移位暫存單元400操作於時間區間T1後的時間區間T2時，移位暫存單元400可以透過時脈信號端Pclk接收時脈信號CLK（或反相時脈信號XCLK），其中，時脈信號CLK及反相時脈信號XCLK互為反相信號。具體來說，在時間區間T2中，驅動電壓Q(n)及閘極電壓D3(n)的電壓值可以分別被進一步的拉升至電壓準位VB及電壓準位VD，以使二極體D3_1的陽極端具有足夠的電壓使其被導通。在此情況下，雙閘極電晶體DGT4_3可以操作於工作狀態，以使雙閘極電晶體電路430可以依據時脈信號CLK來拉升輸出端Pout上的輸出電壓G(n)。換言之，在本實施例中，當驅動電壓Q(n)被設定為高電壓準位時，閘極電壓D3(n)同樣可以被拉升至高電壓準位，藉以提升輸出電壓G(n)的輸出能力。
特別一提的是，在本實施例中，當移位暫存單元400操作於時間區間T1及時間區間T2時，雙閘極電晶體DGT4_1的閘極電壓D1(n)及雙閘極電晶體DGT4_2的閘極電壓D2(n)的電壓值分別可以被設定為低電壓準位。換言之，在時間區間T1及時間區間T2中，由於驅動電壓Q(n)持續處於充電狀態，同時，閘極電壓D1(n)及閘極電壓D2(n)的電壓值分別處於低電壓準位的狀態下，本發明實施例可進一步的改善因雙閘極電晶體DGT4_1及雙閘極電晶體DGT4_2若使用非雙閘極電晶體的漏電電流而導致驅動電壓Q(n)及輸出電壓G(n)的電壓準位下降的問題(如驅動電壓Q(n)及輸出電壓G(n) 圖中的虛線所示)，閘極電壓D1(n)及閘極電壓D2(n)圖中的虛線表示後級輸出信號G(n+1)的電壓值在時間區間T1及時間區間T2中小於閘極電壓D1(n)及閘極電壓D2(n)的示意。
接著，當移位暫存單元400操作於時間區間T2後的時間區間T3時，後級輸出信號G(n+1)可以被設定為致能狀態（例如是高電壓準位），在此同時，雙閘極電晶體電路410可以依據後級輸出信號G(n+1)來下拉驅動端P1上的驅動電壓Q(n)。並且，雙閘極電晶體電路420可以依據後級輸出信號G(n+1)來下拉輸出端Pout上的輸出電壓G(n)。
進一步來說，在時間區間T3中，雙閘極電晶體DGT4_1的閘極電壓D1(n)及雙閘極電晶體DGT4_2的閘極電壓D2(n)的電壓值分別可以被設定為高電壓準位。換言之，當驅動電壓Q(n)及輸出電壓G(n)欲調整或恢復為低電壓準位的狀態時，由於閘極電壓D1(n)及閘極電壓D2(n)的電壓值處於高電壓準位的狀態下，以使雙閘極電晶體電路410、420的下拉電壓的能力可以被提升，進而使驅動電壓Q(n)及輸出電壓G(n)下降至低電壓準位所耗費的時間可以被縮短。
綜上所述，本發明雙閘極電晶體電路可以在操作於工作狀態時，使雙閘極電晶體的第一閘極及第二閘極之間具有相對大的正值的電壓差，並且在雙閘極電晶體電路操作於關閉（或閒置）狀態時，使雙閘極電晶體的第一閘極及第二閘極之間具有負值的電壓差。如此一來，本發明的雙閘極電晶體電路可以在工作狀態時提升工作電流，並且在關閉（或閒置）狀態時降低漏電電流，藉以進一步的提升雙閘極電晶體電路的工作效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200A、200B、310、410～430‧‧‧雙閘極電晶體電路300‧‧‧畫素電路400‧‧‧移位暫存單元440‧‧‧上拉控制電路DGT1_1、DGT2_1～DGT2_2、DGT3_1、DGT4_1～DGT4_3‧‧‧雙閘極電晶體NTFT2_1～NTFT2_3、PTFT2_1‧‧‧電晶體D1～D2、D1_1～D1_2、D2_1～D2_2、D3_1～D3_2‧‧‧二極體CP‧‧‧畫素電容CST‧‧‧儲存電容G1、G2‧‧‧閘極PD1、PD2‧‧‧極性方向GL1‧‧‧閘極線DL1‧‧‧資料線VS‧‧‧驅動信號VD‧‧‧資料信號CLK‧‧‧時脈信號XCLK‧‧‧反相時脈信號G(n+1)‧‧‧後級輸出信號ST‧‧‧起始脈衝信號VCOM‧‧‧共用電壓D1(n)～D3(n)‧‧‧閘極電壓Q(n)‧‧‧驅動電壓G(n)‧‧‧輸出電壓VSS‧‧‧參考接地端P1‧‧‧驅動端Pclk‧‧‧時脈信號端Pout‧‧‧輸出端
圖1是依照本發明一實施例說明一種雙閘極電晶體電路的電路圖。 圖2A是依照本發明另一實施例說明一種雙閘極電晶體電路的電路圖。 圖2B是依照本發明再一實施例說明一種雙閘極電晶體電路的電路圖。 圖3是依照本發明一實施例說明一種畫素電路的電路圖。 圖4是依照本發明一實施例說明一種移位暫存單元的電路圖。 圖5繪示本發明圖4實施例的移位暫存單元的時序圖。
100‧‧‧雙閘極電晶體電路
DGT1_1‧‧‧雙閘極電晶體
PD1、PD2‧‧‧極性方向
D1、D2‧‧‧二極體
G1、G2‧‧‧閘極
GL1‧‧‧閘極線
VS‧‧‧驅動信號

Claims (12)

  1. 一種雙閘極電晶體電路，包括： 一雙閘極電晶體，具有一第一閘極以及一第二閘極，該第一閘極接收一驅動信號； 一第一二極體，依據一第一極性方向串接在該第一閘極以及該第二閘極間；以及 一第二二極體，依據一第二極性方向串接在該第一閘極以及該第二閘極間， 其中，該第一極性方向與該第二極性方向相反。
  2. 如申請專利範圍第1項所述的雙閘極電晶體電路，其中該第一二極體包括： 至少一第一電晶體，該至少一第一電晶體的控制端以及第一端共同耦接至該第一閘極，該至少一第一電晶體的第二端耦接至該第二閘極，該至少一第一電晶體為N型電晶體。
  3. 如申請專利範圍第2項所述的雙閘極電晶體電路，其中該第二二極體包括： 至少一第二電晶體，該至少一第二電晶體的控制端以及第一端共同耦接至該第二閘極，該至少一第二電晶體的第二端耦接至該第一閘極，該至少一第二電晶體為N型電晶體。
  4. 如申請專利範圍第2項所述的雙閘極電晶體電路，其中該第二二極體包括： 至少一第二電晶體，該至少一第二電晶體的控制端以及第一端共同耦接至該第一閘極，該至少一第二電晶體的第二端耦接至該第二閘極，該至少一第二電晶體為P型電晶體。
  5. 如申請專利範圍第1項所述的雙閘極電晶體電路，其中當該驅動信號為正極性電壓時，該第一二極體被導通，並使該雙閘極電晶體的該第一閘極上的電壓值大於該雙閘極電晶體的該第二閘極上的電壓值。
  6. 如申請專利範圍第1項所述的雙閘極電晶體電路，其中當該驅動信號為負極性電壓時，該第二二極體被導通，並使該雙閘極電晶體的該第一閘極上的電壓值小於該雙閘極電晶體的該第二閘極上的電壓值。
  7. 一種畫素電路，包括： 如申請專利範圍1~7項中的任一項所述的雙閘極電晶體電路，其中該雙閘極電晶體的第一端接收一資料信號； 一畫素電容，耦接至該雙閘極電晶體的第二端；以及 一儲存電容，一端耦接至該雙閘極電晶體的第二端，該儲存電容的另一端接收一共用電壓。
  8. 一種閘極驅動電路，包括： 多個移位暫存單元，串聯耦接成一移位暫存電路，其中第N級的移位暫存單元包括： 一第一雙閘極電晶體電路，耦接在一驅動端以及一參考接地端間，受控於一後級輸出信號以下拉該驅動端上的一驅動電壓； 一第二雙閘極電晶體電路，耦接在一輸出端以及該參考接地端間，受控於一後級輸出信號以下拉該輸出端上的一輸出電壓； 一第三雙閘極電晶體電路，耦接在一時脈信號端以及該輸出端間，受控於該驅動電壓以依據該時脈信號端上的一時脈信號來拉升該輸出端上的該輸出電壓， 其中，該第一雙閘極電晶體電路、該第二雙閘極電晶體電路以及該第三雙閘極電晶體電路的每一包括： 一雙閘極電晶體，具有一第一閘極以及一第二閘極； 一第一二極體，依據一第一極性方向串接在該第一閘極以及該第二閘極間；以及 一第二二極體，依據一第二極性方向串接在該第一閘極以及該第一閘極間， 其中，該第一極性方向與該第二極性方向相反，該第一雙閘極電晶體電路以及該第二雙閘極電晶體電路的第一閘極接收該後級輸出信號，該第三雙閘極電晶體電路的第一閘極接收該驅動電壓。
  9. 如申請專利範圍第8項所述的閘極驅動電路，更包括： 一上拉控制電路，耦接至該驅動端，接收並依據一起始脈衝信號以拉升該驅動端上的該驅動電壓的電壓值。
  10. 如申請專利範圍第8項所述的閘極驅動電路，其中該第一二極體包括： 至少一第一電晶體，該至少一第一電晶體的控制端以及第一端共同耦接至該第一閘極，該至少一第一電晶體的第二端耦接至該第二閘極，該至少一第一電晶體為N型電晶體。
  11. 如申請專利範圍第10項所述的閘極驅動電路，其中該第二二極體包括： 至少一第二電晶體，該至少一第二電晶體的控制端以及第一端共同耦接至該第一閘極，該至少一第二電晶體的第二端耦接至該第二閘極，該至少一第二電晶體為P型電晶體。
  12. 如申請專利範圍第10項所述的閘極驅動電路，其中該第二二極體包括： 至少一第二電晶體，該至少一第二電晶體第一端耦接至該第一閘極，該至少一第二電晶體的控制端以及第二端共同耦接至該第二閘極，該至少一第二電晶體為N型電晶體。
TW107125543A 2018-07-24 2018-07-24 雙閘極電晶體電路、畫素電路及其閘極驅動電路 TWI670702B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107125543A TWI670702B (zh) 2018-07-24 2018-07-24 雙閘極電晶體電路、畫素電路及其閘極驅動電路
CN201811372163.7A CN109272920A (zh) 2018-07-24 2018-11-16 双栅极晶体管电路、像素电路及其栅极驱动电路
US16/439,730 US10783818B2 (en) 2018-07-24 2019-06-13 Dual gate transistor circuit, pixel circuit and gate drive circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107125543A TWI670702B (zh) 2018-07-24 2018-07-24 雙閘極電晶體電路、畫素電路及其閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI670702B TWI670702B (zh) 2019-09-01
TW202008340A true TW202008340A (zh) 2020-02-16

Family

ID=65189237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125543A TWI670702B (zh) 2018-07-24 2018-07-24 雙閘極電晶體電路、畫素電路及其閘極驅動電路

Country Status (3)

Country Link
US (1) US10783818B2 (zh)
CN (1) CN109272920A (zh)
TW (1) TWI670702B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109061713B (zh) * 2018-08-08 2020-06-30 京东方科技集团股份有限公司 一种像素电路、阵列基板、x射线强度检测装置和方法
KR102780541B1 (ko) * 2019-09-24 2025-03-12 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN115966173B (zh) * 2023-01-29 2025-03-25 合肥维信诺科技有限公司 像素电路、显示面板、亮度补偿方法和显示装置
CN116453483A (zh) * 2023-03-31 2023-07-18 惠科股份有限公司 栅极驱动电路及其控制方法、显示面板及电子设备
CN120076601B (zh) * 2025-02-24 2025-11-21 武汉天马微电子有限公司上海分公司 一种显示面板及其制备方法、显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067327A2 (en) 2001-02-16 2002-08-29 Ignis Innovation Inc. Pixel current driver for organic light emitting diode displays
JP4257971B2 (ja) * 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
US7532187B2 (en) * 2004-09-28 2009-05-12 Sharp Laboratories Of America, Inc. Dual-gate transistor display
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
KR101152575B1 (ko) 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
KR101863199B1 (ko) * 2011-02-10 2018-07-02 삼성디스플레이 주식회사 인버터 및 이를 이용한 주사 구동부
JP2012173621A (ja) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp アレイ基板、及び表示装置
US8847942B2 (en) 2011-03-29 2014-09-30 Intrigue Technologies, Inc. Method and circuit for compensating pixel drift in active matrix displays
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
CN103680344B (zh) * 2012-09-21 2016-01-20 群康科技(深圳)有限公司 显示装置
CN102890910B (zh) * 2012-10-15 2015-06-10 京东方科技集团股份有限公司 同异步双栅tft-oled像素驱动电路及其驱动方法
WO2014174889A1 (ja) * 2013-04-25 2014-10-30 シャープ株式会社 表示装置及びその駆動方法
KR102074718B1 (ko) * 2013-09-25 2020-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
CN103927965B (zh) * 2014-03-21 2017-02-22 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102277176B1 (ko) * 2015-02-23 2021-07-15 한국전자통신연구원 레벨 시프터 회로
KR102343894B1 (ko) 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
CN105280141B (zh) 2015-11-11 2017-11-07 北京大学 一种oled显示像素电路及驱动方法
TWI560508B (en) * 2015-11-11 2016-12-01 Au Optronics Corp Thin film transistor and operating method thereof
CN106911262B (zh) * 2015-12-22 2019-05-21 华为技术有限公司 双向变换电路和双向变换器
CN106504699B (zh) * 2016-10-14 2019-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
KR102566551B1 (ko) * 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20200035139A1 (en) 2020-01-30
CN109272920A (zh) 2019-01-25
TWI670702B (zh) 2019-09-01
US10783818B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
US12406612B2 (en) Shift register unit, driving circuit and display device
US10679564B2 (en) Shift register and display apparatus including the same
US10916214B2 (en) Electrical level processing circuit, gate driving circuit and display device
US11011088B2 (en) Shift register unit, driving method, gate drive circuit, and display device
US9767754B2 (en) Scan driving circuit for oxide semiconductor thin film transistors
US11263940B2 (en) Shift register unit, driving method thereof, gate drive circuit and display device
US9501991B1 (en) Scan driving circuit for oxide semiconductor thin film transistors
TWI670702B (zh) 雙閘極電晶體電路、畫素電路及其閘極驅動電路
US20140079175A1 (en) Shift Register Driving Apparatus And Display
WO2018209937A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105632565B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11069274B2 (en) Shift register unit, gate driving circuit, driving method and display apparatus
CN109658888B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
WO2022252092A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US20210074234A1 (en) Shift Register Unit and Driving Method, Gate Driving Circuit, and Display Device
US20210134203A1 (en) Shift register and method for driving the same, gate driving circuit and display device
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device
US11227525B2 (en) Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
US20210241708A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
CN111583885B (zh) 移位寄存器的驱动方法及装置
WO2020187043A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106325352A (zh) 输出级电路
CN114974150A (zh) 一种放电电路及放电方法、显示装置