[go: up one dir, main page]

TW202005076A - 結合高溫與低溫元件形成的系統與方法 - Google Patents

結合高溫與低溫元件形成的系統與方法 Download PDF

Info

Publication number
TW202005076A
TW202005076A TW108118372A TW108118372A TW202005076A TW 202005076 A TW202005076 A TW 202005076A TW 108118372 A TW108118372 A TW 108118372A TW 108118372 A TW108118372 A TW 108118372A TW 202005076 A TW202005076 A TW 202005076A
Authority
TW
Taiwan
Prior art keywords
substrate
electronic device
temperature electronic
layer
glass
Prior art date
Application number
TW108118372A
Other languages
English (en)
Inventor
張雅慧
尚恩馬修 卡諾
林仁傑
曾珮璉
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW202005076A publication Critical patent/TW202005076A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W40/00—
    • H10W90/00—

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

實施例為關於用於形成包含高溫元件及低溫元件二者之裝置的系統及方法。

Description

結合高溫與低溫元件形成的系統與方法
實施例為關於用於形成包含高溫元件及低溫元件二者之裝置的系統及方法。
電子裝置的製造通常涉及在基板上形成電子裝置。儘管有些其他電子裝置需要實質地較高溫度，能在相對地低溫形成不同的電子裝置。薄膜電晶體(TFT)的製造能在相對地低溫如，例如，少於攝氏六百(600)度(C)進行。此等相對地低溫完全地在具有許多成本效益之基板的熱容量的範圍之內。然而，高品質微發光二極體(微LEDs)的製造會需要遠遠高於攝氏九百(900)度的處理溫度。此等溫度超出許多基板的溫度容量，並因此限制了可使用的基板。已嘗試較低溫度之微形-LED製造，但大致上仍未獲得高品質的微形-LED。
因此，至少針對於前述理由，在此技藝中存在用於製造電子裝置之先進系統及方法的需求。
實施例為關於用於形成包含高溫元件及低溫元件二者之裝置的系統及方法。
本發明內容僅提供一些實施例的一般性概述。「在一個實施例中」、「根據一個實施例」、「在各種實施例中」、「在一個或更多個實施例中」、「在特定實施例中」及類似用語一般代表跟隨該用語的該特定特點、結構、或特徵被包含在至少一個實施例中，且可被包含在超過一個實施例中。重點在於，此等用語不必然參照相同實施例。許多其他實施例將會在隨後的實施方式、所附的申請專利範圍及隨附的圖示被更完整地明瞭。
實施例為關於用於形成包含高溫元件及低溫元件二者之裝置的系統及方法。
各種實施例提供用於製成包含複數個高溫電子裝置及至少一個低溫電子裝置之系統的方法。此等方法包含以下步驟：提供基板；在基板上的相應位置設置(locate)各個複數個高溫電子裝置；及在基板上設置複數個高溫電子裝置之後，在基板之上設置至少一個低溫電子裝置。在一些情況中，該等方法額外地包含在基板上的相應位置設置各個複數個高溫電子裝置之前，在基板上形成或放置至少一個低溫電子裝置及/或低溫結構。
在前述實施例的一些實例中，該等方法進一步包含在基板之上形成將至少一個低溫電子裝置電氣耦接至至少一個高溫電子裝置之一電氣軌跡。在前述實施例的各種實例中，基板為由透明材料製成。在一些實例中，基板為由玻璃材料、玻璃-陶瓷材料、陶瓷材料、金屬材料、或聚合物材料製成。在前述實施例的各種實例中，各個複數個高溫裝置為微形LED、LED、微型驅動器積體電路(IC)、及/或IC，且至少一個低溫電子裝置為LED驅動器電路、半導體裝置、非線性電氣或光學零件、感應器、在電氣、光學、熱力或機械能量間轉換之零件。
在前述實施例的一些實例中，該等方法進一步包含在該第一材料層內形成僅部分地延伸進入該基板的複數個開口。在一些此等實例中，在基板上的相應位置設置各個複數個高溫電子裝置之步驟包含在各複數個開口之相應開口內設置各個複數個高溫電子裝置。在一些情況中，在基板之上設置至少一個低溫電子裝置包含在複數個開口之一個開口內設置至少一個低溫電子裝置。開口能具有線性或非線性底部及側壁。
在前述實施例的各種實例中，基板為疊層基板，疊層基板包含至少附接至核心材料之第一表面的第一材料層，使得第一材料層的第二表面與核心材料的第一表面接觸，且第一材料層的第一表面的至少一部分被曝露。在此等實例中，該等方法可進一步包含在第一材料層內形成延伸穿過至核心材料的複數個開口。再者，在基板上的相應位置設置各個複數個高溫電子裝置之步驟包含在各複數個開口之相應開口內設置各個複數個高溫電子裝置。
在一些情況中，在基板之上設置至少一個低溫電子裝置包含在複數個開口之一個開口內設置至少一個低溫電子裝置。在一些情況中，在基板之上設置至少一個低溫電子裝置之步驟包含使用薄膜電晶體製程在複數個開口之一個開口內直接形成至少一個低溫電子裝置。在其他情況中，在基板之上設置至少一個低溫電子裝置之步驟包含在第一材料層上設置至少一個低溫電子裝置。在一些情況中，在基板之上設置至少一個低溫電子裝置之步驟包含使用薄膜電晶體製程在第一材料層上直接形成至少一個低溫電子裝置。替代地，在低溫電子裝置與第一材料層之間可具有中間層。
其他實施例提供電子裝置系統，包含：具有包覆至核心材料之第一材料層的疊層基板；與核心材料接觸且在第一材料層內之開口內的複數個高溫電子裝置；在核心材料與第一材料層相同側上之至少一個低溫電子裝置；及將至少一個低溫電子裝置電氣耦接至至少一個高溫電子裝置的電氣軌跡。在一些情況中，第一材料層或第二材料層中至少一個為不透明的。在各種情況中，核心材料為透明的。在一些情況中，不存在第二材料層。
在前述實施例的各種實例中，至少一個低溫電子裝置為使用薄膜電晶體製程在選自以下所構成之群組的一個上直接形成：第一材料層、第一材料層內之核心材料的開口之內、第一材料層之上的平坦化表面。在一些情況中，第一層為平坦化層。在前述實施例的各種實例中，各個複數個高溫裝置為微形LED、LED、微型驅動器積體電路(IC)、及/或IC，且至少一個低溫電子裝置為LED驅動器電路、薄膜電晶體、非線性電氣或光學零件、感應器、在電氣、光學、熱力或機械能量間轉換之零件。在一些此等實例中，電子裝置系統為底部透射顯示器，且其中從各個該複數個微形LEDs發射的光傳輸通過該核心材料。
在前述實施例的一些實例中，疊層基板進一步包含附接至核心材料之第二表面的第二材料層，使得第二材料層的第二表面為與核心材料的第二表面接觸且第二材料層之第一表面的至少一部分被曝露。核心材料為玻璃材料、玻璃-陶瓷材料、陶瓷材料、金屬材料、或聚合物材料中的一個。第一材料層為由玻璃材料、玻璃-陶瓷材料、陶瓷材料、金屬材料、或聚合物材料中的一個所製成。第二材料層為由玻璃材料、玻璃-陶瓷材料、陶瓷材料、金屬材料、或聚合物材料中的一個所製成。
如本文中所使用，「透明基板」一詞被用於其最寬廣之意義，而代表透明到足以容許由雷射或LED光源發射的光通過基板的材料所形成的任何加工件。作為一範例，透明基板可由，但不限於，具有每毫米深度少於約百分之二十(20%)之光學吸收作用的加工件所製成。作為另一範例，透明基板可由，但不限於，針對指定脈衝式電射波長具有每毫米深度少於約百分之十(10%)之光學吸收作用的加工件所製成。又作為另一範例，透明基板可由，但不限於，針對指定脈衝式電射波長具有每毫米深度少於約百分之一(1%)之光學吸收作用的加工件所製成。透明基板能依據特定的應用由玻璃、玻璃陶瓷、陶瓷、聚合物、或其他材料所製成，且可由單一層的單一材料、複合材料、或多層堆疊的不同或相同材料所組成。若基板為多層堆疊，基板內的層在裝置製作後、或作為裝置製作的一步驟，能與基板的其餘部分分層。基板能為剛性板材或與捲對捲製程相容之可撓曲基板。如本文中所使用，未被「透明」一詞形容之「基板」一詞能參照先前所描述的透明基板，且亦能包含具有任何相對於來自任何來源或波長的光之透明或不透明程度的材料。基於本文中提供的揭示內容，熟習此項技藝者將認出可被使用於與不同實施例相關之各種基板及/或透明基板。
如本文中所使用，「透明材料」一詞被用於其最寬廣之意義，而代表具有每毫米深度少於約百分之二十(20%)光學吸收作用的任何材料。再者，如本文中所使用，「不透明材料」一詞用於其最寬廣之意義，而代表具有每毫米深度大於約百分之二十(20%)光學吸收作用的任何材料。
如本文中所使用，「電子裝置」一詞被用於其最寬廣之意義，而代表包含主動電子裝置電路(包含，但不限於電晶體、半導體裝置、或開關)的任何裝置。除了沈積導體及介電質材料，電子裝置還包含其他結構。因此，電子裝置可包含在，但不限於後列各者中：薄膜電晶體；有機LED；LED；光伏元件；非線性電子裝置零件；將電轉換成光、聲音、或機械動作之零件；感應器；將電光或機械動作轉換成電氣能量之零件零件、或微形LED。基於本文中提供的揭示內容，熟習此項技藝者將認出可被使用於與不同實施例相關的各種(亦或完全地或部分地形成的)電子裝置。
如本文中所使用，「低溫裝置」或「低溫電子裝置」等詞被用於其最寬廣之意義，而代表能形成、放置、或沈積在基板上，而在基板的熱容量之內製造(亦即，基板保留了機械及/或化學穩定的溫度)的任何裝置或電子裝置。如本文中所使用，「高溫裝置」或「高溫電子裝置」等詞被用於其最寬廣之意義，而代表能形成、放置、或沈積在基板上，而在超過基板的熱容量製造的任何裝置或電子裝置。
如本文中所使用，「通孔」一詞被用於其最寬廣之意義，而代表延伸進入表面的任何諸如，但不限於，穿孔通孔、盲孔、或其他能在透明基板的表面上製作電子裝置之前預定的其他大量特點。在製作之前的如此預定義(過程)可包含，但不限於，產生對應於在後續處理內形成通孔的潛在通孔的圖案。
該等術語「基本的」、「實質上」及其變體旨在註記所述的特徵等於或近似等於值或描述。舉例而言，「實質上平面的」表面旨在表示平面或近似平面的表面。再者，如上文所定義，「實質地類似」旨在表明二個相等或近似相等的值或條件。在一些實施例中，「實質上」可表示彼此約10％之內的值，如彼此約5％之內的值、或彼此約2％之內的值。
除非另有明確說明，否則不應意圖將本文所述的任何方法解釋為要求其步驟以特定順序施行。有藉於此，在方法請求項實際上沒有載明其步驟所遵循的順序的情況下，或在請求項或說明書中特定陳述了此等步驟僅限於特定的順序時，並非意味著推斷出任何特定的順序。
參閱圖1，圖示根據一些實施例之一種用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表100。接著參考流程圖表100，提供了疊層基板(方塊105)。疊層基板包含附接至核心材料之第一側的第一層及附接至核心材料之第二側的第二層。在一些實施例中，疊層基板為疊層玻璃基板，其中第一層為第一玻璃層，第二層為第二玻璃層，且核心材料為玻璃核心材料。替代地，疊層基板能為玻璃核心層及聚合物第一層。同樣的，第二層亦能為聚合物材料、玻璃、其他材料、或完全不存在以留下二層堆疊。替代地，基板能為單一層的均勻分佈材料、複合材料、或具有遞變組成的材料。雖然層係指疊層，能使用包含層壓、基於溶液的塗層、沈積、由熔體形成的多種方法來形成層。
基於各種理由而選擇第一層、第二層及核心材料的材料為，此等理由包含，但不限於，整體疊層基板在預期處理及/或操作溫度的機械完整性、整體疊層基板的光學吸收作用、相應元件的鹼金屬特徵、第一層、第二層及/或核心材料間的不同蝕刻速率、整體疊層基板的熱膨脹特徵，及/或整體疊層基板的撓曲度。舉例而言，在產生底部透射顯示器(亦即，如圖7a至7b所示，光穿過基板層(等)的顯示器)的情況，可選擇表現出低光學吸收作用的材料，以產出透明基板。作為另一範例，要在基板上形成TFT時，可為第一層、第二層或核心材料中的一個或更多個選擇不含鹼金屬材料。在TFT(及微形LED)不與核心材料接觸但僅限於接觸第一層的情況中，第一層可為不含鹼金屬材料，而核心材料為含鹼金屬材料。作為製造底部透射顯示器的另一範例，第一層、第二層及/或核心材料中的一個或更多個可施加不同的摻雜，以進一步掌控顯示器的光發射。在各種實施例中，第一層的材料與用於第二層的材料相同。在其他實施例中，第一層的材料與用於第二層的材料不同。在其他實施例中，疊層基板不包含第二層。在特定情況中，核心材料表現出的熱膨漲的係數若非大於第一層的材料即為大於第二層的材料。
疊層基板提供了一些強度優點，其中即便在疊層基板遭受到刮傷或磨損後，仍實質地保持疊層基板的強度。即便，當圖1為使用具有夾二個包履層核心材料的疊層基板論逑，其他實施例亦可使用由單一材料製成的基板。作為範例，可提供單一玻璃層，沿著玻璃的頂側及底側之表面被曝露。進一步地，僅具有疊層至核心材料層的一個層的其他實施例亦為可行的。又在其他實施例中，能將四個或更多材料層疊層在一起以製成疊層基板。作為範例，此等疊層的層能被永久地或暫時地與核心材料結合。若為暫時地結合，在裝置處理時或之後，能將疊層的層從至少一個其他層分離。舉例而言，第一層能為聚合物材料且核心層能可為不具有第二層的玻璃材料。應當注意，雖然以疊層方式論述諸層，能使用包含層壓、基於溶液的塗層、沈積、由熔體形成的多種方法將第一層及其他層施加至核心材料。
在一些實施例中，疊層玻璃被用於形成疊層玻璃基板。疊層玻璃能不含有鹼金屬使得其與在其表面上TFT的形成方式相容。再者，相較於典型的顯示器玻璃材料，疊層玻璃表現出更大的保持強度。此保持強度在磨傷後之增加為使用顯示器拼接的情況提供了益處，且為最終產品的整體可靠性提供了益處。儘管前述範例論述了使用特定基板材料的應用，根據其他實施例其他基板材料亦為可行的。舉例而言，使用一個或所有的層為由高純度熔融二氧化矽製成的高純度熔融二氧化矽基板實施例亦為可行的。此高純度熔融二氧化矽具有約0.5ppm/C的熱膨脹係數。
範例基板能夠，舉例而言，具有少於三毫米(3mm)的厚度。在一些情況中，基板具有少於二毫米(2mm)的厚度。在其他情況中，基板具有少於一毫米(1mm)的厚度。又在其他情況中，基板具有少於零點七毫米(0.7mm)的厚度。又在其他情況中，基板具有少於零點五毫米(0.5mm)的厚度。又在其他情況中，基板具有少於零點三毫米(0.3mm)的厚度。又在其他情況中，基板具有少於零點二毫米(0.2mm)的厚度。又在其他情況中，基板具有少於零點一毫米(0.1mm)的厚度。當基板為疊層基板時，可調整包履層(即，第一層)的厚度及核心(即，核心材料)間的比值以產生符合需求的屬性組合，包含，但不限於，強度、整體光學吸收作用、及(當核心被用作為蝕刻終止材料時)鑿孔形成方式。基板尺寸亦可具有，舉例而言，(A)具有，舉例而言，三百毫米(300mm)直徑、三百五十毫米(350mm)直徑、或四百毫米(400mm)直徑的晶圓(B)具有少於三千毫米(3000mm)寬度、及大於三十米(30m)長度之捲筒、或(C)具有大於三百毫米(300mm)線性尺度之板材。基板可亦具有，舉例而言，三百毫米至四千毫米(300mm至4000mm)範圍的線性尺度或直徑。前述為範例基板配置，且基於本文中提供的揭示內容，熟習此項技藝者將根據不同實施例認出可行的其他基板配置。在一些實施例中，範例基板亦可具有在電子裝置製作過程中允許背面曝光的UV傳輸率。在一些實施例中，範例基板亦可為黑色玻璃以促使將微形LED裝置設計為頂部發射形式。在一些實施例中，範例基板亦可為黑色玻璃以促使將微形LED裝置設計為頂部發射形式。
參閱圖2a，疊層基板200的一個範例圖示成具有核心材料205，該核心材料205具有附接至核心材料205之一側的第一層206及附接至核心材料205之相對側的第二層207。疊層基板200包含沿著第一層206延伸的第一表面210及沿著第二層207延伸的第二表面215。
回到圖1，高溫電子裝置放置在至少第一層的表面上(方塊110)。此等高溫電子裝置係與疊層基板分開形成，且製造的高溫電子裝置放置係在第一層的基板上定義的位置。替代地，高溫電子裝置能放置在核心層上。在此情況下，基板不存在第一層。高溫電子裝置亦能設置在基板的其他層上。藉由將高溫電子裝置與疊層基板分離製造，能選用無法承受高溫電子裝置之高溫處理的疊層基板。此等高溫電子裝置可為，但不限於微形LEDs、LEDs、微型驅動器ICs、IC晶片。基於本文中提供的揭示內容，熟習此項技藝者將認出可使用於與不同實施例相關的各種高溫電子裝置。可使用此技藝中任何已知製程放置高溫電子裝置，包含，但不限於，有能力將個別電子裝置放置在所需位置的取放處理、藉由壓印基底轉印、或藉由將併入高溫電子裝置的材料層施加至疊層基板的表面。基於本文中提供的揭示內容，熟習此項技藝者將認出可將高溫電子裝置使用於設置在基板上的各種製程。參閱圖2b，疊層基板200圖示成在第一層206之表面210上具有數個高溫電子裝置239。
接續參閱圖1的流程圖表100，平坦化材料形成在高溫電子裝置及疊層基板的第一層的組合之上，且平坦化材料的曝露表面係平滑化以留下平坦到足以允許在其在形成低溫電子裝置的外表面(方塊115)。在一些情況中，不存在有第一層。在一些情況中，平坦化材料不僅提供用於平坦化的材料亦可用作為鈍化層的絕緣體。在不擾高溫電子裝置之位置的前提下，平坦化材料形成在疊層基板之上。在一些情況中，平坦化材料為透明樹脂或矽材料。其他平坦化材料的範例包含溶膠-凝膠、旋塗式玻璃、聚醯亞胺。基於本文中提供的揭示內容，熟習此項技藝者將根據其他實施例認出可用作為平坦化材料的其他材料。
參閱圖2c，疊層基板200圖示成具有平坦化層240，該平坦化層240形成被放置在第一層206的表面210上的高溫電子裝置239之上。平坦化層240已平滑化到高溫電子裝置239曝露出平坦化層的程度。在其他實施例中，高溫電子裝置239封在覆蓋裝置的平坦化層240中。
回到圖1，低溫電子裝置至少形成在平坦化層上(方塊120)。形成低溫電子裝置的步驟可包含，但不限於使用此技術中已知用於在基板頂部形成TFT的製程，在平坦化層上形成TFT。只作為一個範例，高溫電子裝置可包含微形LED，且低溫電子裝置中的一個可為用於驅動微形LED的電路。
由於低溫電子裝置為在低於用於形成高溫電子裝置之溫度形成，且低於疊層基板變成不穩定的溫度，低溫電子裝置能在基板上直接製造。基於本文中提供的揭示內容，熟習此項技藝者將根據不同的實施例認出能形成在之平坦化層上之各種低溫電子裝置。此等包含有包含半導體、非線性電子裝置、非線性光學裝置、將能量在電氣、光學、熱力、機械形式間轉換之材料的結構。又，基於本文中提供的揭示內容，熟習此項技藝者將認知到低溫電子裝置能僅形成在平坦化層上、僅在曝露的高溫電子裝置的頂部上、或部分地在平坦化層及至少一個曝露的高溫電子裝置各者上。在其他狀況中，低溫電子裝置能形成在基板相對於高溫電子裝置之側上。替代地，高溫電子裝置能形成在基板的任一側或雙側上，且低溫電子裝置能形成在基板的任一側或雙側上。
參閱圖2d，疊層基板200圖示成將低溫電子裝置242形成在平坦化層240之上。特定而言，各個低溫電子裝置242和平坦化層及相應高溫電子裝置239二者的一部分重疊。在其他範例中，低溫裝置不與高溫裝置直接重疊。
回到圖1，形成連接低溫電子裝置及/或高溫電子裝置(方塊125)的電氣傳導性徑跡。可使用此技藝中任何已知製程形成電氣傳導性軌跡。作為範例，形成電氣傳導性徑跡之步驟包含在平坦化層的曝露部分沈積金屬層、低溫電子裝置、及高溫電子裝置。接著，圖案及蝕刻金屬層僅留下在符合需求處的金屬。替代地，藉由具有較少熱耗散產生的後-電鍍或後無電極電進一步加厚圖案化金屬的半添加製程，以形成具有適當電氣傳導度的電氣傳導性徑跡。替代地如印刷的添加製程能用於形成電氣傳導性軌跡。參閱圖2e，疊層基板200圖示成具有連接各種低溫電子裝置242及高溫電子裝置239的傳導性軌跡260。
參閱圖3，為圖示根據一些實施例之另一種用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表300。接著參考流程圖表300，提供了疊層基板(方塊305)。疊層基板包含附接至核心材料之第一側的第一層及附接至核心材料之第二側的第二層。在一些實施例中，疊層基板為疊層玻璃基板，其中第一層為第一玻璃層，第二層為第二玻璃層，且核心材料為玻璃核心材料。亦可能有替代的材料系統。
基於各種理由而選擇第一層、第二層、及核心材料的材料為，此等理由包含，但不限於，整體疊層基板在預期處理及/或操作溫度的機械完整性、整體疊層基板的光學吸收作用、相應元件的鹼金屬特徵、第一層、第二層及/或核心材料間的不同蝕刻速率、整體疊層基板的熱膨脹特徵，及/或整體疊層基板的撓曲度。例如，在欲將鑿孔形成在疊層基板的第一層內以接收沈積的高溫電子裝置的情況，可選擇第一層的材料為在所選擇的蝕刻劑下所具有之蝕刻速率遠高於核心材料在相同的所選擇的蝕刻劑下的蝕刻速率。此舉允許核心材料作為蝕刻終止層以取得精確的鑿孔深度及/或非常平的鑿孔底部。作為另一範例，在產生底部透射顯示器(亦即，如圖7a至7b所示，光穿過基板的顯示器)的情況，可選擇表現出低光學吸收作用的材料以產出透明基板。作為另一範例，要在基板上形成TFT時，可為第一層、第二層或核心材料中的一個或更多個選擇不含鹼金屬材料。在TFT不與核心材料接觸，但僅限於接觸第一層的情況中，第一層可為不含鹼金屬材料而核心材料為含鹼金屬材料。作為製造底部透射顯示器的另一範例，第一層、第二層及/或核心材料中的一個或更多個可施加不同的摻雜，以進一步掌控顯示器的光發射。在一些情況中，第一層、第二層、及/或核心中的一個或更多個為黑色。在各種實施例中，第一層的材料與用於第二層的材料相同。在其他實施例中，第一層的材料與用於第二層的材料不同。在特定情況中，核心材料表現出的熱膨漲的係數若非大於第一層的材料即為大於第二層的材料。
疊層基板提供了一些強度優點，其中即便在疊層基板遭受到刮傷或磨損後，仍實質地保持疊層基板的強度。即便，當圖3為使用具有夾二個包履層核心材料的疊層基板論逑，其他實施例亦可使用由單一材料製成的基板。作為範例，可提供單一玻璃層，沿著玻璃的頂側及底側之表面被曝露。進一步地，僅具有疊層至核心材料層的一個層的其他實施例亦為可行的。又在其他實施例中，能將四個或更多材料層疊層在一起以製成疊層基板。
在一些實施例中，疊層玻璃用於形成疊層玻璃基板。疊層玻璃能不含有鹼金屬使得其與在其表面上TFT的形成方式相容。再者，相較於典型的顯示器玻璃材料，疊層玻璃表現出更大的保持強度。此保持強度的增加為使用顯示器拼接的情況提供了益處，且為最終產品的整體可靠性提供了益處。儘管前述範例論述了使用特定基板材料的應用，根據其他實施例其他基板材料亦為可行的。舉例而言，使用一個或所有的層為由高純度熔融二氧化矽製成的高純度熔融二氧化矽基板實施例亦為可行的。此高純度熔融二氧化矽具有約0.5ppm/C的熱膨脹係數。
範例基板能夠，例如，具有少於三毫米(3mm)的厚度。在一些情況中，基板具有少於二毫米(2mm)的厚度。在其他情況中，基板具有少於一毫米(1mm)的厚度。又在其他情況中，基板具有少於零點七毫米(0.7mm)的厚度。又在其他情況中，基板具有少於零點五毫米(0.5mm)的厚度。又在其他情況中，基板具有少於零點三毫米(0.3mm)的厚度。又在其他情況中，基板具有少於零點二毫米(0.2mm)的厚度。又在其他情況中，基板具有少於零點一毫米(0.1mm)的厚度。當基板為疊層基板時，可調整包履層(即，第一層)的厚度及核心(即，核心材料)間的比值以產生符合需求的屬性組合，包含，但不限於，強度、整體光學吸收作用、及(當核心被用作為蝕刻終止材料時)鑿孔形成方式。基板尺寸亦可具有，舉例而言，(A)具有，舉例而言，三百毫米(300mm)直徑、三百五十毫米(350mm)直徑、或四百毫米(400mm)直徑的晶圓(B)具有少於三千毫米(3000mm)寬度、及大於三十米(30m)長度之捲筒、或(C)具有大於三百毫米(300mm)線性尺度之板材。基板可亦具有，舉例而言，三百毫米至四千毫米(300mm至4000mm)範圍的線性尺度或直徑。前述為範例基板配置，且基於本文中提供的揭示內容，熟習此項技藝者將根據不同實施例認出可行的其他基板配置。在一些實施例中，範例基板亦可具有在電子裝置製作過程中允許背面曝光的UV傳輸率。
參閱圖4a，疊層基板400的一個範例圖示成具有核心材料405，該核心材料405具有附接至核心材料405之一側的第一層406及附接至核心材料405之相對側的第二層407。疊層基板400包含沿著第一層406延伸的第一表面410及沿著第二層407延伸的第二表面415。
回到圖3，定義鑿孔位置的遮罩形至少形成在疊層基板的第一層之上(方塊310)。形成遮罩的步驟可包含將光遮罩材料施加至第一層的曝露表面、並接著圖案化及顯影光遮罩材料以在疊層基板的第一層內欲形成鑿孔的位置留下開口。可使用此技藝中與本案論述實施例相關的任何已知用於在第一層之上形成此遮罩的製程。參閱圖4b，疊層基板400的一個範例圖示成具有形成在第一層406之上的遮罩435。如圖所示，遮罩435包含曝露第一層406表面410的開口433。
接續參閱圖3的流程圖表300，通過遮罩內的開口蝕刻第一層以定義延伸進入疊層基板的表面的鑿孔，一旦形成鑿孔即將遮罩移除(方塊315)。在一些情況中，蝕刻為藉由將第一層暴露於氫氟酸(HF)的方式施行。在一特定情況中，使用保持在攝氏八度(8o C)的1.45M的氫氟酸(HF)溶液來施行蝕刻製程。基於本文中提供的揭示內容，將認出可被使用於與不同實施例相關的各種蝕刻劑。舉例而言，可使用如1.58M硝酸(HNO3 )之礦酸作為HF溶液的替代品。依據特定的設計，鑿孔的尺寸可在五平方微米(5mm2 )和四百平方微米(400mm2 )之間。在一些實施例中，鑿孔的尺寸可在十平方微米(10mm2 )與二百平方微米(200mm2 )之間。
蝕刻製程可持續允許鑿孔延伸至第一層內的深度，但不延伸至核心材料之定義時間段。此舉可在，舉例而言，核心材料為含鹼金屬材料且欲在鑿孔內形成半導體電子裝置的情況進行。在其他情況中，核心材料可比第一層較不受蝕刻影響，且及在此等情況中蝕刻製程可持續足以曝露在鑿孔之位置的核心材料的時間。由於核心材料較不受蝕刻影響，其有效地作為蝕刻終止劑。在鑿孔的底部對應於核心材料的上表面的情況，此方案獲得平底鑿孔的優點。再者，可微調蝕刻製程以產出實質地垂直鑿孔側壁。另一方面，在基板為單一材料層的情況，蝕刻製程可持續允許鑿孔延伸至第一層內的深度，但不延伸至核心材料之一定義的時間段。
參閱圖4c，疊層基板400的一個範例圖示成具有蝕刻進入第一層406且延伸至核心材料405的上層的鑿孔437。在此範例中，鑿孔437的底部為核心材料層405。在欲將半導體電子裝置放置於及/或形成在鑿孔405內的情況，第一層406及核心材料405二者的材料皆不含鹼金屬材料。替代地，可使用雷射曝光及蝕刻製程形成表面特點。在此情況中，雷射曝光及蝕刻步驟能依序彼此接續或彼此接續但在他們之間具有其他額外製造步驟。
回到圖3，高溫電子裝置放置在至少一些先前形成的鑿孔(方塊320)內。此等高溫電子裝置為與疊層基板分開形成，且製造的高溫電子裝置放置在鑿孔的至少一子集之內。藉由將高溫電子裝置與疊層基板分離製造，能選用無法承受高溫電子裝置之高溫處理的疊層基板。此等高溫電子裝置可為，但不限於微形LEDs、LEDs、微型驅動器ICs、及/或IC晶片。基於本文中提供的揭示內容，熟習此項技藝者將認出可使用於與不同實施例相關的各種高溫電子裝置。可使用此技藝中任何已知製程放置高溫電子裝置，包含，但不限於，有能力將個別電子裝置放置在所需鑿孔的取放處理、藉由壓印基底轉印、或藉由重力供料(如，微流體)使用鑿孔將高溫電子裝置困在所需位置。在一些情況中，可將黏著材料沈積在鑿孔的底部內以將高溫電子裝置固定在定位。基於本文中提供的揭示內容，熟習此項技藝者將認出可用於將高溫電子裝置放置於鑿孔內的各種製程。參閱圖4d，疊層基板400圖示成具有放置於第一層406內之先前形成的鑿孔437內的數個高溫電子裝置439。
接續參閱圖3的流程圖表300，平坦化材料形成在高溫電子裝置及基板的第一層的組合之上，且平坦化材料的被曝露表面為平滑化以留下平坦到足以允許在其在形成低溫電子裝置的外表面(方塊315)。在一些情況中，平坦化材料不僅為提供用於平坦化的材料亦可用作為鈍化層的絕緣體。在不擾高溫電子裝置之位置的前提下，平坦化材料形成在疊層基板之上。在一些情況中，平坦化材料為透明樹脂或矽材料。基於本文中提供的揭示內容，熟習此項技藝者將根據其他實施例認出可用作為平坦化材料的其他材料。
參閱圖4e，疊層基板400圖示成具有平坦化層440，該平坦化層440形成被放置在第一層406的表面410上的高溫電子裝置439之上。平坦化層440已平滑化，但平坦化材料的至少一些深度形成在高溫電子裝置439之上，使得高溫電子裝置439封裝在平坦化層440內。在其他實施例中，平坦化材料已平滑化到高溫電子裝置439曝露出平坦化層的程度。
在一些情況中，外包在平坦化材料內的金屬重分佈層可形成在平坦化層之上，以提供用於在後續操作內形成/放置的高溫電子裝置及/或低溫電子裝置之間的電氣互連。此製程的優點包含免除了在玻璃基板內製成通孔璃基板、及在任何互連穿孔內的後續銅(Cu)金屬化製程，此舉可降低製造成本。另外，其亦降低了在裝置製作製程中的銅(Cu)充填玻璃穿孔(TGVs)所面臨之銅(Cu)污染的顧慮。
回到圖3，低溫電子裝置至少形成在平坦化層上(方塊330)。形成低溫電子裝置的步驟可包含，但不限於使用此技術中已知用於在基板頂部形成TFT的製程，在平坦化層上形成TFT。只作為一個範例，高溫電子裝置可包含微形LED，且低溫電子裝置中的一個可為用於驅動微形LED的電路。
由於低溫電子裝置為在低於用於形成高溫電子裝置之溫度形成，且低於疊層基板變成不穩定的溫度，低溫電子裝置能在基板上直接製造。基於本文中提供的揭示內容，熟習此項技藝者將根據不同的實施例認出能形成在之平坦化層上之各種低溫電子裝置。又，基於本文中提供的揭示內容，熟習此項技藝者將認知到低溫電子裝置能僅形成在平坦化層上、僅在曝露的高溫電子裝置的頂部上、或部分地在平坦化層及至少一個曝露的高溫電子裝置各者上。在其他狀況中，低溫電子裝置能形成在基板相對於高溫電子裝置之側上。替代地，高溫電子裝置能形成在基板的任一側或雙側上，且低溫電子裝置能形成在基板的任一側或雙側上。
參閱圖4f，疊層基板400圖示成具有形成在金屬重分佈層480及平坦化層440之上的低溫電子裝置442。特定而言，各個低溫電子裝置442與高溫電子裝置439的一部分重疊。
回到圖3，連接低溫電子裝置及/或高溫電子裝置的電氣傳導性徑跡為經由封裝在平坦化材料內的金屬重分佈層形成(方塊325)。可使用此技藝中任何已知製程形成電氣傳導性軌跡。作為範例，形成電氣傳導性徑跡之步驟包含在平坦化層的曝露部分沈積金屬層、低溫電子裝置、及高溫電子裝置。接著，圖案及蝕刻金屬層以僅留下在符合需求處的金屬。替代地，在印刷電氣傳導性軌跡的情況能使用添加製程。
參閱圖5，為圖示根據一些實施例之另一種用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表500。接著參考流程圖表500，提供了疊層基板(方塊505)。疊層基板包含附接至核心材料之第一側的第一層及附接至核心材料之第二側的第二層。在一些實施例中，疊層基板為疊層玻璃基板，其中第一層為第一玻璃層，第二層為第二玻璃層，且核心材料為玻璃核心材料。替代地，該等層能被選自玻璃陶瓷、陶瓷、金屬、及聚合物材料。
基於各種理由而選擇第一層、第二層及核心材料的材料為，此等理由包含，但不限於，整體疊層基板在預期處理及/或操作溫度的機械完整性、整體疊層基板的光學吸收作用、相應元件的鹼金屬特徵、第一層、第二層及/或核心材料間的不同蝕刻速率、整體疊層基板的熱膨脹特徵，及/或整體疊層基板的撓曲度。例如，在欲將鑿孔形成在疊層基板的第一層內以接收沈積的高溫電子裝置的情況，可選擇第一層的材料為在所選擇的蝕刻劑下所具有之蝕刻速率遠高於核心材料在相同的所選擇的蝕刻劑下的蝕刻速率。此舉允許核心材料作為蝕刻終止層以取得精確的鑿孔深度及/或非常平的鑿孔底部。作為另一範例，在產生底部透射顯示器(亦即，如圖7a至7b所示，光穿過基板的顯示器)的情況，可選擇表現出低光學吸收作用的材料以產出透明基板。作為另一範例，要在基板上形成TFT時，可為第一層、第二層或核心材料中的一個或更多個選擇不含鹼金屬材料。在TFT不與核心材料接觸，但僅限於接觸第一層的情況中，第一層可為不含鹼金屬材料而核心材料為含鹼金屬材料。作為製造底部透射顯示器的另一範例，第一層、第二層及/或核心材料中的一個或更多個可施加不同的摻雜，以進一步掌控顯示器的光發射。在各種實施例中，第一層的材料與用於第二層的材料相同。在其他實施例中，第一層的材料與用於第二層的材料不同。在特定情況中，核心材料表現出的熱膨脹若非高於第一層的材料即為高於第二層的材料。
疊層基板提供了一些強度優點，其中即便在疊層基板遭受到刮傷或磨損後，仍實質地保持疊層基板的強度。即便，當圖5為使用具有夾二個包履層核心材料的疊層基板論逑，其他實施例亦可使用由單一材料製成的基板。作為範例，可提供單一玻璃層，沿著玻璃的頂側及底側之表面被曝露。進一步地，僅具有疊層至核心材料層的一個層的其他實施例亦為可行的。又在其他實施例中，能將四個或更多材料層疊層在一起以製成疊層基板。
在一些實施例中，疊層玻璃被用於形成疊層玻璃基板。疊層玻璃能不含有鹼金屬使得其與在其表面上TFT的形成方式相容。再者，相較於典型的顯示器玻璃材料，疊層玻璃表現更大的保持強度。此保持強度的增加為使用顯示器拼接的情況提供了益處，且為最終產品的整體可靠性提供了益處。儘管前述範例論述了使用特定基板材料的應用，根據其他實施例其他基板材料亦為可行的。舉例而言，使用一個或所有的層為由高純度熔融二氧化矽製成的高純度熔融二氧化矽基板實施例亦為可行的。此高純度熔融二氧化矽具有約0.5ppm/C的熱膨脹係數。
範例基板能夠，舉例而言，具有少於三毫米(3mm)的厚度。在一些情況中，基板具有少於二毫米(2mm)的厚度。在其他情況中，基板具有少於一毫米(1mm)的厚度。又在其他情況中，基板具有少於零點七毫米(0.7mm)的厚度。又在其他情況中，基板具有少於零點五毫米(0.5mm)的厚度。又在其他情況中，基板具有少於零點三毫米(0.3mm)的厚度。又在其他情況中，基板具有少於零點二毫米(0.2mm)的厚度。又在其他情況中，基板具有少於零點一毫米(0.1mm)的厚度。當基板為疊層基板時，可調整包履層(即，第一層)的厚度及核心(即，核心材料)間的比值以產生符合需求的屬性組合，包含，但不限於，強度、整體光學吸收作用、及(當核心被用作為蝕刻終止材料時)鑿孔形成方式。基板尺寸亦可具有，舉例而言，(A)具有，舉例而言，三百毫米(300mm)直徑、三百五十毫米(350mm)直徑、或四百毫米(400mm)直徑的晶圓(B)具有少於三千毫米(3000mm)寬度、及大於三十米(30m)長度之捲筒、或(C)具有大於三百毫米(300mm)線性尺度之板材。基板可亦具有，舉例而言，三百毫米至四千毫米(300mm至6000mm)範圍的線性尺度或直徑。前述為範例基板配置，且基於本文中提供的揭示內容，熟習此項技藝者將根據不同實施例認出可行的其他基板配置。在一些實施例中，範例基板亦可具有在電子裝置製作過程中允許背面曝光的UV傳輸率。
參閱圖6a，疊層基板600的一個範例圖示成具有核心材料605，該核心材料605具有附接至核心材料605之一側的第一層606及附接至核心材料605之相對側的第二層607。疊層基板600包含沿著第一層606延伸的第一表面610及沿著第二層607延伸的第二表面615。
回到圖5，疊層基板在多個對應於於穿過疊層基板的未來通孔的位置被曝露於雷射光源(方塊510)。曝露於來自雷射光源的光能量改變疊層基板沿著由疊層基板的第一表面延伸至疊層基板的第二表面的定義路徑之至少一個特徵。在一些實施例中，雷射光源為來自能進行準非繞射鑽孔(如，高斯-貝索或高斯-貝索射線鑽孔)的雷射。在一些情況中，曝露於來自雷射光源而被改變的疊層基板特徵為(因沿著定義路徑之基板熔化而導致的)密度。在各種情況中，曝露於來自雷射光源而被改變的疊層基板特徵為折射係數，其可在具有或不具密度改變的情況下改變。此等定義路徑可為替代地被稱為延伸穿過透明基板的「損傷徑跡」。所謂改變為，舉例而言，沿著由透明基板的第一表面延伸至透明基板的第二表面的定義路徑的材料的密度，使得沿著定義路徑的透明基板為由相較於基板的其他區域更易受蝕刻影響。在一些情況中，達到9：1(亦即，定義路徑的蝕刻速率比圍繞定義路徑之透明基板的區域大九倍)的蝕刻比。由於疊層基板透明到足以允許來自雷射光源的光能量通過，從疊層基板的第一表面至第二表面沿著定義路徑的疊層基板的改變實質地均勻分佈。在一些情況中，前述定義路徑與用於製作被佈置在透明基板之上的電子裝置之熱循環及製程條件相容。參閱圖6b，疊層基板600的一個範例圖示成具有延伸通過疊層基板的預定義路徑(或損傷徑跡)630。
接續參閱圖5的圖500，定義鑿孔位置的遮罩形至少形成在疊層基板的第一層之上(方塊515)。形成遮罩的步驟可包含將光遮罩材料施加至第一層的表面、並接著圖案化及顯影光遮罩材料以在疊層基板的第一層內欲形成鑿孔的位置留下開口。可使用此技藝中與本案論述實施例相關的任何已知用於在第一層之上形成此遮罩的製程。參閱圖6c，疊層基板600的一個範例圖示成具有形成在第一層606之上的遮罩635。如圖所示，遮罩635包含曝露第一層606表面610的開口633。替代地，可能不存在此蝕刻遮罩。
接續參閱圖5的流程圖表500，通過遮罩內的開口蝕刻第一層以定義延伸進入疊層基板的表面的鑿孔，一旦形成鑿孔即將遮罩移除(方塊520)。替代地，第一層為在未存在遮罩的前提下被直接蝕刻，且鑿孔為由先前雷射曝光的位置所定義。在一些情況中，蝕刻為藉由將第一層暴露於氫氟酸(HF)的方式施行。在一特定情況中，使用保持在攝氏八度(8o C)的1.45M的氫氟酸(HF)溶液來施行蝕刻製程。基於本文中提供的揭示內容，將認出可被使用於與不同實施例相關的各種蝕刻劑。舉例而言，可使用如1.58M硝酸(HNO3 )之礦酸作為HF溶液的替代品。依據特定的設計，鑿孔的尺寸可在五平方微米(5mm2 )與四百平方微米(400mm2 )之間。在一些實施例中，鑿孔的尺寸可在十平方微米(10mm2 )與二百平方微米(200mm2 )之間。
蝕刻製程可持續允許鑿孔延伸至第一層內的深度，但不延伸至核心材料之定義時間段。此舉可在，舉例而言，核心材料為含鹼金屬材料且欲在鑿孔內形成半導體電子裝置的情況進行。在其他情況中，核心材料可比第一層較不受蝕刻影響，且及在此等情況中蝕刻製程可持續足以曝露在鑿孔之位置的核心材料的時間。由於核心材料較不受蝕刻影響，其有效地作為蝕刻終止劑。在鑿孔的底部對應於核心材料的上表面的情況，此方案獲得平底鑿孔的優點。再者，可微調蝕刻製程以產出實質地垂直鑿孔側壁。另一方面，在基板為單一材料層的情況，蝕刻製程可持續允許鑿孔延伸至第一層內的深度，但不延伸至核心材料之一定義的時間段。
參閱圖6d，疊層基板600的一個範例圖示成具有蝕刻進入第一層606且延伸至核心材料605的上層的鑿孔637。在此範例中，鑿孔637的底部為核心材料層605。在欲將半導體電子裝置放置於及/或形成在鑿孔605內的情況，第一層606及核心材料605二者的材料皆不含鹼金屬材料。
回到圖5，高溫電子裝置放置在至少一些先前形成的鑿孔(方塊525)內。此等高溫電子裝置為與疊層基板分開形成，且製造的高溫電子裝置放置在鑿孔的至少一子集之內。藉由將高溫電子裝置與疊層基板分離製造，能選用無法承受高溫電子裝置之高溫處理的疊層基板。此等高溫電子裝置可為，但不限於微形LEDs。基於本文中提供的揭示內容，熟習此項技藝者將認出可使用於與不同實施例相關的各種高溫電子裝置。可使用此技藝中任何已知製程放置高溫電子裝置，包含，但不限於，有能力將個別電子裝置放置在所需鑿孔的取放處理、藉由壓印基底轉印、或藉由重力供料(如，微流體)使用鑿孔將高溫電子裝置困在所需位置。在一些情況中，可將黏著材料沈積在鑿孔的底部內以將高溫電子裝置固定在定位。基於本文中提供的揭示內容，熟習此項技藝者將認出可用於將高溫電子裝置放置於鑿孔內的各種製程。參閱圖6e，疊層基板600圖示成具有放置於第一層606內之先前形成的鑿孔637a、637b、637d、及637e內的數個高溫電子裝置639。此舉使得鑿孔637c不被佔據。
接續參閱流程圖5的圖表500，平坦化材料形成在包含高溫電子裝置之第一玻璃層的區域之上(方塊530)。在一些情況中，平坦化材料為不僅提供用於平坦化的材料亦可用作為鈍化層的絕緣體。在不擾高溫電子裝置之位置的前提下，平坦化材料形成在疊層基板之上。再者，平坦化材料留下一些未被填充的鑿孔而使得高溫電子裝置被曝露。此製程可為單步驟沈積、或多步驟沈積及蝕刻。在一些情況中，平坦化材料為透明樹脂或矽材料。基於本文中提供的揭示內容，熟習此項技藝者將根據其他實施例認出可用作為平坦化材料的其他材料。
參閱圖6f，疊層基板600圖示成具有平坦化層640，該平坦化層640形成被放置在第一層606的表面610上的高溫電子裝置639之上。平坦化層640並不覆蓋未被佔據的鑿孔637c。
回到圖5，低溫電子裝置形成在(或放置在)未非佔據的鑿孔之內(方塊535)。形成低溫電子裝置的步驟可包含，但不限於使用此技術中已知用於在基板頂上形成TFT的製程，在未被佔據的鑿孔內形成TFT。替代地，可使用，舉例而言，取放製程將低溫電子裝置放置於未被佔據的鑿孔內。只作為一個範例，高溫電子裝置可包含微形LED，且低溫電子裝置中的一個可為用於驅動微形LED的電路。
由於低溫電子裝置為在低於用於形成高溫電子裝置之溫度形成，且低於疊層基板變成不穩定的溫度，低溫電子裝置能在基板上直接製造。基於本文中提供的揭示內容，熟習此項技藝者將根據不同的實施例認出能形成在之平坦化層上之各種低溫電子裝置。又，基於本文中提供的揭示內容，熟習此項技藝者將認知到低溫電子裝置能僅形成在平坦化層上、僅在曝露的高溫電子裝置的頂部上、或部分地在平坦化層及至少一個曝露的高溫電子裝置各者上。
平坦化材料接著放置於低溫電子裝置之上(方塊540)。此可包含僅將平坦化材料放置在第一層之包含低溫電子裝置的區域之上、或可以平坦化層包含覆蓋第一層的所有區域。應注意到在低溫電子裝置的區域之上形成平坦化材料並非必要，且可使用於設計侷限需要此方式的情況。參閱圖6g，疊層基板600圖示成將低溫電子裝置642形成或放置在鑿孔637c之內，且所有高溫電子裝置639及低溫裝置642皆被平坦化層640鎖在定位。
接續參閱圖5的流程圖表500，平坦化材料的被曝露表面平滑化以留下實質地平坦的外表面(方塊545)。在一些情況中，平坦化材料不僅為提供用於平坦化的材料亦可用作為鈍化層的絕緣體。在不擾高溫電子裝置之位置的前提下，平坦化材料形成在疊層基板之上。在一些情況中，平坦化材料為透明樹脂或矽材料。基於本文中提供的揭示內容，熟習此項技藝者將根據其他實施例認出可用作為平坦化材料的其他材料。
參閱圖6h，疊層基板600圖示成具有平坦化層640，該平坦化層640形成在被放置於第一層606的表面610上的高溫電子裝置639及低溫電子裝置642之上。平坦化層640已平滑化，但平坦化材料的至少一些深度形成在高溫電子裝置639及低溫電子裝置642之上，使得它們封裝在平坦化層640內。在其他實施例中，平坦化材料已平滑化到高溫電子裝置639及低溫電子裝置642曝露出平坦化層的程度。
回到圖5，形成互連穿孔且外包在平坦化材料內的金屬重分佈層可形成在平坦化層之上，以提供用於高溫電子裝置及/或低溫電子裝置之間的電氣互連(方塊550)。此製程的優點包含免除了在玻璃基板內製成通孔璃基板、及在任何互連穿孔內的後續銅(Cu)金屬化製程，此舉可降低製造成本。另外，其亦降低了在裝置製作製程中的銅(Cu)充填玻璃穿孔(TGVs)所面臨之銅(Cu)污染的顧慮。參閱圖6i，疊層基板600圖示成具有平坦化層640及金屬重分佈層680，該平坦化層640及金屬重分佈層680形成在高溫電子裝置639及低溫電子裝置642之上。
回到圖5，保護塗層形成在疊層基板的平坦化層及第二層之上(方塊655)。此保護塗層可被圖案化以形成包含開口的蝕刻遮罩，通過該等開口曝露已被預定義通孔的位置。其他區域被覆蓋且因而不被曝露於蝕刻劑。
參閱圖6j，疊層基板600被圖示具有形成在疊層基板600的平坦化層640及第二層607之上的保護塗層648。對應預定義(即，預定義路徑630)通孔的位置的開口650形成在保護塗層648內，疊層基板600的第二層607及平坦化層640通過此等開口被曝露於蝕刻劑。
以較移除其他材料更快之一速率，使用蝕刻劑蝕刻由疊層基板的第一表面延伸至疊層基板的第二表面沿著相應路徑改變的平坦化層及疊層基板(方塊560)。此蝕刻製程持續到延伸穿過疊層基板的穿孔在穿過過疊層基的各個相應路徑被打開為止。
儘管圖5的實施例為由雙側蝕刻獲得之通孔的論述，且獲得由第一表面延伸至第二表面的砂漏狀開口，藉由改變蝕孔製程使得其他通孔類別亦為可行的。舉例而言，可僅由一個表面蝕刻達到不足以使開口由第一表面延伸至第二表面的時間段來形成盲孔。此等盲孔可延伸通過疊層基板的大部分範圍(如，留下由施加了蝕刻劑的表面對面延伸、少於五微米(5µm)的未被蝕刻部分)。此方案的優點為保留了一個未被觸碰或未被曝露於蝕刻劑而損傷的一個表面(即，施加了蝕刻劑表面對面的表面)。在此方式中，穿孔通孔位置能被盲孔-通孔結構預定義，且接著在未蝕刻表面的完好性質之後即無需拋光。參閱圖6k，疊層基板600被圖示具有形成在疊層基板600的平坦化層640及第二層607之上的保護塗層648。穿孔通孔652已通過開口650被蝕刻在保護塗層648內。替代地，能使用延遲的蝕刻製程以在放置高溫裝置或其他元件的疊層玻璃內產生鑿孔結構。
接續參閱圖5的流程圖表500，將保護塗層從平坦化層及疊層基板的表面移除(方塊565)。參閱圖6l，圖示者為在具有由第一表面610延伸至第二表面615的蝕刻製程及移除所有及保護塗層後的疊層基板600。
參閱圖7a，圖示成可根據本文中論述的不同實施例所製成的底部透射顯示器700。底部透射顯示器700包含了疊層基板，該疊層基板包含夾在第一層706與第二層707之間的核心材料705。核心材料705及第一層706及第二層707的材料皆為透明的。微形LED 739將光能量750傳輸進入第一層706、穿過疊層基板、並離開第二層707。
參閱圖7b，圖示可為根據本文中論述的不同實施例所製成的另一底部透射顯示器701。類似於底部透射顯示器700，底部透射顯示器701含疊層基板，該疊層基板包含夾在第一層706與第二層707之間的核心材料705。相對於底部透射顯示器700，僅核心材料705及第一層706的材料為透明的。開口760被蝕刻在第二層707內以允許第二層707由不透明材料所製成。微形LED 739將光能量750傳輸進入第一層706、穿過疊層基板、並離開開口760進入第二層707。類似地，當微形LED放置於形成在第一層706的開口內的情況使得來自微形LED的光能量傳輸無需通過第一層706，第一層706由不透明材料所製成。替代的配置包含僅具有核心層本身為透明的、或僅具有核心層為透明的且不存在第一層。
參閱圖8，流程圖表800圖示成根據一些實施例之用於使用可分離基板製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表。接著參考流程圖表800，提供可分離基板(方塊805)。可分離基板包含具有第一表面的第一基板，其中第一基板的第一表面附接至第二基板的表面。
基於各種理由而選擇第一基板及第二基板的材料，此等理由包含，但不限於，整體疊層基板在預期處理及/或操作溫度的機械完整性、整體疊層基板的光學吸收作用、相應元件的鹼金屬特徵、第一基板及第二基板間的不同蝕刻速率、整體疊層基板的熱膨脹特徵；第一基板的熱膨脹特徵、及/或整體疊層基板的撓曲度。舉例而言，在產生底部透射顯示器(亦即，如圖7a-7b所示，光穿過基板的顯示器)的情況，可對第一基板選擇表現出低光學吸收作用的材料以產出透明基板。作為另一範例，要在基板上形成TFT時，可為第一層、第二層或核心材料中的一個或更多個選擇不含鹼金屬材料。在各種實施例中，第一層的材料與用於第二層的材料相同。在其他實施例中，第一層的材料與用於第二層的材料不同。
在一些實施例中，第一基板由夾層玻璃製成，以在第二基板的頂部上形成多層基板。疊層玻璃能不含有鹼金屬使得其與在其表面上TFT的形成方式相容。再者，相較於典型的顯示器玻璃材料，疊層玻璃表現更大的保持強度。此保持強度在磨傷後之增加為使用顯示器拼接的情況提供了益處，且為最終產品的整體可靠性提供了益處。儘管前述範例論述了使用特定基板材料的應用，根據其他實施例其他基板材料亦為可行的。舉例而言，使用一個或所有的層為由高純度熔融二氧化矽製成的高純度熔融二氧化矽基板實施例亦為可行的。此高純度熔融二氧化矽具有約0.5ppm/C的熱膨脹係數。參閱圖9a，可分離基板900的一個範例圖示成具有形成在第一層915及第二層910之上的第一基板906。第一層915為附接至第二基板905的一側。
回到圖8，高溫電子裝置被放置於第一基板(方塊810)的表面上。此等高溫電子裝置係與疊層基板分開形成，且製造的高溫電子裝置放置係在第一層的基板上定義的位置。替代地，高溫電子裝置能放置在核心層上。在此情況下，基板不具有第一層。高溫電子裝置亦能設置在基板的其他層上。藉由將高溫電子裝置與疊層基板分離製造，能選用無法承受高溫電子裝置之高溫處理的疊層基板。此等高溫電子裝置可為，但不限於微形LEDs、LEDs、微型驅動器ICs、IC晶片。基於本文中提供的揭示內容，熟習此項技藝者將認出可使用於與不同實施例相關的各種高溫電子裝置。可使用此技藝中任何已知製程放置高溫電子裝置，包含，但不限於，有能力將個別電子裝置放置在所需位置的取放處理、藉由壓印基底轉印、或藉由將併入高溫電子裝置的材料層施加至疊層基板的表面。基於本文中提供的揭示內容，熟習此項技藝者將認出可將高溫電子裝置使用於設置在基板上的各種製程。參閱圖9b，可分離基板900圖示成具有放置於第一層906之表面910上的數個高溫電子裝置939。
接續參閱圖8的流程圖表800，平坦化材料形成在高溫電子裝置及第一基板的第二層的組合之上，且平坦化材料的曝露表面為平滑化以留下平坦到足以允許在其在形成低溫電子裝置的外表面(方塊815)。在一些情況中，平坦化材料為不僅提供用於平坦化的材料亦可用作為鈍化層的絕緣體。在不擾高溫電子裝置之位置的前提下，平坦化材料形成在疊層基板之上。在一些情況中，平坦化材料為透明樹脂或矽材料。其他平坦化材料的範例包含溶膠-凝膠、旋塗式玻璃、聚醯亞胺。基於本文中提供的揭示內容，熟習此項技藝者將根據其他實施例認出可用作為平坦化材料的其他材料。
參閱圖9c，疊層基板900圖示成具有平坦化層940，該平坦化層940形成被放置在第一層906的表面910上的高溫電子裝置939之上。平坦化層940已平滑化到高溫電子裝置939曝露出平坦化層的程度。在其他實施例中，高溫電子裝置939封在覆蓋裝置的平坦化層940中。
回到圖8，低溫電子裝置至少形成在平坦化層上(方塊820)。形成低溫電子裝置的步驟可包含，但不限於使用此技術中已知用於在基板頂部形成TFT的製程，在平坦化層上形成TFT。只作為一個範例，高溫電子裝置可包含微形LED，且低溫電子裝置中的一個可為用於驅動微形LED的電路。
由於低溫電子裝置為在低於用於形成高溫電子裝置之溫度形成且低於可分離基板變成不穩定的溫度，低溫電子裝置能在基板上直接製造。基於本文中提供的揭示內容，熟習此項技藝者將根據不同的實施例認出能形成在之平坦化層上之各種低溫電子裝置。此等包含有包含半導體、非線性電子裝置、非線性光學裝置、將能量在電氣、光學、熱力、機械形式間轉換之材料的結構。又，基於本文中提供的揭示內容，熟習此項技藝者將認知到低溫電子裝置能僅形成在平坦化層上、僅在曝露的高溫電子裝置的頂部上、或部分地在平坦化層及至少一個曝露的高溫電子裝置各者上。在其他狀況中，低溫電子裝置能形成在基板相對於高溫電子裝置之側上。替代地，高溫電子裝置能形成在基板的任一側或雙側上，且低溫電子裝置能形成在基板的任一側或雙側上。
參閱圖9d，可分離基板900圖示成具有形成在平坦化層940之上的低溫電子裝置942。特定而言，各個低溫電子裝置942和平坦化層及相應高溫電子裝置939二者的一部分重疊。在其他範例中，低溫電子裝置942不和高溫電子裝置939直接重疊。
回到圖8，形成連接低溫電子裝置及/或高溫電子裝置(方塊825)的電氣傳導性徑跡。可使用此技藝中任何已知製程形成電氣傳導性軌跡。作為範例，形成電氣傳導性徑跡之步驟包含在平坦化層的曝露部分沈積金屬層、低溫電子裝置、及高溫電子裝置。接著，圖案及蝕刻金屬層以僅留下在符合需求處的金屬。替代地如印刷的添加製程能用於形成電氣傳導性軌跡。參閱圖9e，可分離基板900圖示成具有連接各種低溫電子裝置942及高溫電子裝置939的傳導性軌跡960。
回到圖8，第一基板包含：高溫電子裝置、低溫電子裝置，且電氣軌跡與第二基板分離(方塊830)。參閱圖9f，第一基板906具有平坦化層940、高溫電子裝置939、低溫電子裝置942，且顯示從第二基板分離後，置於第一表面910之上的電氣軌跡960。 總而言之，揭示內容提供了用於製成包含混合了高溫電子裝置及低溫電子裝置之新穎系統、裝置、方法及佈置。儘管前文已給出一個或更多個實施例的實施方式，在未偏離本發精神旳前提下，此項技藝者將可明瞭各種替代、修改、及均等物。舉例而言，可分離基板的第一基板可由與圖1、3、及5相關所論述的基板取代，且與圖1、3、及5相關所論述的製程可應用於可分離基板。因此，前文說明應不被視為限制本發明之範圍，本發明之範圍為由隨附於本案之申請專利範圍所界定。
100/300/500/800‧‧‧流程圖表 105/110/115/120/125/305/310‧‧‧方塊 315/320/325/330/335/505/510/515/520/525/530/535/540/545/550/555/560/565/805/810/815/820/825/830/200/400/600/900‧‧‧疊層基板 205/405/605/705‧‧‧核心材料 206/406/406a/606/706/915‧‧‧第一層 207/407/607/707/910‧‧‧第二層 210/410/610‧‧‧第一表面 215/415/615‧‧‧第二表面 239/439/639/939‧‧‧高溫電子裝置 240/440/640/940‧‧‧平坦化層 242/442/642/942‧‧‧低溫電子裝置 260/960‧‧‧傳導性軌跡 435/635/906‧‧‧遮罩 437/637a/637b/637d/637e‧‧‧鑿孔 480/680‧‧‧金屬重分佈層 630‧‧‧預定義路徑/損傷徑跡 648‧‧‧保護塗層 650/760‧‧‧開口 652‧‧‧穿孔通孔 700/701‧‧‧底部透射顯示器 739‧‧‧微形LED 750‧‧‧光能量
本發明各種實施例的進一步理解可藉由參考說明書其餘部分描述的圖示而達成。在圖示中，使用相似元件編號在全文的多個圖示參照類似元件。在一些實例中，包含小寫英文字母的子圖號以元件符號相關聯，以表示多個類似元件中的一個。當未指定存在的子圖號而參照元件符號時，旨在參照此等多個類似元件中的所有元件。
圖1為圖示根據一些實施例之用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表；
圖2a至2e圖示根據一個或更多個實施例之處理步驟的子集，包含放置高溫電子裝置的步驟，接著為採用與圖1所示之方法一致之方式形成低溫電子裝置的步驟；
圖3為圖示根據一些實施例之另一種用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表；
圖4a至4f圖示根據一個或更多個實施例之處理步驟的子集，包含在鑿孔內放置高溫電子裝置的步驟，接著為採用與圖3所示之方法一致之方式形成的低溫電子裝置的步驟；
圖5為圖示根據一些實施例之另一種用於製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表；
圖6a至6l圖示根據一個或更多個實施例之處理步驟的子集，包含通孔的預定義的步驟、在鑿孔內放置高溫電子裝置的步驟，接著為採用與圖5所示之方法一致之方式形成低溫電子裝置並完成通孔的步驟；
圖7a至7b圖示根據本文中論述的不同實施例製成之二個底部透射顯示器的範例；
圖8為圖示根據一些實施例之用於使用可分離基板製造包含高溫及低溫電子裝置二者之製品之方法的流程圖表；及
圖9a至9f圖示根據一個或更多個實施例之處理步驟的子集，包含放置高溫電子裝置的步驟，接著為採用與圖8所示之方法一致之方式形成低溫電子裝置的步驟。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200‧‧‧疊層基板
205‧‧‧核心材料
206‧‧‧第一層
207‧‧‧第二層
210‧‧‧第一表面
215‧‧‧第二表面
239a/239b/239c/239d/239e‧‧‧高溫電子裝置
240‧‧‧平坦化層
242a/242b‧‧‧低溫電子裝置
260b/260c‧‧‧傳導性軌跡

Claims (24)

  1. 一種用於製成包含複數個高溫電子裝置及至少一個低溫電子裝置之系統的方法，該方法包括以下步驟： 提供一基板； 在該基板上的相應位置設置各高溫電子裝置；及 在該基板上設置該複數個高溫電子裝置之後，在該基板之上設置該至少一個低溫電子裝置。
  2. 如請求項1所述之方法，其中該基板包含附接至一核心材料之一第一材料層，該方法進一步包括以下步驟： 在該第一材料層內形成僅部分地延伸進入該基板的複數個開口；及 其中在該基板上的相應位置設置各個高溫電子裝置之步驟包含以下步驟：在該複數個開口之一相應開口設置各該等高溫電子裝置。
  3. 如請求項2所述之方法，其中在該基板之上設置該至少一個低溫電子裝置之步驟包含以下步驟：在該複數個開口之一個開口內設置該至少一個低溫電子裝置。
  4. 如請求項3所述之方法，該方法進一步包括以下步驟： 在該基板之上形成將該至少一個低溫電子裝置電氣耦接至至少一個高溫電子裝置之一電氣軌跡。
  5. 如請求項1所述之方法，其中該基板包含一透明材料。
  6. 如請求項1所述之方法，其中各個該等高溫裝置為一微形LED，且其中該至少一個低溫電子裝置為一LED驅動器電路。
  7. 如請求項1所述之方法，該基板包含至少一個選自由以下材料所構成之群組：一玻璃、一玻璃-陶瓷、及一陶瓷。
  8. 如請求項1所述之方法，其中該基板為一疊層基板，該疊層基板包含至少附接至一核心材料之一第一表面的一第一材料層，使得該第一材料層的一第二表面與該核心材料的該第一表面接觸且該第一材料層的一第一表面的至少一部分被曝露，該方法進一步包括以下步驟： 在該第一材料層內形成延伸穿過至該核心材料的複數個開口；及 其中在該基板上的相應位置設置各個高溫電子裝置之步驟包含以下步驟：在該複數個開口之一相應開口設置各該等高溫電子裝置。
  9. 如請求項8所述之方法，其中在該基板之上設置該至少一個低溫電子裝置之步驟包含以下步驟：在該複數個開口之一個開口內設置該至少一個低溫電子裝置。
  10. 如請求項8所述之方法，在該基板之上設置該至少一個低溫電子裝置之步驟包含以下步驟：在該第一材料層上設置該至少一個低溫電子裝置。
  11. 如請求項10所述之方法，其中在該基板之上設置該至少一個低溫電子裝置之步驟包含以下步驟：使用一薄膜電晶體製程在該第一材料層上直接形成該至少一個低溫電子裝置。
  12. 如請求項8所述之方法，其中在該基板之上設置該至少一個低溫電子裝置之步驟包含以下步驟：使用一薄膜電晶體製程在該複數個開口之一個開口內直接形成該至少一個低溫電子裝置。
  13. 如請求項8所述之方法，其中： 該核心材料為選自由以下所構成之群組：一玻璃、一玻璃-陶瓷、及一陶瓷；及 其中該第一材料層係由選自由以下所構成之群組的一材料所製作；一玻璃、一玻璃-陶瓷、及一陶瓷。
  14. 如請求項13所述之方法，其中該第一材料層為不透明的，且該核心材料為透明的。
  15. 如請求項8所述之方法，其中該疊層基板進一步包含附接至該核心材料之一第二表面的該第二材料層，使得該第二材料層的一第二表面為與該核心材料的該第二表面接觸且該第二材料層之一第一表面的至少一部分被曝露，且其中： 該核心材料為選自由以下所構成之群組：一玻璃、一玻璃-陶瓷、及一陶瓷；及 該第一材料層為由選自由以下所構成之群組的一材料所製成：一玻璃、一玻璃-陶瓷、及一陶瓷； 該第二材料層係由選自由以下所構成之群組的一材料所製成：一透明玻璃、一透明玻璃-陶瓷、及一透明陶瓷。
  16. 如請求項8所述之方法，其中該疊層基板進一步包含附接至該核心材料之一第二表面的該第二材料層，使得該第二材料層的一第二表面為與該核心材料的該第二表面接觸且該第二材料層之一第一表面的至少一部分被曝露，且其中： 該核心材料為選自由以下所構成之群組：一玻璃、一玻璃-陶瓷、及一陶瓷；及 該第一材料層為由選自由以下所構成之群組的一材料所製成：一玻璃、一玻璃-陶瓷、及一陶瓷； 該第二材料層係由選自由以下所構成之群組的一材料所製成：一不透明玻璃、一不透明玻璃-陶瓷、及一不透明陶瓷。
  17. 如請求項1所述之方法，其中該基板為一第一基板，其中該第一基板為附接至一第二基板，且其中該方法進一步包括以下步驟： 將包含該複數個高溫電子裝置及該至少一個低溫電子裝置之該第一基板與該第二基板分離。
  18. 一種電子裝置製品，該製品包括： 具有包覆至一核心材料之一第一材料層的一疊層基板； 與該核心材料接觸且在該第一材料層內之開口之內的複數個高溫電子裝置； 在該核心材料與該第一材料層相同側上之至少一個低溫電子裝置；及 將該至少一個低溫電子裝置電氣耦接至至少一個該等高溫電子裝置的一電氣軌跡。
  19. 如請求項18所述之電子裝置製品，其中該疊層基板進一步包含附接至該核心材料之一第二表面的該第二材料層，使得該第二材料層的一第二表面為與該核心材料的該第二表面接觸且該第二材料層之一第一表面的至少一部分被曝露，且其中： 該核心材料為選自由以下所構成之群組：一玻璃、一玻璃-陶瓷、及一陶瓷；及 該第一材料層係由選自由以下所構成之群組的一材料所製成：一玻璃、一玻璃-陶瓷、及一陶瓷； 該第二材料層係由選自由以下所構成之群組的一材料所製成：一不透明玻璃、一不透明玻璃-陶瓷、及一不透明陶瓷。
  20. 如請求項18所述之電子裝置製品，其中該第一材料層或該第二材料層中至少一個為不透明的。
  21. 如請求項18所述之電子裝置製品，其中該核心材料為透明的。
  22. 如請求項18所述之電子裝置製品，其中該至少一個低溫電子裝置為使用薄膜電晶體製程直接形成在選自由以下所構成之群組的一材料上：該第一材料層、該第一材料層內之核心材料的一開口內、及該第一材料層之上的一平坦化表面。
  23. 如請求項18所述之電子裝置製品，其中各高溫電子裝置為一微形LED，且其中該至少一個低溫電子裝置為一LED驅動器電路。
  24. 如請求項22所述之電子裝置製品，其中該電子裝置製品為一底部透射顯示器，且其中從各個該複數個微形LEDs發射的光傳輸通過該核心材料。
TW108118372A 2018-05-29 2019-05-28 結合高溫與低溫元件形成的系統與方法 TW202005076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862677381P 2018-05-29 2018-05-29
US62/677,381 2018-05-29

Publications (1)

Publication Number Publication Date
TW202005076A true TW202005076A (zh) 2020-01-16

Family

ID=68698951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118372A TW202005076A (zh) 2018-05-29 2019-05-28 結合高溫與低溫元件形成的系統與方法

Country Status (2)

Country Link
TW (1) TW202005076A (zh)
WO (1) WO2019231876A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116014051A (zh) * 2021-10-22 2023-04-25 隆达电子股份有限公司 微型发光二极管封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
JP5935643B2 (ja) * 2012-10-10 2016-06-15 サンケン電気株式会社 半導体発光装置
US9159700B2 (en) * 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9837390B1 (en) * 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
KR101878666B1 (ko) * 2016-11-11 2018-08-16 순천대학교 산학협력단 마이크로 픽셀 어레이 발광다이오드 및 이를 포함하는 조명 장치

Also Published As

Publication number Publication date
WO2019231876A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP6308007B2 (ja) 配線基板および配線基板の製造方法
TW202404430A (zh) 半導體核心組件
TWI578417B (zh) 將一高密度多層薄膜轉移及電接合至一電路化及有彈性的有機基板之方法及其相關裝置
US20120279630A1 (en) Manufacturing method of circuit substrate
US9324580B2 (en) Process for fabricating a circuit substrate
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
US20170110393A1 (en) Circuit board and manufacturing method thereof
US11895780B2 (en) Manufacturing method of package structure
CN102800636A (zh) 电子元件封装体及其制造方法
US12414243B2 (en) Manufacturing method of package structure
WO2010125814A1 (ja) デバイス実装構造およびデバイス実装方法
TWI853085B (zh) 用於降低通孔形成對於電子裝置形成的影響的系統及方法
US20200068721A1 (en) Package structure and manufacturing method thereof
JP4398683B2 (ja) 多層配線基板の製造方法
TW202005076A (zh) 結合高溫與低溫元件形成的系統與方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
TW201844065A (zh) 電路板結構及其製造方法
KR20190068641A (ko) 전자 장치들 내에서의 지연된 비아 형성
TWI876116B (zh) 電子裝置的製作方法
CN118039582A (zh) 高散热嵌埋基板制作方法
TWI721616B (zh) 半導體裝置、電路板結構及其製作方法
CN120021014B (zh) 一种封装结构及其制备方法
CN111093335B (zh) 电子设备、电路板及其制备方法
JP5466206B2 (ja) プリント基板
TW201814891A (zh) 基板結構及其製作方法