[go: up one dir, main page]

TW201931136A - 硬體控制方法與硬體控制系統 - Google Patents

硬體控制方法與硬體控制系統 Download PDF

Info

Publication number
TW201931136A
TW201931136A TW107100628A TW107100628A TW201931136A TW 201931136 A TW201931136 A TW 201931136A TW 107100628 A TW107100628 A TW 107100628A TW 107100628 A TW107100628 A TW 107100628A TW 201931136 A TW201931136 A TW 201931136A
Authority
TW
Taiwan
Prior art keywords
address
physical address
hardware
extended
extended physical
Prior art date
Application number
TW107100628A
Other languages
English (en)
Inventor
鄧翔升
黃建興
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW107100628A priority Critical patent/TW201931136A/zh
Priority to US16/046,197 priority patent/US10698720B2/en
Publication of TW201931136A publication Critical patent/TW201931136A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors
    • G06F9/45558Hypervisor-specific management and integration aspects
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/53Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577Assessing vulnerabilities and evaluating computer system security
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors
    • G06F9/45558Hypervisor-specific management and integration aspects
    • G06F2009/45583Memory management, e.g. access or allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一種硬體控制方法與硬體控制系統。硬體控制方法用來供一作業系統控制至少一功能電路。硬體控制方法包括以下步驟。分別轉換來自作業系統之一第一虛擬位址與一第二虛擬位址為一第一中介位址與一第二中介位址。分別轉換第一中介位址與第二中介位址為一第一延伸實體位址與一第二延伸實體位址。第一延伸實體位址之起點與第二延伸實體位址之起點間隔一間距。分別轉換第一延伸實體位址與第二延伸實體位址為一第一硬體實體位址與一第二硬體實體位址。第一硬體實體位址相鄰於第二硬體實體位址。

Description

硬體控制方法與硬體控制系統
本發明是有關於一種控制方法與控制系統,且特別是有關於一種受虛擬機器控制之開關的硬體控制方法與硬體控制系統。
隨著科技的進步,各式電子產品不斷推陳出新。許多的電子產品搭載各種功能電路,以實現各種功能。在資訊安全的要求下,需要對各個功能電路進行權限的控制。對應於不同的作業系統,僅啟用其需要的功能電路,並禁用不得使用的功能電路。
傳統上,請參照第1圖,其繪示作業系統OS11、OS12與開關R10、R11、R12、R13、R15、R16之對應關係之示意圖。每個開關R10、R11、R12、R13、R15、R16係對應於特定功能電路的部分或全部功能。作業系統OS11對應於其可使用的功能電路,而被允許使用開關R11、R12、R16;作業系統OS12對應於其可使用的功能電路,而被允許使用開關R13、R15、R10。
如第1圖所示,轉換電路420根據作業系統OS12之控制指令查詢到開關R10被允許使用。請參照第2圖,其繪示開關R10~R17與硬體實體位址PA’之對應關係之示意圖。硬體實體位址PA’係對應一個頁面大小(page size)。由於在搭配虛擬機器控制開關時,轉換電路420之操作係以一個頁面大小為單位,這使得轉換電路420針對開關R10所提供之硬體實體位址PA’同時對應到應該被禁用的開關R11、R12,造成本來應該被禁用的特定功能電路的部分或全部功能被允許使用,進而導致資訊安全的漏洞產生。
本發明係有關於一種硬體控制方法與硬體控制系統,其利用延伸實體位址的設計,讓作業系統提供之控制指令僅僅會啟用一個開關,而不會啟用應該禁用的其他開關,不會造成資訊安全的漏洞。
根據本發明之第一方面,提出一種硬體控制方法。該硬體控制方法用來供一作業系統控制至少一功能電路。該硬體控制方法包括以下步驟。分別轉換來自該作業系統之一第一虛擬位址與一第二虛擬位址為一第一中介位址與一第二中介位址。分別轉換該第一中介位址與該第二中介位址為一第一延伸實體位址與一第二延伸實體位址。該第一延伸實體位址之起點與該第二延伸實體位址之起點間隔一間距。分別轉換該第一延伸實體位址與該第二延伸實體位址為一第一硬體實體位址與一第二硬體實體位址。該第一硬體實體位址相鄰於該第二硬體實體位址。分別決定該第一硬體實體位址與該第二硬體實體位址對應之一第一開關與一第二開關的狀態。依據該第一開關與該第二開關的狀態控制該至少一功能電路。
根據本發明之第二方面,提出一種硬體控制系統。該硬體控制系統用來供一作業系統控制至少一功能電路。該硬體控制系統包括一第一轉換電路、一第二轉換電路及一分析電路。該第一轉換電路用以分別轉換來自該作業系統之一第一虛擬位址與一第二虛擬位址為一第一中介位址與一第二中介位址。該第二轉換電路,用以分別轉換該第一中介位址與該第二中介位址為一第一延伸實體位址與一第二延伸實體位址,該第一延伸實體位址之起點與該第二延伸實體位址之起點間隔一間距。該分析電路用以分別轉換該第一延伸實體位址與該第二延伸實體位址為一第一硬體實體位址與一第二硬體實體位址。該第一硬體實體位址相鄰於該第二硬體實體位址。該分析電路更分別決定該第一硬體實體位址與該第二硬體實體位址對應之一第一開關與一第二開關的狀態,且依據該第一開關與該第二開關的狀態控制該至少一功能電路。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
以下實施例提供硬體控制方法與硬體控制系統之各種實施方式,其利用延伸實體位址的設計,讓作業系統提供之控制指令僅僅會啟用一個開關,而不會啟用應該禁用的其他開關,不會造成資訊安全的漏洞。
請參照第3圖,其繪示受虛擬機器控制之開關之硬體控制系統100的示意圖。硬體控制系統100包括一第一轉換電路110、一第二轉換電路120及一分析電路130。第一轉換電路110、第二轉換電路120及分析電路130例如是一晶片、一電路板、一韌體電路、或一晶片內之電路模組。以下進一步參照流程圖詳細說明各項元件之運作方式。
請參照第4圖,其繪示根據一實施例之開關之硬體控制方法的流程圖。首先,在步驟S110中,第一轉換電路110分別轉換二虛擬位址(virtual address)VA1、VA2為二中介位址(intermediate physical address)IPA1、IPA2。其中虛擬位址VA1、VA2係由虛擬機器(未繪示)依據一作業系統OS之一指令產生。
第一轉換電路110接著將中介位址IPA1、IPA2傳送至第二轉換電路120。
在步驟S120中,第二轉換電路120依據該中介位址IPA1、IPA2與該作業系統OS之一識別碼ID進行查找,以分別轉換中介位址IPA1、IPA2為二延伸實體位址(extended physical address)EPA1、EPA2。延伸實體位址EPA1之起點與延伸實體位址EPA2之起點間隔一間距GP(繪示於第6圖)。請參照第5圖,其繪示作業系統OS21、OS22與開關R20、R21、R22、R23、R25、R26之對應關係之示意圖。每個開關R20、R21、R22、R23、R25、R26係對應於特定功能電路的部分或全部功能。開關R20、R21、R22、R23、R25、R26可為一記憶體或一暫存器。作業系統OS21對應於其可使用的功能電路,而被允許使用開關R21、R22、R26;作業系統OS22對應於其可使用的功能電路,而被允許使用開關R23、R25、R20。
在本實施例中,第二轉換電路120根據作業系統OS22提供之虛擬位址VA1查詢到開關R20被允許使用。請參照第6圖,其繪開關R20、R21與R22與延伸實體位址EPA1之對照圖。延伸實體位址EPA1對應於拉開一間距GP之開關R20,且間距GP大於第二轉換電路120之一頁面大小(page size),例如是4 KB。如此一來,延伸實體位址EPA1僅會對應於一個開關(例如是上述的開關R20),而不會對應到應該禁用的開關R21與R22。在此步驟中,第二轉換電路120可以依據一查找表LUT轉換中介位址IPA1為延伸實體位址EPA1,且該查找表LUT可由該虛擬機器於開機時寫入。請注意,在本實施例中,每個開關R20、R21、R22、R23、R25、R26對應的硬體實體位址(hardware physical address)PA並沒有改變,而是每個開關R20、R21、R22、R23、R25、R26對應的延伸實體位址EPA1之長度為間距GP。
或者,在另一實施例中,第二轉換電路120可透過一計算式轉換中介位址IPA1、IPA2為延伸實體位址EPA1、EPA2。
接著,在步驟S130中,分析電路130分別轉換延伸實體位址EPA1、EPA2為二硬體實體位址PA1、PA2。請參照第7圖,其繪開關R20~R27與硬體實體位址PA1、PA2之對照圖。分析電路130可以將延伸實體位址EPA1、EPA2轉換為僅對應一個開關之硬體實體位址PA1、PA2。在此步驟中,分析電路130可以依據查找表LUT轉換延伸實體位址EPA1、EPA2為硬體實體位址PA1、PA2。或者,在另一實施例中,分析電路130可以透過一計算式轉換延伸實體位址EPA1、EPA2為硬體實體位址PA1、PA2。
然後,在步驟S140中,分析電路130分別決定硬體實體位址PA1、PA2對應之開關R20、R21的狀態。
並且,在步驟S150中,分析電路130依據開關R20、R21的狀態控制至少一功能電路。開關與功能電路之關係可以是一對一關係、多對一關係、或多對多關係。
如第3圖所示,透過硬體實體位址PA1,即可啟用對應之開關600,並進而運行對應開關600之功能電路(未繪示)。
如此一來,透過延伸實體位址EPA1的設計,作業系統OS提供之控制指令僅僅會啟用一個該被允許使用的開關,而不會啟用應該禁用的其他開關,不會造成資訊安全的漏洞,解決了先前技術的問題。
請參照第8圖,其繪示根據另一實施例之開關之硬體控制系統200的示意圖。在此實施例中,分析電路230包括一判斷電路231以及一映射電路232,其餘相同之處不再重複敘述。
請參照第9圖,其繪示根據另一實施例之開關之硬體控制方法的流程圖。在本實施例中,轉換延伸實體位址EPA1、EPA2為硬體實體位址PA1、PA2之步驟S230包括步驟S231、步驟S232及步驟S233。
如第6圖所示,第一延伸實體位址EPA1與第二延伸實體位址EPA2具有共同的一起始位址A0。在步驟S231中,判斷電路231判斷延伸實體位址EPA1、EPA2是否大於起始位址A0加上間距GP的位址。若延伸實體位址EPA1、EPA2大於起始位址加上間距GP的位址,則進入步驟S232;若延伸實體位址EPA1、EPA2不大於起始位址加上間距GP的位址,則進入步驟S233。由於對應第二個以後之開關R21~R27的延伸實體位址(例如是延伸實體位址EPA2)之間均被拉開間距GP,故只有對應第一個開關R20的延伸實體位址EPA1未改變。延伸實體位址EPA1不大於起始位址加上間距GP的位址,故表示延伸實體位址EPA1是對應到第一個開關R20。
在步驟S233中,分析電路230直接以延伸實體位址EPA1作為硬體實體位址PA1。
在步驟S232中,判斷電路231傳送延伸實體位址EPA2至映射電路232。映射電路232映射延伸實體位址EPA2為一重映射實體位址(remapping physical address),分析電路230以重映射實體位址作為硬體實體位址PA2。
也就是說,當延伸實體位址EPA1是對應到第一個開關R20時,則無須進行轉換,如此可以加速處理的速度。
上述各種實施例提供了延伸實體位址EPA1、EPA2的設計,讓作業系統OS提供之控制指令僅僅會啟用一個被允許使用的開關,而不會啟用應該禁用的其他開關,不會造成資訊安全的漏洞。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧硬體控制系統
110‧‧‧第一轉換電路
120‧‧‧第二轉換電路
130、230‧‧‧分析電路
231‧‧‧判斷電路
232‧‧‧映射電路
420‧‧‧轉換電路
600‧‧‧開關
A0‧‧‧起始位址
EPA1、EPA2‧‧‧延伸實體位址
GP‧‧‧間距
ID‧‧‧識別碼
IPA1、IPA2‧‧‧中介位址
LUT‧‧‧查找表
OS、OS11、OS12、OS21、OS22‧‧‧作業系統
PA、PA’‧‧‧硬體實體位址
R10、R11、R12、R13、R14、R15、R16、R17、R20、R21、R22、R23、R24、R25、R26、R27‧‧‧開關
S110、S120、S130、S230、S231、S232、S233‧‧‧步驟
VA1、VA2‧‧‧虛擬位址
第1圖繪示作業系統與開關之對應關係之示意圖。 第2圖繪示多個開關與多個硬體實體位址之對應關係之示意圖。 第3圖繪示開關之硬體控制系統的示意圖。 第4圖繪示根據一實施例之開關之硬體控制方法的流程圖。 第5圖繪示作業系統與開關之對應關係。 第6圖繪開關與延伸實體位址之對照圖。 第7圖繪開關與硬體實體位址之對照圖。 第8圖繪示根據另一實施例之虛擬機器之開關之硬體控制系統的示意圖。 第9圖繪示根據另一實施例之虛擬機器之開關之硬體控制方法的流程圖。

Claims (18)

  1. 一種硬體控制方法,用來供一作業系統控制至少一功能電路,該硬體控制方法包括: 分別轉換來自該作業系統之一第一虛擬位址與一第二虛擬位址為一第一中介位址與一第二中介位址; 分別轉換該第一中介位址與該第二中介位址為一第一延伸實體位址與一第二延伸實體位址,其中該第一延伸實體位址之起點與該第二延伸實體位址之起點間隔一間距; 分別轉換該第一延伸實體位址與該第二延伸實體位址為一第一硬體實體位址與一第二硬體實體位址,其中該第一硬體實體位址相鄰於該第二硬體實體位址; 分別決定該第一硬體實體位址與該第二硬體實體位址對應之一第一開關與一第二開關的狀態;以及 依據該第一開關與該第二開關的狀態控制該至少一功能電路。
  2. 如申請專利範圍第1項所述之硬體控制方法,其中該第一延伸實體位址僅對應於一個該第一開關,該第二延伸實體位址僅對應於一個該第二開關。
  3. 如申請專利範圍第1項所述之硬體控制方法,其中該第一延伸實體位址與該第二延伸實體位址具有共同的一起始位址,該硬體控制方法更包括: 判斷該第一延伸實體位址是否大於該起始位址加上該間距的位址;以及 若該第一延伸實體位址不大於該起始位址加上該間距的位址,則轉換該第一延伸實體位址為該第一硬體實體位址之步驟係以該第一延伸實體位址作為該第一硬體實體位址。
  4. 如申請專利範圍第1項所述之硬體控制方法,其中轉換該第一中介位址為該第一延伸實體位址之步驟係由一轉換電路進行,且該間距係大於或等於該轉換電路之一頁面大小。
  5. 如申請專利範圍第1項所述之硬體控制方法,其中該間距係大於或等於4KB。
  6. 如申請專利範圍第1項所述之硬體控制方法,其中轉換該第一中介位址為該第一延伸實體位址之步驟係依據一查找表進行轉換。
  7. 如申請專利範圍第6項所述之硬體控制方法,其中該虛擬位址係由該作業系統透過一虛擬機器依據一指令產生,且該查找表係透過該虛擬機器產生。
  8. 如申請專利範圍第1項所述之硬體控制方法,其中轉換該第一中介位址為該第一延伸實體位址之步驟係依據對應該作業系統的一識別碼進行轉換。
  9. 如申請專利範圍第1項所述之硬體控制方法,其中轉換該第一中介位址為該第一延伸實體位址之步驟係以一計算式進行轉換。
  10. 一種之硬體控制系統,用來供一作業系統控制至少一功能電路,該硬體控制系統包括: 一第一轉換電路,用以分別轉換來自該作業系統之一第一虛擬位址與一第二虛擬位址為一第一中介位址與一第二中介位址; 一第二轉換電路,用以分別轉換該第一中介位址與該第二中介位址為一第一延伸實體位址與一第二延伸實體位址,該第一延伸實體位址之起點與該第二延伸實體位址之起點間隔一間距;以及 一分析電路,用以分別轉換該第一延伸實體位址與該第二延伸實體位址為一第一硬體實體位址與一第二硬體實體位址,其中該第一硬體實體位址相鄰於該第二硬體實體位址;該分析電路更分別決定該第一硬體實體位址與該第二硬體實體位址對應之一第一開關與一第二開關的狀態,且依據該第一開關與該第二開關的狀態控制該至少一功能電路。
  11. 如申請專利範圍第10項所述之硬體控制系統,其中該第一延伸實體位址僅對應於一個該第一開關,該第二延伸實體位址僅對應於一個該第二開關。
  12. 如申請專利範圍第10項所述之硬體控制系統,其中該第一延伸實體位址與該第二延伸實體位址具有共同的一起始位址,該分析電路包括: 一判斷電路,用以判斷該第一延伸實體位址是否大於該起始位址加上該間距的位址,若該第一延伸實體位址不大於該起始位址加上該間距的位址,則以該第一延伸實體位址作為該第一硬體實體位址。
  13. 如申請專利範圍第10項所述之硬體控制系統,其中該間距係大於或等於該第二轉換電路之一頁面大小。
  14. 如申請專利範圍第10項所述之硬體控制系統,其中該間距係為4KB。
  15. 如申請專利範圍第10項所述之硬體控制系統,其中該第二轉換電路係依據一查找表轉換該第一中介位址為該第一延伸實體位址。
  16. 如申請專利範圍第15項所述之硬體控制系統,其中該虛擬位址係由該作業系統透過一虛擬機器依據一指令產生,且該查找表係透過該虛擬機器產生。
  17. 如申請專利範圍第10項所述之硬體控制系統,其中該第二轉換電路係依據對應該作業系統的一識別碼進行轉換。
  18. 如申請專利範圍第10項所述之硬體控制系統,其中該第二轉換電路以一計算式轉換該第一中介位址為該第一延伸實體位址。
TW107100628A 2018-01-08 2018-01-08 硬體控制方法與硬體控制系統 TW201931136A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107100628A TW201931136A (zh) 2018-01-08 2018-01-08 硬體控制方法與硬體控制系統
US16/046,197 US10698720B2 (en) 2018-01-08 2018-07-26 Hardware control method and hardware control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107100628A TW201931136A (zh) 2018-01-08 2018-01-08 硬體控制方法與硬體控制系統

Publications (1)

Publication Number Publication Date
TW201931136A true TW201931136A (zh) 2019-08-01

Family

ID=67140702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100628A TW201931136A (zh) 2018-01-08 2018-01-08 硬體控制方法與硬體控制系統

Country Status (2)

Country Link
US (1) US10698720B2 (zh)
TW (1) TW201931136A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12061923B2 (en) * 2020-12-09 2024-08-13 Mediatek Inc. Memory protection for virtual machines
US20220382577A1 (en) * 2020-12-09 2022-12-01 Mediatek Inc. Hardware Virtual Machine for Controlling Access to Physical Memory Space

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978892A (en) 1996-05-03 1999-11-02 Digital Equipment Corporation Virtual memory allocation in a virtual address space having an inaccessible gap
GB2381886B (en) 2001-11-07 2004-06-23 Sun Microsystems Inc Computer system with virtual memory and paging mechanism
EP1870813B1 (en) 2006-06-19 2013-01-30 Texas Instruments France Page processing circuits, devices, methods and systems for secure demand paging and other operations
GB2483907A (en) * 2010-09-24 2012-03-28 Advanced Risc Mach Ltd Privilege level switching for data processing circuitry when in a debug mode
US8909894B1 (en) * 2011-03-16 2014-12-09 Tintri Inc. Automatically aligning virtual blocks to physical blocks
US10380026B2 (en) * 2014-09-04 2019-08-13 Sandisk Technologies Llc Generalized storage virtualization interface
GB2536880B (en) * 2015-03-24 2021-07-28 Advanced Risc Mach Ltd Memory management
GB2539436B (en) * 2015-06-16 2019-02-06 Advanced Risc Mach Ltd Secure initialisation
CN106203082A (zh) 2016-06-29 2016-12-07 上海交通大学 基于虚拟化硬件特性的高效隔离内核模块的系统及方法
US10191853B2 (en) * 2016-10-11 2019-01-29 Arm Limited Apparatus and method for maintaining address translation data within an address translation cache
US10642751B2 (en) * 2017-07-20 2020-05-05 Vmware, Inc. Hardware-assisted guest address space scanning in a virtualized computing system

Also Published As

Publication number Publication date
US10698720B2 (en) 2020-06-30
US20190213028A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
US7849287B2 (en) Efficiently controlling special memory mapped system accesses
US7873770B2 (en) Filtering and remapping interrupts
JP5654056B2 (ja) 階層的な変換テーブル制御
US12079379B2 (en) Peripheral component interconnect express protection controller
CN1759557A (zh) 具有外围设备访问保护的数据处理系统及其方法
TWI526832B (zh) 用於減少執行硬體表搜尋(hwtw)所需的時間和計算資源量的方法和系統
TW201931136A (zh) 硬體控制方法與硬體控制系統
JP2005527021A (ja) ゲスト物理アドレスを仮想マシン環境において変換する方法及び装置
US10133497B1 (en) SPI command censoring method and apparatus
US20180081830A1 (en) Hardware supervision of page tables
TWI431468B (zh) 客製化自儲存網路環境中之scsi目標接收的scsi錯誤回應的系統、方法及非暫態電腦可讀取儲存媒體
KR20230119650A (ko) 메모리 공격 완화를 위한 방법 및 시스템
CN108463810B (zh) 存储器地址变换管理
CN110119637B (zh) 硬件控制方法与硬件控制系统
TW201933122A (zh) 記憶體控制裝置及記憶體控制方法
US20230350811A1 (en) Real time input/output address translation for virtualized systems
TW201928689A (zh) 硬體控制系統及硬體控制方法
CN116088999A (zh) 存储器管理系统和用于管理存储器的方法
EP3885949B1 (en) System management mode trust establishment for os level drivers
CN110096457A (zh) 硬件控制系统及硬件控制方法
CN113297100A (zh) 用于确保足够的寄存器完整缓存复杂存储器配置的技术
TWM474958U (zh) 介面控制電路以及相關輸入系統
CN120763085A (zh) 电子装置及其操作方法
WO2013024506A1 (ja) 描画制御装置
JP2000003328A (ja) 入出力制御装置のアドレス参照システム