[go: up one dir, main page]

TW201923908A - 鰭式場效電晶體裝置結構的製造方法 - Google Patents

鰭式場效電晶體裝置結構的製造方法 Download PDF

Info

Publication number
TW201923908A
TW201923908A TW107137536A TW107137536A TW201923908A TW 201923908 A TW201923908 A TW 201923908A TW 107137536 A TW107137536 A TW 107137536A TW 107137536 A TW107137536 A TW 107137536A TW 201923908 A TW201923908 A TW 201923908A
Authority
TW
Taiwan
Prior art keywords
layer
source
drain contact
protective layer
drain
Prior art date
Application number
TW107137536A
Other languages
English (en)
Inventor
陳健源
李振銘
楊復凱
王美勻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201923908A publication Critical patent/TW201923908A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H10P14/432—
    • H10W20/037—
    • H10W20/056—
    • H10W20/069—
    • H10W20/40—
    • H10W20/42—
    • H10W20/4403—
    • H10W20/4437—
    • H10W20/034—
    • H10W20/062—
    • H10W20/076—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種鰭式場效電晶體裝置結構的製造方法。此方法包含在鰭片結構上方形成閘極結構。此方法也包含在源極/汲極結構上方形成源極/汲極接觸結構並且在源極/汲極接觸結構上方沉積保護層。保護層和源極/汲極接觸結構係由不同材料形成。此方法更包含在保護層上方形成蝕刻停止層並且在蝕刻停止層上方形成介電層。此方法包含形成穿過介電層和蝕刻停止層的第一凹槽以露出保護層，並且在第一凹槽中形成源極/汲極導電插塞。源極/汲極導電插塞包含在保護層正上方的阻障層，且保護層和阻障層係由不同材料形成。

Description

鰭式場效電晶體裝置結構的製造方法
本發明實施例是關於半導體製造技術，特別是有關於鰭式場效電晶體裝置結構及其製造方法。
半導體裝置用於各種電子應用，例如個人電腦、行動電話、數位相機和其他電子設備。通常藉由在半導體基底上方按順序地沉積絕緣或介電層、導電層和半導體層的材料，並且使用微影(lithography)將各種材料層圖案化，以形成電路組件及元件在半導體基底上而製造出半導體裝置。通常在單個半導體晶圓(wafer)上製造許多積體電路(integrated circuits)，並且藉由在積體電路之間沿著劃線鋸切而使晶圓上的各個晶粒(dies)成為單個。各個晶片通常分開包裝，例如在多晶片模組(multi-chip modules)中或在其他類型的包裝中。
隨著半導體工業逐步發展為奈米技術製程節點(nodes)以追求更高的裝置密度、更高的效能和更低的成本，來自製造和設計問題兩方面的挑戰導致了三維設計的發展，例如鰭式場效電晶體(fin field effect transistor，FinFET)。鰭式場效電晶體被製造成具有從基底延伸的薄且 垂直的「鰭片」(或鰭片結構)。鰭式場效電晶體的通道形成於此垂直鰭片中。在鰭片上方提供閘極。鰭式場效電晶體的優點可以包含縮減短通道效應(short channel effect)並且提供更高的電流。
雖然現有的鰭式場效電晶體裝置及製造鰭式場效電晶體裝置的方法通常已足夠用於它們預期目的，但它們尚未在所有面向都能完全令人滿意。
根據本發明實施例，提供鰭式場效電晶體裝置結構的製造方法。此方法包含在鰭片結構上方形成閘極結構；形成源極/汲極結構與閘極結構相鄰；在源極/汲極結構上方形成源極/汲極接觸結構；對源極/汲極接觸結構的頂表面進行表面處理製程；藉由進行沉積製程，在源極/汲極接觸結構上選擇性地(selectively)形成保護層，其中保護層具有中間部分和邊緣部分，且中間部分高於邊緣部分；以及在保護層正上方形成阻障層，且保護層和阻障層係由不同材料形成。
根據本發明的另一些實施例，提供鰭式場效電晶體裝置結構的製造方法。此方法包含在鰭片結構上方形成閘極結構；形成源極/汲極結構與閘極結構相鄰；在源極/汲極結構上方形成源極/汲極接觸結構；在源極/汲極接觸結構上方沉積保護層，其中保護層和源極/汲極結構係由不同材料形成；在保護層上方形成蝕刻停止層；在蝕刻停止層上方形成第一介電層；形成穿過介電層和蝕刻停止層的第一凹槽以露出保護層；以及在第一凹槽中形成源極/汲極導電插塞，其中源極/汲 極導電插塞包含位於保護層正上方的阻障層，且保護層和阻障層係由不同材料形成。
根據本發明的又另一些實施例，提供鰭式場效電晶體裝置結構。此鰭式場效電晶體裝置結構包含鰭片結構，位於基底上方；閘極結構，位於鰭片結構上方；源極/汲極結構，形成於鰭片結構上方且與閘極結構相鄰；源極/汲極接觸結構，形成於源極/汲極結構上方且與閘極結構相鄰；保護層，形成於源極/汲極接觸結構上，其中保護層和源極/汲極接觸結構係由不同材料形成，保護層具有中間部分和邊緣部分，且中間部分高於邊緣部分。
10‧‧‧表面處理製程
20‧‧‧沉積製程
100a、100b、100c、200a、200b、200c‧‧‧鰭式場效電晶體裝置結構
102‧‧‧基底
104‧‧‧介電層
106‧‧‧遮罩層
108‧‧‧光阻層
110‧‧‧鰭片結構
112、144、162‧‧‧絕緣層
114‧‧‧隔離結構
116‧‧‧虛設閘極介電層
118‧‧‧虛設閘極電極層
120‧‧‧虛設閘極結構
122‧‧‧閘極間隔層
124‧‧‧源極/汲極結構
126‧‧‧接觸蝕刻停止層
128‧‧‧層間介電層
130‧‧‧溝槽
134‧‧‧閘極介電層
138‧‧‧閘極電極層
140‧‧‧閘極結構
141‧‧‧第一蝕刻停止層
142‧‧‧第一介電層
143‧‧‧金屬矽化物層
145‧‧‧阻障層
146‧‧‧源極/汲極接觸結構
147‧‧‧開口
149‧‧‧界面
150‧‧‧保護層
151‧‧‧第二蝕刻停止層
152‧‧‧第二介電層
153‧‧‧第一凹槽
155‧‧‧第二凹槽
163‧‧‧U型阻障層
164‧‧‧導電層
166‧‧‧源極/汲極導電插塞
168‧‧‧閘極接觸結構
A、B‧‧‧區域
D1‧‧‧第一深度
D2‧‧‧第二深度
H1‧‧‧第一高度
H2‧‧‧第二高度
I-I’‧‧‧線
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1A-1P圖是根據本發明實施例繪示形成鰭式場效電晶體裝置結構的各個階段的透視示意圖。
第2A-2F圖是根據本發明實施例繪示在第1J圖的結構之後形成鰭式場效電晶體裝置結構的各個階段的剖面示意圖。
第2B-1、2C-1和2C-2圖是根據本發明實施例繪示形成保護層的剖面示意圖。
第3圖是根據本發明實施例繪示修改的鰭式場效電晶體裝置結構的剖面示意圖。
第4圖是根據本發明實施例繪示修改的鰭式場效電晶體裝 置結構的剖面示意圖。
第5A-5F圖是根據本發明實施例繪示在第1J圖的鰭式場效電晶體裝置結構之後形成鰭式場效電晶體裝置結構的各個階段的剖面示意圖。
第6圖是根據本發明實施例繪示修改的鰭式場效電晶體裝置結構的剖面示意圖。
第7圖是根據本發明實施例繪示修改的鰭式場效電晶體裝置結構的剖面示意圖。
以下內容提供了許多不同的實施例或範例，用於實施所提供之標的之不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上方，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考數字及/或字母，此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
描述了實施例的一些變化。在各種示意圖和說明用實施例中，相同的參考數字用於表示相同的元件。應理解的是，可以在此方法之前、期間和之後提供額外的步驟，並且對於此方法的其他實施例而言，可以取代或消除描述的一些步驟。
可以藉由任何合適的方法將鰭片圖案化。舉例來說，鰭片的圖案化可以使用一或多個光微影(photolithography)製程，包含雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程。通常而言，雙重圖案化或多重圖案化製程結合光微影和自對準(self-aligned)製程，使其產生的圖案的間距小於例如使用單一、直接的光微影製程所能獲得的間距。舉例來說，在一實施例中，在基底上方形成犧牲層並且使用光微影製程將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，接著剩餘的間隔物可用於將鰭片圖案化。
提供了用於形成鰭式場效電晶體(fin field effect transistor，FinFET)裝置結構的實施例。第1A-1P圖根據本發明實施例繪示形成鰭式場效電晶體裝置結構100a的各個階段的透視示意圖。
參考第1A圖，提供基底102。基底102可以由矽或其他半導體材料形成。替代地或額外地，基底102可以包含其他元素半導體材料，例如鍺。在一些實施例中，基底102由化合物半導體形成，例如碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、砷化銦(indium arsenide)或磷化銦(indium phosphide)。在一些實施例中，基底102由合金半導體形成，例如矽鍺(silicon germanium)、碳化矽鍺(silicon germanium carbide)、磷化鎵砷(gallium arsenic phosphide)或磷化鎵銦(gallium indium phosphide)。在一 些實施例中，基底102包含磊晶層。舉例來說，基底102具有覆蓋塊體(bulk)半導體的磊晶層。
然後，在基底102上方形成介電層104和遮罩層106，並且在遮罩層106上方形成光阻層108。藉由圖案化製程將光阻層108圖案化。圖案化製程包含光微影製程和蝕刻製程。微影製程包含光阻塗覆(例如旋轉塗佈(spin-on coating))、軟烘烤(soft baking)、遮罩對準(mask aligning)、曝光、曝光後烘烤(post-exposure baking)、顯影光阻、清潔(rinsing)和乾燥(例如硬烘烤)。蝕刻製程可以包含乾式蝕刻製程或濕式蝕刻製程。
介電層104是位於基底102和遮罩層106之間的緩衝層。此外，當移除遮罩層106時，介電層104作為停止層。介電層104可以由氧化矽(silicon oxide)形成。遮罩層106可以由氧化矽、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)或其他合適的材料形成。在一些其他實施例中，在介電層104上方形成多於一層遮罩層106。
藉由沉積製程形成介電層104和遮罩層106，例如化學氣相沉積(chemical vapor deposition，CVD)製程、高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition，HDPCVD)製程、旋塗(spin-on)製程、濺鍍(sputtering)製程或其他合適的製程。
根據一些實施例，如第1B圖所示，在將光阻層108圖案化之後，藉由使用圖案化的光阻層108作為遮罩將介電層104和遮罩層106圖案化。結果，獲得圖案化的墊層104(又稱 為介電層)和圖案化的遮罩層106。然後，移除圖案化的光阻層108。
接著，藉由使用圖案化的介電層104和圖案化的遮罩層106作為遮罩，對基底102進行蝕刻製程以形成鰭片結構110。蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。
在一些實施例中，使用乾式蝕刻製程蝕刻基底102。乾式蝕刻製程包含使用以氟為主的(fluorine-based)蝕刻氣體，例如SF6、CxFy、NF3或前述之組合。蝕刻製程可以是時間控制的製程，並且持續至鰭片結構110達到預定高度。在一些其他實施例中，鰭片結構110的寬度從頂部至下部逐漸增加。
根據一些實施例，如第1C圖所示，在形成鰭片結構110之後，在基底102上方形成絕緣層112以覆蓋鰭片結構110。
在一些實施例中，絕緣層112由氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluoride-doped silicate glass，FSG)、低介電常數介電材料或其他合適的材料形成。絕緣層112的沉積可以藉由化學氣相沉積(CVD)製程、旋塗玻璃(spin-on-glass)製程或其他合適的製程。
然後，將絕緣層112薄化或平坦化以露出圖案化的遮罩層106的頂表面。在一些實施例中，藉由化學機械研磨(chemical mechanical polishing，CMP)製程將絕緣層112薄化。
然後，根據一些實施例，如第1D圖所示，藉由蝕 刻製程移除圖案化的介電層104和圖案化的遮罩層106以及絕緣層112的一部分。結果，獲得隔離結構114。隔離結構114可以是環繞鰭片結構110的淺溝槽隔離(shallow trench isolation，STI)結構。鰭片結構110的下部被隔離結構114環繞，並且鰭片結構110的上部從隔離結構114突出。換句話說，鰭片結構110的一部分埋設於隔離結構114中。隔離結構114防止電性干擾(electrical interference)和串音(crosstalk)。
然後，根據一些實施例，如第1E圖所示，形成跨過鰭片結構110並且在隔離結構114上延伸的虛設閘極結構120。在一些實施例中，虛設閘極結構120包含虛設閘極介電層116和形成於虛設閘極介電層116上方的虛設閘極電極層118。在一些實施例中，虛設閘極介電層116包含氧化矽且虛設閘極電極層118包含多晶矽(polysilicon)。在形成虛設閘極結構120之後，在虛設閘極結構120的相對側壁表面上形成閘極間隔層122。閘極間隔層122可以是單層結構或多層結構。
為了提高鰭式場效電晶體裝置結構100a的速度，閘極間隔層122由低介電常數介電材料形成。在一些實施例中，低介電常數介電材料的介電常數(k值)小於4。低介電常數介電材料的範例包含但不限於氟化石英玻璃(fluorinated silica glass，FSG)、摻雜碳的氧化矽(carbon doped silicon oxide)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、雙苯環丁烯(bis-benzocyclobutenes， BCB)或聚醯亞胺(polyimide)。
在一些其他實施例中，閘極間隔層122由極低介電常數(extreme low-k，ELK)介電材料形成，其介電常數(k)小於約2.5。在一些實施例中，極低介電常數介電材料包含摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯環丁烯(BCB)、聚四氟乙烯(polytetrafluoroethylene，PTFE)(鐵氟龍(Teflon))或碳氧化矽聚合物(silicon oxycarbide polymers，SiOC)。在一些實施例中、極低介電常數介電材料包含現有介電材料的多孔形式，例如氫矽倍半氧烷(hydrogen silsesquioxane，HSQ)、多孔甲基矽倍半氧烷(methyl silsesquioxane，MSQ)、多孔聚芳醚(polyarylether，PAE)或多孔氧化矽(silicon oxide，SiO2)。
然後，根據一些實施例，參照第1F圖，在鰭片結構110上方形成源極/汲極(source/drain，S/D)結構124。在一些實施例中，將相鄰於虛設閘極結構120之鰭片結構110的一部分凹蝕，以在鰭片結構110的兩側形成凹槽，並且藉由磊晶(epitaxial，epi)製程在凹槽中成長應變材料以形成源極/汲極結構124。另外，應變材料的晶格常數可以不同於基底102的晶格常數。在一些實施例中，源極/汲極結構124包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或類似的材料。
然後，根據一些實施例，如第1G圖所示，在基底102上形成接觸蝕刻停止層(contact etch stop layer，CESL) 126，並且在接觸蝕刻停止層126上形成層間介電(inter-layer dielectric，ILD)層128。在一些其他實施例中，接觸蝕刻停止層126由氮化矽、氮氧化矽及/或其他合適的材料形成。接觸蝕刻停止層126的形成可以藉由電漿增強化學氣相沉積(plasma enhanced CVD)、低壓化學氣相沉積(low-pressure CVD)、原子層沉積(atomic layer deposition，ALD)或其他合適的製程。
層間介電層128可以包含由多種介電材料形成的多層結構，介電材料例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數介電材料及/或其他合適的介電材料。低介電常數介電材料的範例包含但不限於氟矽玻璃(fluorinated silica glass，FSG)、摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯環丁烯(BCB)或聚醯亞胺。層間介電層128的形成可以藉由化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(ALD)、旋轉塗佈或其他合適的製程。
然後，對層間介電層128進行研磨(polishing)製程，直到露出虛設閘極結構120的頂表面。在一些實施例中，藉由化學機械研磨(CMP)製程將層間介電層128平坦化。
然後，根據一些實施例，如第1H圖所示，移除虛設閘極結構120以在層間介電層128中形成溝槽130。藉由例如 乾式蝕刻製程或濕式蝕刻製程的蝕刻製程移除虛設閘極介電層116和虛設閘極電極層118。
接著，根據一些實施例，如第1I圖所示，在溝槽130中形成閘極結構140。閘極結構140包含閘極介電層134和閘極電極層138。
閘極介電層134可以是單層結構或多層結構。閘極介電層134由氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON)、具有高介電常數(high-k)的介電材料或前述之組合形成。高介電常數(high-k)材料可以是氧化鉿(hafnium oxide，HfO2)、氧化鋯(zirconium oxide，ZrO2)、氧化鑭(lanthanum oxide，La2O3)、氧化釔(yttrium oxide，Y2O3)、氧化鋁(aluminum oxide，Al2O3)、氧化鈦(titanium oxide，TiO2)或其他合適的材料。在一些實施例中，藉由電漿增強化學氣相沉積(PECVD)製程或藉由旋轉塗佈(spin coating)製程來沉積閘極介電層134。
閘極電極層138由導電材料形成，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他合適的材料。
在一些實施例中，閘極結構140更包含功函數(work function)層。功函數層由金屬材料形成，且金屬材料可以包含N型功函數金屬(N-work-function metal)或P型功函數金屬(P-work-function metal)。N型功函數金屬包含鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁 合金(titanium aluminum alloy，TiAl)、氮化鈦鋁(titanium aluminum nitride，TiAlN)、碳化鉭(tantalum carbide，TaC)、碳氮化鉭(tantalum carbon nitride，TaCN)、氮化鉭矽(tantalum silicon nitride，TaSiN)、錳(Mn)、鋯(Zr)或前述之組合。P型功函數金屬包含氮化鈦(titanium nitride，TiN)、氮化鎢(tungsten nitride，WN)、氮化鉭(tantalum nitride，TaN)、釕(Ru)或前述之組合。
閘極電極層138藉由沉積製程形成，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿化學氣相沉積(HDPCVD)、金屬有機化學氣相沉積(metal organic CVD，MOCVD)或電漿增強化學氣相沉積(PECVD)。
接著，根據一些實施例，如第1J圖所示，在閘極結構140上方和在層間介電層128上方形成第一蝕刻停止層141，並且在第一蝕刻停止層141上方形成第一介電層142。
第一蝕刻停止層141由氧化矽(SiOx)、碳化矽(SiC)、氮化矽(SixNy)、碳氮化矽(silicon carbonitride，SiCN)、碳氧化矽(SiOC)、氮碳氧化矽(silicon oxycarbon nitride，SiOCN)或其他合適的材料形成。在一些實施例中，藉由進行沉積製程形成第一蝕刻停止層141，例如原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程或其他合適的製程。
第一介電層142可以是單層結構或多層結構。第一 介電層142由氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON)、具有低介電常數(low-k)的介電材料或前述之組合形成。在一些實施例中，第一介電層142由極低介電常數(ELK)介電材料形成，其介電常數(k)小於約2.5。在一些實施例中，極低介電常數介電材料包含摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯環丁烯(BCB)、聚四氟乙烯(PTFE)(鐵氟龍)或碳氧化矽聚合物(SiOC)。在一些實施例中，極低介電常數介電材料包含現有介電材料的多孔形式，例如氫矽倍半氧烷(HSQ)、多孔甲基矽倍半氧烷(MSQ)、多孔聚芳醚(PAE)或多孔氧化矽(SiO2)。在一些實施例中，藉由電漿增強化學氣相沉積(PECVD)製程或藉由旋轉塗佈製程來沉積第一介電層142。
然後，根據一些實施例，如第1K圖所示，移除第一介電層142的一部分、第一蝕刻停止層141的一部分、層間介電層128的一部分以形成溝槽(未繪示)。隨後，在溝槽的側壁表面中按順序地形成絕緣層144和阻障層145，並且在阻障層145上形成源極/汲極接觸結構146。阻障層145環繞源極/汲極接觸結構146，並且第一介電層142環繞阻障層145。
在一些實施例中，絕緣層144包含氮化矽、氮氧化矽或其他合適的材料。在一些實施例中，阻障層145包含鉭(Ta)、氮化鉭(tantalum nitride，TaN)、鈦(Ti)、氮化鈦(TiN)、鈷鎢(cobalt tungsten，CoW)或其他合適的材料。在一些實施例中，藉由沉積製程獨立地形成絕緣層144和阻障層145，例如化學氣相沉積(CVD)製程、濺鍍製程或其 他合適的製程。
在形成源極/汲極接觸結構146之後，對阻障層145和源極/汲極接觸結構146進行研磨製程，直到露出第一介電層142的頂表面。在一些實施例中，研磨製程是化學機械研磨(CMP)製程。源極/汲極接觸結構146電性連接至源極/汲極結構124。源極/汲極接觸結構146的頂表面高於閘極結構140的頂表面。
在研磨製程之後，第1K圖的鰭式場效電晶體裝置結構100a從一腔室(chamber)移出並且被帶到另一腔室以繼續其他製程。在經歷其他製程之前，第1K圖的鰭式場效電晶體裝置結構100a被臨時存放於例如晶圓傳送盒(FOUP)的盒子中。雖然第1K圖的鰭式場效電晶體裝置結構100a存放於盒子中，但是盒子中的溼氣(例如水蒸氣(H2O))可以與露出的源極/汲極接觸結構146的頂表面反應。結果，損失源極/汲極接觸結構146的一部分。應注意的是，為了保護露出的源極/汲極接觸結構146的頂表面，形成保護層150以覆蓋源極/汲極接觸結構146的頂表面。此外，藉由形成保護層150，無須擔心排隊時間(queue time，q-time)(移至另一腔室之前的等待時間)。
然後，根據一些實施例，如第1L圖所示，對源極/汲極接觸結構146的頂表面進行表面處理製程10。表面處理製程10係用於活化源極/汲極接觸結構146的頂表面。在一些實施例中，表面處理製程10包含使用氫氣(H2)。當使用氫氣(H2)時，在源極/汲極接觸結構146的頂表面上形成氫自由 基。這些氫自由基選擇性地形成於源極/汲極接觸結構146的頂表面上，以促進形成保護層150(如第1M圖所示)。
然後，根據一些實施例，如第1M圖所示，進行沉積製程20以在源極/汲極接觸結構146上方形成保護層150。保護層150完全或充分地覆蓋源極/汲極接觸結構146的頂表面。保護層150從第一介電層142的頂表面向上突出。換句話說，保護層150的頂表面高於第一介電層142的頂表面。在一些實施例中，由於保護層150由導電材料形成，因此保護層150也被稱為導電層。在一些實施例中，保護層150和源極/汲極接觸結構146由不同材料形成。在一些實施例中，保護層150由鎢(W)形成，並且源極/汲極接觸結構146由鈷(Co)形成。
保護層150是導電層且電性連接至源極/汲極接觸結構146。保護層150用於保護下面的膜層免於受到汙染。當進行後續製程時，保護源極/汲極接觸結構146免於遭受負面影響。在一些實施例中，保護層150的外側壁表面大致上對齊源極/汲極接觸結構146的外側壁表面。換句話說，保護層150的外側壁表面大致上對齊阻障層145的內側壁表面。
在一些實施例中，沉積製程20包含對源極/汲極接觸結構146的頂表面供應前驅物。前驅物可以包含含鎢(W)材料，例如六氟化鎢(WF6)或六氯化鎢(WCl6)。前驅物與氫自由基反應以在源極/汲極接觸結構146上形成保護層150。在一些實施例中，源極/汲極接觸結構146由鈷(Co)形成，且保護層150由鎢形成(W)。由於源極/汲極接觸結構 146和保護層150由不同材料形成，因此在源極/汲極接觸結構146和保護層150之間存在界面149。在一些實施例中，界面149與第一介電層142的頂表面大致上齊平。
在一些實施例中，保護層150形成於源極/汲極接觸結構146的頂表面上，但不形成於阻障層145的頂表面上。應注意的是，當保護層150藉由表面處理製程10和沉積製程20選擇性地形成於源極/汲極接觸結構146上時，保護層150保護源極/汲極接觸結構146。在一些其他實施例中，當源極/汲極接觸結構146由鈷(Co)形成且源極/汲極接觸結構146的頂表面被露出時，濕氣(例如水蒸氣)可以容易地與源極/汲極接觸結構146反應。結果，源極/汲極接觸結構146可能容易被蝕刻或移除，以進一步降低鰭式場效電晶體裝置結構100a的效能。為了保護源極/汲極接觸結構146，保護層150覆蓋源極/汲極接觸結構146的頂表面。
此外，由於保護層150選擇性地形成於源極/汲極接觸結構146上，因此不使用額外的遮罩層定義保護層150的位置。保護層150並非藉由微影製程形成。因此，減少製造時間和成本。
然後，根據一些實施例，如第1N圖所示，在保護層150上形成第二蝕刻停止層151，並且在第二蝕刻停止層151上形成第二介電層152。由於保護層150從第一介電層142的頂表面向上突出，因此形成於保護層150正上方的第二蝕刻停止層151的第一部分高於形成於第二介電層142正上方的第二蝕刻停止層151的第二部分。
然後，根據一些實施例，如第1O圖所示，移除第二介電層152的一部分和第二蝕刻停止層151的一部分，以在源極/汲極接觸結構146上方形成第一凹槽153。此外，移除第二介電層152的一部分、第二蝕刻停止層151的一部分、第一介電層142的一部分和第一蝕刻停止層141的一部分，以在閘極結構140上方形成第二凹槽155。藉由第一凹槽153露出保護層150的頂表面，並且藉由第二凹槽153露出閘極結構140的頂表面。在一些實施例中，藉由蝕刻製程形成第一凹槽153和第二凹槽155。
由於源極/汲極接觸結構146被保護層150保護，因此在進行用於形成第一凹槽153和第二凹槽155的蝕刻製程期間，源極/汲極接觸結構146不會被蝕刻劑損壞。
然後，根據一些實施例，如第1P圖所示，在第一凹槽153和第二凹槽155中形成絕緣層162和阻障層163。然後，在阻障層163上方形成導電層164。在源極/汲極接觸結構146上方的源極/汲極導電插塞166由阻障層163和導電層164構成，並且在閘極結構140上方的閘極接觸結構168由阻障層163和導電層164構成。因為源極/汲極導電插塞166和閘極接觸結構168同時形成，所以源極/汲極導電插塞166和閘極接觸結構168兩者都具有同樣的構成。
源極/汲極導電插塞166包含U型阻障層163和導電層164，並且U型阻障層163直接接觸保護層150。源極/汲極導電插塞166藉由保護層150電性連接至源極/汲極接觸結構146，並且源極/汲極接觸結構146電性連接至源極/汲極結構124。
在一些實施例中，阻障層163和保護層150由不同材料形成。在一些實施例中，阻障層163由鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鈷鎢(CoW)或其他合適的材料形成。在一些實施例中，阻障層163由鈦/氮化鈦/鎢(Ti/TiN/W)形成，並且當導電層164由鎢形成時，阻障層163中的鎢(W)的晶粒尺寸小於導電層164的晶粒尺寸。在一些實施例中，阻障層163藉由沉積製程形成，例如化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、電鍍製程或其他應用製程。
在一些實施例中，導電層164由鎢(W)、鈷(Co)、鈦(Ti)、鋁(Al)、銅(Cu)、鉭(Ta)、鉑(Pt)、鉬(Mo)、銀(Ag)、錳(Mn)、鋯(Zr)、釕(Ru)或其他合適的材料形成。在一些實施例中，導電層164藉由沉積製程形成，例如化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、電鍍製程或其他應用製程。
第2A-2F圖根據本發明實施例繪示在第1J圖的結構之後形成鰭式場效電晶體裝置結構200a的各個階段的剖面示意圖。第2A圖是沿第1K圖的線I-I’截取的剖面示意圖。第2B-1、2C-1和2C-2圖根據本發明實施例繪示形成保護層150的剖面示意圖。
如第2A圖所示，在源極/汲極結構124上形成金屬矽化物層143，並且在金屬矽化物層143上形成源極/汲極接觸結構146。具體而言，金屬矽化物層143位於源極/汲極結構124 和源極/汲極接觸結構146之間。金屬矽化物層143用於減少源極/汲極接觸結構146和源極/汲極結構124之間的接觸電阻(contact resistance，Rcsd)。此外，源極/汲極接觸結構146被絕緣層144和阻障層145環繞。
在一些實施例中，在源極/汲極結構124上方形成阻障層145，並且對金屬層進行退火製程以形成金屬矽化物層143。阻障層145先具有U型，並且阻障層145的底部部分與源極/汲極結構124反應以形成金屬矽化物層143。在一些其他實施例中，金屬矽化物層143由矽化鈦(titanium silicide，TiSix)形成。在一些其他實施例中，金屬矽化物層143由矽化鉭(tantalum silicide，TaSix)形成。
第2B-1圖繪示第2B圖的區域A的剖面示意圖。然後，根據一些實施例，如第2B圖和第2B-1圖所示，對源極/汲極接觸結構146的頂表面進行表面處理製程10。表面處理製程10用於活化源極/汲極接觸結構146的頂表面。如第2B-1圖所示，表面處理製程10可以包含使用氫氣(H2)。當使用氫氣(H2)時，在源極/汲極接觸結構146的頂表面上形成氫自由基。這些氫自由基可以吸附於源極/汲極接觸結構146的頂表面上。這些氫自由基選擇性地形成於源極/汲極接觸結構146的頂表面上，以促進形成保護層150。
第2C-1和2C-2圖繪示第2C圖的區域B的剖面示意圖示。隨後，根據一些實施例，如第2C、2C-1和2C-2圖所示，進行沉積製程20以在源極/汲極接觸結構146上方形成保護層150。如第2C-1圖所示，沉積製程20包含對源極/汲極接觸結 構146的頂表面供應前驅物。前驅物可以包含含鎢(W)材料，例如六氟化鎢(WF6)或六氯化鎢(WCl6)。前驅物與氫自由基反應以在源極/汲極接觸結構146上形成保護層150。因此，如第2C-2圖所示的保護層150選擇性地形成於源極/汲極接觸結構146的頂表面上，但不形成於阻障層145的頂表面和第二介電層142的頂表面上。
保護層150具有凸起形狀，其具有中間部分和邊緣部分。中間部分高於邊緣部分。中間部分具有第一厚度，邊緣部分具有第二厚度，並且第一厚度大於第二厚度。因為保護層150選擇性地形成於源極/汲極接觸結構146上，保護層150具有彎曲的頂表面。應注意的是，保護層150選擇性地形成於導電材料上，但不形成於阻障層145和絕緣層144上。
保護層150從阻障層145的頂表面向上突出。保護層150具有第一高度H1，從保護層150的頂表面到第一介電層142的頂表面量測第一高度H1。在一些實施例中，第一高度H1在約5奈米至約10奈米的範圍。如果第一高度H1太高，則可能經由保護層150形成流至另一導孔(via)的不想要的漏電路徑。如果第一高度H1太低，則保護層150不能有效地保護源極/汲極接觸結構146。源極/汲極接觸結構146具有第二高度H2，從源極/汲極接觸結構146的頂表面到鰭片結構110的頂表面量測第二高度H2。在一些實施例中，第一高度H1對第二高度H2的比值在約0.1至約0.3的範圍。
然後，根據一些實施例，如第2D圖所示，在保護層150上形成第二蝕刻停止層151，並且在第二蝕刻停止層151 上形成第二介電層152。
隨後，根據一些實施例，如第2E圖所示，形成第一凹槽153以露出保護層150的頂表面，並且形成第二凹槽155以露出閘極結構140的頂表面。保護層150的頂表面被第一凹槽153露出，並且保護層150的側壁表面仍被第二蝕刻停止層151覆蓋。應注意的是，因為保護層150形成於源極/汲極接觸結構146正上方，所以第一凹槽153不露出源極/汲極接觸結構146。另外，藉由蝕刻製程同時形成第一凹槽153和第二凹槽155。蝕刻製程可以包含多次蝕刻步驟。
然後，根據一些實施例，如第2F圖所示，在第一凹槽153和第二凹槽155中形成阻障層163。然後，在阻障層163上方形成導電層164。源極/汲極導電插塞166包含U型阻障層163和導電層164，並且閘極接觸結構168包含U型阻障層163和導電層164。保護層150的頂表面直接接觸源極/汲極導電插塞166，並且保護層150的側壁表面直接接觸第二蝕刻停止層151。保護層150埋設於第二蝕刻停止層151中。U型阻障層163直接接觸保護層150的一部分。保護層150的外側壁表面對齊阻障層163的外側壁表面。
藉由使用沉積製程和研磨製程形成源極/汲極接觸結構146。在研磨製程之後，第2A圖的鰭式場效電晶體裝置結構100a從一腔室移出並且被帶到另一腔室以繼續其他製程。在經歷其他製程之前，第2A圖的鰭式場效電晶體裝置結構100a被臨時存放於例如晶圓傳送盒(FOUP)的盒子中。雖然第2A圖的鰭式場效電晶體裝置結構100a存放於盒子中，但是 盒子中的溼氣(例如水蒸氣(H2O))可以與露出的源極/汲極接觸結構146的頂表面反應。結果，損失源極/汲極接觸結構146的一部分。
應注意的是，為了保護露出的源極/汲極接觸結構146的頂表面，形成保護層150以覆蓋源極/汲極接觸結構146。藉由形成保護層150，無須擔心排隊時間(q-time)(移至另一腔室之前的等待時間)。另外，源極/汲極接觸結構146的頂表面被保護層150覆蓋，因此源極/汲極接觸結構146不會被用於形成第一凹槽153和第二凹陷155的蝕刻用蝕刻劑損壞。
第3圖根據本發明實施例繪示修改的鰭式場效電晶體裝置結構100b的剖面示意圖。第3圖的鰭式場效電晶體裝置結構100b類似於第2F圖的鰭式場效電晶體裝置結構100a，第3圖和第2F圖之間的差異在於第3圖中的保護層150正上方的第一凹槽的寬度小於第2F圖中的第一凹槽153的寬度。因此，保護層150的外側壁表面不對齊阻障層163的外側壁表面。
第4圖根據本發明實施例繪示修改的鰭式場效電晶體裝置結構100c的剖面示意圖。第4圖的鰭式場效電晶體裝置結構100c類似於第2F圖的鰭式場效電晶體裝置結構100a，第4圖和第2F圖之間的差異在於第4圖移除保護層150的一部分。在對第二介電層152和第二蝕刻停止層151進行蝕刻製程期間，可以移除保護層150。凹蝕保護層150的頂部的一部分。結果，源極/汲極導電插塞166的底表面低於保護層150的頂表面。換句話說，源極/汲極導電插塞166的一部分插入保護層 150中。
第5A-5F圖根據本發明實施例繪示在第1J圖的鰭式場效電晶體裝置結構之後形成鰭式場效電晶體裝置結構200a的各個階段的剖面示意圖。第5A圖是沿第1K圖的線I-I’截取的剖面示意圖。
第5A圖繪示的結構類似於第2A圖繪示的結構。然後，如第5B圖所示，移除源極/汲極接觸結構146的一部分以形成開口147。開口147露出源極/汲極接觸結構146的頂表面和阻障層145的側壁。
藉由使用濕式蝕刻製程移除源極/汲極接觸結構146的一部分。在一些實施例中，濕式蝕刻製程包含使用氨(ammonia)溶液(NH4OH)。
開口147具有第一深度D1，從第一介電層142的頂表面到開口147的底表面量測第一深度D1。閘極結構140具有第二深度D2。在一些實施例中，第一深度D1在約5奈米至約10奈米的範圍。如果第一深度D1太小，則保護層150的保護效果可能不夠好。如果第一深度D1太大，則源極/汲極接觸結構146可能會有不想要的高電阻Rc。在一些實施例中，第二深度D2在約15奈米至約25奈米的範圍。在一些實施例中，第一深度D1對第二深度D2的比值在約1/2至約1/3的範圍。
隨後，如第5C圖所示，在形成開口147之後，在源極/汲極接觸結構146的頂表面上選擇性地形成保護層150。保護層150的製造方法包含進行表面處理製程以及接著進行沉積製程。表面處理製程和沉積製程相同或類似於第1L和1M圖中 描述的表面處理製程10和沉積製程20。
在一些實施例中，保護層150的頂表面與第一介電層142的頂表面大致上齊平。在一些其他實施例中，保護層150的頂表面略高於第一介電層142的頂表面。
然後，根據一些實施例，如第5D圖所示，在保護層150上形成第二蝕刻停止層151，並且在第二蝕刻停止層151上形成第二介電層152。
隨後，根據一些實施例，如第5E圖所示，形成第一凹槽153以露出保護層150的頂表面，並且形成第二凹槽155以露出閘極結構140的頂表面。應注意的是，因為保護層150對下方的膜層提供保護，源極/汲極接觸結構146未被第一凹槽153露出。
然後，根據一些實施例，如第5F圖所示，絕緣層162和阻障層163形成於第一凹槽153和第二凹槽155中。然後，在阻障層163上方形成導電層164。源極/汲極導電插塞166包含U型阻障層163和導電層164，並且閘極接觸結構168包含U型阻障層163和導電層164。源極/汲極導電插塞166形成於源極/汲極接觸結構146正上方，並且閘極接觸結構168形成於閘極結構140正上方。
第6圖根據本發明實施例繪示經修改的鰭式場效電晶體裝置結構200b的剖面示意圖。第6圖的鰭式場效電晶體裝置結構200b類似於第3F圖的鰭式場效電晶體裝置結構200a，並且第6圖和第3F圖之間的差異在於源極/汲極接觸結構146的頂表面不平坦，因為源極/汲極接觸結構146的頂部未被均勻 地移除。先在源極/汲極接觸結構146中形成凹槽(未繪示)，並且此凹槽具有彎曲的底表面。然後，在凹槽中形成保護層150。因此，保護層150也具有彎曲的底表面。具體而言，源極/汲極接觸結構146和保護層150之間的界面149是不平的或非線性的。源極/汲極接觸結構146的中間部分高於源極/汲極接觸結構146的邊緣部分。
第7圖根據本發明實施例繪示經修改的鰭式場效電晶體裝置結構200c的剖面示意圖。第7圖的鰭式場效電晶體裝置結構200c類似於第3F圖的鰭式場效電晶體裝置結構200a，第7圖和第3F圖之間的差異在於保護層150從第一介電層142的頂表面突出。保護層150的中間部分高於保護層150的邊緣部分。保護層150的一部分高於第一介電層142的頂表面。
如前所述，保護層150選擇性地形成於源極/汲極接觸結構146的頂表面上。在一些實施例中，保護層150高於第一介電層142的頂表面。在一些其他實施例中，保護層150埋設於第一介電層142中，並且保護層150的側壁表面直接接觸阻障層145。保護層150用於保護下方的膜層免於遭受損壞或汙染。源極/汲極導電插塞146形成於保護層150上方，並且源極/汲極導電插塞164藉由保護層150電性連接至源極/汲極接觸結構146。因此改善源極/汲極導電插塞146和源極/汲極導電插塞164之間的接觸電阻。
由於保護層150選擇性地形成於源極/汲極接觸結構146上，因此不使用額外的遮罩層來定義保護層150的位置，並且變得更容易使保護層150對齊。保護層150並非藉由微影 製程形成。因此，減少製造時間和成本。
提供了用於形成鰭式場效電晶體裝置結構的實施例及其形成方法。鰭式場效電晶體裝置結構包含形成於基底上方的鰭片結構以及形成於鰭片結構上方的閘極結構。形成源極/汲極結構與閘極結構相鄰，並且在源極/汲極結構上形成源極/汲極接觸結構。保護層選擇性地形成於源極/汲極接觸結構的頂表面上並且形成於介電層中。保護層可以突出於介電層的頂表面上方或介電層的頂表面下方。源極/汲極導電插塞形成於源極/汲極接觸結構上，並且藉由保護層電性連接至源極/汲極接觸結構。保護層用於保護源極/汲極接觸結構免於受到蝕刻或損壞。由於保護層的保護，後續步驟不會蝕刻或移除源極/汲極接觸結構。因此，改善鰭式場效電晶體裝置結構的效能。
在一些實施例中，提供鰭式場效電晶體裝置結構的製造方法。此方法包含在鰭片結構上方形成閘極結構，並且形成源極/汲極(S/D)結構與此閘極結構相鄰。此方法還包含在源極/汲極結構上方形成源極/汲極接觸結構，並且在源極/汲極接觸結構上方沉積保護層。保護層和源極/汲極接觸結構由不同材料形成。此方法還包含在保護層上方形成蝕刻停止層，並且在蝕刻停止層上方形成介電層。此方法包含形成穿過介電層和蝕刻停止層的第一凹槽以露出保護層，並且在第一凹槽中形成源極/汲極導電插塞。源極/汲極導電插塞包含位於保護層正上方的阻障層，並且保護層和阻障層由不同材料形成。在一些實施例中，在源極/汲極接觸結構上方沉積保護 層包含移除源極/汲極接觸結構的一部分以形成開口；以及在此開口中形成保護層。在一些實施例中，沉積保護層包含對源極/汲極接觸結構的頂表面進行表面處理製程；以及對源極/汲極接觸結構的頂表面進行沉積製程，其中沉積製程包含對源極/汲極接觸結構的頂表面供應前驅物。在一些實施例中，表面處理製程包含使用氫氣(H2)。在一些實施例中，前驅物包含含鎢材料，且含鎢材料包含六氟化鎢(WF6)或六氯化鎢(WCl6)。在一些實施例中，此方法更包含形成阻障層環繞源極/汲極接觸結構，其中保護層不形成於阻障層上方。在一些實施例中，此方法更包含形成絕緣層環繞阻障層，其中阻障層和絕緣層係由不同材料形成。在一些實施例中，保護層具有中間部分和邊緣部分，且中間部分高於邊緣部分。在一些實施例中，此方法更包含在源極/汲極結構上方形成金屬矽化物層，其中金屬矽化物層位於源極/汲極結構和源極/汲極接觸結構之間。
在一些實施例中，提供鰭式場效電晶體裝置結構的製造方法。此方法包含在鰭片結構上方形成閘極結構，並且形成源極/汲極(S/D)結構與此閘極結構相鄰。此方法包含在源極/汲極結構上方形成源極/汲極接觸結構，並且對源極/汲極接觸結構的頂表面進行表面處理製程。此方法還包含對源極/汲極接觸結構的頂表面進行沉積製程，以在源極/汲極接觸結構上形成保護層。保護層具有中間部分和邊緣部分，並且中間部分高於邊緣部分。此方法更包含在保護層正上方形成阻障層，並且保護層和阻障層係由不同材料形成。在一些 實施例中，此方法更包含在進行沉積製程之前，移除源極/汲極接觸結構的一部分以形成開口；以及在開口中形成保護層。在一些實施例中，表面處理製程包含使用氫氣(H2)。在一些實施例中，沉積製程的進行包含使用前驅物，且前驅物包含含鎢(W)材料，且含鎢材料包含六氟化鎢(WF6)或六氯化鎢(WCl6)。在一些實施例中，此方法更包含在源極/汲極結構上方形成金屬矽化物層，其中金屬矽化物層位於源極/汲極結構和源極/汲極接觸結構之間。在一些實施例中，此方法更包含在保護層上方形成蝕刻停止層；以及移除蝕刻停止層的一部分以形成第一凹槽，其中第一凹槽露出保護層。
在一些實施例中，提供鰭式場效電晶體裝置結構。此鰭式場效電晶體裝置結構包含在基底上方形成的鰭片結構以及在鰭片結構上方形成的閘極結構。此鰭式場效電晶體裝置結構還包含形成於鰭片結構上方且與閘極結構相鄰的源極/汲極(S/D)結構，以及形成於源極/汲極結構上方且與閘極結構相鄰的源極/汲極接觸結構。此鰭式場效電晶體裝置結構包含形成於源極/汲極接觸結構上的保護層，且保護層和源極/汲極接觸結構係由不同材料形成。保護層具有中間部分和邊緣部分，且中間部分高於邊緣部分。在一些實施例中，鰭式場效電晶體裝置結構更包含介電層，形成於閘極結構上方，其中保護層的頂表面高於介電層的頂表面。在一些實施例中，鰭式場效電晶體裝置結構更包含介電層，形成於閘極結構上方，其中保護層埋設於介電層中。在一些實施例中，鰭式場效電晶體裝置結構更包含源極/汲極導電插塞，形成於保 護層上方，其中源極/汲極導電插塞藉由保護層電性連接至源極/汲極接觸結構。在一些實施例中，鰭式場效電晶體裝置結構更包含金屬矽化物層，形成於源極/汲極結構上方，其中金屬矽化物層位於源極/汲極結構和源極/汲極導電結構之間。
以上概述數個實施例之部件，使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。

Claims (1)

  1. 一種鰭式場效電晶體裝置結構的製造方法，包括：在一鰭片結構上方形成一閘極結構；形成一源極/汲極結構與該閘極結構相鄰；在該源極/汲極結構上方形成一源極/汲極接觸結構；對該源極/汲極接觸結構的一頂表面進行一表面處理製程；藉由進行一沉積製程，在該源極/汲極接觸結構上選擇性地(selectively)形成一保護層，其中該保護層具有一中間部分和一邊緣部分，且該中間部分高於該邊緣部分；以及在該保護層正上方形成一阻障層，且該保護層和該阻障層係由不同材料形成。
TW107137536A 2017-11-15 2018-10-24 鰭式場效電晶體裝置結構的製造方法 TW201923908A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586361P 2017-11-15 2017-11-15
US62/586,361 2017-11-15
US16/124,527 US10867846B2 (en) 2017-11-15 2018-09-07 Fin field effect transistor (finFET) device structure with protection layer and method for forming the same
US16/124,527 2018-09-07

Publications (1)

Publication Number Publication Date
TW201923908A true TW201923908A (zh) 2019-06-16

Family

ID=66432291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137536A TW201923908A (zh) 2017-11-15 2018-10-24 鰭式場效電晶體裝置結構的製造方法

Country Status (3)

Country Link
US (3) US10867846B2 (zh)
CN (1) CN109786245A (zh)
TW (1) TW201923908A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735669B2 (en) 2020-07-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically-oriented complementary transistor
TWI844913B (zh) * 2022-08-11 2024-06-11 力晶積成電子製造股份有限公司 內連線結構
US12520566B2 (en) 2022-07-28 2026-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
US10867846B2 (en) * 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with protection layer and method for forming the same
US10937693B2 (en) * 2018-10-02 2021-03-02 Globalfoundries Inc. Methods, apparatus and system for a local interconnect feature over an active region in a finFET device
CN112349652A (zh) * 2019-08-09 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11328990B2 (en) * 2019-09-27 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure having a metal hump for low interface resistance
US12525486B2 (en) * 2019-10-31 2026-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for metal interconnect
US11227794B2 (en) * 2019-12-19 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making self-aligned barrier for metal vias In-Situ during a metal halide pre-clean and associated interconnect structure
US11652149B2 (en) * 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
US11670581B2 (en) * 2020-11-25 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure
US12336215B2 (en) * 2021-06-11 2025-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US20230043635A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20230026754A (ko) * 2021-08-18 2023-02-27 삼성전자주식회사 반도체 장치
EP4141918A1 (en) * 2021-08-26 2023-03-01 INTEL Corporation Intregrated circuits with interconnect liners
US12513970B2 (en) 2021-09-25 2025-12-30 Intel Corporation Integrated circuits with tungsten interconnect liners
US11948982B2 (en) * 2021-11-24 2024-04-02 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US20240030138A1 (en) * 2022-07-22 2024-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121699A1 (en) * 2001-03-01 2002-09-05 Kuan-Lun Cheng Dual damascene Cu contact plug using selective tungsten deposition
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
WO2012173229A1 (ja) * 2011-06-16 2012-12-20 京セラ株式会社 プラズマ発生体及びプラズマ発生装置
US9147747B2 (en) * 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US9418994B1 (en) * 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US10014255B2 (en) * 2016-03-14 2018-07-03 International Business Machines Corporation Contacts having a geometry to reduce resistance
US10157988B1 (en) * 2017-07-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with dual spacers and method for forming the same
US10867846B2 (en) * 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with protection layer and method for forming the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735669B2 (en) 2020-07-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically-oriented complementary transistor
TWI815151B (zh) * 2020-07-30 2023-09-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12046678B2 (en) 2020-07-30 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically-oriented complementary transistor
US12520566B2 (en) 2022-07-28 2026-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and manufacturing method thereof
TWI844913B (zh) * 2022-08-11 2024-06-11 力晶積成電子製造股份有限公司 內連線結構

Also Published As

Publication number Publication date
US11735474B2 (en) 2023-08-22
US20230369110A1 (en) 2023-11-16
US12300538B2 (en) 2025-05-13
US20190148225A1 (en) 2019-05-16
CN109786245A (zh) 2019-05-21
US20210134665A1 (en) 2021-05-06
US10867846B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
US12300538B2 (en) Fin field effect transistor (FinFET) device structure with protection layer and method for forming the same
US20240113221A1 (en) Fin field effect transistor (finfet) device structure
US10629693B2 (en) Semiconductor structure with barrier layer and method for forming the same
US12176435B2 (en) Method for forming fin field effect transistor (FinFET) device structure with conductive layer between gate and gate contact
US11011636B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US11101385B2 (en) Fin field effect transistor (FinFET) device structure with air gap and method for forming the same
US20180337279A1 (en) Fin Field Effect Transistor (FINFET) Device Structure with Stop Layer and Method for Forming the Same
US12107166B2 (en) Fin field effect transistor (FinFET) device structure with isolation layer and method for forming the same
US10868184B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US11158512B2 (en) Fin field effect transistor (FinFET) device structure
US11107810B2 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US9899382B2 (en) Fin field effect transistor (FinFET) device structure with different gate profile and method for forming the same
US20250359137A1 (en) Disposable Hard Mask for Interconnect Formation
US20250311282A1 (en) Semiconductor device structure
US11777004B2 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US20240030138A1 (en) Semiconductor device structure and method for forming the same
US12402345B2 (en) Semiconductor structure and method for forming the same