TW201921835A - 馬達驅動電路、冷卻裝置及電子機器 - Google Patents

Abstract

本發明之課題係改善轉速相對於控制輸入之線形性。 對於TH端子，輸入指示轉速之類比之控制電壓V_TH 。對於OSC端子，於第1平台中電容器C21及放電電阻R22並聯連接於OSC端子自身與對接地間。充電電阻R21及第1開關252係串聯設置於將電壓穩定化之基準電壓線254與OSC端子之間。切換電路250係於OSC端子中產生之振盪器電壓V_OSC 達到上側臨限值V_H 時，關斷第1開關252，且於振盪器電壓V_OSC 降低至下側臨限值V_L 時，接通第1開關252。振盪器電壓V_OSC 係與TH端子之電壓V_TH 比較，而產生經脈衝調變之控制脈衝S3。

Description

馬達驅動電路、冷卻裝置及電子機器

本發明係關於一種馬達驅動裝置。

近年來隨著個人電腦或工作站之高速化，CPU(Central Processing Unit：中央處理單元)或DSP(Digital Signal Processor，數位信號處理器)等之運算處理用LSI(Large Scale Integrated Circuit：大型積體電路)之動作速度係呈現上升趨勢。如此之LSI係隨著其動作速度即時脈頻率變高而發熱量亦將變大。來自LSI之發熱存在有導致LSI本身熱爆衝，或對周圍之電路造成影響之問題。因此，以LSI為代表之發熱體之適當熱冷卻成為極為重要之技術。 於眾多電子機器中，為了冷卻LSI，而採用藉由冷卻風扇之氣冷式之冷卻方法。該方法係例如對向於LSI之表面而配置冷卻風扇，將冷空氣吹送至LSI表面。於如此之藉由冷卻風扇之LSI之冷卻時，監視LSI附近之溫度，根據其溫度而變化風扇之旋轉藉此調整冷卻之程度。 圖1係本發明人等研討之具備風扇馬達之驅動積體電路(Integrated Circuit)之冷卻裝置之電路圖。另，不能將圖1之任意構成認定為已知技術。 冷卻裝置2r包含風扇馬達6、及驅動風扇馬達6之驅動裝置9r。驅動裝置9r係以驅動積體電路200r與其周邊零件而構成。驅動裝置9r之構成零件係搭載於共通之印刷基板上。 風扇馬達6係無刷DC馬達。霍爾感測器8係為了檢測轉子之位置而設置於風扇馬達6之附近。驅動積體電路200r之1號引腳及16號引腳之接地端子(GND)係接地。對於3號引腳之電源端子(VCC)，經由逆流防止用之二極體D1而輸入電源電壓V_DD 。驅動段230之輸出係經由2號引腳(OUT2)、15號引腳(OUT1)而與風扇馬達6連接。另，於本說明書中，引腳之編號係便於方便者，與引腳之佈局等無關。 霍爾偏壓電路204係產生霍爾偏壓電壓V_HB ，且經由10號引腳之霍爾偏壓端子(HB)而供給至霍爾感測器8。對於9號引腳、11號引腳之霍爾輸入端子(H+、H-)，輸入霍爾感測器8產生之霍爾信號H+、H-。霍爾比較器202係比較霍爾信號H^- 、H⁺ ，且產生顯示轉子位置之脈衝信號S1，並輸出至控制邏輯電路208。控制邏輯電路208與該脈衝信號S1同步進行換相控制。 基準電壓源214係產生經特定之電壓位準穩定化之基準電壓V_REF 。基準電壓V_REF 係經由12號引腳之基準電壓端子(REF)而輸出至外部。 於6號引腳之振盪器端子(OSC)，外置電容器C1。振盪器220係藉由將電容器C1進行充放電，而產生三角波之振盪器電壓V_OSC 。 於4號引腳之最低轉速設定端子(MIN)，輸入指示風扇馬達6之最低轉速之電壓V_MIN 。MIN端子之電壓V_MIN 係藉由將基準電壓V_REF 利用電阻R11、R12進行分壓而產生。 PWM比較器216對MIN端子之電壓V_MIN 與振盪器電壓V_OSC 進行比較。PWM比較器216之輸出S2具有根據MIN端子之電壓V_MIN 之占空比。 PWM比較器218係將5號引腳之轉速控制端子(TH)之電壓V_TH 與振盪器電壓V_OSC 進行比較。PWM比較器218之輸出S3具有根據TH端子之電壓V_TH 之占空比。 於PWM輸入，給予具有根據風扇馬達6之目標轉速之占空比(輸入占空比)之輸入PWM信號。輸入PWM信號以變流器10反轉之後，以RC濾波器12平滑化而輸入至TH端子。 控制邏輯電路208將PWM比較器216及218之輸出脈衝S2、S3邏輯合成，產生脈衝信號S4。脈衝信號S4之占空比係PWM比較器216與218之輸出脈衝S2、S3之占空比中之較大者。 驅動段230包含霍爾放大器232、234。霍爾放大器232將霍爾信號H+、H-之差值以第1極性放大，且自OUT2端子輸出。霍爾放大器234將霍爾信號H+、H-之差值以第2極性放大，且自OUT15端子輸出。霍爾放大器232、234之各者具有推拉形式之輸出段。霍爾放大器232、234各者之輸出段係根據來自控制邏輯電路208之脈衝信號S4而進行切換。OUT1端子、OUT2端子之輸出電壓係根據霍爾比較器202之輸出S1而交互地成為主動(換相控制)。又，主動之一者之輸出電壓係具有放大霍爾信號而獲得之包絡線，又以根據PWM比較器218(或216)之輸出脈衝S3(或S2)之占空比，切換開啟狀態與高阻抗狀態。 鎖定保護電路240係檢測風扇馬達6之鎖定狀態。TSD電路242係檢測過熱狀態。信號輸出電路244係產生顯示異常之警報信號，且自8號引腳之警報端子(AL)輸出。又信號輸出電路244係產生具有根據風扇馬達6之轉速之週期之FG(Frequency Generator：頻率發生器)信號，且自7號引腳之FG端子輸出。 圖2係圖1之驅動積體電路200r之動作波形圖。本說明書中之波形圖或時序圖之縱軸及橫軸係為容易理解而適當放大、縮小者，又，所示之各波形亦為容易理解而簡化、誇張或強調。圖2係為了擴大顯示相對於霍爾信號H+、H-之週期充分短之時間尺度，故霍爾信號H+、H-係實質性地顯示為固定之電壓位準。輸出OUT1具有根據V_MIN 與V_TH 中較低者與振盪器電壓V_OSC 之比較結果之占空比。藉此，輸入PWM信號之占空比越大，則風扇馬達6之扭矩(轉速)越增大。又，最小扭矩即最低轉速可根據MIN端子之電壓V_MIN 而設定。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2005-224100號公報 [專利文獻2]日本特開2004-166429號公報 [專利文獻3]日本特開2009-296839號公報

[發明欲解決之問題] 本發明人等針對圖1之驅動積體電路200r進行研討，其結果獲知以下課題。 課題1. 圖3(a)～(c)係顯示圖1之驅動裝置9r中之輸入占空比、TH端子之電壓V_TH 、輸出OUT1(OUT2)之輸出占空比、及轉速之關係之圖。如圖3(a)所示，TH端子之電壓V_TH 係相對輸入PWM信號之輸入占空比而線形變化，且因此如圖3(b)所示，輸出OUT1、OUT2之占空比(輸出占空比)亦相對於輸入占空比而線形變化。 於圖3(c)中，顯示輸入占空比與風扇馬達6之轉速之關係。於圖3(c)中，顯示假定無負載、無損失之情形之理想特性(i)。現實之實際特性(i)係因馬達線圈之發熱、軸承之摩擦損失、伴隨轉子旋轉之風損、馬達之各種零件之發熱之影響，故與理想特性(i)相比而變低，且轉速越高，其影響越顯著。隨著轉速增加，相對於輸入占空比之轉速被壓縮本身係無法避免。 課題2. 於專利文獻3(日本特開2009-296839號公報)中，揭示有相關技術。於該文獻中，讀取PWM信號，進行補償運算而求得補償信號，且自補償信號加減補償值進行運算，並基於獲得之補償後之PWM信號而控制風扇之轉速。 然而驅動積體電路係與各種風扇馬達組合使用。圖3(c)所示之風扇馬達之旋轉特性係根據風扇馬達6之種類、葉片形狀或大小、風扇馬達6或驅動積體電路200r之散熱性而變化。因此，每個驅動積體電路200r若可相對其使用狀況而設定最佳之修正特性則將更方便。 本發明之某態樣係鑒於課題1而完成者，其例示性之目的之一係提供相對於控制輸入之轉速之線形性獲得改善之馬達驅動裝置。又，本發明之另一態樣係鑒於課題2而完成者，其例示性之目的之一係提供對於使用狀況而設定最佳之修正特性，且可改善相對於轉速控制信號之轉速之線形性的馬達驅動裝置。 [解決問題之技術手段] 1. 本發明之某態樣係關於對風扇馬達進行PWM(Pulse Width Modulation：脈衝寬度調變)驅動之馬達驅動裝置。馬達驅動裝置包含：轉速控制端子，其接受指示轉速之類比之控制電壓；第1振盪器端子，其於第1平台中，於其自身與對接地間，並聯連接電容器及放電電阻；充電電阻及第1開關，其串聯設置於將其電壓穩定化之基準電壓線與第1振盪器端子之間；切換電路，其於第1振盪器端子中產生之振盪器電壓達到上側臨限值時，關斷第1開關，且於振盪器電壓降低至下側臨限值時，接通第1開關；PWM比較器，其將轉速控制端子之電壓與振盪器電壓進行比較，且產生控制脈衝；輸出電路，其至少基於控制脈衝而驅動風扇馬達。 振盪器電壓之坡度並非為直線，而根據CR時間常數而變化。藉此，可改善轉速控制端子之電壓與輸出占空比之線形。此外，可藉由充電電流與放電電阻而規定充電、放電斜率，乃至振盪器電壓之頻率。 於某態樣中，馬達驅動裝置亦可進而包含第2振盪器端子。於第1平台中，充電電阻係外置於第2振盪器端子與第1振盪器端子之間，第1開關亦可設置於第2振盪器端子與基準電壓源之輸出之間。 於某態樣中，切換電路包含：第1電阻、第2電阻、第3電阻，其等依序串聯連接於基準電壓源之輸出與接地之間；第2開關，其與第3電阻並聯設置；及比較器，其將第1電阻和第2電阻之連接點之電壓，與振盪器電壓進行比較；且亦可根據比較器之輸出而控制第1開關及第2開關之接通、斷開。 於某態樣中，馬達驅動裝置進而包含：第1電流源，其於賦能狀態中對振盪器端子供給之特定之充電電流；及第2電流源，其於賦能狀態中自振盪器端子匯入特定之放電電流；且第1電流源、第2電流源之至少一者，亦可構成為可藉由切換電路而控制接通、斷開。切換電路亦可為可切換第1模式與第2模式，該第1模式係將第1電流源及第2電流源設為禁能狀態，而控制第1開關之接通、斷開；該第2模式係斷開第1開關，且將第1電流源及第2電流源設為賦能狀態而控制第1電流源及第2電流源之至少一者之接通、斷開。 於將第1電流源、第2電流源設為賦能狀態之第2模式中，可將振盪器電壓之坡度之斜率作為直線，並可於以往之平台中使用。 於某態樣中，馬達驅動裝置亦可進而包含：第1電流源，其於賦能狀態中對振盪器端子供給特定之充電電流；及第2電流源，其於賦能狀態中可控制接通、斷開；且於接通期間自振盪器端子匯入特定之放電電流。切換電路亦可切換第1模式與第2模式，該第1模式係將第1電流源及第2電流源設為禁能狀態，而控制第1開關之接通、斷開；第2模式係將第1開關斷開，而控制第2電流源之接通、斷開。 於某態樣中，切換電路包含：第1電阻、第2電阻、第3電阻，其等依序串聯連接於基準電壓源之輸出與接地之間；第2開關，其與第3電阻並聯設置；及比較器，其將第1電阻和第2電阻之連接點之電壓，與振盪器電壓進行比較；且(i)於第1模式中，根據比較器之輸出，控制第1開關及第2開關之接通、斷開，(ii)於第2模式中，亦可根據比較器之輸出而控制第2電流源及第2開關之接通、斷開。 於某態樣中，馬達驅動裝置亦可進而包含接收指示第1模式與第2模式之選擇信號之選擇器端子。 於某態樣中，馬達驅動裝置亦可於一個半導體基板一體積體化。 「一體積體化」係指包含電路之構成要件全部形成於半導體基板上之情形、及電路之主要構成要件一體積體化之情形，且亦可為了電路常數之調節用，而將一部分之電阻或電容器設置於半導體基板之外部。 藉由將電路作為1個積體電路而積體化，可削減電路面積，且可均一地保持電路元件之特性。 對於轉速控制端子，亦可經由濾波器而輸入輸入脈衝調變信號。 本發明之另一態樣係關於冷卻裝置。冷卻裝置包含風扇馬達、驅動風扇馬達之上述任一馬達驅動裝置。 本發明之另一態樣係關於對風扇馬達進行PWM(Pulse Width Modulation：脈衝寬度調變)驅動之馬達驅動積體電路(Integrated Circuit)。馬達驅動積體電路包含：轉速控制端子，其接受指示轉速之類比之控制電壓；第1振盪器端子，其於第1平台中，於其自身與對接地間並聯連接電容器及放電電阻；第2振盪器端子，其於第1平台中，於其自身與第1振盪器端子之間外置充電電阻；第1開關，其設於將其電壓穩定化之基準電壓線與第1振盪器端子之間；切換電路，其於第1振盪器端子中產生之振盪器電壓達到上側臨限值時，關斷第1開關，於振盪器電壓降低至下側臨限值時，接通第1開關；PWM比較器，其將轉速控制端子之電壓與振盪器電壓進行比較而產生控制脈衝；輸出電路，其至少基於控制脈衝而驅動風扇馬達。 某態樣之馬達驅動積體電路進而包含：第1電流源，其於啟用狀態中，對振盪器端子供給特定之充電電流；第2電流源，其於啟用狀態中自振盪器端子匯入特定之放電電流。切換電路亦可為可切換(i)第1模式，其將第1電流源及第2電流源作為停用狀態而控制第1開關之接通、斷開；(ii)第2模式，其斷開第1開關，且將第1電流源、第2電流源作為啟用狀態而控制第2電流源之接通、斷開。 2. 本發明之另一態樣係關於對風扇馬達進行PWM(Pulse Width Modulation：脈衝寬度調變)驅動之馬達驅動電路。馬達驅動電路包含：轉速控制輸入部，其輸入指示風扇馬達之轉速之轉速控制信號；第1設定輸入部，其輸入指示第1參數α之第1資訊；數位脈衝寬度調變器，其定義有向下凸出彎曲之修正函數y=f(x)，且基於第1參數α可變更修正函數f(x)之彎曲程度，並產生具有與轉速控制信號及修正函數f(x)相應之輸出占空比之控制脈衝；輸出電路，其至少基於控制脈衝而驅動風扇馬達。 根據該態樣，藉由根據所使用之狀況而賦予第1參數α可設定最佳之修正特性，且可改善相對於轉速控制信號之轉速之線形性。 將對應於轉速控制信號之最小值之值設為x₀ ，將對應於轉速控制信號之最大值之值設為x₁₀₀ 時，對應於y=ax之直線，亦可以滿足f(x₀ )=ax₀ 、f(x₁₀₀ )=ax₁₀₀ 之方式定義修正函數y=f(x)。 第1資訊亦可作為類比電壓而輸入至第1設定輸入部。 第1資訊亦可作為數位資料而輸入至第1設定輸入部。第1設定輸入部亦可包含保持第1資訊之第1記憶體。 第1設定輸入部亦可包含接收數位資料之第1資訊之I² C(Inter IC)匯流排介面電路。 於某態樣中，馬達驅動電路亦可進而包含輸入指示第2參數β之第2資訊之第2設定輸入部。第2參數β亦可規定a。 本發明之另一態樣亦關於馬達驅動電路。馬達驅動電路包含：轉速控制端子，其接受指示風扇馬達之轉速之轉速控制信號；輸入電路，其將轉速控制信號變換為輸入數位值x；第1設定端子，其接受指示第1參數α之第1資訊；占空運算部，其將對應於轉速控制信號之最小值之輸入數位值設為x₀ ，將對應於轉速控制信號之最大值之輸入數位值設為x₁₀₀ 時，對應於y=ax之直線，而定義滿足f(x₀ )=ax₀ 、f(x₁₀₀ )=ax₁₀₀ 之向下凸出彎曲之修正函數y=f(x)，且基於第1參數α而可變更修正函數f(x)之彎曲程度，並運算對應於輸入數位值x之占空指令值y；數位脈衝寬度調變器，其產生具有對應於占空指令值y之輸出占空比之控制脈衝；輸出電路，其至少基於控制脈衝而驅動上述風扇馬達。 根據該態樣，藉由根據所使用之狀況而賦予第1參數α可設定最佳之修正特性，且可改善相對於轉速控制信號之轉速之線形性。 於某態樣中，將ax與f(x)之差為最大之輸入數位值設為x_c 時，第1參數α亦可規定ax_c 與f(x_c )之差值。 於某態樣中，x_c 亦可設定為對應於輸入占空比為33～66%之範圍之值。x_c 亦可設定為對應於輸入占空比50%之值。 於某態樣中，第1資訊係作為類比電壓而輸入至第1設定端子，馬達驅動電路亦可進而包含將第1設定端子之類比電壓變換為數位之第1參數α之第1A/D轉換器。 於某態樣中，亦可進而包含接受指示第2參數β之第2資訊之第2設定端子。第2參數β亦可規定a。 於某態樣中，將第2資訊作為類比電壓而輸入至第2設定端子，馬達驅動電路亦可進而包含將第2設定端子之類比電壓變換為數位之第2參數β之第2A/D轉換器。 於某態樣中，第1資訊係作為位數資料而輸入至第1設定端子，馬達驅動電路亦可進而包含：接收輸入至第1設定端子之數位資料，且取得第1參數α之介面電路；及保持第1參數α之第1記憶體。 於某態樣中，第2資訊係作為位數資料而輸入至第2設定端子，馬達驅動電路亦可進而包含：接收輸入至第2設定端子之數位資料，且取得第2參數β之介面電路；及保持第2參數β之第2記憶體。 於某態樣中，進而包含接受指示第3參數γ之第3資訊之第3設定端子。占空運算部亦可將第3參數γ作為下限而對占空指令值y進行箝位。 於某態樣中，亦可於轉速控制端子，輸入作為轉速控制信號而具有輸入占空比之輸入脈衝調變信號。輸入電路亦可包含接受輸入脈衝調變信號，且根據輸入占空比變換為輸入數位值x之占空/數位轉換器。 馬達驅動電路亦可於一個半導體基板一體積體化。 「一體積體化」係指包含電路之構成全部要件形成於半導體基板上之情形，或電路之主要構成要件一體積體化之情形，且亦可為電路常數之調節用而將一部分之電阻或電容器設置於半導體基板之外部。藉由將電路作為1個積體電路而積體化，可削減電路面積，且可均一地保持電路元件之特性。 本發明之另一態樣係關於冷卻裝置。冷卻裝置包含風扇馬達、與驅動風扇馬達之上述之馬達驅動積體電路。 本發明之另一態樣係關於電子機器。電子機器亦可包含處理器、與冷卻處理器之上述冷卻裝置。 另，將以上構成要素之任意組合或本發明之構成要素或表現在方法、裝置、系統等之間相互轉換者亦可有效作為本發明之態樣。 [發明之效果] 根據本發明之某態樣，可改善相對於控制輸入之轉速之線形性。

(第1實施形態) 圖4係顯示包含第1實施形態之驅動積體電路200a之冷卻裝置2a之構成之電路圖。冷卻裝置2a係搭載於例如桌上型或是膝上型之電腦、工作站、遊戲機器、視頻機器、影像機器等，且冷卻CPU(Central Processing Unit，中央處理單元)、GPU(Graphics Processing Unit：圖形處理單元)、電源裝置等之冷卻對象(未圖示)。冷卻裝置2a係包含對向於冷卻對象而設置之風扇馬達6與驅動風扇馬達6之驅動裝置9a。 驅動裝置9a係以實施形態之驅動積體電路200a與其周邊零件而構成。以下，針對驅動裝置9a之構成，以與圖1之驅動裝置9之不同點為中心進行說明。驅動積體電路200a係於一個半導體基板上積體化之功能積體電路。 於轉速控制端子(TH)，輸入指示風扇馬達6之轉速之類比之控制電壓V_TH 。於該平台中對於TH端子，經由變流器10及RC濾波器12輸入具有輸入占空比之輸入脈衝調變信號PWM。於其他平台中，亦可對TH端子輸入由熱敏電阻等產生之類比電壓。 對於6號引腳之第1振盪器端子(OSC)，於其自身OSC與對接地間並聯外置電容器C21及放電電阻R22。於13號引腳之第2振盪器端子(OSCH)與OSC端子之間，外置充電電阻R21。 驅動積體電路200a係代替圖1之振盪器220而包含切換電路250、及第1開關252。如參照圖1所說明，基準電壓源214係產生基準電壓V_REF 。基準電壓線254與基準電壓源214之輸出連接，且使其電壓穩定化。經由基準電壓線254，向驅動積體電路200a之內部之各區塊供給基準電壓V_REF 。 第1開關252係設置於基準電壓線254與OSCH端子之間。即，第1開關252及充電電阻R21係串聯設置於基準電壓線254與OSC端子之間。 切換電路250係於產生於OSC端子之振盪器電壓V_OSC 達到特定之上側臨限值V_H (例如3.5V)時，關斷第1開關252，且於振盪器電壓V_OSC 降低至下側臨限值V_L (例如1.5V)時，接通第1開關252。 PWM比較器218將TH端子之電壓V_TH 與振盪器電壓V_OSC 進行比較，且產生控制脈衝S3。 控制邏輯電路208及驅動段230係至少構成基於控制脈衝S8而驅動風扇馬達6之輸出電路260。關於控制邏輯電路208、驅動段230係如參照圖1所說明。 本發明係作為圖4之方塊圖或電路圖而掌握，或係涉及自上述說明導出之各種裝置、電路者，並不限定於特定之構成。以下，並非為了縮小本發明之範圍，而為了幫助發明之本質或電路動作之理解，又使其等明確化而對更具體之構成例進行說明。 圖5係顯示切換電路250之構成例之電路圖。第1電阻R31、第2電阻R32、及第3電阻R33係依序串聯連接於基準電壓線254與接地之間。第2開關256係N通道MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)，且與第3電阻R33並聯設置。第2開關256亦可為NPN型雙極電晶體。 比較器258係將第1電阻R31與第2電阻R32之連接點N1之電壓V_N1 與振盪器電壓V_OSC 進行比較。第1開關252及第2開關256係根據比較器258之輸出S5互補地控制接通、斷開。 具體而言，比較器258之輸出S5於V_N1 ＞V_OSC 時為高位準、於V_N1 ＞V_OSC 時為低位準。於輸出S5為高位準時，第1開關252斷開，第2開關256接通，而成為放電狀態。 於放電狀態中，電容器C21係經由放電電阻R22而放電，因此成為振盪器電壓V_OSC 之下降坡度之區間。因於放電狀態中第2開關256接通，故第3電阻R33短路，且V_N1 =V_REF ×R32/(R31+R32)，其係相當於下側臨限值V_L 。 於輸出S5為低位準時，第1開關252接通，第2開關256斷開，而成為充電狀態。於充電狀態中電容器C21經由充電電阻R21充電，因此成為振盪器電壓V_OSC 之上升坡度之區間。因於充電狀態中第2開關256斷開，故V_N1 =V_REF ×(R32+R33)/(R31+R32+R33)，其係相當於上側臨限值V_H 。 另，切換電路250係掌握為磁滯比較器。因此，切換電路250除圖5之構成以外，亦可使用已知之磁滯比較器而構成。或亦可對於V_H 、V_L 之各者準備獨立之比較器。 以上係驅動積體電路200a之構成。接著，說明其動作。 圖6係圖4之驅動裝置9a之動作波形圖。OSC端子之振盪器電壓V_OSC 係於第1開關252接通之充電期間，經由充電電阻R21充電，且以較大斜率增大。於振盪器電壓V_OSC 達到上側臨限值V_H 時，關斷第1開關252，且電容器C21經由放電電阻R22而緩緩地充電。接著，於振盪器電壓V_OSC 降低至下側臨限值V_L 時，接通第1開關252。藉由重複該動作，振盪器電壓V_OSC 係如圖6所示，成為具有非線性之上升坡度、下降坡度之鋸齒波形。 於將電壓V_TH 與非線形之鋸齒波形進行比較時，其結果所獲得之控制脈衝S3之占空比係相對於電壓V_TH 之電壓位準，呈非線形變化。圖7(a)係顯示圖1之振盪器電壓V_OSC ’與圖4之振盪器電壓V_OSC 之波形圖。此處，為容易理解而方便地將圖1之振盪器電壓V_OSC ’之上升坡度與圖4之振盪器電壓V_OSC 之上升坡度之斜率重合。圖7(b)係顯示TH端子之電壓V_TH 與控制脈衝S3之占空比之關係之圖。(i)係顯示圖4之驅動積體電路200a之特性，(ii)係顯示圖1之驅動積體電路200r之特性。由圖7(b)可明瞭，於圖4之驅動積體電路200a中，控制脈衝S3相對於電壓V_TH 非線形地弓形地變化。藉由該弓形之特性(稱為修正特性)，可修正輸入占空比與轉速之關係，且可接近圖3(c)之目標特性(iii)。 圖8係顯示改變充電電阻R21、放電電阻R22之組合時之控制特性之圖。此處設為C21=100pF。 (i)R21=10kΩ、R22=100kΩ (ii)R21=10kΩ、R22=10kΩ (iii)R21=10kΩ、R22=100kΩ//470kΩ 100kΩ//470kΩ係100kΩ與470kΩ之並聯連接。於該例中，(i)之組合最接近目標特性。 圖3(c)所示之實際特性係根據風扇馬達6之種類、葉片之形狀或大小、及風扇6或驅動積體電路200之散熱性而變化。根據實施形態之驅動積體電路200a，如圖8所示，因可根據充電電阻R21、放電電阻R22之組合，而變化控制特性之曲線，故根據實際特性，選擇最適之組合，藉此可接近目標特性。 如此，根據實施形態之驅動積體電路200a，可改善相對於控制輸入V_TH (即PWM輸入信號之占空比)之轉速之線形性。 (第2實施形態) 圖9係第2實施形態之驅動積體電路200b之電路圖。驅動積體電路200b係除圖4之驅動積體電路200a以外，進而包含第1電流源CS1、第2電流源CS2、及邏輯閘259。 第1電流源CS1、第2電流源CS2係可切換啟用、停用而構成。第1電源流CS1係於啟用狀態中，對OSC端子供給特定量之充電電流I_C1 。第2電流源CS2係於啟用狀態中，自OSC端子匯入特定量之放電電流I_C2 。 又，除了啟用、停用之切換，第1電流源CS1、第2電流源CS2之至少一者係藉由切換電路250而可控制接通、斷開而構成。於圖9中，僅第2電流源CS2根據比較器258之輸出S5而可控制接通、斷開。 驅動積體電路200b具有用以設定振盪器模式之選擇器端子(SELO)。SELO端子係輸入高位準或低位準之電壓。第1電流源CS1、第2電流源CS2係於SELO端子之電壓為第1位準(例如高位準)時啟用，於SELO端子之電壓為第2位準(例如低位準)時停用。除設置SELO端子以外，亦可經由I² C匯流排等之介面，輸入用以設定模式之信號。或亦可將非揮發性記憶體內建於驅動積體電路200b，且根據非揮發性記憶體之資料而選擇模式。 邏輯閘259係為了斷開第1開關252而設置。邏輯閘259係於SELO端子為第1位準(高位準)時，將第1開關252固定為斷開。又，邏輯閘259於SELO端子為第2位準(低位準)時，使比較器258之輸出S5通過，且切換第1開關252之接通、斷開。另，此處為了容易理解，雖將邏輯閘259以OR閘之符號顯示，但實際之構成並未限定於OR閘，亦可為具有相同功能之其他構成。 以上為驅動積體電路200b之構成。 驅動積體電路200b係根據所使用之平台，可切換第1模式、第2模式而使用。第1模式係因將低位準輸入至SELO端子而被選擇。於第1模式中，第1電流源CS1、第2電流源CS2係停用，且與第1實施形態相同地動作。 第2模式係因將高位準輸入至SELO端子而被選擇。於第2模式中，第1開關252係固定為斷開，且第1電流源CS1、第2電流源CS2為啟用。於選擇第2模式之平台中，無須充電電阻R21、放電電阻R22。接著，根據比較器258之輸出S5，於第2電流源CS2接通時，電容器C21以I_C2 －I_C1 放電，於第2電流源CS2斷開時，電容器C21以I_C1 充電。於第2模式中，振盪器電壓V_OSC 成為三角波。因此，可進行與圖1之驅動積體電路200r相同之動作。於第2模式中，因無須充電電阻R21、放電電阻R22，故可減少電路零件。 (用途) 最後，說明冷卻裝置2之用途。圖10係包含冷卻裝置2之PC之立體圖。PC500包含框體205、CPU504、主機板506、散熱片508、及複數個冷卻裝置2。 CPU504安裝於主機板506上。散熱片508密接於CPU504之上表面。冷卻裝置2_1與散熱片508對向設置，且向散熱片508吹送空氣。冷卻裝置2_2設置於框體502之背面，且將外部空氣送入至框體502內部。 冷卻裝置2除圖10之PC500外，並可搭載於工作站、筆記型PC、電視機、及冰箱等各種電子機器。 以上已針對第1及第2實施形態進行說明。本技藝者當可理解該實施形態係為例示，該等之各構成要素或各處理程序之組合可有各種變化例，且此等變化例亦在本發明範圍內。以下，針對與第1、第2實施形態相關之變化例進行說明。 (第1變化例) 構成驅動積體電路200之元件亦可全部一體積體化，又亦可分成其他積體電路而構成，進而亦可其一部分以分立零件而構成。將哪部分積體化係根據成本或佔有面積、及用途等決定即可。相反地，於實施形態中外置於驅動積體電路200之電路元件之一部分亦可積體化於驅動積體電路200。圖11(a)～(c)係第1變化例之驅動積體電路200之電路圖。於圖11(a)中，電容器C21係積體化於驅動積體電路200。藉此，無須外置之電容器而可減低成本及安裝面積。 於圖11(b)中，充電電阻R21係積體化於驅動積體電路200。藉此，因減少1個外置之電阻而可減低成本及安裝面積。又，因無須OSCH端子，故亦存在可減低驅動積體電路200之晶片大小之情形。 於圖11(c)中，充電電阻R21、放電電阻R22之二者係積體化於驅動積體電路200。藉此，因減少1個外置之電阻而可減低成本及安裝面積。又，因無須OSCH端子，故亦存在可減低驅動積體電路200之晶片大小之情形。於圖11(c)中，期望將充電電阻R21、放電電阻R22之至少一者，較佳為兩者作為可變電阻。藉此，可對每個平台微調修正特性。 (第2變化例) 於實施形態中，雖採用R21＜R22而說明振盪器電壓V_OSC 之下降坡度較長之情形，但亦可採用R21＞R22而使上升坡度之時間變長。該情形，將控制脈衝S3之邏輯反轉，或將TH端子之電壓V_TH 之極性反轉即可。 (第3變化例) 於實施形態中，雖就驅動對象之風扇馬達為單相驅動馬達之情形進行說明，但本發明並不限定於此，亦可利用於其他馬達之驅動。 (第4變化例) 驅動段230之構成、驅動方式並未限定於實施形態所說明。於實施形態中，雖根據霍爾信號H+、H-而使OUT1端子、OUT2端子之輸出電壓之振幅(包絡線)變化，但亦可將振幅作為一定。 (第5變化例) 於實施形態中說明之各信號之極性、邏輯位準係例示，亦可適當反轉。 (第3實施形態) 圖12係顯示包含第3實施形態之驅動積體電路200之冷卻裝置2之構成之電路圖。冷卻裝置2係搭載於例如如圖10所示，桌上型、或膝上型之電腦、工作站、遊戲機器、視頻機器及影像機器等，且冷卻CPU(Central Processing Unit，中央處理單元)、GPU(Graphics Processing Unit：圖形處理單元)、電源裝置等之冷卻對象。冷卻裝置2包含：與冷卻對象對向而設置之風扇馬達6與驅動風扇馬達6之驅動裝置9。 驅動裝置9係以第3實施形態之驅動積體電路200與其周邊零件而構成。驅動裝置9之構成零件係搭載於共通之印刷基板上。於圖12中，關於驅動積體電路200，僅顯示本發明之關連部分，省略無關之構成。 風扇馬達6係無刷DC馬達。霍爾感測器8係為了檢測轉子之位置而設置於風扇馬達6之附近。驅動積體電路200係於一個半導體基板上積體化之功能積體電路。 對於驅動積體電路200之5號引腳之轉速控制端子(PWM)，自外部輸入指示風扇馬達6之轉速之轉速控制信號S_IN 。驅動積體電路200係根據轉速控制信號S_IN 而PWM(Pulse Width Modulation：脈衝寬度調變)驅動風扇馬達6。 於本實施形態中，於5號引腳之轉速控制端子(PWM)，輸入作為轉速控制信號S_IN 而具有輸入占空比D_IN 之輸入脈衝調變信號(輸入PWM信號)S_PWM 。輸入電路201係接受輸入脈衝調變信號S_PWM ，並根據輸入占空比D_IN 產生輸入數位值x。輸入電路201亦可以數位濾波器而構成，亦可以類比濾波器與A/D轉換器之組合而構成。亦可將PWM端子與輸入電路201稱為轉速控制輸入部。 驅動積體電路200之16號引腳之接地端子(GND)係接地。對於10號引腳之電源端子(VCC)，經由逆流防止用之二極體D1而輸入電源電壓V_DD 。驅動段230之輸出係經由9號引腳(OUT1)、7號引腳(OUT2)而與風扇馬達6連接。另，於本說明書中，引腳之編號係便於方便者，與引腳之佈局等無關。 對於2號引腳、3號引腳之霍爾輸入端子(H-、H+)，輸入霍爾感測器8產生之霍爾信號H-、H+。霍爾比較器202比較霍爾信號H+、H-，且產生顯示轉子位置之脈衝信號S1，並輸出至控制邏輯電路100。控制邏輯電路100與該脈衝信號S1同步進行換相控制。 基準電壓源214產生經特定之電壓位準穩定化之基準電壓V_REF 。基準電壓V_REF 經由11號引腳之基準電壓端子(REF)輸出至外部。基準電壓V_REF 作為霍爾偏壓信號V_HB 而供給至霍爾感測器8。 對於13號引腳之第1設定端子(ADJ)，輸入指示第1參數α之第1資訊。於本實施形態中，第1資訊係作為類比電壓V_ADJ 而給予至ADJ端子。例如於驅動積體電路200中外置電阻R11、R12，且藉由將基準電壓V_REF 分壓而產生類比電壓V_ADJ 。該情形，根據電阻R11、R12之分壓比，可設定第1參數α。第1A/D轉換器270係將ADJ端子之類比電壓V_ADJ 變換為數位之第1參數α。亦可將ADJ端子與第1A/D轉換器270稱為第1設定輸入部。 對於15號引腳之第2設定端子(SLOPE)，輸入指示第2參數β之第2資訊。於本實施形態中，第2資訊係作為類比電壓V_SLOPE 而給予至SLOPE端子。例如於驅動積體電路200中外置電阻R21、R22，且藉由將基準電壓V_REF 分壓，而產生類比電壓V_SLOPE 。該情形，根據電阻R21、R22之分壓比，可設定第2參數β。第2A/D轉換器272係將SLOPE端子之類比電壓V_SLOPE 變換為數位之第2參數β。亦可將SLOPE端子與第2A/D轉換器272稱為第2設定輸入部。 對於12號引腳之第3設定端子(MIN)，輸入指示第3參數γ之第3資訊。於本實施形態中，第3資訊係作為類比電壓V_MIN 而給予至MIN端子。例如於驅動積體電路200中外置電阻R31、R32，且藉由將基準電壓V_REF 分壓，而產生類比電壓V_MIN 。該情形，根據電阻R31、R32之分壓比，可設定第3參數γ。第3A/D轉換器274係將MIN端子之類比電壓V_MIN 變換為數位之第3參數γ。亦可將MIN端子與第3A/D轉換器274稱為第3設定輸入部。 控制邏輯電路100係基於輸入數位值x、第1參數α、第2參數β、第3參數γ而運算輸出占空比D_OUT 。然後，產生具有運算之輸出占空比D_OUT 之控制脈衝。控制邏輯電路100將霍爾比較器202之輸出S1與控制脈衝合成，且產生驅動信號S5。 驅動段209包含預驅動器210及H橋接電路212。預驅動器210係根據驅動信號S5而驅動H橋接電路212。藉此，與霍爾比較器202之輸出S1同期，且輸出OUT1、OUT2交互地成為主動(換相控制)，主動之輸出係根據控制脈衝而切換(PWM驅動)。另，驅動段209亦可具有圖1之驅動段230之構成。 8號引腳之RNF端子係與H橋接電路212之下側端子連接。於RNF端子與外部之接地之間插入電流檢測用電阻R_NF 。於電阻R_NF 中，產生與流向風扇馬達6之電流成比例之檢測電壓V_NF 。檢測電壓V_NF 輸入至6號引腳之電流檢測端子(CS)。電流箝位比較器206將檢測電壓V_NF 與特定之電壓V_CL 進行比較。電壓V_CL 係規定流向風扇馬達6之電流之上限。於電流箝位比較器206之輸出(電流限制信號)S6生效(高位準)時，控制邏輯電路100為了停止向風扇馬達6之通電而使驅動信號S5之邏輯值變化。 TSD電路242檢測過熱狀態。信號輸出電路244產生具有根據風扇馬達6之轉速之週期的FG(Frequency Generator：頻率發生器)信號，且自1號引腳之FG端子輸出。 以上為驅動積體電路200之整體構成。接著，說明其內部構成。 圖13係顯示圖12之驅動積體電路200之構成之方塊圖。另，於圖13中，僅顯示用以產生驅動信號S5之構成，其他構成係適宜省略。 控制邏輯電路100包含占空運算部108、數位脈衝調變器110、及輸出邏輯部112。控制邏輯電路100亦可以硬體邏輯構成，且亦可以處理器與軟體之組合而構成。 占空運算部108保持修正函數f(x)，且使用修正函數運算占空指令值y=f(x)。圖14係顯示修正函數f(x)之圖。橫軸顯示為x，縱軸顯示為y。將對應於轉速控制信號S_PWM 之最小值(即占空比0%)之輸入數位值設為x₀ ，將對應於轉速控制信號S_PWM 之最大值(即占空比為100%)之輸入數位值設為x₁₀₀ 。於本實施形態中，輸入數位值x為6位元，因此x₀ =0，x₁₀₀ =64。 於圖14中顯示y=ax之直線。此處設為a=1。修正函數f(x)係滿足f(x₀ )=ax₀ 、f(x₁₀₀ )＝ax₁₀₀ ，且向下凸出彎曲。該弓形之修正函數f(x)亦可使用自邏輯解析導出之曲線，亦可自擬合而求得圖3(c)之壓縮特性且藉由逆運算壓縮特性而求得，亦可使用近似該等者。修正函數y=f(x)係基於第1參數α而可變更彎曲之程度。 此處針對各種參數進行說明。將ax與f(x)之差為最大之輸入數位值設為x_c 。於圖14中，x_c 係對應於輸入占空比D_IN =50%之值(即32)。第1參數α係規定ax_c 與f(x)之差值Δ。又，第2參數β係規定y=ax之斜率a。又，占空運算部108將第3參數γ設為下限而將占空指令值y進行箝位。即第3參數γ規定輸出占空比D_OUT 之最低值，換而言之風扇馬達6之最低轉速。於圖14中顯示γ=0之例。 圖15(a)、(b)係說明占空運算部108之輸入輸出特性之參數依存性之圖。圖15(a)係變更第2參數β時之輸入輸出特性。(i)～(iii)係分別顯示a=1、0.5、1.33時之特性。圖15(b)係變更第3參數γ時之輸入輸出特性。 返回至圖13。數位脈衝調變器110產生具有根據占空指令值y之輸出占空比D_OUT 的控制脈衝S4。數位脈衝調變器110可使用數位計數器而構成。 輸出電路120至少基於控制脈衝S4而驅動風扇馬達6。輸出電路120具備控制邏輯電路100之輸出邏輯部112、驅動段209、霍爾比較器202、及電流箝位比較器206。 輸出邏輯部112係基於來自霍爾比較器202之脈衝信號S1、來自電流箝位比較器206之電流限制信號S6及控制脈衝S4，而產生驅動信號S5。輸出邏輯部112使用已知技術即可。 以上為驅動積體電路200之構成。接著，說明其動作。 圖16(a)係顯示驅動積體電路200之輸入占空比D_IN 與輸出占空比D_OUT 之關係之圖，圖16(b)係顯示輸入占空比D_IN 與風扇馬達6之轉速之關係之圖。(i)係顯示目標特性，(ii)係顯示不使用修正函數f(x)而基於y=ax運算輸出占空比時之特性，(iii)係顯示圖12之驅動積體電路200之特性。 如此，根據第3實施形態之驅動積體電路200，可將實際之旋轉特性(iii)接近目標特性(i)，且可改善相對於轉速控制信號S_PWM 之轉速之線形性。 尤其於第3實施形態之驅動積體電路200中，根據給予至AJD端子之第1資訊V_ADJ 而可調節修正函數f(x)之彎曲程度。因此，根據驅動對象之風扇馬達6之種類或特性、風扇之形狀、及冷卻裝置2所使用之環境，藉由使修正之曲線變化而可於各種狀況下實現較高之線形性。 又，可根據給予至SLOPE端子之第2資訊V_SLOPE ，調節修正函數f(x)之斜率，且可根據給予至MIN端子之第3資訊V_MIN 而設定最低轉速。 本技藝者當可理解第3實施形態亦為例示，其等之各構成要素或各處理程序之組合可有各種變化例，且此等變化例亦在本發明之範圍內。以下，針對與第3實施形態關連之變化例進行說明。 (第1變化例) 圖17(a)係第1變化例之驅動積體電路200a之方塊圖。於該變化例中，顯示第1參數α之第1資訊係作為數位資料而輸入至ADJ端子。介面電路280係接收輸入至ADJ端子之數位資料，且取得第1參數α。第1記憶體282保持第1參數α。同樣地，顯示第2參數β之第2資訊、顯示第3參數γ之第3資訊亦作為數位資料而輸入至SLOPE端子、MIN端子。介面電路280自數位資料取得第2參數β、第3參數γ，且存儲於第2記憶體284、第3記憶體286。例如介面電路280亦可為I² C匯流排之接收機。另，於各數位資料以分時多重而傳送之情形，ADJ端子、SLOPE端子、MIN端子係可共通化。又，記憶體282、284、286可為非揮發性記憶體，亦可為揮發性記憶體。 (第2變化例) 於實施形態中，相對於PWM端子，雖輸入脈衝寬度調變之轉速控制信號S_PWM ，但本發明並未限定於此。圖17(b)係第2變化例之驅動積體電路200b之方塊圖。驅動積體電路200b係改變PWM端子而包含接受類比電壓V_TH 之轉速控制信號S_IN 之TH端子。又作為輸入電路201，包含將TH端子之電壓變換為輸入數位值x之A/D轉換器288。 (第3變化例) 於實施形態中，雖將圖14之x_c 設為對應於D_IN =50%之值，但本發明並未限定於此，亦可設定為對應於D_IN =30～66%之範圍之值。或，亦可為可自外部輸入設定x_c 之第4參數。 (第4變化例) 於實施形態中，第2參數β、第3參數γ雖可自外部設定，但亦可該等之一者或全部係於驅動積體電路200中預先規定。該情形，可減少端子之數量及外置之電阻之個數。 (第5變化例) 於實施形態中，雖針對驅動對象之風扇馬達為單相驅動馬達之情形進行說明，但本發明並不限定於此，亦可使用於其他二相或三相馬達之驅動。 (第6變化例) 實施形態係說明霍爾感測器8為外置於驅動積體電路200之情形，但霍爾感測器8亦可內建於霍爾。或本發明省略霍爾感測器8且可使用於基於反電動勢而檢測轉子位置之無感測器驅動。

2‧‧‧冷卻裝置

2-1‧‧‧冷卻裝置

2-2‧‧‧冷卻裝置

2a‧‧‧冷卻裝置

2r‧‧‧冷卻裝置

6‧‧‧風扇馬達

8‧‧‧霍爾感測器

9‧‧‧驅動裝置

9a‧‧‧驅動裝置

9r‧‧‧驅動裝置

10‧‧‧變流器

12‧‧‧RC濾波器

100‧‧‧控制邏輯電路

108‧‧‧占空運算部

110‧‧‧數位脈衝調變器

112‧‧‧輸出邏輯部

120‧‧‧輸出電路

200‧‧‧驅動積體電路

200a‧‧‧驅動積體電路

200b‧‧‧驅動積體電路

200r‧‧‧驅動積體電路

201‧‧‧輸入電路

202‧‧‧霍爾比較器

204‧‧‧霍爾偏壓電路

206‧‧‧電流箝位比較器

208‧‧‧控制邏輯電路

209‧‧‧驅動段

210‧‧‧預驅動器

212‧‧‧H橋接電路

214‧‧‧基準電壓源

216‧‧‧PWM比較器

218‧‧‧PWM比較器

220‧‧‧振盪器

230‧‧‧驅動段

232‧‧‧霍爾放大器

234‧‧‧霍爾放大器

240‧‧‧鎖定保護電路

242‧‧‧TSD電路

244‧‧‧信號輸出電路

250‧‧‧切換電路

252‧‧‧第1開關

254‧‧‧基準電壓線

256‧‧‧第2開關

258‧‧‧比較器

259‧‧‧邏輯閘

260‧‧‧輸出電路

270‧‧‧第1A/D轉換器

272‧‧‧第2A/D轉換器

274‧‧‧第3A/D轉換器

280‧‧‧介面電路

282‧‧‧第1記憶體

284‧‧‧第2記憶體

286‧‧‧第3記憶體

288‧‧‧A/D轉換器

500‧‧‧PC

502‧‧‧框體

504‧‧‧CPU

506‧‧‧主機板

508‧‧‧散熱片

AL‧‧‧警報端子

ADJ‧‧‧第1設定端子

C1‧‧‧電容器

C21‧‧‧電容器

CS‧‧‧電流檢測端子

CS1‧‧‧第1電流源

CS2‧‧‧第2電流源

D1‧‧‧二極體

D_OUT‧‧‧輸出占空比

D_IN‧‧‧輸入占空比

FG‧‧‧端子

GND‧‧‧接地端子

H+‧‧‧霍爾輸入端子

H-‧‧‧霍爾輸入端子

HB‧‧‧霍爾偏壓端子

I_C1‧‧‧充電電流

I_C2‧‧‧放電電流

MIN‧‧‧最低轉速設定端子

N1‧‧‧連接點

OSC‧‧‧振盪器端子

OSCH‧‧‧第2振盪器端子

OUT1‧‧‧端子

OUT2‧‧‧端子

PWM‧‧‧輸入脈衝調變信號

R11‧‧‧電阻

R12‧‧‧電阻

R21‧‧‧充電電阻

R22‧‧‧放電電阻

R31‧‧‧第1電阻

R32‧‧‧第2電阻

R33‧‧‧第3電阻

REF‧‧‧基準電壓端子

RNF‧‧‧端子

R_NF‧‧‧電流檢測用電阻

S1‧‧‧脈衝信號

S2‧‧‧脈衝信號

S3‧‧‧脈衝信號

S4‧‧‧脈衝信號

S5‧‧‧驅動信號

S6‧‧‧電流限制信號

SELO‧‧‧選擇器端子

S_IN‧‧‧轉速控制信號

SLOPE‧‧‧第2設定端子

S_PWM‧‧‧輸入脈衝調變信號

V_ADJ‧‧‧類比電壓

VCC‧‧‧電源端子

V_CL‧‧‧電壓

V_DD‧‧‧電源電壓

V_H‧‧‧上側臨限值

V_HB‧‧‧霍爾偏壓電壓

V_L‧‧‧下側臨限值

V_MIN‧‧‧最低轉速之電壓

V_N1‧‧‧電壓

V_OSC‧‧‧振盪器電壓

V_OSC ^'‧‧‧振盪器電壓

V_REF‧‧‧基準電壓

V_SLOPE‧‧‧類比電壓

V_TH‧‧‧控制電壓

x‧‧‧輸入數位值

y‧‧‧占空指令值

α‧‧‧第1參數

β‧‧‧第2參數

γ‧‧‧第3參數

圖1係包含本發明人等研討之風扇馬達之驅動積體電路(Integrated Circuit)之冷卻裝置之電路圖。 圖2係圖1之驅動積體電路之動作波形圖。 圖3(a)～(c)係顯示圖1之驅動裝置中之輸入占空比、TH端子之電壓、輸出OUT1(OUT2)之輸出占空比、及轉速之關係之圖。 圖4係顯示包含第1實施形態之驅動積體電路之冷卻裝置之構成之電路圖。 圖5係顯示切換電路之構成例之電路圖。^' 圖6係圖4之驅動裝置之動作波形圖。 圖7(a)係顯示圖1之振盪器電壓V_OSC ^' 與圖4之振盪器電壓V_OSC 之波形圖，圖7(b)係顯示TH端子之電壓與控制脈衝之占空比之關係之圖。 圖8係顯示改變充電電阻、放電電阻之組合時之控制特性之圖。 圖9係第2實施形態之驅動積體電路之電路圖。 圖10係具備冷卻裝置之PC之立體圖。 圖11(a)～(c)係第1變化例之驅動積體電路之電路圖。 圖12係顯示包含第3實施形態之驅動積體電路之冷卻裝置之構成之電路圖。 圖13係顯示圖12之驅動積體電路之構成之方塊圖。 圖14係顯示修正函數f(x)之圖。 圖15(a)、(b)係說明占空運算部之輸入輸出特性之參數依存性之圖。 圖16(a)係顯示驅動積體電路之輸入占空比D_IN 與輸出占空比D_OUT 之關係之圖，圖16(b)係顯示輸入占空比D_IN 與風扇馬達之轉速之關係之圖。 圖17(a)係第1變化例之驅動積體電路之方塊圖，圖17(b)係第2變化例之驅動積體電路之方塊圖。

Claims (19)

1. 一種馬達驅動電路，其特徵在於其係對風扇馬達進行PWM(Pulse Width Modulation：脈衝寬度調變)驅動者，且包含： 轉速控制輸入部，其輸入指示上述風扇馬達之轉速之轉速控制信號； 第1設定輸入部，其輸入指示第1參數α之第1資訊； 數位脈衝寬度調變器，其定義有向下凸出彎曲之修正函數y=f(x)，且基於上述第1參數α而可變更上述修正函數f(x)之彎曲程度，產生包含與上述轉速控制信號及上述修正函數f(x)相應之輸出占空比之控制脈衝；及 輸出電路，其至少基於上述控制脈衝而驅動上述風扇馬達。
2. 如請求項1之馬達驅動電路，其中： 將對應於上述轉速控制信號之最小值之值設為x₀ ，將對應於上述轉速控制信號之最大值之值設為x₁₀₀ 時，對應於y=ax之直線，以滿足f(x₀ )=ax₀ 、f(x₁₀₀ )＝ax₁₀₀ 之方式定義上述修正函數y=f(x)。
3. 如請求項1或2之馬達驅動電路，其中： 上述第1資訊係作為類比電壓而輸入至上述第1設定輸入部。
4. 如請求項1或2之馬達驅動電路，其中： 上述第1資訊係作為數位資料而輸出至上述第1設定輸入部，且 上述第1設定輸入部包含保持上述第1資訊之第1記憶體。
5. 如請求項1或2之馬達驅動電路，其中： 上述第1設定輸入部包含接收數位資料之上述第1資訊之I² C(Inter IC)匯流排介面電路。
6. 如請求項2之馬達驅動電路，其進而包含： 輸入指示第2參數β之第2資訊之第2設定部，且 上述第2參數β係規定a。
7. 一種馬達驅動電路，其特徵在於其係對風扇馬達進行PWM(Pulse Width Modulation：脈衝寬度調變)驅動者，且包含： 轉速控制端子，其接收指示上述風扇馬達之轉速之轉速控制信號； 輸入電路，其將上述轉速控制信號變換為輸入數位值x； 第1設定端子，其接收指示第1參數α之第1資訊； 占空運算部，其將對應於上述轉速控制信號之最小值之輸入數位值設為x₀ ，將對應於上述轉速控制信號之最大值之輸入數位值設為x₁₀₀ 時，對應於y=ax之直線，而定義滿足f(x₀ )=ax₀ 、f(x₁₀₀ )=ax₁₀₀ 之向下凸出彎曲之修正函數y=f(x)，且可基於上述第1參數α，變更上述修正函數f(x)之彎曲程度，並運算對應於上述輸入數位值x之占空指令值y； 數位脈衝寬度調變器，其產生包含與上述占空指令值y相應之輸出占空比之控制脈衝；及 輸出電路，其至少基於上述控制脈衝而驅動上述風扇馬達。
8. 如請求項7之馬達驅動電路，其中： 將ax與f(x)之差為最大之上述輸入數位值設為x_c 時，上述第1參數α係規定ax_c 與f(x_c )之差值。
9. 如請求項7或8中任一項之馬達驅動電路，其中： 上述第1資訊係作為類比電壓而輸入至上述第1設定端子，且 上述馬達驅動電路進而包含將上述第1設定端子之類比電壓，變換為數位之上述第1參數α之第1A/D轉換器。
10. 如請求項7或8之馬達驅動電路，其進而包含： 第2設定端子，其接收指示第2參數β之第2資訊；且 上述第2參數β係規定a。
11. 如請求項10之馬達驅動電路，其中： 上述第2資訊係作為類比電壓而輸入至上述第2設定端子，且 上述馬達驅動電路進而包含將上述第2設定端子之類比電壓，變換為數位之上述第2參數β之第2A/D轉換器。
12. 如請求項7或8之馬達驅動電路，其中： 上述第1資訊係作為數位資料而輸入至上述第1設定端子；且 上述馬達驅動電路進而包含 介面電路，其接收輸入至上述第1設定端子之數位資料，且取得上述第1參數α；及 第1記憶體，其保持上述第1參數α。
13. 如請求項11之馬達驅動電路，其中： 上述第2資訊係作為數位資料而輸入至上述第2設定端子；且 上述馬達驅動電路進而包含： 介面電路，其接收輸入至上述第2設定端子之數位資料，並取得上述第2參數β；及 第2記憶體，其保持上述第2參數β。
14. 如請求項7或8之馬達驅動電路，其進而包含： 第3設定端子，其接收指示第3參數γ之第3資訊；且 上述占空運算部係將上述第3參數γ作為下限，而將上述占空指令值y箝位。
15. 如請求項7或8之馬達驅動電路，其中： 對上述轉速控制端子輸入包含輸入占空比之輸入脈衝調變信號，來作為上述轉速控制信號，且 上述輸入電路包含占空/數位轉換器，該占空/數位轉換器係接收上述輸入脈衝調變信號，且變換為與上述輸入占空比相應之輸入數位值x。
16. 如請求項9之馬達驅動電路，其進而包含： 產生基準電壓之基準電壓源、及 向外部輸出上述基準電壓之基準電壓端子；且 將串聯連接於上述基準電壓端子與接地之間之2個電阻之連接點之電壓，輸入至上述第1設定端子。
17. 如請求項7或8之馬達驅動電路，其中： 其係一體積體化於一個半導體基板上。
18. 一種冷卻裝置，其特徵在於包含： 風扇馬達、及 驅動上述風扇馬達之如請求項7或8之馬達驅動電路。
19. 一種電子機器，其特徵在於包含： 處理器、及 冷卻上述處理器之如請求項18之冷卻裝置。