TW201926052A - 計算機裝置及其控制方法 - Google Patents

Abstract

一種計算機裝置及其控制方法，所述裝置具有多個中繼器與一個複雜可程式邏輯器件(complex programmable logic device, CPLD)。CPLD通信連接於前述多個中繼器，CPLD儲存有關於前述多個中繼器的配置表，並於計算機裝置的啟動程序中，CPLD依據配置表偵測前述多個中繼器，並依據配置表至少對前述多個中繼器中被偵測到的第i個中繼器寫入第一參數值，CPLD並於完成前述多個中繼器的參數值寫入後，讀取第i個中繼器的第一儲存值，CPLD依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤，其中i為不大於中繼器數量的正整數。

Description

計算機裝置及其控制方法

本發明係關於一種計算機裝置及其控制方法，特別關於一種對具有自動檢測中繼器能力的計算機裝置及其控制方法。

由於現在計算機裝置的串列匯流排速率越來越高，其驅動的距離隨之變短，這就不可避免的需要用到中繼器晶片，來增加各種匯流排的驅動距離。當然，增加中繼器晶片也會帶來新的問題，那就是中繼器的配置，如何高效簡潔的初始化中繼器配置及保證中繼器的配置長久有效呢？通常的作法先是把原廠驗證好的完整的資料全部寫到計算機裝置中特定主控元件的唯讀記憶體中，然後主控元件從唯讀記憶體中取資料，將中繼器的暫存器全部寫一遍。於一種通常作法中，一個中繼器初始化完成後，初始位址加一，然後再寫一遍。

上述作法有一些實施上有困難的地方，舉例來說：無法保證初始化資料的完整性，更無法保證機台使用過程中，中繼器的配置是否會有變化使設備出問題。又或者當暫存器配置出問題，沒有有效的記錄問題及上報中斷。並且計算機裝置難以主動遍歷所有(或者部分感興趣的)中繼器。

鑒於上述問題，本發明旨在提供一種計算機裝置及其控制方法，藉由在設定中繼器的過程中，偵測中繼器並對中繼器進行讀寫測試，確保當中繼器有問題時，計算機裝置有所紀錄以便於後續的檢修。

依據本發明一實施例的計算機裝置具有多個中繼器與一個複雜可程式邏輯器件(complex programmable logic device, CPLD)。CPLD通信連接於前述多個中繼器，CPLD儲存有關於前述多個中繼器的配置表，並於計算機裝置的啟動程序中，CPLD依據配置表偵測前述多個中繼器，並依據配置表至少對前述多個中繼器中被偵測到的第i個中繼器寫入第一參數值，CPLD並於完成前述多個中繼器的參數值寫入後，讀取第i個中繼器的第一儲存值，CPLD依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤，其中i為不大於中繼器數量的正整數。

依據本發明另一實施例的計算機裝置，其中CPLD依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤時，CPLD判斷第一參數值是否對應於第一儲存值。當第一參數值對應於第一儲存值時，CPLD判斷第i個中繼器未發生錯誤。當第一參數值不對應於第一儲存值時， CPLD再次對第i個中繼器寫入第一參數值。於CPLD再次對第i個中繼器寫入第一參數值後，CPLD讀取第i個中繼器的第二儲存值。CPLD判斷第一參數值是否對應於第二儲存值。當第一參數值不對應於第二儲存值時，CPLD判斷第i個中繼器發生錯誤。

依據本發明再一實施例的計算機裝置，CPLD更具有錯誤暫存區，且計算機裝置更具有基板管理控制器(baseboard management controller, BMC)適於從錯誤暫存區讀取至少一筆錯誤紀錄，且當CPLD判斷第i個中繼器發生錯誤時，CPLD將第i個中繼器的中繼器位址與第一儲存值寫入錯誤記錄，並產生中斷指令使BMC讀取錯誤記錄。

依據本發明又一實施例的計算機裝置，其中當CPLD依據配置表的第n個位址偵測前述多個中繼器中的第k個中繼器時，若未偵測到第k個中繼器，CPLD依據配置表的第n+1個位址偵測第k個中繼器，其中n為正整數，k為不大於。

依據本發明更一實施例的計算機裝置，其中BMC更依據錯誤記錄判斷是否終止啟動程序。

依據本發明一實施例的計算機裝置控制方法，適於具有多個中繼器與一個複雜可程式邏輯器件(complex programmable logic device, CPLD)的計算機裝置，CPLD儲存有關於前述多個中繼器的配置表，所述方法包含執行一啟動程序，其中執行啟動程序包含：CPLD依據配置表偵測前述多個中繼器。CPLD依據配置表至少對前述多個中繼器中被偵測到的第i個中繼器寫入第一參數值。於完成前述多個中繼器的參數值寫入後，CPLD讀取第i個中繼器第一儲存值，其中i為不大於中繼器數量的正整數。CPLD依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤。

依據本發明另一實施例的方法，其中於CPLD依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤時包含：CPLD判斷第一參數值是否對應於第一儲存值。當第一參數值對應於第一儲存值時，判斷第i個中繼器未發生錯誤。當第一參數值不對應於第一儲存值時，CPLD再次對第i個中繼器寫入第一參數值。於CPLD再次對第i個中繼器寫入第一參數值後，CPLD讀取第i個中繼器的第二儲存值。CPLD判斷第一參數值是否對應於第二儲存值。當第一參數值不對應於第二儲存值時，CPLD判斷第i個中繼器發生錯誤。

依據本發明再一實施例的方法，更包含：當CPLD判斷第i個中繼器發生錯誤時，CPLD將第i個中繼器的中繼器位址與第一儲存值寫入錯誤記錄。CPLD產生中斷指令使計算機裝置的基板管理控制器(baseboard management controller, BMC)讀取錯誤記錄。BMC依據錯誤記錄以控制計算機裝置。

依據本發明又一實施例的方法，其中當CPLD依據配置表的第n個位址偵測前述多個中繼器中的第k個中繼器時，若未偵測到第k個中繼器，CPLD依據配置表的第n+1個位址偵測第k個中繼器，其中n為正整數，且k為不大於中繼器數量的正整數。

依據本發明更一實施例的方法，更包含BMC依據錯誤記錄判斷是否終止啟動程序。

綜上所述，依據本發明一實施例地計算機裝置及其控制方法，藉由在啟動程序中，由CPLD偵測中繼器並對中繼器進行讀寫測試，確保當中繼器有問題時，計算機裝置有所紀錄以便於後續的檢修。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，其係依據本發明一實施例的計算機裝置功能方塊圖。如圖1所示，依據本發明一實施例的計算機裝置1000具有多個中繼器(repeater)1110~1190與一個複雜可程式邏輯器件(complex programmable logic device, CPLD)1200。

複雜可程式邏輯器件1200例如藉由積體電路匯流排(inter-integrated circuit, I² C)通信連接於中繼器1110~1190，複雜可程式邏輯器件1200具有積體電路匯流排主控端1210、控制器1220、第一儲存媒介1230、第二儲存媒介1240與判斷電路1250。第一儲存媒介1230儲存有關於多個中繼器1110~1190的配置表。具體來說，所謂中繼器的配置表例如有關於中繼器1110~1190在積體電路匯流排架構中的位址(address)，此外，配置表還可儲存有對應於每個中繼器的一個第一參數值，其用處於後敘段落解釋。於計算機裝置1000的啟動程序中，複雜可程式邏輯器件1200的控制器1220依據第一儲存媒介1230中所儲存的配置表，控制積體電路匯流排主控端1210偵測至少部分的中繼器1110~1190。

具體來說，由於配置表記錄著包括中繼器1110~1190在內的許多積體電路匯流排位址，當控制器1220要偵測中繼器1120時，並且控制器1220於此假設配置表中的第二位址對應於中繼器1120，因此控制器1220控制積體電路匯流排主控端1210依照積體電路匯流排協定傳送呼叫信號給具有第二位址的裝置(預設應為中繼器1120)，如果有收到從第二位址依照積體電路匯流排協定所回傳的正確回應信號，則控制器1220判斷有偵測到中繼器1120，且能確認其位址為第二位址。反之，如果在預設時間或是預設呼叫次數內仍未能收到正確回應信號，則控制器1220判斷沒有偵測到第二位址對應中繼器1120。

於一實施例中，控制器1220接著假設配置表中的第三位址對應於中繼器1120，並且控制器1220控制積體電路匯流排主控端1210依照積體電路匯流排協定傳送呼叫信號給具有第三位址的裝置(經過修正後假設此位址的裝置應為中繼器1120)，如果有收到從第三位址依照積體電路匯流排協定所回傳的正確回應信號，則控制器1220判斷有偵測到中繼器1120，且能確認其位址為第三位址。反之，如果在預設時間或是預設呼叫次數內仍未能收到正確回應信號，則控制器1220判斷沒有偵測到第三位址對應中繼器1120。如此反復對每個中繼器進行偵測，以判斷是否能偵測到所有的中繼器。

控制器1220依據配置表來控制積體電路匯流排主控端1210至少對中繼器1110~1190中被偵測到的第i個中繼器(其中i為不大於中繼器數量的正整數)寫入第一參數值。以下以中繼器1130為第i個中繼器的例子來加以說明。於完成前述一個或多個中繼器的參數值寫入後，複雜可程式邏輯器件1200的控制器1220控制積體電路匯流排主控端1210讀取中繼器1130的儲存值(第一儲存值)。複雜可程式邏輯器件1200的控制器1220並將所讀取到的第一儲存值寫入第二儲存媒介1240。而複雜可程式邏輯器件1200的判斷電路1250從第一儲存媒介1230讀取寫入中繼器1130的第一參數值，並從第二儲存媒介1240讀取從中繼器1130讀回的第一儲存值，而後判斷電路1250依據第一參數值與第一儲存值判斷中繼器1130是否發生錯誤。於一實施例中，控制器1220是在每一次偵測到一個中繼器之後，立刻控制積體電路匯流排主控端1210對當前被偵測到的中繼器進行參數值的寫入與儲存值的讀取。於另一實施例中，控制器1220是在偵測到所有中繼器之後，才控制積體電路匯流排主控端1210對被偵測到的部分或所有中繼器進行參數值的寫入與儲存值的讀取。

於一實施例中，判斷電路1250判斷第一參數值是否對應於第一儲存值來決定中繼器1130是否發生錯誤。當第一參數值對應於第一儲存值時，判斷電路1250判斷中繼器1130未發生錯誤。當第一參數值不對應於第一儲存值時，判斷電路1250判斷中繼器1130在資料寫入或資料讀取時可能有干擾，因此判斷電路1250通知控制器1220，使控制器1220透過積體電路匯流排主控端1210再次對中繼器1130寫入第一參數值，並於再次對中繼器1130寫入第一參數值後，控制器1220控制積體電路匯流排主控端1210讀取中繼器1130的儲存值(第二儲存值)，將第二儲存值寫入第二儲存媒介1240。判斷電路1250判斷第一參數值是否對應於第二儲存值。當第一參數值不對應於第二儲存值時，判斷電路1250判斷中繼器1130發生錯誤。

於一實施例中，每個中繼器是由內建有暫存器(register)的電路所實現。而中繼器中的暫存器至少具有資料輸入端D、時脈輸入端CLK、正輸出端Q與反向輸出端~Q。暫存器之作動已為所屬領域之通常知識，於此不再贅述。具體來說，暫存器的正輸出端Q就是用來做為中繼的信號。舉例來說，例如從複雜可程式邏輯器件1200送出的信號原本其第一位準(高位準)的電壓應該是3.3伏特，而其第二位準(低位準)的電壓應該是0伏特。然而，對於高頻信號而言，傳輸線的效應嚴重的影響接收端的信號品質。假設中繼器與複雜可程式邏輯器件1200之間的信號線足夠長，則中繼器的暫存器所收到的信號的第一位準可能只有2.7伏特，而第二位準可能會有0.6伏特。換句話說，這樣的第一位準與第二位準已經快達到數位電路的雜訊邊界(noise margin)，從而如果沒有中繼器的暫存器來重新定義信號的位準，則遠端收到此信號的數位電路極有可能收到不正確的信號。當暫存器被時脈輸入端CLK的信號觸發而從資料輸入端D讀取一個2.7伏特的信號後，接下來正輸出端Q所輸出的信號位準會實質等於3.3伏特，而反相輸出端~Q所輸出的信號位準會實質等於0伏特。當暫存器被時脈輸入端CLK的信號觸發而從資料輸入端D讀取一個0.6伏特的信號後，接下來正輸出端Q所輸出的信號位準會實質等於0伏特，而反相輸出端~Q所輸出的信號位準會實質等於3.3伏特。所謂實質等於3.3伏特，例如為大於3.1伏特，而所謂實質等於0伏特，例如為小於0.2伏特。

於一實施例中，複雜可程式邏輯器件1200從中繼器1130所讀取到的第一儲存值(或第二儲存值)就是從中繼器1130的暫存器的正輸出端Q所讀取到的，因此，判斷第一儲存值是否對應於第一參數值是判斷兩者的真偽值是否相同。

於另一實施例中，由於中繼器1130中的暫存器的正輸出端Q要用來輸出信號給遠端的裝置，為了避免額外走線造成的負載效應影響信號，複雜可程式邏輯器件1200從中繼器1130所讀取到的第一儲存值(或第二儲存值)就是從中繼器1130的暫存器的反相輸出端~Q所讀取到的，因此，判斷第一儲存值是否對應於第一參數值是判斷兩者的真偽值是否相反。而此一實施方式，可以再計算機裝置1000正常運行中，仍然持續定期或不定期地對部分或是所有中繼器進行檢測。

於一實施例中，複雜可程式邏輯器件1200還具有第三儲存媒介1260用於作為錯誤暫存區，且計算機裝置1000更具有基板管理控制器(baseboard management controller, BMC)1300適於從第三儲存媒介1260讀取至錯誤紀錄。舉例來說，當判斷電路1250判斷中繼器1130發生錯誤時，判斷電路1250將中繼器1250的中繼器位址與第一儲存值寫入第三儲存媒介1260，並產生中斷指令使基板控制器1300讀取錯誤記錄。於一實施例中，基板控制器1300依據錯誤記錄判斷是否終止啟動程序。

因此，根據上述，本發明實際上揭示了一種計算機裝置控制方法，請參照圖2，其係依據本發明一實施例的計算基裝置控制方法流程圖。所述方法包含下列步驟：如步驟S210，依據配置表偵測中繼器。如步驟S220，依據配置表至少對被偵測到的第i個中繼器寫入第一參數值，i為不大於中繼器數量的正整數。如步驟S230，於完成參數值寫入後，讀取第i個中繼器的第一儲存值。如步驟S240，依據第一參數值與第一儲存值判斷第i個中繼器是否發生錯誤。

於一些實施方式中，所述方法更包含下列步驟當判斷第i個中繼器發生錯誤時，如步驟S250，將第i個中繼器的中繼器位址與第一儲存值寫入錯誤記錄。並如步驟S260，產生中斷指令使計算機裝置的基板控制器讀取錯誤記錄以依據錯誤記錄控制計算機裝置。

於一實施例中，關於圖2的步驟S240的細節，請參照圖3，其係關於圖2的步驟S240的步驟流程圖。如步驟S241，判斷第一參數值是否對應於第一儲存值。如果判斷結果為是，則如步驟S242，判斷第i個中繼器未發生錯誤。否則如步驟S243，再次對第i個中繼器寫入第一參數值。接著如步驟S244，讀取第i個中繼器的第二儲存值。再來如步驟S245，判斷第一參數值是否對應於第二儲存值。當判斷結果為否時，如步驟S246，判斷第i個中繼器發生錯誤並繼續執行步驟S250。

綜上所述，依據本發明一實施例地計算機裝置及其控制方法，藉由在啟動程序中，由CPLD偵測中繼器並對中繼器進行讀寫測試，確保當中繼器有問題時，計算機裝置有所紀錄以便於後續的檢修。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1000‧‧‧計算機裝置

1110~1190‧‧‧中繼器

1200‧‧‧複雜可程式邏輯器件

1210‧‧‧積體電路匯流排主控端

1220‧‧‧控制器

1230‧‧‧第一儲存媒介

1240‧‧‧第二儲存媒介

1250‧‧‧判斷電路

1260‧‧‧第三儲存媒介

1300‧‧‧基板管理控制器

圖1係依據本發明一實施例的計算機裝置功能方塊圖。 圖2係依據本發明一實施例的計算基裝置控制方法流程圖。 圖3係關於圖2的步驟S240的步驟流程圖。

Claims (10)

1. 一種計算機裝置，包含： 多個中繼器；以及 一複雜可程式邏輯器件(complex programmable logic device, CPLD)，通信連接於該些中繼器，該CPLD儲存有關於該些中繼器的一配置表，並於該計算機裝置的一啟動程序中，該CPLD依據該配置表偵測該些中繼器，並依據該配置表至少對該些中繼器中被偵測到的第i個中繼器寫入一第一參數值，該CPLD並於完成該些中繼器的參數值寫入後，讀取該第i個中繼器的一第一儲存值，該CPLD依據該第一參數值與該第一儲存值判斷該第i個中繼器是否發生錯誤，其中i為不大於該些中繼器數量的正整數。
2. 如請求項1的計算機裝置，其中該CPLD依據該第一參數值與該第一儲存值判斷該第i個中繼器是否發生錯誤時包含： 該CPLD判斷該第一參數值是否對應於該第一儲存值； 當該第一參數值對應於該第一儲存值時，判斷該第i個中繼器未發生錯誤； 當該第一參數值不對應於該第一儲存值時，該CPLD再次對該第i個中繼器寫入該第一參數值； 於該CPLD再次對該第i個中繼器寫入該第一參數值後，該CPLD讀取該第i個中繼器的一第二儲存值； 該CPLD判斷該第一參數值是否對應於該第二儲存值；以及 當該第一參數值不對應於該第二儲存值時，該CPLD判斷該第i個中繼器發生錯誤。
3. 如請求項1或2的計算機裝置，該CPLD更具有一錯誤暫存區，且該計算機裝置更包含一基板管理控制器(baseboard management controller, BMC)適於從該錯誤暫存區讀取至少一錯誤紀錄，且當該CPLD判斷該第i個中繼器發生錯誤時，該CPLD將該第i個中繼器的一中繼器位址與該第一儲存值寫入該至少一錯誤記錄，並產生一中斷指令使該BMC讀取該至少一錯誤記錄。
4. 如請求項3的計算機裝置，其中當該CPLD依據該配置表的第n個位址偵測該些中繼器中的第k個中繼器時，若未偵測到該第k個中繼器，該CPLD依據該配置表的第n+1個位址偵測該第k個中繼器。
5. 如請求項3的計算機裝置，其中該BMC更依據該至少一錯誤記錄判斷是否終止該啟動程序。
6. 一種計算機裝置控制方法，適於具有多個中繼器與一複雜可程式邏輯器件(complex programmable logic device, CPLD)的一計算機裝置，該CPLD儲存有關於該些中繼器的一配置表，所述方法包含： 執行一啟動程序，其中包含： 該CPLD依據該配置表偵測該些中繼器； 該CPLD依據該配置表至少對該些中繼器中被偵測到的第i個中繼器寫入一第一參數值； 於完成該些中繼器的參數值寫入後，該CPLD讀取該第i個中繼器一第一儲存值，其中i為不大於該些中繼器數量的正整數；以及 該CPLD依據該第一參數值與該第一儲存值判斷該第i個中繼器是否發生錯誤。
7. 如請求項6的方法，其中於該CPLD依據該第一參數值與該第一儲存值判斷該第i個中繼器是否發生錯誤時包含： 該CPLD判斷該第一參數值是否對應於該第一儲存值； 當該第一參數值對應於該第一儲存值時，判斷該第i個中繼器未發生錯誤； 當該第一參數值不對應於該第一儲存值時，該CPLD再次對該第i個中繼器寫入該第一參數值； 於該CPLD再次對該第i個中繼器寫入該第一參數值後，該CPLD讀取該第i個中繼器的一第二儲存值； 該CPLD判斷該第一參數值是否對應於該第二儲存值；以及 當該第一參數值不對應於該第二儲存值時，該CPLD判斷該第i個中繼器發生錯誤。
8. 如請求項6或7的方法，更包含： 當該CPLD判斷該第i個中繼器發生錯誤時，該CPLD將該第i個中繼器的一中繼器位址與該第一儲存值寫入至少一錯誤記錄； 該CPLD產生一中斷指令使該計算機裝置的一基板管理控制器(baseboard management controller, BMC)讀取該至少一錯誤記錄；以及 該BMC依據該至少一錯誤記錄以控制該計算機裝置。
9. 如請求項8的方法，其中當該CPLD依據該配置表的第n個位址偵測該些中繼器中的第k個中繼器時，若未偵測到該第k個中繼器，該CPLD依據該配置表的第n+1個位址偵測該第k個中繼器。
10. 如請求項8的方法，更包含該BMC依據該至少一錯誤記錄判斷是否終止該啟動程序。