[go: up one dir, main page]

TW201925502A - ｐ型氧化物半導體膜及其形成方法 - Google Patents

ｐ型氧化物半導體膜及其形成方法 Download PDF

Info

Publication number
TW201925502A
TW201925502A TW107140618A TW107140618A TW201925502A TW 201925502 A TW201925502 A TW 201925502A TW 107140618 A TW107140618 A TW 107140618A TW 107140618 A TW107140618 A TW 107140618A TW 201925502 A TW201925502 A TW 201925502A
Authority
TW
Taiwan
Prior art keywords
type
oxide semiconductor
metal
film
semiconductor film
Prior art date
Application number
TW107140618A
Other languages
English (en)
Other versions
TWI831755B (zh
Inventor
髙橋勲
松田時宜
四戸孝
Original Assignee
日商流慧股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商流慧股份有限公司 filed Critical 日商流慧股份有限公司
Publication of TW201925502A publication Critical patent/TW201925502A/zh
Application granted granted Critical
Publication of TWI831755B publication Critical patent/TWI831755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一種能夠有用於工業且半導體特性優良的p型氧化物半導體膜；以及其形成方法。使用金屬氧化物(例如氧化銥)的氣體作為原料，以在具有剛玉結構的基體(例如藍寶石基板等)上進行結晶成長，直至膜厚為50nm以上。藉以，形成具有剛玉結構的p型氧化物半導體膜，其膜厚為50nm以上且其表面粗糙度為10nm以下。

Description

p型氧化物半導體膜及其形成方法
本發明係關於p型氧化物半導體膜及其形成方法；以及使用該p型氧化物半導體膜的半導體裝置及系統。
作為可實現高耐壓、低損失及高耐熱的次世代開關元件，使用能隙大之氧化鎵(Ga2O3)的半導體裝置受到矚目，而期待能夠將其應用於反相器等的電力用半導體裝置。而且因為寬能隙而被期待應用於LED或感測器等的受發光裝置。該氧化鎵，根據非專利文獻1，藉由分別與銦或鋁，或是與其組合進行混晶而能夠控制能隙，作為InAlGaO系半導體，構成極具魅力的材料系統。此處InAlGaO系半導體，係表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z=1.5~2.5)，可概觀為內含氧化鎵的相同材料系統。
接著，近年來研究氧化鎵系的p型半導體，例如，專利文獻1中記載，若使用MgO(p型摻雜物源)以浮懸區熔法(FZ，Floating Zone)形成β-Ga2O3系結晶，可得到呈現p型導電性的基板。又，專利文獻2中，對於以分子束磊晶法(MBE，Molecular beam epitaxy)形成的α-(AlxGa1-x)2O3單晶膜進行離子注入而摻雜p型摻雜物，形成p型半導體。然而，該等的方法中，p型半導體的製作難以實現(非專利文獻2)，實際上並無報告指出由該等方法可 成功製作p型半導體。因此，期望一種能夠實現的p型氧化物半導體及其製造方法。
又，如非專利文獻3及非專利文獻4所記載，雖亦研究例如將Rh2O3或ZnRh2O4等用於p型半導體，但Rh2O3在成膜時原料濃度變得特別低，而具有影響成膜的問題，即便使用有機溶劑，也難以製作Rh2O3單晶。又，即便實施霍爾效應測量，亦無法判定為p型，而具有測量本身亦無法進行的問題，又，關於測量值，例如霍爾係數只能在測量界限(0.2cm3/C)以下，終究無法使用。又，ZnRh2O4遷移率低且能隙亦狹窄，因此具有無法用於LED及功率裝置的問題，因此該等技術並未滿足目前需求。
作為寬能隙半導體，除了Rh2O3及ZnRh2O4等以外，亦對於p型的氧化物半導體進行各種研究。專利文獻3中記載使用黑銅鐵礦及氧硫屬化物等作為p型半導體。然而，該等的半導體，其遷移率為1cm2/V．s左右或是在其之下，電特性不佳，亦具有無法順利與α-Ga2O3等n型的次世代氧化物半導體進行pn接合的問題。
另外，Ir2O3以往即已為人所知。例如，在專利文獻4中記載使用Ir2O3作為銥觸媒。又，專利文獻5中記載將Ir2O3用於介電質。又，專利文獻6中記載將Ir2O3用於電極。然而，尚未知道有人將Ir2O3用於p型半導體，但最近本案申請人研究使用Ir2O3作為p型半導體而進行開發。
【先行技術文獻】
【專利文獻】
【專利文獻1】日本特開2005-340308號公報
【專利文獻2】日本特開2013-58637號公報
【專利文獻3】日本特開2016-25256號公報
【專利文獻4】日本特開平9-25255號公報
【專利文獻5】日本特開平8-227793號公報
【專利文獻6】日本特開平11-21687號公報
【非專利文獻】
【非專利文獻1】金子健太郎，「剛玉結構氧化鎵系混晶薄膜的成長與物性」，京都大學博士論文，平成25年3月
【非專利文獻2】竹本達哉，EE Times Japan「功率半導體 氧化鎵」克服熱傳導率、P型...課題而邁向實用化，[online]，2014年2月27日，ITmedia股份有限公司，[2016年6月21日檢索]，網址<URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html>
【非專利文獻3】F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992
【非專利文獻4】細野秀雄，「氧化物半導體的功能開拓」，物性研究．電子版Vol.3，No.1，031211(2013年11月、2014年2月合併刊)
本發明之目的在於提供一種能夠有用於工業且半導體特性優良的p型 氧化物半導體膜；以及其形成方法。
本案發明人，為了達成上述目的而詳細檢討的結果，發現藉由在p型氧化物半導體膜的形成中使用金屬氧化物氣體作為原料，以在具有剛玉(corundum)結構的基體上進行結晶成長。如此，即便不是非結晶性，亦可形成膜厚50nm以上、且表面粗糙度10nm以下的p型氧化物半導體膜，進而發現這樣的p型氧化物半導體膜可一舉解決上述以往的問題。
又，本案發明人得到上述見解後進一步反覆研究，進而完成本發明。亦即，本發明係關於以下的發明。
[1]一種p型氧化物半導體膜，其是包含具有剛玉結構的金屬氧化物作為主成分的p型氧化物半導體膜，而且其表面粗糙度為100nm以下。
[2]如前述[1]所述的p型氧化物半導體膜，其中，其膜厚為50nm以上。
[3]如前述[1]所述的p型氧化物半導體膜，其中，其膜厚為100nm以上。
[4]如前述[1]至[3]中任一項所述的p型氧化物半導體膜，其中，該金屬氧化物含有週期表中的d區塊金屬、或週期表第13族金屬。
[5]如前述[1]至[4]中任一項所述的p型氧化物半導體膜，其中該金屬氧化物含有週期表第9族金屬或是第13族金屬。
[6]如前述[1]至[5]中任一項所述的p型氧化物半導體膜，其中該金屬氧化物至少含有銥。
[7]如前述[1]至[6]中任一項所述的p型氧化物半導體膜，其中，其表面粗糙度為10nm以下。
[8]如前述[1]至[7]中任一項所述的p型氧化物半導體膜，其中，其遷移 率為1.0cm2/V．s以上。
[9]如前述[1]至[8]中任一項所述的p型氧化物半導體膜，其中，其載子密度為8.0×1020/cm3以上。
[10]一種p型氧化物半導體膜的形成方法，其係形成p型氧化物半導體膜的方法，其中，在p型氧化物半導體膜的形成中，使用金屬氧化物氣體作為原料，以在具有剛玉(corundum)結構的基體上進行結晶成長。
[11]如前述[10]所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體含有週期表第9族金屬或是第13族金屬。
[12]如前述[10]或[11]所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體含有週期表第9族金屬。
[13]如前述[10]至[12]中任一項所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體至少含有銥。
[14]如前述[10]至[13]中任一項所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體，係藉由將該金屬氧化物氣體的固體加熱使其昇華而得。
[15]如前述[10]至[14]中任一項所述的p型氧化物半導體膜的形成方法，其中，該結晶成長係在大氣壓下進行。
[16]一種半導體裝置，其至少包含1種或2種以上的半導體層以及一電極，其中，該半導體裝置包含如前述[1]至[9]中任一項所述的p型氧化物半導體膜。
[17]如前述[16]所述的半導體裝置，其中，該半導體層包含n型半導體層，而且該n型半導體層包含氧化物半導體作為主成分。
[18]如前述[16]或[17]所述的半導體裝置，其中，該n型半導體層以包含週期表第13族金屬的氧化物半導體作為主成分。
[19]如前述[16]至[18]中任一項所述的半導體裝置，其係為二極體或電晶體。
[20]如前述[16]至[19]中任一項所述的半導體裝置，其係為SBD、MESFET、IGBT或是JFET。
[21]如前述[16]至[20]中任一項所述的半導體裝置，包含：一矽基板以及形成在該矽基板上的一掩埋絕緣層。
[22]如前述[16]至[21]中任一項所述的半導體裝置，其係為一功率裝置。
[23]如前述[16]至[22]中任一項所述的半導體裝置，其係為一功率模組、一逆變器或一轉換器。
[24]一種半導體系統，其包含一半導體裝置，其中該半導體裝置為如前述[16]至[23]中任一項所述的半導體裝置。
本發明的p型氧化物半導體膜有用於工業且半導體特性優良。而且，本發明的製造方法，可以在工業上有利地形成如前述之p型氧化物半導體膜。
1‧‧‧成膜裝置
2‧‧‧石英筒
3‧‧‧加熱器
4‧‧‧原料設置台
5‧‧‧原料
6‧‧‧基板
7‧‧‧載台
11a‧‧‧第一n+型半導體層
11b‧‧‧第二n+型半導體層
12‧‧‧n-型半導體層
13‧‧‧p型半導體層
14a‧‧‧閘電極
14b‧‧‧源電極
14c‧‧‧汲電極
15‧‧‧閘極絕緣膜
16‧‧‧p+型半導體層
19‧‧‧霧化CVD裝置
20‧‧‧基板
21‧‧‧載台
22a‧‧‧載氣供給手段
22b‧‧‧載氣(稀釋)供給手段
23a‧‧‧流量調節閥
23b‧‧‧流量調節閥
24‧‧‧霧氣產生源
24a‧‧‧原料溶液
25‧‧‧容器
25a‧‧‧水
26‧‧‧超音波振動元件
27‧‧‧供給管
27a‧‧‧供給管(原料側)
27b‧‧‧供給管(基板側)
28‧‧‧加熱器
28a‧‧‧加熱器(原料側)
28b‧‧‧加熱器(基板側)
29‧‧‧排氣口
40‧‧‧子集電層
42‧‧‧集電層
44‧‧‧基層
46‧‧‧發射層
48‧‧‧帽層
52‧‧‧集電極
54‧‧‧基極
56‧‧‧發射電極
60‧‧‧基板
101a‧‧‧n-型半導體層
101b‧‧‧n+型半導體層
102‧‧‧p型半導體層
103‧‧‧金屬層
104‧‧‧絕緣體層
105a‧‧‧肖特基電極
105b‧‧‧歐姆電極
121a‧‧‧寬帶隙的n型半導體層
121b‧‧‧窄帶隙的n型半導體層
121c‧‧‧n+型半導體層
123‧‧‧p型半導體層
125a‧‧‧閘電極
125b‧‧‧源電極
125c‧‧‧汲電極
128‧‧‧緩衝層
129‧‧‧基板
131a‧‧‧n-型半導體層
131b‧‧‧第一n+型半導體層
131c‧‧‧第二n+型半導體層
132‧‧‧p型半導體層
134‧‧‧閘極絕緣膜
135a‧‧‧閘電極
135b‧‧‧源電極
135c‧‧‧汲電極
138‧‧‧緩衝層
139‧‧‧半絕緣體層
141a‧‧‧n-型半導體層
141b‧‧‧第一n+型半導體層
141c‧‧‧第二n+型半導體層
142‧‧‧p型半導體層
145a‧‧‧閘電極
145b‧‧‧源電極
145c‧‧‧汲電極
151‧‧‧n型半導體層
151a‧‧‧n-型半導體層
151b‧‧‧n+型半導體層
152‧‧‧p型半導體層
154‧‧‧閘極絕緣膜
155a‧‧‧閘電極
155b‧‧‧發射電極
155c‧‧‧集電極
161‧‧‧n型半導體層
162‧‧‧p型半導體層
163‧‧‧發光層
165a‧‧‧第一電極
165b‧‧‧第二電極
167‧‧‧半透明電極
169‧‧‧基材
圖1係實施例中所使用的成膜裝置的概略構成圖。
圖2係比較例中所使用的成膜裝置(霧化CVD裝置)的概略構成圖。
圖3係顯示實施例及比較例中的XRD測量結果的圖。横軸表示繞射角(deg.)，縱軸表示繞射強度(arb.unit)。
圖4係顯示實施例中的AFM表面觀察結果的圖。
圖5係顯示比較例中的AFM表面觀察結果的圖。
圖6係顯示剖面SEM的觀察結果的圖，(a)係顯示實施例的剖面SEM的觀察結果，(b)係顯示比較例的剖面SEM的觀察結果。
圖7係示意地顯示肖特基能障二極體(SBD)之一較佳示例的圖。
圖8係示意地顯示高電子遷移率電晶體(HEMT)之一較佳示例的圖。
圖9係示意地顯示金屬氧化物半導體場效電晶體(MOSFET)之一較佳示例的圖。
圖10係示意地顯示接面場效電晶體(JFET)之一較佳示例的圖。
圖11係示意地顯示絕緣閘雙極電晶體(IGBT)之一較佳示例的圖。
圖12係示意地顯示發光元件(LED)之一較佳示例的圖。
圖13係示意地顯示發光元件(LED)之一較佳示例的圖。
圖14係示意地顯示電源系統之一較佳示例的圖。
圖15係示意地顯示系統裝置之一較佳示例的圖。
圖16係示意地顯示電源裝置之電源電路的一較佳示例的圖。
圖17係示意地顯示異質接面雙載子電晶體(HBT)之一較佳示例的圖。
圖18係示意地顯示金屬氧化物半導體場效電晶體(MOSFET)之一較佳示例的圖。
圖19係顯示實施例中的I-V測量結果的圖。
圖20係實施例中所使用的成膜裝置的概略構成圖。
圖21係實施例中所使用的成膜裝置的概略構成圖。
圖22係顯示實施例中的XRD測量結果的圖。横軸表示繞射角(deg.)，縱軸表示繞射強度(arb.unit.)。
圖23係顯示實施例中的XRD測量結果的圖。横軸表示繞射角(deg.)，縱軸表示繞射強度(arb.unit.)。
以下，說明本發明之較佳的實施形態。
本發明之p型氧化物半導體膜係為具有剛玉結構的p型氧化物半導體膜，其中其表面粗糙度(Ra)為100nm以下。較佳地，在本發明中，其表面粗糙度為50nm以下。更佳地為10nm以下。而且，表面粗糙度(Ra)，係使用原子力顯微鏡(AFM)所測得之針對10μm平方的區域測量表面形狀的結果，根據JIS B0601所算出。
所謂「具有剛玉結構的金屬氧化物」，是指包含剛玉結構的結晶層的金屬氧化物，且可以包含剛玉結構的結晶層以外的層(例如非結晶層)。而且，剛玉結構的結晶層較佳地為單結晶層，但也可以是多結晶層。
p型氧化物半導體膜的膜厚沒有特別的限制，較佳地為50nm以上，更佳地為100nm以上，最好是1.0μm以上。依據本發明，即使是厚的膜厚，也可以得到表面平滑性優良的p型氧化物半導體膜。
前述p型氧化物半導體膜，通常包含具有剛玉結構的金屬氧化物作為主成分。較佳地，該金屬氧化物含有週期表中的d區塊金屬或是週期表的第13族金屬。更佳地，含有週期表第9族金屬或是第13族金屬。最好是含有銥。「主成分」係指以原子比計，相對於p型氧化物半導體膜的所有成分，較佳地係包含50%以上的前述金屬氧化物，更佳為70%以上，再佳為 90%以上，且其係指亦可以為100%。在本發明中，較佳地，前述p型氧化物半導體膜包含含有銥的金屬氧化物的結晶或混晶。「含有銥的金屬氧化物」是指包含銥元素與氧，但是在本發明中較佳為Ir2O3，更佳為α-Ir2O3。而且，在前述金屬氧化物為混晶的情況，較佳地為，含有銥、週期表第2族金屬、及銥以外的第9族金屬或是第13族金屬的混晶。依據前述較佳實施例，可得到能隙2.4eV以上的產物，因此在p型氧化物半導體膜中，可以發揮更廣的能隙及更優良的電特性。在本發明中，較佳地，前述p型氧化物半導體膜的能隙為2.0eV以上。
另外，「週期表」表示由國際純化學和應用化學聯合會(International Union of Pure and Applied Chemistry)(IUPAC)所定義的週期表。「d區塊」是指具有填滿3d、4d、5d及6d軌道之電子的元素。作為該d區塊金屬，可舉出例如鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅(Cu)、鋅(Zn)、釔(Y)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鎝(Tc)、釕(Ru)、銠(Rh)、鈀(Pd)、銀(Ag)、鎘(Cd)、鎦(Lu)、鉿(Hf)、鉭(Ta)、鎢(W)、錸(Re)、鋨(Os)、銥(Ir)、白金(Pt)、金(Au)、汞(Hg)、鐒(Lr)、鑪(Rf)、(Db)、(Sg)、(Bh)、(Hs)、(Mt)、鐽(Ds)、錀(Rg)、鎶(Cn)及該等2種以上的金屬等。
又，「第2族金屬」只要為週期表的第2族金屬即可，作為第2族金屬，可舉出例如鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)或是該等2種以上的金屬等。「第9族金屬」只要為週期表的第9族金屬即可，作為這樣的第9族金屬，可舉出例如銥(Ir)、鈷(Co)、銠(Rh)或是該等2種以上的金屬等。又，「第13族金屬」只要是週期表的第13族金屬則無特別限定，作為第13 族金屬，可舉出例如鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)或是該等2種以上的金屬等，但本發明中較佳係選自鋁(Al)、鎵(Ga)及銦(In)的1種或是2種以上。
本發明的p型氧化物半導體膜可以較佳地通過以下方法獲得，這種p型氧化物半導體膜的形成方法，也是新穎且有用的，並且被包括在本發明的一實施形態中。
本發明之p型氧化物半導體膜的形成方法，其特徵係，在p型氧化物半導體膜的形成中，使用金屬氧化物氣體作為原料，以在具有剛玉(corundum)結構的基體上進行結晶成長。更具體而言，例如，使金屬氧化物氣體的固態物(例如粉末等)昇華(昇華步驟)，接著使用所得之金屬氧化物氣體，在具有剛玉結構的基體上使其結晶成長(結晶成長步驟)。
(昇華步驟)
昇華步驟，係使金屬氧化物氣體的固態物(例如粉末等)昇華而成為氣態，藉此得到金屬氧化物氣體。作為該金屬氧化物氣體，可舉出氣態的p型氧化物半導體膜所包含之金屬的金屬氧化物等，而該金屬氧化物的價數等，只要不阻礙本發明之目的則無特別限定，可為1價，亦可為2價。亦可為3價，亦可為4價。本發明中，在該p型氧化物半導體膜具有含銥之金屬氧化物作為主成分的情況中，較佳係使用IrO2氣體作為該金屬氧化物氣體。作為昇華手段，可舉出加熱手段。加熱溫度無特別限定，但較佳為600℃~1200℃，更佳為800℃~1000℃。本發明中，較佳係以載氣將由昇華所得之金屬氧化物氣體運送至基體。作為載氣的種類，只要不阻礙本發 明之目的則無特別限定，可舉出例如氧、臭氧、氮或氬等的非活性氣體，或是氫氣或合成氣體(forming gas)等的還原氣體等，但本發明中較佳係使用氧作為載氣。作為使用氧的載氣，可舉出例如空氣、氧氣、臭氧等，特佳為氧氣及/或臭氧。又，載氣的種類可為1種，亦可為2種以上，更可將改變載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又，載氣的供給處可不僅為1處，亦可為2處以上。又，載氣的流量無特別限定，較佳為0.01~20L/分鐘，更佳為0.1~10L/分鐘。
該基體，只要是具有剛玉結構，且可支撐該p型氧化物半導體膜即可，則無特別限定。該基體的材料，只要具有剛玉結構即可無特別限定，可以為習知的基體，亦可為有機化合物，亦可為無機化合物。作為基體材料，可舉出例如藍寶石、α型氧化鎵等的具有剛玉結構的金屬氧化物等。作為該基體的形狀，可為任意形狀，對於所有的形狀皆有效，可舉出例如平板或圓板等的板狀、纖維狀、棒狀、圓柱狀、角柱狀、筒狀、螺旋狀、球狀、環狀等，本發明中較佳為基板。基板的厚度在本發明中無特別限定。
該基板為板狀，只要成為該p型氧化物半導體膜的支撐體即可，無特別限定。可為絕緣體基板，亦可為半導體基板，亦可為導電性基板，但該基板較佳為絕緣體基板，又，較佳為表面具有金屬膜的基板。作為該基板，較佳可舉例如具有剛玉結構的基板等。基板材料只要具有剛玉結構則無特別限定，亦可為習知的基板。作為該具有剛玉結構的基板，可舉出例如以具有剛玉結構的基板材料作為主成分的底層基板等，更具體而言，可舉出例如藍寶石基板(較佳為c面藍寶石基板)或α型氧化鎵基板等。此處，「主成分」係指以原子比計，相對於基板材料的所有成分，較佳係包含50%以 上的具有該特定結晶結構的基板材料，更佳為70%以上，再佳為90%以上，其係指亦可為100%。
(結晶成長步驟)
結晶成長步驟中，係使該金屬氧化物氣體在該基體表面附近結晶成長，而在該基體表面的一部分或是整個面上成膜。結晶成長溫度，較佳為低於昇華步驟之加熱溫度的溫度，更佳為900℃以下，最佳為500℃~900℃。又，結晶成長只要不阻礙本發明之目的，則可在真空下、非氧環境下、還原氣體環境下及氧化環境下的任何一種環境下進行，又，可在大氣壓下、加壓下及減壓下的任何條件下進行，但本發明較佳係在氧化環境下進行，較佳係在大氣壓下進行，更佳係在氧化環境且大氣壓下進行。另外，「氧化環境」，只要是可形成金屬氧化物的結晶或是混晶的環境則無特別限定，只要是在氧或是含氧之化合物的存在下即可，可舉出例如使用含氧之載氣或使用氧化劑作為氧化環境等。又，膜厚可藉由調整成膜時間來設定。本發明中較佳為50nm以上，更佳為100nm以上，最佳為1.0μm以上。膜厚的上限並無特別限定，較佳為1mm，更佳為100μm。又，本發明中，使金屬氧化物氣體中包含p型摻雜物而附加於本步驟中，亦可對該具有剛玉結構的金屬氧化物進行p型摻雜。作為該p型摻雜物，例如，可舉出Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及該等的2種以上的元素等。本發明中，該p型摻雜物較佳為週期表的第1族金屬或是第2族金屬，更佳為第2族金屬，最佳為鎂(Mg)。又，本發明中，亦可對本步驟所得之p型氧化物半導體膜進行退火處理。
又，本發明中，該金屬氧化物氣體亦可由例如使該金屬氧化物氣體的前驅物的液狀物(例如霧氣等)蒸發及因應預期進行氧化而得之。此情況中，該金屬氧化物氣體的前驅物的液狀物(例如霧氣等)，較佳係使原料溶液霧化或是液滴化所得之霧氣。
以下，作為本發明之p型氧化物半導體膜的形成方法的其他較佳態樣，將更詳細說明，在使用了使金屬氧化物氣體之前驅物的液狀物(例如霧氣等)蒸發並且因應預期進行氧化而獲得之金屬氧化物的情況中，p型氧化物半導體膜的形成方法。
本發明的p型氧化物半導體膜的形成方法，例如係使用圖21所示的兩區域式的成膜裝置，使包含該金屬氧化物氣體之前驅物的原料溶液霧化或是液滴化(霧化/液滴化步驟)所得之霧氣或是液滴，蒸發或是因應預期進行氧化(蒸發步驟)，接著使用所得之金屬氧化物氣體，在具有剛玉結構的基體上使其結晶成長(結晶成長步驟)。此處，該基體及該結晶成長步驟，亦可與使用上述該金屬氧化物氣體之固態物的p型氧化物半導體膜之形成方法中的基體及結晶成長步驟相同。如此，藉由形成p型氧化物半導體膜，與以往使用霧化CVD法等的情況不同，可更良好地形成p型氧化物半導體膜，而可得到半導體特性及表面平滑性優良的p型氧化物半導體膜。
(霧化/液滴化步驟)
在霧化/液滴化步驟中，使原料溶液霧化或是液滴化。該原料溶液的霧化手段或是液滴化手段，只要可使該原料溶液霧化或是液滴化，則無特別 限定，可為習知的手段，但在本發明中較佳為使用超音波的霧化手段或是液滴化手段。使用超音波所得之霧氣或是液滴，較佳係初速度為零而在空中浮游，例如，並非是以噴霧噴吹附著，而是可作為在空間中浮游的氣體而進行運送的霧氣，因此不會因為衝突能量造成損傷，極為合適。液滴尺寸無特別限定，可為數mm左右的液滴，但較佳為50μm以下，更佳為100nm~10μm。
(原料溶液)
該原料溶液為包含該金屬氧化物氣體的前驅物，只要可霧化或是液滴化則無特別限定，又，可包含無機材料，亦可包含有機材料。本發明中，該原料溶液較佳係包含該p型氧化物半導體膜所包含的金屬或是其化合物。又，本發明中，作為該原料溶液，較佳係以錯合物或是鹽的形態，使該p型氧化物半導體膜所包含的金屬，溶解或是分散於有機溶劑或是水。作為錯合物的形態，例如，可舉出乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，例如，可舉出有機金屬鹽(例如金屬乙酸鹽、金屬乙二酸鹽、金屬檸檬酸)、硫化金屬鹽、硝化金屬鹽、磷氧化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
又，該原料溶液中，較佳係混合氫鹵酸或氧化劑等的添加劑。作為該氫鹵酸，例如，可舉出氫溴酸、鹽酸、氫碘酸等，其中從可得到更優質的膜的理由來看，較佳為氫溴酸或是氫碘酸。作為該氧化劑，可舉出例如過氧化氫(H2O2)、過氧化鈉(Na2O2)、過氧化鋇(BaO2)、過氧化苯甲醯(C6H5CO)2O2等的過氧化物、次氯酸(HClO)、過氯酸、硝酸、臭氧水、過乙酸及硝基苯等的有機化氧化物等。
該原料溶液中亦可含摻雜物。藉由使原料溶液包含摻雜物，可良好地進行摻雜。該摻雜物只要不阻礙本發明之目的則無特別限定。作為該摻雜物，例如，Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等的p型摻雜物等。摻雜物的濃度通常約為1×1016/cm3~1×1022/cm3，又，亦可使摻雜物的濃度為例如約1×1017/cm3以下的低濃度。又，本發明中，亦可進一步以約1×1020/cm3以上的高濃度含有摻雜物。
原料溶液的溶劑無特別限定，可為水等的無機溶劑，亦可為醇等的有機溶劑，亦可為無機溶劑與有機溶劑與的混合溶劑。本發明中，較佳為該溶劑含水，更佳為水或是水與醇的混合溶劑。
(蒸發步驟)
蒸發步驟中，可藉由使該金屬氧化物氣體的前驅物的液狀物(例如霧氣等)蒸發及因應預期進行氧化，而得到該金屬氧化物氣體。作為該金屬氧化物氣體，可與上述昇華步驟中的金屬氧化物氣體相同。又，作為蒸發手段，可舉出例如加熱手段。蒸發手段中的加熱溫度，亦可與該昇華手段中的加熱溫度相同。本發明中，較佳係以載氣將蒸發所得之金屬氧化物氣體運送至基體。作為載氣的種類，只要不阻礙本發明之目的則無特別限定，可舉出例如氧、臭氧、氮或氬等的非活性氣體，或是氫氣或合成氣體等的還原氣體等，但特佳為氧氣及/或臭氧。本發明中，藉由使用氧氣及/或臭氧作為該載氣，可較佳地使該金屬氧化物氣體的前驅物氧化。又，載氣的種類可 為1種，亦可為2種，更可使用改變載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣。又，載氣的供給處可不僅為1處，亦可為2處以上。又，載氣的流量無特別限定，但較佳為0.01L/分鐘~20L/分鐘，更佳為0.1~10L/分鐘。
如上所述，所得之p型氧化物半導體膜，可使用習知的手段較佳地作為p型半導體層使用。另外，本發明中，作為該金屬氧化物氣體，可使用使該金屬氧化物氣體的固態物(例如粉末等)昇華所得的氣體，來形成該p型氧化物半導體膜，而能夠更良好地形成該p型氧化物半導體膜，例如可得到表面粗糙度5nm以下的表面平滑性極佳的p型氧化物半導體膜，因而較佳。本發明中，可直接在該基體上成膜，亦可在該基體上積層與該p型半導體層不同的半導體層(例如，n型半導體層、n+型半導體層、n-型半導體層等)或絕緣體層(亦包含半絕緣體層)、緩衝層等的其他層後，再於該基體上隔著其他層進行成膜。作為半導體層或絕緣體層，可舉出例如包含該第13族金屬的半導體層或絕緣體層等。作為緩衝層，可舉出例如包含剛玉結構的半導體層、絕緣體層或是導電體層等作為較佳的例子。作為包含該剛玉結構的半導體層，可舉例如α-Fe2O3、α-Ga2O3、α-Al2O3等。該緩衝層的積層手段無特別限定，亦可與該p型氧化物半導體的形成手段相同。
另外，本發明中，較佳係在該p型半導體層的成膜前或是成膜後形成n型半導體層。更具體而言，在該半導體裝置的製造方法中，較佳係包含至少積層p型半導體層與n型半導體層的步驟。n型半導體層的形成手段無特別限定，可為習知的手段，本發明中較佳係霧化CVD法。該n型半導體層較佳係以氧化物半導體為主成分，更佳係以包含週期表的第13族金屬(例如 Al、Ga、In、Tl等)的氧化物半導體為主成分。又，該n型半導體層較佳係以結晶性氧化物半導體為主成分，更佳係以包含Ga的結晶性氧化物半導體為主成分，最佳係以具有剛玉結構且含Ga的結晶性氧化物半導體為主成分。又，本發明中，作為該n型半導體之主成分的氧化物半導體與該p型氧化物半導體的晶格常數差若為1.0%以下也可形成良好的pn接合，因而為較佳，更佳為0.3%以下。此處，「晶格常數差」的定義如下：從作為該n型半導體之主成分的氧化物半導體的晶格常數減去該p型氧化物半導體之晶格常數，以此值除以該p型氧化物半導體的晶格常數，再將此數值的絕對值乘以100倍的數值(%)。作為該晶格常數差1.0%以下之情況的例子，可舉出例如p型氧化物半導體具有剛玉結構的情況、且作為n型半導體之主成分的氧化物半導體亦具有剛玉結構的情況等，更佳可舉出例如p型氧化物半導體為Ir2O3的單晶或是混晶、且作為n型半導體之主成分的氧化物半導體為Ga2O3的單晶或是混晶的情況等。另外，「主成分」係指以原子比計，相對於n型半導體層的所有成分，較佳為包含50%以上的該氧化物半導體，更佳為70%以上，再佳為90%以上，並且意指亦可為100%。又，本發明中，該p型氧化物半導體可為單晶，亦可為多晶等。
上述較佳的形成方法所得之p型氧化物半導體膜可用於工業上，且電特性優良。更具體而言，遷移率通常在1.0cm2/V．s以上。該遷移率是指以霍爾效應測量所得之遷移率，本發明中該遷移率較佳為3.0cm2/Vs以上。又，該p型氧化物半導體膜中，載子密度較佳為8.0×1020/cm3以上。此處，該載子密度，係指霍爾效應測量所得之半導體膜中的載子密度。該載子密度的下限無特別限定，較佳為約1.0×1015/cm3以上，更佳為約1.0×1017/cm3以上。本發明中，藉由調節摻雜物的種類及量或是混晶的材料及其含有率， 可將載子密度輕易控制在1.0×1016/cm3~1.0×1020/cm3的範圍內。
上述所得之p型氧化物半導體膜，可作為p型半導體層而用於半導體裝置，在功率裝置中尤其有用。藉由將該p型氧化物半導體膜用於半導體裝置，可抑制粗糙度散射，而使半導體裝置的通道遷移率優良。又，半導體裝置可分類為電極形成於半導體層之單面側的横型元件(横型裝置)與在半導體層的表面與背面兩側分別具有電極的縱型元件(縱型裝置)，本發明可較佳地用於横型裝置及縱型裝置，其中，較佳係用於縱型裝置。作為該半導體裝置，可舉例如肖特基能障二極體(SBD)、金屬半導體場效電晶體(MESFET)、高電子遷移率電晶體(HEMT)、金屬氧化物半導體場效電晶體(MOSFET)、靜電感應電晶體(SIT)、接面場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)或是發光二極體等。
圖7至圖13顯示將p型氧化物半導體膜用於p型半導體層的示例。另外，n型半導體，可以是主成分與p型氧化物半導體相同並且包括n型摻雜物，或者可以是主成分等與p型氧化物半導體不同的n型半導體。另外，通過使用諸如調節n型摻雜物的含量的已知手段，n型半導體適合用作n-型半導體層、n+型半導體層等。
圖7顯示肖特基勢壘二極體(SBD)的一較佳示例，其包括n-型半導體層101a、n+型半導體層101b、p型半導體層102、金屬層103、絕緣體層104、肖特基電極105a和歐姆電極105b。金屬層103例如由諸如Al的金屬製成，並且覆蓋肖特基電極105a。圖8顯示高電子遷移率晶體管(HEMT) 的一較佳示例，其包括寬帶隙的n型半導體層121a、窄帶隙的n型半導體層121b、n+型半導體層121c、p型半導體層123、閘電極125a、源電極125b、汲電極125c和基板129。
肖特基電極和歐姆電極的材料可以是已知的電極材料。作為電極材料，可以舉出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等的金屬或其合金；如氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等的金屬氧化物導電膜；及如聚苯胺、聚噻吩或聚吡咯的有機導電化合物或其混合物。
肖特基電極和歐姆電極可以通過已知的方法形成，例如真空蒸鍍法或濺鍍法。更具體地，例如，可以在形成肖特基電極的情況下，層疊由Mo製成的層和由Al製成的層，並且使用光刻技術對由Mo製成的層和由Al製成的層進行圖案化。
作為絕緣層的材料，例如，可以舉出GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、Al2O3、MgO、GdO、SiO2或Si3N4。在本發明中，較佳地具有剛玉結構。絕緣體層的形成可以通過濺鍍法、真空蒸鍍法或CVD法等公知的手段進行。
圖9顯示金屬氧化物半導體場效應晶體管(MOSFET)的一較佳示例，其包含n-型半導體層131a、第一n+型半導體層131b、第二n+型半導體層131c、p型半導體層132、p+型半導體層132a、閘極絕緣膜134、閘電極135a、 源電極135b和汲電極135c。另外，p+型半導體層132a可以是p型半導體層，或者可以與p型半導體層132相同。圖10顯示接面場效電晶體(JFET)的一較佳示例，其包括n型半導體層141a、第一n+型半導體層141b、第二n+型半導體層141c、p型半導體層142、閘電極145a、源電極145b和汲電極145c。圖11顯示閘極型雙極晶體管(IGBT)的一較佳示例，其包括n型半導體層151、n-型半導體層151a、n+型半導體層151b、p型半導體層152、閘極絕緣膜154、閘電極155a、發射電極155b和集電極155c。
(LED)
圖12顯示本發明半導體裝置是發光二極體(LED)的情況的示例。圖12的半導體發光元件包括在第二電極165b上的n型半導體層161，並且發光層163層疊在n型半導體層161上。在發光層163上，層疊p型半導體層162。在p型半導體層162上，設置讓發光層163所產生之光透過的透光性電極167，並且第一電極165a層疊在透光性電極167上。用於發光層的發光體可以是已知的裝置。而且，除了電極部分之外，圖12的半導體發光元件可以覆蓋有保護層。
作為透光性電極的材料，可以舉出含有銦(In)或鈦(Ti)等的氧化物的導電材料。更具體地，例如，可以舉出In2O3、ZnO、SnO2、Ga2O3、TiO2、CeO2或這些中的兩種以上的混晶，或被摻雜的前述材料。可以通過諸如濺鍍的已知方法使用這些材料來形成透光性電極。此外，在形成透光性電極之後，可以進行以使透光性電極透明化為目的之熱退火。
根據圖12的半導體發光裝置，第一電極165a用作正電極，第二電極165b用作負電極，並且隔著前述兩者讓電流通過p型半導體層162，發光層163和n型半導體層161，使得發光層163發光。
第一電極165a和第二電極165b的材料，可以舉出例如，Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等的金屬或其合金；氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等的金屬氧化物導電膜；如聚苯胺、聚噻吩或聚吡咯等的有機導電化合物或其混合物等。形成電極的方法沒有特別的限制，可以考慮材料的適合性，適當地選擇以下的方法在基板上形成：如印刷法，噴塗法，塗佈法的濕式法；如真空蒸鍍法，濺鍍法和離子鍍法的物理方法；及如CVD和電漿CVD的化學方法。
另外，圖13顯示發光元件的另一種形態。圖13的發光元件中，在基板169上層疊n型半導體層161，通過切掉p型半導體層162、發光層163和n型半導體層161的一部分，以暴露出一半導體層暴露面，並在n型半導體層161的該半導體層暴露面的一部分上，層疊第二電極165b。
(HBT)
圖17顯示本發明的半導體裝置是異質接合型雙極電晶體(HBT)的情況的一示例。圖17的HBT可以具有npn結構或pnp結構。在下文中，將詳細說明npn結構，而pnp結構的情況是相同的。能夠以pnp結構的n型層取代npn結構的p型層，反之亦然。基板60可以是半絕緣基板，並且可 以具有高電阻率(例如電阻率超過105Ω cm等)。另外，基板60可以是n型。
在基板60上方形成集電極層42。集電極層42的厚度為例如200nm至100μm，更較佳為400nm至20μm。集電極層42較佳地包含具有剛玉結構為主成分。較佳地，n型氧化物半導體，以包含週期表第2族金屬(例如Be、Mg、Ca、Sr、Ba等)、第9族金屬(例如Co、Rh、Ir等)或第13族金屬(例如Al、Ga、In、Tl等)的氧化物半導體為主成分。更佳地，以包含選自鋁、銦和鎵的一種或二種以上的金屬的氧化物半導體為主成分。最較佳為氧化鎵或其混晶。這裡，“主成分”與前述“主成分”相同。此外，在本實施形態中，n型氧化物半導體中的摻雜物(例如，錫、鍺、矽、鈦等)的濃度通常為約1×1016/cm3至1×1022/cm3。但是也可以例如在約1×1017/cm3以下的低濃度下，獲得n-型半導體。此外，根據本發明，可以包含約1×1020/cm3以上的高濃度，來形成n+型半導體。
在本實施形態中，特別是當基板60是半絕緣性時，子集電極層40可以形成在集電極層42和基板60之間。較佳地，子集電極層40包括具有剛玉結構的n+型氧化物半導體為主成分。較佳地，n+型氧化物半導體以包括週期表第13族金屬(例如Al，Ga，In，Tl等)的氧化物半導體為主成分。更佳地，以包含選自鋁、銦和鎵的一種或二種以上的金屬的氧化物半導體為主成分。最較佳為氧化鎵或其混晶。這裡，“主成分”與前述“主成分”相同。子集電極層40的厚度較佳為約0.1至100μm。在子集電極層40的表面上，形成集電極52。子集電極層40的目的是提高歐姆集電極52的性能。而且，如果基板60具有導電性，則可以省略子集電極層40。
基極層44形成在集電極層42上。基極層44沒有特別限制，只要其包含本發明的p型氧化物半導體作為主成分即可。儘管基極層44的厚度沒有特別限制，但較佳為10nm至10μm，更較佳為10nm至1μm。更佳地，基極層44，從與集電極層42的接觸部分至基極層44的頂面附近，使任一基極層44的組成逐漸地變化。而且，作為另一個實施形態，可以將超晶格堆積在基極層44的頂面上。
發射極層46形成在基極層44上。發射極層46較佳地包含具有剛玉結構的n型氧化物半導體作為主成分。較佳地，n型氧化物半導體以包括週期表第13族金屬(例如Al，Ga，In，Tl等)的氧化物半導體為主成分。更佳地，以包含選自鋁、銦和鎵的一種或二種以上的金屬的氧化物半導體為主成分。最優選為氧化鎵或其混晶。這裡，“主成分”與前述“主成分”相同。而且，發射極層46的厚度沒有特別限制，但較佳為10nm至100μm。發射極層46通常具有比基極層44更寬的帶隙。更佳地，發射極層46，從與基極層44的接觸部分至發射極層46的頂面附近，使任一發射極層46的組成逐漸地變化。
較佳地，在發射極層46上形成蓋層(cap layer)48。蓋層48較佳為具有剛玉結構的n+型氧化物半導體。較佳為包括選自鋁、銦和鎵的一種或二種以上的金屬的n+型氧化物半導體。最優選為n+摻雜的氧化鎵或其混晶。其厚度沒有特別限制，但較佳為10nm至100μm。在這些層上進行例如蝕刻等以暴露出基極層44，同時設置朝向上的集電極時，可以通過例如蝕刻 等形成更深的通孔，來暴露出子集電極層40。
集電極52、基電極54和發射電極56的每個電極最好是歐姆金屬電極。發射電極56堆積在蓋層48上，並且基電極54堆積在例如通過蝕刻等暴露出的基極層44上。集電極52如上所述堆積在子集電極層40上。在另一個實施形態中，當基板60是n型半導體等時，通常在與裝置結構相反側的基板60的背面上設置集電極(未圖示)。
每個電極的材料沒有特別限制，可以分別使用已知的電極材料。作為電極用的較佳的組成物，可以舉出已知的歐姆電極材料(例如，Ni，Al，Ti，Pt，Au及其層疊體)。每個電極m的厚度沒有特別限制，但優選約10至約100μm的厚度，並且可以通過電子束蒸鍍，熱蒸鍍，濺鍍或其他技術實現每個電極的堆積。而且，在堆積每種電極材料之後，可以進行退火處理以實現歐姆接觸。退火溫度沒有特別限制，但較佳為約300至1000℃。
另外，可以用npn HBT的n型層代替pnp HBT的p型層來形成pnp HBT，反之亦然。
在本發明中，較佳地在以下(1)至(3)中的半導體裝置使用p型氧化物半導體膜。
(1)包含p型通道層的半導體裝置
半導體裝置(1)至少包含一閘電極和一通道層，該通道層直接或隔著其他層，在該閘電極之側壁形成通道，其中，該通道層的一部分或全部包 含p型氧化物半導體，作為主成分。通道層不特別限制，只要形成通道即可，通道層可以是半導體層的一部分或其整個部分，也可以形成跨至另一半導體層上。通過將p型氧化物半導體膜使用於p型半導體層，也可以使用於一種優良的半導體裝置，亦即即使不注入離子等，例如在介質擊穿電場強度比SiC高得多的高電壓下為低損耗的n型半導體(例如氧化鎵等)的半導體特性不會惡化的半導體裝置。
另外，半導體裝置(1)較佳地還內建有SBD。通過內建SBD，可以降低導通電壓並使得續流電流更容易流動，從而可以製得有利於工業的優異的半導體特性。
(2)包括p井層(p-well layer)的半導體裝置
半導體裝置(2)是至少包括n型半導體層和p+型半導體層的半導體裝置，其中n型半導體層包含含有元素週期表第13族金屬的結晶性氧化物半導體作為主成分，p+型半導體層包含p型氧化物半導體膜作為主成分。p型氧化物半導體膜可適用於p井層。
(3)包括電場屏蔽層的半導體裝置
半導體裝置(3)為一種至少包括一n型半導體層、一電場屏蔽層和一閘電極的半導體裝置，n型半導體層含有具有剛玉結構的結晶性氧化物半導體作為主成分，電場屏蔽層分別直接或隔著其他層被堆疊在n型半導體層上，其中電場屏蔽層包括p型氧化物半導體並且比閘電極更深地被埋入於n型半導體層中。通過以這種方式設置電場屏蔽層，可以減小反向的漏電流。
圖18顯示包含有前述(1)至(3)的較佳的半導體裝置。圖18的半導體裝置，包含第一n+型半導體層11a、n-型半導體層12、p型半導體層13、第二n+型半導體層11b、p+型半導體層16、閘電極14a、閘極絕緣膜15、肖特基電極14b和汲電極14c。在圖18的半導體裝置的開啟(ON)狀態下，在源電極14b和汲電極14c之間施加電壓，相對源電極14b在閘電極14a上給予正電荷時，在p型半導體層13和閘極絕緣膜15的界面處形成通道並導通。在關閉(OFF)狀態下，將閘電極14a的電壓設置為0V，不能形成通道而關閉。而且，在圖18的半導體裝置中，比閘電極14a更深地將p型半導體層13埋入於n-型半導體層12中。通過採用這種配置，可以減小反向的漏電流並提高擊穿電壓。
圖18的半導體裝置的每個層的形成手段，只要不妨礙本發明的目的，則無特別限制，並且可以是公知的手段。可以舉出例如，通過真空蒸鍍法、CVD法、濺鍍法，各種塗布技術等進行成膜後，通過光刻法進行圖案化的手段，或者使用印刷技術等直接圖案化的手段。而且，在圖18的半導體裝置中，第二n+型半導體層11b和p+型半導體層16隔著源電極14b連續地設置，然而也可以不隔著源電極14b，直接地連續設置第二n+型半導體層11b和p+型半導體層16。儘管未圖示，在第二n+型半導體層11b和p+型半導體層16直接地連續設置的情況下，當p+型半導體層16比該第二n+型半導體層11b寬時，達到使電洞逸出變良好的效果。另外，當第二n+型半導體層11b比p+型半導體層16寬時，達成降低導通電阻的效果。
半導體裝置尤其可用於功率裝置(power device)。作為半導體裝置，舉出例如，二極體(例如SBD等)或電晶體(例如，MESFET或JFET等) 等。更優選SBD、MOSFET、IGBT或JFET，最優選MOSFET或JFET。此外，較佳的是，半導體裝置包括SOI結構，該SOI結構包括矽基板和形成在該矽基板上的掩埋絕緣層，從而可以實現在更高溫度下的操作。
本發明的半導體裝置中，除了上述的事項外，較佳地還使用公知的手段而能夠用作功率模組(power module)、逆變器或轉換器(converter)，甚至較佳地用於例如使用電源裝置的半導體系統等。可以使用公知的手段，將該半導體裝置連接到佈線圖案等，製得該電源裝置。圖14顯示電源系統的示例。圖14使用多個電源裝置和控制電路，來構成電源系統。如圖15所示，前述電源系統可以與電子電路組合而使用於系統裝置中。而且，圖16顯示電源裝置的電源電路圖的一示例。圖16顯示包括功率電路和控制電路的電源裝置的電源電路，利用逆變器(MOSFET：以A~D構成)，將DC電壓以高頻率進行切換，以轉換到AC後，用變壓器(transformer)來實施絕緣及變壓，用整流MOSFET(A~B’)進行整流後，用DCL(平滑線圈L1和L2)及電容器進行平滑，並輸出直流電壓。此時，用電壓比較器將輸出電壓與基準電壓進行比較，並且以PWM控制電路控制逆變器和整流MOSFET，以形成所期望的輸出電壓。
【實施例】
(實施例1)
1.成膜裝置
使用圖1說明本實施例中所使用的成膜裝置。圖1的成膜裝置1中設有：石英筒2，與載氣供給源連結；及石英製的原料用設置台4，設於石英筒2內；在原料用設置台4上載置有原料5。原料用設置台周邊的石英筒2 的筒外，圓筒狀地設置有加熱器3，而構成可將原料5加熱的形態。又，石英筒2的內側設有石英基板台以作為載台7，載台7可調整設置位置以使其在結晶成長溫度內。
2.成膜準備
在原料用設置台4上載置IrO2粉末作為原料5，在載台7上設置藍寶石基板以作為基板6。接著，使加熱器3的溫度升溫至850℃，將原料用設置台4上載置的IrO2粉末加熱，藉此使IrO2粉末昇華，而產生氣態的氧化銥。
3.形成膜
接著，將加熱器3的溫度保持在850℃，於此狀態下從載氣供給源將載氣供給至石英筒2內，使上述2.所產生的金屬氧化物氣體(氣態的氧化銥)通過石英筒2而供給至基板6。另外，載氣的流量為1.0L/分鐘，使用氧作為載氣。該金屬氧化物氣體，在大氣壓下，於基板6的表面附近反應，而在基板上形成膜。另外，成膜時間為60分鐘，膜厚為220nm。又，成膜時的基板溫度為600℃。
4.評價
針對上述3.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖3。又，針對所得之α-Ir2O3膜進行霍爾效應測量，結果F值為0.998，載子型態為「p」，可知為p型半導體。又，載子濃度為1.05×1022(/cm3)，遷移率為3.12(cm2/V．s)。
再者，使用原子力顯微鏡(AFM)觀察膜表面，結果如圖4所示，表面粗 糙度(Ra)為3.5nm，可知表面平滑性非常優良。另外，表面粗糙度(Ra)，係使用原子力顯微鏡(AFM)針對90×90μm2之區域測量表面形狀的結果，根據JIS B0601所算出。
(比較例1)
1.成膜裝置
使用圖2說明本比較例中所使用的霧化CVD裝置。霧化CVD裝置19具備：載台21，載置基板20；載氣供給手段22a，供給載氣；流量調節閥23a，用以調節從載氣供給手段22a送出的載氣流量；載氣(稀釋)供給手段22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給手段22b送出之載氣的流量；霧氣產生源24，收納原料溶液24a；容器25，裝有水25a；超音波振動元件26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；及加熱器28，設置於供給管27的周圍。載台21由石英構成，載置基板20的面相對於水平面傾斜。作為成膜室的供給管27與載台21皆以石英製作，藉此抑制來自裝置的雜質混入形成於基板20上的膜內。
2.原料溶液的製作
將氯化銥(銥濃度0.1mol/L)與溴化鎵(鎵濃度0.1mol/L)在超純水中混合，以體積比成為20%的方式加入鹽酸以調整水溶液，將其作為原料溶液。另外，氯化銥與溴化鎵的體積比為19：1。
3.成膜準備
上述2.中所得之原料溶液24a收納於霧氣產生源24內。接著，將c面藍寶石基板設置於載台21上以作為基板20，使加熱器28的溫度升溫至750℃。接著，開啟流量調節閥23a、23b，從作為載氣源的載氣供給手段22a、22b將載氣供給至供給管27內，以載氣充分取代供給管27內的環境後，將載氣的流量調整為1.0L/分鐘，並將載氣(稀釋)的流量調整為0.5L/分鐘。另外，使用氧作為載氣。
4.形成膜
接著，使超音波振動元件振動，透過水25將該振動傳遞至原料溶液24a，藉此使原料溶液24a霧化而產生霧氣。該霧氣由載氣運送至供給管27，於大氣壓下以750℃在基板20表面附近使霧氣進行熱反應，而在基板20上成膜。另外，膜厚為280nm。
針對上述4.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖3。又，針對所得之α-Ir2O3膜進行霍爾效應測量，結果F值為0.998，載子型態為「p」，可知為p型半導體。又，載子濃度為2.97×1021(/cm3)，遷移率為0.38(cm2/V．s)。又，使用原子力顯微鏡(AFM)觀察膜表面，結果如圖5所示，表面粗糙度(Ra)為302nm。另外，表面粗糙度(Ra)，係使用以原子力顯微鏡(AFM)針對量90×90μm2之區域測量表面形狀的結果，並根據JIS B0601所算出。
(實施例2及比較例2)
使成膜時間變長，除此之外，分別與實施例1及比較例1相同地得到 膜，分別作為實施例2及比較例2。接著，針對所得之膜，使用SEM觀察剖面。結果顯示於圖6。如圖6明確得知，實施例2中所得之膜為膜狀，相對於此，比較例2中所得之膜成長為針狀，並未成為均質的膜狀。
從實施例及比較例的結果來看，本發明之p型氧化物半導體膜，因為表面平滑性及結晶性等的膜質優良，故在工業上有用，另外可知遷移率等的電特性亦為優良。
(實施例3)
除了使成膜時間為2小時以外，與實施例1相同地得到p型氧化物半導體膜。接著，在p型氧化物半導體膜上積層n-型半導體層。n-型半導體層的積層係以下述方式進行：將溴化鎵(鎵濃度0.1mol/L)與超純水混合，以體積比成為20%的方式加入氫溴酸而調整水溶液，以此作為原料溶液，並使加熱器的溫度為420℃，及使成膜時間為30分鐘，除此之外，與比較例1相同地形成膜。膜為α-Ga2O3膜。
又，在所得之n-型半導體層上積層n+型半導體層。n+型半導體層的積層係以下述方式進行：將溴化鎵(鎵濃度0.1mol/L)與超純水混合，以體積比成為10%的方式加入氫溴酸以調整水溶液，再加入氧化鍺1%，以此作為原料溶液，使加熱器的溫度為390℃，及使成膜時間為30分鐘，除此之外，與比較例1相同地形成膜。
在所得之積層體的n+型半導體層上，以濺鍍使Ti成膜，接著實施微影與蝕刻，藉此製作pn二極體。針對所得之pn二極體，進行I-V測量。結果顯示於圖19。從圖19明確可知，本發明的p型氧化物半導體膜，例如，可實現在絕緣破壞電場強度高的高電壓下低損失的n型半導體(例如氧化鎵 等)，並且可實現良好的PN接合。
(實施例4)
1.成膜裝置
使用圖20說明本實施例中所使用的成膜裝置。圖20的成膜裝置10中設有：石英筒2，與載氣供給源連結；石英製的原料用設置台4，設於石英筒2內；原料用設置台4上載置有原料5。原料用設置台周邊的石英筒2的筒外，分別圓筒狀地設置有加熱器(原料側)3a及加熱器(基板側)3b，其構成可將原料5加熱的態樣。又，石英筒2的內側設置有石英基板台以作為載台7，載台7可調整設置位置而使其成為在結晶成長溫度內。
2.成膜準備
原料用設置台4上載置有IrO2粉末作為原料5，在載台7上設置藍寶石基板以作為基板6。接著，將加熱器(原料側)3a的溫度升溫至850℃，將載置於原料用設置台4上的IrO2粉末加熱，藉此使IrO2粉末昇華，而產生氣態的氧化銥。另外，加熱器(基板側)3b的溫度升溫至350℃。
3.形成膜
接著，將加熱器(原料側)3a的溫度保持於850℃，並將加熱器(基板側)的溫度保持於350℃，於此狀態下，從載氣供給源將載氣供給至石英筒2內，使上述2.產生的金屬氧化物氣體(氣態的氧化銥)通過石英筒2而供給至基板6。另外，載氣的流量為2.0L/分鐘，使用氧作為載氣。該金屬氧化物氣體，在大氣壓下，於基板6的表面附近反應，藉此在基板上成膜。另外， 成膜時間為90分鐘。
4.評價
針對上述3.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖22。再者，使用原子力顯微鏡(AFM)觀察膜表面，結果表面粗糙度(Ra)為0.161nm，可得知表面平滑性非常優良。另外，表面粗糙度(Ra)，係使用原子力顯微鏡(AFM)針對90×90μm2的區域測量表面形狀的結果，根據JIS B0601所算出。
(實施例5)
使加熱器(基板側)的溫度為250℃，載氣的流量為4.0L/分鐘，及成膜時間為120分鐘，除此之外，與實施例4相同地得到p型氧化物半導體膜。針對所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。又，所得之膜與實施例4中所得者相同，係表面粗糙度(Ra)非常優良的膜。針對所得之α-Ir2O3膜進行霍爾效應測量。結果F值為0.999，載子型態為「p」，可知為p型半導體。又，載子濃度為1.64×1021(/cm3)，遷移率為1.63(cm2/V．s)。
(實施例6)
1.成膜裝置
使用圖21說明本實施例中所使用的成膜裝置。圖21的成膜裝置30具備：載台21，載置基板20；載氣供給手段22a，供給載氣；流量調節閥23a，用以調節從載氣供給手段22a送出的載氣流量；載氣(稀釋)供給手段22b， 用以供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給手段22b送出的載氣的流量；霧氣產生源24，收納原料溶液24a；容器25，裝有水25a；超音波振動元件26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；及加熱器(原料側)28a以及加熱器(基板側)28b，分別設置於供給管27的周圍。供給管27，係由下述兩個區域所構成：設有加熱器(原料側)28a的供給管(原料側)27a及設有加熱器(基板側)28b的供給管(基板側)27b。載台21係由石英所構成，載置基板20的面相對於水平面傾斜。作為成膜室的供給管27與載台21皆由石英構成，藉此抑制來自裝置的雜質混入在基板20上形成的膜內。
2.原料溶液的製作
將溴化銥(銥濃度0.1mol/L)與超純水混合，加入48%的氫溴酸以調整水溶液，將此作為原料溶液。
3.成膜準備
將上述2.所得之原料溶液24a收納於霧氣產生源24內。接著，在載台21上設置c面藍寶石基板以作為基板20，使加熱器(原料側)28a的溫度升溫至950℃，使加熱器(基板側)28b的溫度升溫至350℃。接著，開啟流量調節閥23a、23b，從作為載氣源的載氣供給手段22a、22b將載氣供給至供給管27內，以載氣充分取代供給管27內的環境後，將載氣的流量調節為1.0L/分鐘，並將載氣(稀釋)的流量調節為0.5L/分鐘。另外，使用氧作為載氣。
4.形成膜
接著，使超音波振動元件振動，透過水25將該振動傳遞至原料溶液24a，使原料溶液24a霧化而產生霧氣。該霧氣，藉由載氣運送至供給管27a，使霧氣蒸發、氧化，而產生氣態的氧化銥。接著，所產生之金屬氧化物氣體(氣態的氧化銥)由載氣供給至供給管27b內的基板20，接著金屬氧化物氣體在大氣壓、350℃下於基板20表面附近反應，藉此在基板上成膜。另外，成膜時間為60分鐘。
5.評價
針對上述4.所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，XRD的結果顯示於圖23。又，針對所得之α-Ir2O3膜進行霍爾效應測量，結果F值為1.000，載氣為「p」，可知為p型半導體。又，載子濃度為1.12×1022(/cm3)，遷移率為1.60(cm2/V．s)。又，使用原子力顯微鏡(AFM)觀察膜表面，結果表面粗糙度(Ra)為9.443nm，可知表面平滑性優良。另外，表面粗糙度(Ra)，係使用原子力顯微鏡(AFM)針對90×90μm2的區域測量表面形狀的結果，並根據JIS B0601所算出。
由實施例4~6的結果亦可得知，本發明的形成方法所得之p型氧化物半導體膜，表面平滑性及結晶性等的膜質優良，可用於工業上，而且遷移率等的電特性亦優良。
[產業上的利用可能性]
本發明之p型氧化物半導體膜，可用於半導體(例如化合物半導體電子裝置等)、電子零件/電力設備零件、光學/電子影像相關裝置、工業構件等所 有領域，但因p型的半導體特性優良，因此在半導體裝置等之中特別有用。

Claims (24)

  1. 一種p型氧化物半導體膜，其是包含具有剛玉結構的金屬氧化物作為主成分的p型氧化物半導體膜，而且其表面粗糙度為100nm以下。
  2. 如請求項1所述的p型氧化物半導體膜，其中，其膜厚為50nm以上。
  3. 如請求項1所述的p型氧化物半導體膜，其中，該膜厚為100nm以上。
  4. 如請求項1至3中任一項所述的p型氧化物半導體膜，其中，該金屬氧化物含有週期表中的d區塊金屬、或週期表第13族金屬。
  5. 如請求項1至4中任一項所述的p型氧化物半導體膜，其中該金屬氧化物含有週期表第9族金屬或是第13族金屬。
  6. 如請求項1至5中任一項所述的p型氧化物半導體膜，其中該金屬氧化物含有銥。
  7. 如請求項1至6中任一項所述的p型氧化物半導體膜，其中，該表面粗糙度為10nm以下。
  8. 如請求項1至7中任一項所述的p型氧化物半導體膜，其中，其遷移率為1.0cm2/V．s以上。
  9. 如請求項1至8中任一項所述的p型氧化物半導體膜，其中，其載子密度為8.0×1020/cm3以上。
  10. 一種p型氧化物半導體膜的形成方法，其係形成p型氧化物半導體膜的方法，其中，在p型氧化物半導體膜的形成中，使用金屬氧化物氣體作為原料，以在具有剛玉結構的基體上進行結晶成長。
  11. 如請求項10所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體含有週期表第9族金屬或是第13族金屬。
  12. 如請求項10或11所述的p型氧化物半導體膜的形成方法，其中該金屬 氧化物氣體含有週期表第9族金屬。
  13. 如請求項10至12中任一項所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體至少含有銥。
  14. 如請求項10至13中任一項所述的p型氧化物半導體膜的形成方法，其中該金屬氧化物氣體，係藉由將該金屬氧化物氣體的固體加熱使其昇華而得。
  15. 如請求項10至14中任一項所述的p型氧化物半導體膜的形成方法，其中，該結晶成長係在大氣壓下進行。
  16. 一種半導體裝置，其至少包含1種或2種以上的半導體層以及一電極，其中，該半導體層包含如請求項1至9中任一項所述的p型氧化物半導體膜。
  17. 如請求項16所述的半導體裝置，其中，該半導體層包含n型半導體層，而且該n型半導體層包含氧化物半導體作為主成分。
  18. 如請求項16或17所述的半導體裝置，其中，該n型半導體層以包含週期表第13族金屬的氧化物半導體作為主成分。
  19. 如請求項16至18中任一項所述的半導體裝置，其係為二極體或電晶體。
  20. 如請求項16至19中任一項所述的半導體裝置，其係為SBD、MESFET、IGBT或是JFET。
  21. 如請求項16至20中任一項所述的半導體裝置，包含：一矽基板；以及形成在該矽基板上的一掩埋絕緣層。
  22. 如請求項16至21中任一項所述的半導體裝置，其係為一功率裝置。
  23. 如請求項16至22中任一項所述的半導體裝置，其係為一功率模組、一逆變器或一轉換器。
  24. 一種半導體系統，其包含一半導體裝置，其中該半導體裝置為如請求項16至23中任一項所述的半導體裝置。
TW107140618A 2017-11-15 2018-11-15 ｐ型氧化物半導體膜及其形成方法 TWI831755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-219760 2017-11-15
JP2017219760 2017-11-15

Publications (2)

Publication Number Publication Date
TW201925502A true TW201925502A (zh) 2019-07-01
TWI831755B TWI831755B (zh) 2024-02-11

Family

ID=66538629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140618A TWI831755B (zh) 2017-11-15 2018-11-15 ｐ型氧化物半導體膜及其形成方法

Country Status (6)

Country Link
US (1) US20200279955A1 (zh)
EP (1) EP3712305A4 (zh)
JP (1) JP7274701B2 (zh)
CN (1) CN111356793A (zh)
TW (1) TWI831755B (zh)
WO (1) WO2019098295A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410159B2 (ja) * 2019-09-11 2024-01-09 日本碍子株式会社 半導体膜
JP7690157B2 (ja) * 2019-11-14 2025-06-10 株式会社Flosfia 半導体装置
JP7347335B2 (ja) * 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置
JP7327283B2 (ja) 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JPWO2022030647A1 (zh) * 2020-08-07 2022-02-10
JP7621617B2 (ja) * 2021-08-17 2025-01-27 株式会社デンソー 成膜装置と半導体装置の製造方法
JP7715004B2 (ja) * 2021-10-28 2025-07-30 株式会社村田製作所 ショットキーバリアダイオード

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139074A (ja) * 1984-12-10 1986-06-26 Sanyo Electric Co Ltd 光起電力素子
JPH04137312A (ja) * 1990-09-27 1992-05-12 Canon Inc Ｐ型透明導電膜及びその製法
JPH07278812A (ja) * 1994-04-07 1995-10-24 Nippon Steel Corp 不溶性酸化イリジウム被覆電極の製造方法
JP3130757B2 (ja) * 1995-03-27 2001-01-31 富士通株式会社 キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
KR100717276B1 (ko) * 2005-10-29 2007-05-15 삼성전자주식회사 발광 소자용 구조체, 이를 이용한 발광 소자 및 그 제조 방법
FR2929959B1 (fr) * 2008-04-10 2010-08-27 Commissariat Energie Atomique Procede de preparation de polycristaux et de monocristaux d'oxyde de zinc (zno) sur un germe par sublimation activee chimiquement a haute temperature
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
US10090388B2 (en) * 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
CN106796891B (zh) * 2014-09-02 2020-07-17 株式会社Flosfia 层叠结构体及其制造方法、半导体装置、以及晶体膜
CN104746127B (zh) * 2015-03-07 2017-04-19 合肥工业大学 用于电化学法制备多孔硅的双槽装置及制备多孔硅的方法
JP6587125B2 (ja) * 2015-06-09 2019-10-09 国立研究開発法人産業技術総合研究所 酸化物半導体薄膜、半導体素子、光電変換素子、太陽電池、及び酸化物半導体薄膜の製造方法

Also Published As

Publication number Publication date
CN111356793A (zh) 2020-06-30
TWI831755B (zh) 2024-02-11
EP3712305A1 (en) 2020-09-23
JP7274701B2 (ja) 2023-05-17
WO2019098295A1 (ja) 2019-05-23
US20200279955A1 (en) 2020-09-03
JPWO2019098295A1 (ja) 2020-12-17
EP3712305A4 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
KR102329576B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP2018082144A (ja) 結晶性酸化物半導体膜および半導体装置
KR102404772B1 (ko) ｐ형 산화물 반도체 및 그 제조 방법
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
TWI868178B (zh) 半導體裝置及半導體系統
WO2022030648A2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
CN111357119B (zh) 半导体装置
CN111357117B (zh) 半导体装置
TW202110743A (zh) 氧化物膜及半導體裝置
JP2022030646A (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JP7678955B2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
TW201934818A (zh) ｐ型氧化物半導體膜的形成方法