[go: up one dir, main page]

TW201913815A - 鰭式場效電晶體裝置結構之形成方法 - Google Patents

鰭式場效電晶體裝置結構之形成方法 Download PDF

Info

Publication number
TW201913815A
TW201913815A TW107114688A TW107114688A TW201913815A TW 201913815 A TW201913815 A TW 201913815A TW 107114688 A TW107114688 A TW 107114688A TW 107114688 A TW107114688 A TW 107114688A TW 201913815 A TW201913815 A TW 201913815A
Authority
TW
Taiwan
Prior art keywords
fin
layer
field effect
effect transistor
isolation
Prior art date
Application number
TW107114688A
Other languages
English (en)
Other versions
TWI810183B (zh
Inventor
蔡宗裔
陳燕銘
李宗霖
葉致鍇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201913815A publication Critical patent/TW201913815A/zh
Application granted granted Critical
Publication of TWI810183B publication Critical patent/TWI810183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例提供一種具有虛設鰭式結構的鰭式場效電晶體裝置結構及其形成方法。此鰭式場效電晶體裝置結構包括隔離結構位於基板之上，以及第一鰭式結構延伸高於隔離結構。此鰭式場效電晶體裝置結構包括第二鰭式結構埋設於隔離結構之中，以及襯層形成於第一鰭式結構的側壁及第二鰭式結構的側壁上。此鰭式場效電晶體裝置結構包括材料層形成於第二鰭式結構之上，其中材料層與隔離結構是由不同的材料所形成。

Description

鰭式場效電晶體裝置結構之形成方法
本發明實施例係有關於一種半導體結構，且特別有關於一種鰭式場效電晶體裝置結構及其形成方法。
半導體裝置使用於各種電子應用中，例如，個人電腦、行動電話、數位相機和其他電子設備。半導體裝置通常藉由以下方式而製造，包括在半導體基板上依序沉積絕緣或介電層、導電層及半導體層，使用微影製程圖案化上述各材料層，藉以在此半導體基板上形成電路組件及元件。通常在單一半導體晶圓上製造許多積體電路，並且藉由沿著切割線在積體電路之間進行切割，以將各個晶粒單一化。上述各個晶粒通常分別地封裝於，例如，多晶片模組中或其他類型的封裝中。
隨著半導體工業已經進入奈米技術製程節點，在追求更高的裝置密度、更高的效能及更低的成本等方面，來自製造及設計問題的挑戰已經導致三維設計的發展，例如，鰭式場效電晶體(fin field effect transistor,FinFET)。鰭式場效電晶體具有從基板延伸出來的薄的垂直「鰭片」。鰭式場效電晶體的通道形成於此垂直鰭片之中。閘極位於鰭片之上。鰭式場效電晶體之優點可包括降低短通道效應與具有更高的電流流量。
雖然現有的鰭式場效電晶體裝置及其製造方法已普遍足以達成預期的目標，然而卻無法完全滿足所有需求。
本發明之一實施例提供一種鰭式場效電晶體裝置結構之形成方法，包括：形成複數個第一鰭式結構及複數個第二鰭式結構於基板之上；形成襯層於第一鰭式結構及第二鰭式結構的側壁上；形成隔離層於第一鰭式結構、第二鰭式結構及襯層之上；形成光阻層於隔離層之上；將光阻層圖案化，以形成經過圖案化的光阻層；藉由使用經過圖案化的光阻層作為罩幕，移除一部分的第二鰭式結構，以形成溝槽，其中襯層位於溝槽的側壁上；以及形成填充層於該溝槽之中，其中填充層與隔離層是由不同的材料所形成。
本發明之另一實施例提供一種鰭式場效電晶體裝置結構之形成方法，包括：形成複數個第一鰭式結構及複數個第二鰭式結構於基板之上；形成襯層於第一鰭式結構及第二鰭式結構的側壁上；形成隔離結構於基板之上，其中第一鰭式結構及第二鰭式結構延伸高於隔離結構，且形成複數個溝槽於兩個相鄰的鰭式結構之間；形成光阻層於溝槽之中且位於第一鰭式結構及第二鰭式結構之上；將光阻層圖案化，以形成經過圖案化的光阻層；以及藉由使用經過圖案化的光阻層作為罩幕，移除一部分的第二鰭式結構，以形成凹口於第二鰭式結構的每一者的頂表面之上，其中凹口低於隔離結構的頂表面。
本發明之又一實施例提供一種鰭式場效電晶體裝置結構，包括：隔離結構，位於基板之上；第一鰭式結構，延 伸高於隔離結構；第二鰭式結構，埋設於隔離結構之中；襯層，形成於第一鰭式結構的側壁及第二鰭式結構的側壁上；以及材料層，形成於第二鰭式結構之上，其中材料層與隔離結構是由不同的材料所形成。
11‧‧‧第一區域
12‧‧‧第二區域
102‧‧‧基板
103‧‧‧材料層
104‧‧‧介電層
106‧‧‧罩幕層
108‧‧‧光阻層
110a‧‧‧第一鰭式結構
110b‧‧‧第二鰭式結構
111‧‧‧溝槽
112‧‧‧襯層
114‧‧‧隔離層
115‧‧‧凹口
117‧‧‧溝槽
118‧‧‧填充層
119‧‧‧凹口
121‧‧‧孔洞
140‧‧‧隔離結構
160‧‧‧虛設閘極介電層
162‧‧‧虛設閘極電極層
170‧‧‧虛設閘極結構
202‧‧‧底部抗反射塗層
204‧‧‧中間層
206‧‧‧頂層
210‧‧‧光阻層
D1‧‧‧深度
D2‧‧‧深度
H1‧‧‧高度
S1‧‧‧間隔
W1‧‧‧寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖到第1E圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之立體圖。
第2A圖到第2H圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。
第3圖繪示第2H圖之鰭式場效電晶體裝置結構之立體圖。
第4A圖到第4D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。
第5A圖到第5D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。
第6A圖到第6D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同部件(feature)。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範 例並非用以限定。例如，若是本說明書敘述了一第一部件形成於一第二部件之上或上方，即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例，亦可能包含了有附加部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。另外，以下揭露的不同範例可能重複使用相同的參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，可在進行所述的方法之前、之間或之後，提供額外的操作步驟，並且在所述的方法的其他實施例中，所述的部分步驟可被變更順序、置換或省略。
本發明實施例提供形成鰭式場效電晶體裝置結構之實施例。第1A圖到第1E圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構(FinFET device structure)之立體圖。
如第1A圖所示，鰭式場效電晶體裝置結構包括基板102。基板102包括第一區域11及第二區域12。基板102可以由矽或其他半導體材料所形成。另外地且額外地，基板102可包括其他元素半導體，例如，鍺。在一些實施例中，基板102由化合物半導體所形成，例如，碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、砷化銦(indium arsenide)或磷化銦(indium phosphide)。在一些實施例中，基板102由合金半導體所形成， 例如，矽鍺(silicon germanium)、碳化矽鍺(silicon germanium carbide)、砷磷化鎵(gallium arsenic phosphide)或磷化鎵銦(gallium indium phosphide)。在一些實施例中，基板102包括磊晶層(epitaxial layer)。舉例而言，基板102具有位於塊材(bulk)半導體之上的磊晶層。
在一些實施例中，可以在第一區域11或第二區域12中的基板102上形成井部分(未繪示)。可進行離子佈植(ion implantation)製程以在基板102上形成井部分(well portion)。在一些實施例中，可使用砷(As)或磷(P)離子摻雜井部分，以形成N-井部分。在一些實施例中，使用硼(B)離子摻雜井部分，以形成P-井部分。
之後，形成介電層104與罩幕層106於基板102之上，並且形成光阻層108於罩幕層106之上。藉由圖案化製程將光阻層108圖案化。圖案化製程包括微影製程與蝕刻製程。微影製程包括光阻塗佈(例如，旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking)、顯影(developing)光阻、潤洗(rising)、乾燥(例如，硬烘烤(hard baking))。蝕刻製程包括乾式蝕刻製程或濕式蝕刻製程。
介電層104是介於基板102與罩幕層106之間的緩衝層。另外，當移除罩幕層106時，使用介電層104作為停止層。介電層104可以由氧化矽所形成。罩幕層106可以由氧化矽、氮化矽、氮氧化矽或其他合適的材料所形成。在一些其他實施例中，在介電層104之上形成多於一個罩幕層106。
藉由沉積製程以形成介電層104及罩幕層106，例如化學氣相沉積(chemical vapor deposition,CVD)製程、高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDPCVD)製程、旋轉塗佈(spin-on)製程、濺鍍(sputtering)製程或其他合適的製程。
之後，根據一些實施例，如第1B圖所繪示，在將光阻層108圖案化之後，藉由使用經過圖案化的光阻層108作為罩幕，以將介電層104及罩幕層106圖案化。如此一來，得到經過圖案化的介電層104及經過圖案化的罩幕層106。然後，移除經過圖案化的光阻層108。
之後，藉由使用經過圖案化的介電層104及經過圖案化的罩幕層106作為罩幕，對基板102進行蝕刻製程，以形成複數個第一鰭式結構110a及複數個第二鰭式結構110b。第一鰭式結構110a是形成於第一區域11中。第二鰭式結構110b是形成於第二區域12中。
在一些實施例中，每一個第一鰭式結構110a與每一個第二鰭式結構110b具有從頂部分往底部分逐漸增加的寬度。換言之，每一個第一鰭式結構110a與每一個第二鰭式結構110b具有逐漸縮窄的(tapered)鰭片寬度，此鰭片寬度從底部分往頂部分逐漸縮窄。
蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。在一些實施例中，使用乾式蝕刻製程蝕刻基板102。乾式蝕刻製程包括使用基於氟的(fluorine-based)蝕刻劑氣體，例如，六氟化硫(SF6)、碳氟化物(CxFy)、三氟化氮(NF3)或上述之組合。 蝕刻製程可以是藉由時間控制的(time-controlled)製程，且持續進行直到第一鰭式結構110a與第二鰭式結構110b達到預定的高度。
如第1C圖所繪示，形成第一鰭式結構110a與第二鰭式結構110b之後，形成襯層(liner layer)112於第一鰭式結構110a與第二鰭式結構110b之上。更具體而言，襯層112是順應性地(conformally)形成於第一鰭式結構110a、第二鰭式結構110b的側壁及頂表面上，且形成於罩幕層106上。
襯層112用以保護第一鰭式結構110a與第二鰭式結構110b免於受到後續製程(例如，退火製程或蝕刻製程)的損害。因此，藉由襯層112的保護，能夠維持或保留第一鰭式結構110a與第二鰭式結構110b的輪廓或形狀。在一些實施例中，襯層112的厚度為約2nm到約5nm的範圍。
在一些實施例中，襯層112由氮化矽(SixNy)所形成。在一些實施例中，襯層112不是由氧化物，例如，氧化矽，所形成。如果襯層112是由氧化矽所形成，則襯層112不夠堅固而無法保護第一鰭式結構110a與第二鰭式結構110b，特別是當第一鰭式結構110a、第二鰭式結構110b包括矽鍺(SiGe)時。
之後，根據一些實施例，如第1D圖所繪示，形成隔離層114以覆蓋基板102上方的第一鰭式結構110a與第二鰭式結構110b。
在一些實施例中，隔離層114由氧化矽、氮化矽、氮氧化矽、摻雜氟化物的矽酸鹽玻璃(fluoride-doped silicate glass,FSG)或其他低介電常數(low-k)介電材料所形成。可以藉 由沉積製程沉積隔離層114，例如，化學氣相沉積製程、旋轉塗佈玻璃(spin-on-glass)製程或其他合適的製程。
在一些實施例中，藉由流動式化學氣相沉積(flowable chemical vapor deposition,FCVD)製程形成隔離層114。藉由紫外線固化(UV curing)製程固化隔離層114。之後，對隔離層114進行退火製程，以改善隔離層114的品質。在一些實施例中，退火製程在約400℃到約700℃的溫度下進行。經過圖案化的罩幕層106與襯層112皆用以在退火製程期間保護基板102免於受到損害，因此，第一鰭式結構110a與第二鰭式結構110b的頂部分的輪廓不會因高溫而受到損害。
之後，根據一些實施例，如第1E圖所繪示，將隔離層114薄化或平坦化，以暴露經過圖案化的罩幕層106的頂表面。在一些實施例中，藉由化學機械研磨(chemical mechanical polishing,CMP)製程將隔離層114薄化。
第2A圖到第2H圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。第2A圖為沿著第1E圖之a-a’剖線所繪製之剖面圖。第2B圖到2H圖繪示第1E圖之後的後續製造步驟。
如第2A圖所繪示，在平坦化製程之後，經過圖案化的罩幕層106的頂表面與隔離層114的頂表面齊平。
之後，根據一些實施例，如第2B圖所繪示，形成光阻層210於經過圖案化的罩幕層106、隔離層114及襯層112之上。光阻層210包括底部抗反射塗(bottom anti-reflective coating,BARC)層202、中間層204及頂層206。之後，將頂層206 圖案化以形成經過圖案化的頂層206。
在一些實施例中，底部抗反射塗層202由氮氧化矽(SiON)、富含矽的氧化物(silicon rich oxide)或碳氧化矽(SiOC)所形成。在一些實施例中，中間層204由氮化矽、氮氧化矽或氧化矽所形成。在一些實施例中，頂層206由聚(甲基丙烯酸甲酯)(poly(methyl methacrylate),PMMA)、聚(甲基戊二醯亞胺)(poly(methyl glutarimide),PMGI)、酚醛樹脂(phenol formaldehyde resin,DNQ/Novolac)或SU-8所形成。
之後，根據一些實施例，如第2C圖所繪示，藉由使用經過圖案化的頂層206作為罩幕，將中間層204、底部抗反射塗層202圖案化，以形成經過圖案化的中間層204及經過圖案化的底部抗反射塗層202。移除一部分的經過圖案化的介電層104及一部分的經過圖案化的罩幕層106，以形成凹口115。凹口115直接位於第二區域12中的第二鰭式結構110b的頂表面之上。之後，移除經過圖案化的光阻層210。
之後，根據一些實施例，如第2D圖所繪示，沿著凹口115移除一部分的第二鰭式結構110b，以形成溝槽117。如此一來，位於第二區域12中的第二鰭式結構110b低於位於第一區域11中的第一鰭式結構110a。由於大部分的第二鰭式結構110b被移除，所以第二鰭式結構110b被稱為虛設第二鰭式結構110b。虛設第二鰭式結構110b不執行任何功能。
溝槽117具有從底部往頂部逐漸縮窄的寬度。溝槽117的底表面具有凹形表面，且此凹形表面在中間部份具有最低點。襯層112並未被移除且保留在溝槽117的側壁上。
相對於第二鰭式結構110b，襯層112是由抗蝕刻性(etching resistant)較高的材料所形成，因此，當移除一部分的第二鰭式結構110b時，襯層112及經過圖案化的罩幕層106並未被移除。
技術用語「選擇性」或「蝕刻選擇性」被定義為一種材料(參考材料)相對於另一種材料(所關注材料)的蝕刻速率的比率。蝕刻選擇性的增加表示所選擇的材料或所關注的材料較難以蝕刻。蝕刻選擇性的降低表示所選擇的材料較容易蝕刻。襯層112相對第二鰭式結構110b的蝕刻選擇性高，因此可藉由蝕刻製程移除第二鰭式結構110b，同時不會移除襯層112。
溝槽117具有深度D1，此深度D1是從隔離層114的頂表面到溝槽117的底表面進行測量。溝槽117的最低點低於隔離結構140(繪示於第2G圖)的頂表面。溝槽117將會被填充層(filling layer)118(繪示於第2G圖)所填滿，且虛設第二鰭式結構110b被填充層118所覆蓋。在一些實施例中，溝槽117的深度D1為約110nm到約120nm的範圍。當溝槽117的深度D1為上述範圍內時，隔離效果獲得改善，並且不會由剩餘的第二鰭式結構110b形成源極/汲極結構(將於後續形成)。
之後，根據一些實施例，如第2E圖所繪示，形成填充層118於溝槽117之中與經過圖案化的罩幕層106之上。填充層118與隔離層114是由不同的材料所形成。此外，填充層118與第二鰭式結構110b是由不同的材料所形成。因此，在第二鰭式結構110b的頂表面與填充層118的底表面之間存在可區別的(distinguishable)界面。
在一些實施例中，填充層118由氮化矽、氮氧化矽或上述之組合所形成。在一些實施例中，藉由沉積製程形成填充層118，例如，化學氣相沉積、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)或其他合適的製程。
之後，根據一些實施例，如第2F圖所繪示，將填充層118及經過圖案化的罩幕層106薄化或平坦化，以暴露每一個介電層104的頂表面。在一些實施例中，藉由化學機械研磨製程將填充層118及經過圖案化的罩幕層106薄化。
由於溝槽117具有高深寬比(aspect ratio)，因此溝槽117難以被填充層118完全填充。因此，在填充層118的底部分之中形成孔洞(void)121。孔洞121被填充層118封閉。
之後，根據一些實施例，如第2G圖所繪示，移除經過圖案化的介電層104，之後，藉由蝕刻製程同時移除隔離層114的上部分、襯層112的上部分及填充層118的上部分。如此一來，可得到隔離結構140。第一鰭式結構110a延伸高於隔離結構140的頂表面，但第二鰭式結構110b低於隔離結構140的頂表面。
在一些實施例中，襯層112由氮化矽(SixNy)所形成，填充層118由氮氧化矽(SiON)所形成，且襯層112與填充層118之間存在可區別的界面。
填充層118相對隔離層114的蝕刻選擇性稍高，因此，剩餘的填充層118突出於隔離結構140的頂表面之上。換言之，在蝕刻製程之後，填充層118的頂表面高於隔離結構140的 頂表面。
每一個第一鰭式結構110a具有寬度W1及鰭片高度H1。在兩個相鄰的第一鰭式結構110a之間有一間隔S1。在一些實施例中，寬度W1為約5nm到約10nm的範圍。在一些實施例中，鰭片高度H1為約50nm到約60nm的範圍。在一些實施例中，間隔S1為約15nm到約25nm的範圍。
之後，根據一些實施例，如第2H圖所繪示，形成虛設閘極介電層160及虛設閘極電極層162於隔離結構140、填充層118及襯層112之上。第3圖繪示第2H圖之鰭式場效電晶體裝置結構之立體圖。第2H圖為沿著第3圖之b-b’剖線所繪製之剖面圖。
如第2H圖及第3圖所繪示，形成虛設閘極結構170於第一鰭式結構110a的中間部分。被虛設閘極結構170圍繞或包覆的第一鰭式結構110a的中間部分是通道區域。虛設閘極介電層160形成於襯層112與虛設閘極電極層162之間。
在一些實施例中，虛設閘極介電層160由介電材料所形成，例如，氧化矽、氮化矽、氮氧化矽、具有高介電常數(high-k)的介電材料或上述之組合。在一些實施例中，藉由沉積製程形成虛設閘極介電層160，例如，化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積(metal organic CVD,MOCVD)或電漿增強化學氣相沉積(plasma enhanced CVD,PECVD)。
在一些實施例中，虛設閘極電極層162由導電或非導電材料所形成。在一些實施例中，虛設閘極電極層162由多 晶矽所形成。在一些實施例中，藉由沉積製程形成虛設閘極電極層162，例如，化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積或電漿增強化學氣相沉積。
之後，移除與相鄰於虛設閘極結構170的第一鰭式結構110a的一部分，以形成凹口(未繪示)，並且在凹口中形成源極/汲極結構。在一些實施例中，源極/汲極結構包括矽鍺(SiGe)、鍺(Ge)、砷化銦(InAs)、砷化銦鎵(InGaAs)、銻化銦(InSb)、砷化鎵(GaAs)、銻化鎵(GaSb)、磷化銦鋁(InAlP)、磷化銦(InP)或上述之組合。
之後，形成層間介電結構(未繪示)於虛設閘極結構170及源極/汲極結構之上。接著，移除虛設閘極結構170，以形成溝槽，並且在溝槽中形成閘極介電層和閘極電極層。在一些實施例中，閘極介電層由高介電常數介電層所形成，而閘極電極層由金屬閘極電極層所形成。如此一來，高介電常數閘極介電層位於填充層118之上，由於高介電常數閘極介電層與填充層118是由不同的材料所形成，因此高介電常數閘極介電層與填充層118之間存在可區別的界面。請注意，溝槽並未完全被高介電常數閘極介電層填充，並且溝槽中存在孔洞。
應注意的是，當對隔離層114(第1D圖)進行退火製程時，會發生既有鰭片結構的變形。舉例而言，在退火製程之後，隔離層114可能收縮，並且可能會減小鰭式結構之間的間隔。如果在退火製程之前移除一部分的鰭式結構(例如，在退火製程之前進行鰭片移除製程)，則每兩個相鄰鰭式結構之間 的間隔可能會不同。不同的間隔可能會導致鰭片彎曲。在本實施例中，在退火製程之後才進行鰭片移除製程，因而能夠維持每兩個相鄰鰭式結構之間的間隔，並且改善鰭式場效電晶體裝置結構的效能。
在形成隔離層之前移除一部分的鰭式結構，被稱為鰭片切割優先製程(fin cut first process)。藉由使用多個具有不均勻間隔的光阻條(photoresist strip)而進行鰭片切割優先製程。當藉由使用經過圖案化的光阻層作為罩幕而蝕刻其下方的個膜層(例如，介電層、罩幕層及基板)時，由於負載效應(loading effect)，鰭式結構將具有不同的鰭片寬度。相較於鰭片切割優先製程，在本公開中使用鰭片切割最後製程(fin cut last process)。首先，形成經過圖案化的光阻層108，光阻層108包括多個具有規則間隔的光阻條，然後，藉由使用經過圖案化的光阻層108作為罩幕，以形成第一鰭式結構110a及第二鰭式結構110b。因此，第一鰭式結構110a與第二鰭式結構110b中的每一個具有規則的鰭片寬度與鰭片尺寸。之後，移除第二鰭式結構110b的頂部分，以形成虛設第二鰭式結構110b。因此，鰭片寬度的變異性能夠減小。此外，鰭式場效電晶體裝置結構的效能獲得改善。
第4A圖到第4D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。形成第4A圖到第4D圖的鰭式場效電晶體裝置結構所使用的一些製程或材料相似於或相同於形成第2A圖到第2H圖的鰭式場效電晶體裝置結構所使用的一些製程或材料，在此不再重複。
第4A圖的結構相似於第2A圖的結構，差別在於第一鰭式結構110a的頂部分及第二鰭式結構110b的頂部分被第4A圖中的材料層103所取代。
如第4A圖所繪示，每一個第一鰭式結構110a與每一個第二鰭式結構110b皆具有一頂部分與一底部分。此頂部分由材料層103所形成。
材料層103形成於基板102之上，且材料層103與基板102是由不同的材料所形成。在一些實施例中，材料層103是由矽鍺所形成，且基板102是由矽所形成。藉由磊晶製程(epitaxial process)形成材料層103。磊晶製程可包括選擇性磊晶成長(selective epitaxial growth,SEG)製程、化學氣相沉積技術(例如，氣相磊晶(vapor-phase epitaxy,VPE)及/或超高真空化學氣相沉積(UHV-CVD))、分子束磊晶或其他合適的磊晶製程。
應注意的是，當材料層103由矽鍺所形成時，在後續的退火製程期間，矽鍺容易被氧化而形成氧化鍺(GeOx)。一旦形成氧化鍺，藉由蝕刻製程可以很容易地將其移除。因此，形成襯層112於第一鰭式結構110a與第二鰭式結構110b的每一個頂部分的側壁上，以保護材料層103免於受到後續製程的損害。此外，可以保留第一鰭式結構110與第二鰭式結構110b的頂部分的輪廓。
之後，根據一些實施例，如第4B圖所繪示，移除一部分的經過圖案化的罩幕層106、一部分的經過圖案化的介電層104、一部分的第二鰭式結構110b，以形成溝槽117。雖然第二鰭式結構110b的一部分被移除，但是因為襯層112具有較 高的抗蝕刻性，所以襯層112並未被移除。因此，襯層112被溝槽117所暴露。溝槽117具有從底部到頂部逐漸縮窄的寬度。
溝槽117的底表面低於界面，此界面是每一個第一鰭式結構110a的頂部分(由材料層103所形成)與底部分之間的界面。換言之，每一個第二鰭式結構110b的頂表面低於第一鰭式結構110a的頂部分與底部分之間的界面。
之後，根據一些實施例，如第4C圖所繪示，使用填充層118填充溝槽117，並且移除填充層118的頂部分。另外，依序移除經過圖案化的罩幕層106、經過圖案化的介電層104以及一部分的隔離層114。
填充層118的頂表面高於每一個第一鰭式結構110a的頂部分與底部分之間的界面。由於溝槽117並未被填充層118完全填充，因此，孔洞121形成於溝槽117之中。
之後，根據一些實施例，如第4D圖所繪示，形成虛設閘極介電層160及虛設閘極電極層162於隔離結構140及襯層112之上。之後，鰭式場效電晶體裝置結構繼續形成其他裝置。
第5A圖到第5D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。形成第5A圖到第5D圖的鰭式場效電晶體裝置結構所使用的一些製程或材料相似於或相同於形成第2A圖到第2H圖的鰭式場效電晶體裝置結構所使用的一些製程或材料，在此不再重複。
如第5A圖所繪示，藉由形成隔離層於第一鰭式結構110a、第二鰭式結構110b之上，執行退火製程與移除製程， 而形成隔離結構140。第一鰭式結構110a、第二鰭式結構110b延伸高於隔離結構140。形成襯層112於第一鰭式結構110a、第二鰭式結構110b的底部分的側壁上。形成多個溝槽111，其位於兩個相鄰的鰭式結構110a、110b之間。
之後，根據一些實施例，如第5B圖所繪示，光阻層210形成於溝槽111中，並且形成於經過圖案化的罩幕層106及襯層112上。光阻層210包括底部抗反射塗層202、中間層204及頂層206。之後，將頂層206圖案化以形成經過圖案化的頂層206。
之後，根據一些實施例，如第5C圖所繪示，藉由使用經過圖案化的頂層206作為罩幕，將中間層204、底部抗反射塗層202圖案化。之後，移除一部分的第二鰭式結構110b，以形成凹口119。凹口119形成於每一個第二鰭式結構110b的頂表面之上，且凹口119低於隔離結構140的頂表面。由於大部分的第二鰭式結構110b被移除，所以第二鰭式結構110b被稱為虛設第二鰭式結構110b。
凹口119具有凹形頂表面，且此凹形頂表面具有中間最低點。凹口119具有深度D2，此深度D2是從隔離層114的頂表面到凹口119的底表面進行測量。凹口119的最低點低於隔離結構140的頂表面。在一些實施例中，凹口119的深度D2為約15nm到約20nm的範圍。如果凹口119的深度D2小於15nm，則源極/汲極結構可能會形成於凹口119中，因而降低鰭式場效電晶體裝置結構的效能。如果凹口119的深度D2大於20nm，則難以將虛設閘極介電層160(後續將形成)填充到凹口119中。
之後，根據一些實施例，如第5D圖所繪示，虛設閘極介電層160及虛設閘極電極層162形成於凹口119中，並且形成於隔離結構140及襯層112之上。
虛設閘極介電層160與隔離結構140是由不同的材料所形成。在一些實施例中，虛設閘極介電層160是由氮氧化矽所形成，隔離結構140是由氧化矽所形成，且虛設閘極介電層160與隔離結構140之間存在可區別的界面。
凹口119被虛設閘極介電層160填充，但並未被虛設閘極介電層160完全填充。因此，孔洞121形成於凹口119中。虛設閘極介電層160包括第一部分及第二部分，其中第一部分直接位於第一鰭式結構110a之上，第二部分直接位於第二鰭式結構110b之上，且第二部分低於第一部分。
之後，形成層間介電結構(未繪示)於虛設閘極結構170及源極/汲極結構之上。接著，移除虛設閘極結構170，以形成溝槽，並且在溝槽中形成高介電常數閘極介電層及金屬閘極電極層。如此一來，凹口119被高介電常數閘極介電層填充，且高介電常數閘極介電層與隔離結構140之間存在可區別的界面。
在本實施例中，首先形成第一鰭式結構110a與第二鰭式結構110b，然後移除一部分的第二鰭式結構110b，以形成虛設第二鰭式結構110b。由於第一鰭式結構110a與第二鰭式結構110b形成為具有規則的鰭片寬度及鰭片尺寸，因此，在移除一部分的第二鰭式結構110b之後，第一鰭式結構110a仍具有不變的鰭片寬度。因此，鰭片寬度的變異性減小。此外，在對 隔離層114進行的退火製程之後，才移除第二鰭式結構110b，因此，能夠維持每兩個相鄰鰭式結構之間的間隔。因此，鰭式場效電晶體裝置結構的效能獲得改善。
第6A圖到第6D圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之剖面圖。形成第6A圖到第6D圖的鰭式場效電晶體裝置結構所使用的一些製程或材料相似於或相同於形成第2A圖到第2H圖的鰭式場效電晶體裝置結構所使用的一些製程或材料，在此不再重複。
第6A圖的結構相似於第5A圖的結構，差別在於第一鰭式結構110a的頂部分及第二鰭式結構110b的頂部分被第6A圖中的材料層103所取代。
如第6A圖所繪示，每一個第一鰭式結構110a與每一個第二鰭式結構110b皆具有一頂部分與一底部分。此頂部分由材料層103所形成。在一些實施例中，材料層103由矽鍺所形成，且基板102由矽所形成。形成多個溝槽111，其位於兩個相鄰的鰭式結構110a、110b之間。
之後，根據一些實施例，如第6B圖所繪示，光阻層210形成於溝槽111中，並且形成於經過圖案化的罩幕層106及襯層112上。將頂層206圖案化以形成經過圖案化的頂層206。
之後，根據一些實施例，如第6C圖所繪示，藉由使用經過圖案化的頂層206作為罩幕，將中間層204、底部抗反射塗層202圖案化。之後，移除一部分的第二鰭式結構110b，以形成凹口119。凹口119形成於每一個第二鰭式結構110b的頂表面之上，且凹口119低於隔離結構140的頂表面。凹口119低 於每一個第一鰭式結構110a的頂部分與底部分之間的界面。
之後，根據一些實施例，如第6D圖所繪示，虛設閘極介電層160及虛設閘極電極層162形成於凹口119中，並且形成於隔離結構140及襯層112之上。
首先形成第一鰭式結構110a與第二鰭式結構110b，然後移除第二鰭式結構110b的頂部份，以形成虛設第二鰭式結構110b。在虛設第二鰭式結構110b上方形成材料層(例如，填充層118或虛設閘極介電層160)，且此材料層與隔離結構使由不同的材料所形成。在一些實施例中，如第2H圖所繪示，填充層118直接形成於虛設第二鰭式結構110b之上，且填充層118延伸高於隔離結構140的頂表面。在一些實施例中，如第5D圖所繪示，閘極介電層160直接形成於虛設第二鰭式結構110b之上。
在此提供用於形成鰭式場效電晶體裝置結構的實施例。形成多個第一鰭式結構與第二鰭式結構，然後藉由移除製程移除一部分的第二鰭式結構，以形成移除第二鰭式結構。上述移除製程是在對隔離層進行的退火製程之後進行。因此，能夠維持每兩個相鄰鰭式結構之間的間隔。另外，每一個第一鰭式結構與每一個第二鰭式結構在上述移除製程之前具有規則的鰭片寬度。鰭片寬度的變異性減小。因此，鰭式場效電晶體裝置結構的效能獲得改善。
在本發明的一些實施例中，提供一種鰭式場效電晶體裝置結構之形成方法。上述方法包括形成複數個第一鰭式結構及複數個第二鰭式結構於基板之上，並且形成襯層於上述 第一鰭式結構及上述第二鰭式結構的側壁上。上述方法亦包括形成隔離層於上述第一鰭式結構、上述第二鰭式結構及上述襯層之上，並且形成光阻層於上述隔離層之上。上述方法亦包括將上述光阻層圖案化，以形成經過圖案化的光阻層，並且藉由使用上述經過圖案化的光阻層作為罩幕，移除一部分的上述第二鰭式結構，以形成溝槽。上述襯層位於上述溝槽的側壁上。上述方法包括形成填充層於上述溝槽之中，其中上述填充層與上述隔離層是由不同的材料所形成。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括對上述隔離層進行退火製程；以及在形成上述光阻層於上述隔離層上之前，將上述隔離層平坦化。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括移除上述隔離層的上部分，以形成隔離結構，其中上述第一鰭式結構延伸高於上述隔離結構的頂表面，且上述第二鰭式結構低於上述隔離結構的頂表面；以及移除上述填充層的上部分，其中上述填充層的頂表面高於上述隔離結構的頂表面。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括形成介電層於上述第一鰭式結構及上述第二鰭式結構之上；形成罩幕層於上述介電層之上；以及形成上述襯層於上述罩幕層的頂表面之上以及上述罩幕層與上述介電層的側壁之上。
如本發明的一些實施例所述之鰭式場效電晶體裝 置結構之形成方法，其中形成上述光阻層於上述隔離層之上包括：形成底部抗反射塗層於上述第一鰭式結構、上述第二鰭式結構及上述隔離層之上；形成中間層於上述底部抗反射塗層之上；以及形成頂層於上述中間層之上。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述溝槽具有由下往上逐漸縮窄的寬度。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述溝槽並未被上述填充層完全填充，而形成孔洞於上述溝槽之中。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述第一鰭式結構的每一者包括頂部分及底部分，上述頂部分是由矽鍺所形成，且上述底部分是由矽所形成。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述填充層的頂表面高於一界面，且上述界面位於上述第一鰭式結構的每一者的上述頂部分與上述底部分之間。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括形成閘極介電層於上述填充層及上述第一鰭式結構之上，其中上述閘極介電層與上述填充層是由不同的材料所形成；以及形成閘極電極層於上述閘極介電層之上。
在本發明的另一些實施例中，提供鰭式場效電晶 體裝置結構之形成方法。上述方法包括形成複數個第一鰭式結構及複數個第二鰭式結構於基板之上，並且形成襯層於上述第一鰭式結構及上述第二鰭式結構的側壁上。上述方法亦包括形成隔離結構於上述基板之上，且上述第一鰭式結構及上述第二鰭式結構延伸高於上述隔離結構。複數個溝槽於兩個相鄰的上述鰭式結構之間。上述方法包括形成光阻層於上述溝槽之中且位於上述第一鰭式結構及上述第二鰭式結構之上，並且將上述光阻層圖案化，以形成經過圖案化的光阻層。上述方法亦包括藉由使用上述經過圖案化的光阻層作為罩幕，移除一部分的上述第二鰭式結構，以形成凹口於上述第二鰭式結構的每一者的頂表面之上，且上述凹口低於上述隔離結構的頂表面。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括形成隔離層於上述第一鰭式結構、上述第二鰭式結構及上述襯層之上；對上述隔離層進行退火製程；以及移除一部分的上述隔離層，以形成上述隔離結構。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構之形成方法，更包括形成高介電常數閘極介電層於上述凹口之中且位於上述第一鰭式結構之上，其中上述高介電常數閘極介電層包括第一部分及第二部分，上述第一部分直接位於上述第一鰭式結構之上，上述第二部分直接位於上述第二鰭式結構之上，且上述第二部分低於上述第一部分；以及形成閘極電極層於上述高介電常數閘極介電層之上。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述凹口並未被上述高介電常數閘 極介電層完全填充，且形成孔洞於上述凹口之中。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述第一鰭式結構的每一者包括頂部分及底部分，上述頂部分是由矽鍺所形成，上述底部分是由矽所形成，且上述第二鰭式結構的每一者的頂表面低於一界面，且上述界面位於上述第一鰭式結構的每一者的上述頂部分與上述底部分之間。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構之形成方法，其中上述凹口具有凹形頂表面，且上述凹形頂表面具有中間最低點。
在本發明的又一些實施例中，提供一種鰭式場效電晶體裝置結構。上述鰭式場效電晶體裝置結構包括隔離結構位於基板之上，以及第一鰭式結構，延伸高於上述隔離結構。上述鰭式場效電晶體裝置結構包括第二鰭式結構埋設於上述隔離結構之中，以及襯層形成於上述第一鰭式結構的側壁及上述第二鰭式結構的側壁上。上述鰭式場效電晶體裝置結構亦包括材料層形成於上述第二鰭式結構之上，且上述材料層與上述隔離結構是由不同的材料所形成。
如本發明的又一些實施例所述之鰭式場效電晶體裝置結構，其中一孔洞直接形成於上述第二鰭式結構之上，且上述孔洞被上述材料層封閉。
如本發明的又一些實施例所述之鰭式場效電晶體裝置結構，其中上述第一鰭式結構包括頂部分及底部分，上述頂部分是由矽鍺所形成，上述底部分是由矽所形成，且上述第 二鰭式結構的頂表面低於一界面，且上述界面位於上述第一鰭式結構的上述頂部分與上述底部分之間。
如本發明的又一些實施例所述之鰭式場效電晶體裝置結構，其中上述材料層是閘極介電層，其中上述閘極介電層包括第一部分及第二部分，上述第一部分直接位於上述第一鰭式結構之上，上述第二部分直接位於上述第二鰭式結構之上，且上述第二部分低於上述第一部分。
前述內文概述了許多實施例的部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (1)

  1. 一種鰭式場效電晶體裝置結構之形成方法，包括：形成複數個第一鰭式結構及複數個第二鰭式結構於一基板之上；形成一襯層於該等第一鰭式結構及該等第二鰭式結構的側壁上；形成一隔離層於該等第一鰭式結構、該等第二鰭式結構及該襯層之上；形成一光阻層於該隔離層之上；將該光阻層圖案化，以形成一經過圖案化的光阻層；藉由使用該經過圖案化的光阻層作為一罩幕，移除一部分的該等第二鰭式結構，以形成一溝槽，其中該襯層位於該溝槽的側壁上；以及形成一填充層於該溝槽之中，其中該填充層與該隔離層是由不同的材料所形成。
TW107114688A 2017-08-31 2018-04-30 鰭式場效電晶體裝置結構及其形成方法 TWI810183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,768 2017-08-31
US15/692,768 US10522409B2 (en) 2017-08-31 2017-08-31 Fin field effect transistor (FinFET) device structure with dummy fin structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW201913815A true TW201913815A (zh) 2019-04-01
TWI810183B TWI810183B (zh) 2023-08-01

Family

ID=65435432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114688A TWI810183B (zh) 2017-08-31 2018-04-30 鰭式場效電晶體裝置結構及其形成方法

Country Status (3)

Country Link
US (4) US10522409B2 (zh)
CN (1) CN109427674B (zh)
TW (1) TWI810183B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777466B2 (en) * 2017-11-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin cutting process and structures formed thereby
KR102595606B1 (ko) * 2018-11-02 2023-10-31 삼성전자주식회사 반도체 장치
US10818556B2 (en) * 2018-12-17 2020-10-27 United Microelectronics Corp. Method for forming a semiconductor structure
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112635560B (zh) * 2019-10-08 2023-12-05 联华电子股份有限公司 鳍状晶体管结构及其制造方法
KR102712152B1 (ko) 2019-10-23 2024-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11437277B2 (en) 2020-04-28 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Forming isolation regions for separating fins and gate stacks
DE102020119859A1 (de) 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung von hybrid-isolationsregionen durch aussparen und erneutes abscheiden
US11404323B2 (en) * 2020-04-29 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of hybrid isolation regions through recess and re-deposition
US11842933B2 (en) 2021-01-15 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102851922B1 (ko) * 2021-02-04 2025-08-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
KR102902230B1 (ko) 2021-09-16 2025-12-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12279454B2 (en) 2021-09-23 2025-04-15 International Business Machines Corporation Zero expansion in a replacement metal gate process with a spacer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691722B2 (en) * 2006-03-14 2010-04-06 Micron Technology, Inc. Isolation trench fill using oxide liner and nitride etch back technique with dual trench depth capability
US9245805B2 (en) * 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US9312179B2 (en) * 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
US8658536B1 (en) * 2012-09-05 2014-02-25 Globalfoundries Inc. Selective fin cut process
US8796666B1 (en) * 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US20140374838A1 (en) * 2013-06-21 2014-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with Nitride Liners and Methods of Forming the Same
CN110047933B (zh) * 2013-09-25 2022-11-08 太浩研究有限公司 用于finfet架构的用固态扩散源掺杂的隔离阱
TWI521682B (zh) * 2013-10-18 2016-02-11 旺宏電子股份有限公司 積體電路及其製造方法與操作方法
US9362404B2 (en) * 2014-02-21 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Doping for FinFET
US9953836B2 (en) * 2015-01-28 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer above anti-punch through (APT) implant region to improve mobility of channel region of fin field effect transistor (FinFET) device structure
KR102460718B1 (ko) * 2015-05-28 2022-10-31 삼성전자주식회사 집적회로 소자
KR102258109B1 (ko) * 2015-06-08 2021-05-28 삼성전자주식회사 누설 전류를 차단할 수 있는 반도체 소자 및 그의 형성 방법
KR102437295B1 (ko) * 2015-11-09 2022-08-30 삼성전자주식회사 반도체 소자의 제조 방법
US9704751B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
KR102481479B1 (ko) * 2016-04-29 2022-12-26 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10297555B2 (en) * 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
US9953879B1 (en) * 2016-10-03 2018-04-24 Globalfoundries Inc. Preventing oxidation defects in strain-relaxed fins by reducing local gap fill voids
TWI707473B (zh) * 2016-11-23 2020-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法
TWI713219B (zh) * 2017-04-24 2020-12-11 聯華電子股份有限公司 半導體元件及其製作方法
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109390401B (zh) * 2017-08-10 2022-07-05 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
US10811318B2 (en) 2020-10-20
US20190067111A1 (en) 2019-02-28
CN109427674A (zh) 2019-03-05
US20230163031A1 (en) 2023-05-25
TWI810183B (zh) 2023-08-01
US11569130B2 (en) 2023-01-31
US20200144126A1 (en) 2020-05-07
US12020988B2 (en) 2024-06-25
US20210020517A1 (en) 2021-01-21
US10522409B2 (en) 2019-12-31
CN109427674B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
TWI810183B (zh) 鰭式場效電晶體裝置結構及其形成方法
US10692989B2 (en) Replacement metal gate structures
US8753940B1 (en) Methods of forming isolation structures and fins on a FinFET semiconductor device
US10872805B2 (en) Semiconductor device and manufacturing method thereof
US8354320B1 (en) Methods of controlling fin height of FinFET devices by performing a directional deposition process
US11152362B2 (en) Fin field effect transistor (FinFET) device structure
US10629497B2 (en) FinFET device structure and method for enlarging gap-fill window
US8673723B1 (en) Methods of forming isolation regions for FinFET semiconductor devices
CN113206142A (zh) 集成芯片
US20200185266A1 (en) Single diffusion cut for gate structures