TW201911803A - 自適應延時器及資料與時脈回復電路 - Google Patents
自適應延時器及資料與時脈回復電路 Download PDFInfo
- Publication number
- TW201911803A TW201911803A TW106125474A TW106125474A TW201911803A TW 201911803 A TW201911803 A TW 201911803A TW 106125474 A TW106125474 A TW 106125474A TW 106125474 A TW106125474 A TW 106125474A TW 201911803 A TW201911803 A TW 201911803A
- Authority
- TW
- Taiwan
- Prior art keywords
- delay
- data
- clock
- unit
- delayed
- Prior art date
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 55
- 238000011084 recovery Methods 0.000 title claims abstract description 14
- 230000003111 delayed effect Effects 0.000 claims abstract description 55
- 230000008859 change Effects 0.000 claims abstract description 5
- 230000003044 adaptive effect Effects 0.000 claims description 14
- 230000001934 delay Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
一種具有自適應延時調整功能的資料與時脈回復電路包含一時鐘信號產生器、一自適應延時器及一資料取樣器。時鐘信號產生器產生多個呈等間隔相位差的時鐘信號。自適應延時器包括一延遲補償模組及一控制模組。延遲補償模組根據一控制信號來調整該延遲時間，來改變該延時數據流的一被取樣點。控制模組根據該時鐘信號的取樣緣與該延時數據的該被取樣點來產生該控制信號，使該延時數據的該被取樣點符合一信號建立時間或一信號保持時間。資料取樣器根據該多個時鐘信號來對該符合取樣條件的延時數據進行取樣，以回復出數據流中的資料。
Description
本發明是有關於一種電路，特別是指一種以自適應延時調整技術的資料與時脈回復電路。
現有延時調整技術為OTP (One Time Programmable，OTP) 調整，由於需要通過觀測數據與時鐘相位關係，根據實驗結果來反復手動調整延時大小，導致增加額外的成本，而且測試調整費時費力，因此，如何在成本的考量下來發展動態延時調整技術，而是未來的研究方向。
因此，本發明之目的，即在提供一種自適應式調整延時且降低成本的資料與時脈回復電路。
於是，本發明資料與時脈回復電路包含一時鐘信號產生器、一自適應延時器及一資料取樣器。
時鐘信號產生器接收一具有時鐘周期資訊的輸入數據，且進行時脈重建處理，以產生多個呈等間隔相位差的時鐘信號。
自適應延時器包括一延遲補償模組及一控制模組。
延遲補償模組接收該輸入數據且根據一延遲時間對該輸入數據進行延時，來產生一延時數據，且接收一控制信號，並根據該控制信號來調整該延遲時間，來改變該延時數據流的一被取樣點。
控制模組電連接該延遲補償模組與該時鐘信號產生器，以接收來自該延遲補償模組的該延時數據與來自該時鐘信號產生器的該多個時鐘信號的其中之一，該控制模組根據該時鐘信號的取樣緣與該延時數據的該被取樣點來產生該控制信號，使該延時數據的該被取樣點符合一取樣條件，該取樣條件是一信號建立時間與一信號保持時間的至少之一。
資料取樣器電連接該延遲補償模組與該時鐘信號產生器，以接收來自該延遲補償模組的該延時數據與來自該時鐘信號產生器的該多個時鐘信號，且根據該多個時鐘信號來對該符合取樣條件的延時數據進行取樣，以回復出數據流中的資料。
本發明之功效在於：利用自適應延時調整技術，自動判斷用來取樣的時鐘信號的上升緣是靠前或靠後，來對被取樣的數據的延時進行相應的增減，以此保證在數據到來時能完成正確取樣，而兼顧了實現準確取樣與節約成本的優點。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明資料與時脈回復電路之一實施例，包含一時鐘信號產生器1、一自適應延時器2及一資料取樣器3。
時鐘信號產生器1接收一具有時鐘周期資訊的輸入數據，且進行時脈重建處理，以產生多個呈等間隔相位差的時鐘信號clk_1~clk_n。
自適應延時器2用以補償輸入數據經過時鐘信號產生器1的相位延時，且自適應延時器2包括一延遲補償模組4及一控制模組5。
延遲補償模組4接收該輸入數據且根據一延遲時間對該輸入數據進行延時，來產生一延時數據data_d，且接收一控制信號，並根據該控制信號來調整該延遲時間，來改變該延時數據的一被取樣點。如圖2所示，該延遲補償模組4包括多個延遲線D1~D4及一數據選擇器mux。
多個延遲線D1~D4用以將該輸入數據的一相位根據多個不同延遲時間分別延遲而產生多個不同延遲相位的輸出數據，每一延遲線具有一第一端及一第二端，該多個延遲線的第一端電連接一起以接收該輸入數據，且該多個延遲線的第二端分別輸出多個輸出數據。在本實施例中，以四條延遲線進行說明，分別是第一延遲線D1、第二延遲線D2、第三延遲線D3、第四延遲線D4，對輸入數據的延遲時間分別為delay1，delay1+△t，delay1+2△t，delay1+3△t，其中，輸入數據所經過的初始預設路徑為最短延遲時間delay1的第一延遲線D1，但不限於此，也可以選擇其他延遲線作為輸入數據所經過的初始預設路徑。
數據選擇器mux接收該控制信號，且電連接該多個延遲線D1~D4的輸出端以分別接收該多個輸出數據，且根據該控制信號選擇該多個輸出數據的其中之一作為該延時數據。在本實施例中，數據選擇器mux的控制信號為四位元的邏輯b＜3:0＞。
控制模組5電連接該延遲補償模組4與該時鐘信號產生器1，以接收來自該延遲補償模組4的該延時數據與來自該時鐘信號產生器1的該多個時鐘信號的其中之一，該控制模組5根據該時鐘信號clk_n-1的取樣緣（邏輯轉態的上升緣）與該延時數據的該被取樣點來產生該控制信號，使該延時數據的該被取樣點符合一取樣條件，該取樣條件是一信號建立時間（set up time）與一信號保持時間（hold time）的至少之一。其中，信號建立時間的定義，當時鐘的上升緣來到之前，被取樣的數據的準位已維持一段時間。保持時間的定義，當時鐘的上升緣來到之後，被取樣的數據的準位仍然維持一段時間。該控制模組5包括一時鐘延時單元51、一判斷單元52、一邏輯單元53。
時鐘延時單元51電連接該時鐘信號產生器1以接收該多個時鐘信號的其中之一clk_n-1，且將該時鐘信號clk_n-1延遲以產生一延遲時鐘信號clk_n-1_d。該時鐘信號clk_n-1與該延遲時鐘信號clk_n-1_d間的相位差Td是正比於該輸入數據經過該時鐘信號產生器1的相位延遲。在此進一步說明，加入時鐘延時單元51的來使時鐘信號clk_n-1延遲，是為了保證被取樣的數據有足夠的信號建立時間或者保持時間，從而使得時鐘信號clk_n-1能夠獲得一個較為理想的取樣位置。相位差Td的大小設定值反比於數據的傳輸速率，同時它也會受到製程、電壓、溫度（簡稱：PVT）的影響，在高速應用中應該在滿足應用的前提下設定盡可能小。
判斷單元52接收該延時數據，且電連接該時鐘延時單元51以接收該延遲時鐘信號clk_n-1_d，且根據該延遲時鐘信號clk_n-1_d的時鐘轉態時間點與該延時數據data_d的數據轉態時間點，來產生一指示該延時數據是否符合該取樣條件邏輯輸出。
該判斷單元52包括一第一資料延時單元du1、一第二資料延時單元du2、一第一取樣單元su1、一第二取樣單元su2、一第三取樣單元su3
第一資料延時單元du1接收該延時數據，且將該延時數據延遲一個單位時間1×△t，該單位時間△t是正比於該信號建立時間。
第二資料延時單元du2接收該延時數據，且將該延時數據延遲二個單位時間2×△t。
第一取樣單元su1接收該延時數據，且電連接該時鐘延時單元51以接收該延遲時鐘信號clk_n-1_d，且根據該延遲時鐘信號clk_n-1_d對該延時數據取樣，產生一第一邏輯信號a1。
第二取樣單元su2電連接該時鐘延時單元51與該第一資料延時單元du1，以接收該延遲時鐘信號clk_n-1_d與該延遲一個單位時間Δt的延時數據，且根據該延遲時鐘信號clk_n-1_d進行取樣，產生一第二邏輯信號a2。
第三取樣單元su3電連接該時鐘延時單元51與該第二資料延時單元du2，以接收該延遲時鐘信號clk_n-1_d與該延遲二個單位時間2Δt的延時數據，且根據該延遲時鐘信號clk_n-1_d進行取樣，產生一第三邏輯信號a3。
邏輯單元53電連接該判斷單元52，以接收該邏輯輸出，且據以產生該控制信號b＜3:0＞，該控制信號b＜3:0＞指示選擇該多條延遲線的其中之一，以使經過被選擇的該延遲線的該延時數據符合信號建立時間/保持時間的要求，其中，控制信號b＜3:0＞與第一至第三邏輯信號(a3a2a1)的邏輯變化關係，如當(a3a2a1)=000時，b＜3:0＞=0001；(a3a2a1)=001時，b＜3:0＞=0010；當(a3a2a1)=011時，b＜3:0＞=0100；當(a3a2a1)=111时，b＜3:0＞=1000。
如圖3所示，為上述實施例的延時調整時序圖，時鐘信號clk_n-1的上升緣相對於延時數據data_d的位置，存在保持時間不足的問題，有可能會出現錯誤的取樣導致增加誤碼率，而延遲時鐘信號clk_n-1_d取樣到延時數據data_d的高電位(邏輯1)，第一邏輯信號a1變高電位(邏輯1)，第二與第三邏輯信號a2、a3維持低電位(邏輯0)，使邏輯單元53產生該控制信號b＜3:0＞來選擇第二延遲線D2，也就是（a3a2a1）=[001]、b＜3:0＞=[0010]，第二延遲線D2對輸入數據的延遲時間為delay1+△t (等於原來一開始預設的延時數據data_d向後延時△t)以作為待取樣的數據信號data_real，輸出到該資料取樣器3以實現準確取樣。圖4為延時調整2△t的時序圖，此時（a3a2a1）=[011]、b＜3:0＞=[0100]。圖5為延時調整3△t的時序圖，此時（a3a2a1）=[111]、b＜3:0＞=[1000]。其中，當延時數據data_d滿足建立時間/保持時間（setup/hold time）時，則(a3a2a1)=[000]，b＜3:0＞=[0001]。
資料取樣器3電連接該延遲補償模組4與該時鐘信號產生器1，以接收來自該延遲補償模組4的該延時數據與來自該時鐘信號產生器1的該多個時鐘信號clk_1~clk_n，且根據該多個時鐘信號來對該符合取樣條件的延時數據進行取樣，以回復出數據中的資料。
如圖6所示，本發明資料與時脈回復電路執行一種延時調整方法，該延時調整方法包括以下步驟：
（A）控制模組5產生一指示初始預設延時路徑的控制信號，選擇該具有最短延時的第一延遲線D1的輸出作為該延時數據。
（B）控制模組5判斷該延時數據的建立時間/保持時間（setup/hold time）是否足夠，若否，則進到步驟（C），若是，則進到步驟（D）。
（C）控制模組5控制該數據選擇器mux以選擇符合建立時間/保持時間的延遲線的輸出。
（D）控制模組5控制該數據選擇器mux將該延時數據輸出到該資料取樣器3以實現準確取樣。
綜上所述，隨著應用於顯示領域中晶片的處理頻率越來越高，信號建立時間和保持時間越來越短，在製程、電壓、溫度變異條件下數據與用來取樣的時鐘信號的延時不匹配，將影響最終顯示效果，上述實施例利用自適應延時調整技術，自動判斷用來取樣的時鐘信號的上升緣是靠前或靠後，來對被取樣的數據的延時進行相應的增減，以此保證在數據到來時能完成正確取樣，而兼顧了實現準確取樣與節約成本的優點，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧時鐘信號產生器
2‧‧‧自適應延時器
3‧‧‧資料取樣器
4‧‧‧延遲補償模組
D1~D4‧‧‧第一至第四延遲線
mux‧‧‧數據選擇器
5‧‧‧控制模組
51‧‧‧時鐘延時單元
52‧‧‧判斷單元
53‧‧‧邏輯單元
du1‧‧‧第一資料延時單元
du2‧‧‧第二資料延時單元
su1‧‧‧第一取樣單元
su2‧‧‧第二取樣單元
su3‧‧‧第三取樣單元
A‧‧‧初始預設延時路徑的步驟
B‧‧‧判斷的步驟
C‧‧‧選擇延遲線的步驟
D‧‧‧準確取樣的步驟
clk_1~clk_n‧‧‧時鐘信號
clk_n-1_d‧‧‧延遲時鐘信號
data_d‧‧‧延時數據
data_real‧‧‧數據信號
a1‧‧‧第一邏輯信號
a2‧‧‧第二邏輯信號
a3‧‧‧第三邏輯信號
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是本發明資料與時脈回復電路之一實施例的一電路圖； 圖2是該實施例的自適應延時器的一電路圖； 圖3是該實施例的第一延時調整時序圖； 圖4是該實施例的第二延時調整時序圖； 圖5是該實施例的第三延時調整時序圖；及 圖6是該實施例之一延時調整方法的一流程圖。
Claims (10)
- 一種資料與時脈回復電路，包含： 一時鐘信號產生器，接收一具有時鐘周期資訊的輸入數據，且進行時脈重建處理，以產生多個呈等間隔相位差的時鐘信號； 一自適應延時器，包括 一延遲補償模組，接收該輸入數據且根據一延遲時間對該輸入數據進行延時，來產生一延時數據，且接收一控制信號，並根據該控制信號來調整該延遲時間，來改變該延時數據流的一被取樣點； 一控制模組，電連接該延遲補償模組與該時鐘信號產生器，以接收來自該延遲補償模組的該延時數據與來自該時鐘信號產生器的該多個時鐘信號的其中之一， 該控制模組根據該時鐘信號的取樣緣與該延時數據的該被取樣點來產生該控制信號，使該延時數據的該被取樣點符合一取樣條件，該取樣條件是一信號建立時間與一信號保持時間的至少之一； 一資料取樣器，電連接該延遲補償模組與該時鐘信號產生器，以接收來自該延遲補償模組的該延時數據與來自該時鐘信號產生器的該多個時鐘信號，且根據該多個時鐘信號來對該符合取樣條件的延時數據進行取樣，以回復出數據流中的資料。
- 如請求項1所述的資料與時脈回復電路，其中，該延遲補償模組包括： 多個延遲線，用以將該輸入數據的一相位根據多個不同延遲時間分別延遲而產生多個不同延遲相位的輸出數據，每一延遲線具有一第一端及一第二端，該多個延遲線的第一端電連接一起以接收該輸入數據，且該多個延遲線的第二端分別輸出多個輸出數據； 一數據選擇器，接收該控制信號，且電連接該多個延遲線的輸出端以分別接收該多個輸出數據，且根據該控制信號選擇該多個輸出數據的其中之一作為該延時數據。
- 如請求項1所述的資料與時脈回復電路，其中，該控制模組包括： 一時鐘延時單元，電連接該時鐘信號產生器以接收該多個時鐘信號的其中之一，且將該時鐘信號延遲以產生一延遲時鐘信號； 一判斷單元，接收該延時數據，且電連接該時鐘延時單元以接收該延遲時鐘信號，且根據該延遲時鐘信號的轉態時間點與該延時數據轉態時間點，來產生一指示轉態時間點領先或落後的邏輯輸出； 一邏輯單元，電連接該判斷單元，以接收該邏輯輸出，且據以產生該控制信號。
- 如請求項3所述的資料與時脈回復電路，其中，該判斷單元包括： 一第一資料延時單元，接收該延時數據，且將該延時數據延遲一個單位時間； 一第二資料延時單元，接收該延時數據，且將該延時數據延遲二個單位時間； 一第一取樣單元，接收該延時數據，且電連接該時鐘延時單元以接收該延遲時鐘信號，且根據該延遲時鐘信號對該延時數據取樣，產生一第一邏輯信號； 一第二取樣單元，電連接該時鐘延時單元與該第一資料延時單元，以接收該延遲時鐘信號與該延遲一個單位時間的延時數據，且根據該延遲時鐘信號進行取樣，產生一第二邏輯信號； 一第三取樣單元，電連接該時鐘延時單元與該第二資料延時單元，以接收該延遲時鐘信號與該延遲二個單位時間的延時數據，且根據該延遲時鐘信號進行取樣，產生一第三邏輯信號。
- 如請求項4所述的資料與時脈回復電路，其中，該單位時間是正比於該信號建立時間。
- 如請求項3所述的資料與時脈回復電路，其中，該時鐘信號與該延遲時鐘信號間的相位差是正比於該輸入數據經過該時鐘信號產生器的相位延遲。
- 一種自適應延時器，包含： 一延遲補償模組，接收一具有時鐘周期資訊的輸入數據且根據一延遲時間對該輸入數據進行延時，來產生一延時數據，且接收一控制信號，並根據該控制信號來調整該延遲時間，來改變該延時數據流的一被取樣點； 一控制模組，接收一時鐘信號，且電連接該延遲補償模組以接收來自該延遲補償模組的該延時數據， 該控制模組根據該時鐘信號的取樣緣與該延時數據的該被取樣點來產生該控制信號，使該延時數據的該被取樣點符合一取樣條件，該取樣條件是一信號建立時間與一信號保持時間的至少之一。
- 如請求項7所述的自適應延時器，其中，該延遲補償模組包括： 多個延遲線，用以將該輸入數據的一相位根據多個不同延遲時間分別延遲而產生多個不同延遲相位的輸出數據，每一延遲線具有一第一端及一第二端，該多個延遲線的第一端電連接一起以接收該輸入數據，且該多個延遲線的第二端分別輸出多個輸出數據； 一數據選擇器，接收該控制信號，且電連接該多個延遲線的輸出端以分別接收該多個輸出數據，且根據該控制信號選擇該多個輸出數據的其中之一作為該延時數據。
- 如請求項7所述的自適應延時器，其中，該控制模組包括： 一時鐘延時單元，接收該時鐘信號，且將該時鐘信號延遲以產生一延遲時鐘信號； 一判斷單元，接收該延時數據，且電連接該時鐘延時單元以接收該延遲時鐘信號，且根據該延遲時鐘信號的轉態時間點與該延時數據轉態時間點，來產生一邏輯輸出； 一邏輯單元，電連接該判斷單元，以接收該邏輯輸出，且據以產生該控制信號。
- 如請求項9所述的自適應延時器，其中，該判斷單元包括： 一第一資料延時單元，接收該延時數據，且將該延時數據延遲一個單位時間； 一第二資料延時單元，接收該延時數據，且將該延時數據延遲二個單位時間； 一第一取樣單元，接收該延時數據，且電連接該時鐘延時單元以接收該延遲時鐘信號，且根據該延遲時鐘信號對該延時數據取樣，產生一第一邏輯信號； 一第二取樣單元，電連接該時鐘延時單元與該第一資料延時單元，以接收該延遲時鐘信號與該延遲一個單位時間的延時數據，且根據該延遲時鐘信號進行取樣，產生一第二邏輯信號； 一第三取樣單元，電連接該時鐘延時單元與該第二資料延時單元，以接收該延遲時鐘信號與該延遲二個單位時間的延時數據，且根據該延遲時鐘信號進行取樣，產生一第三邏輯信號。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106125474A TWI650989B (zh) | 2017-07-28 | 2017-07-28 | 自適應延時器及資料與時脈回復電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106125474A TWI650989B (zh) | 2017-07-28 | 2017-07-28 | 自適應延時器及資料與時脈回復電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI650989B TWI650989B (zh) | 2019-02-11 |
| TW201911803A true TW201911803A (zh) | 2019-03-16 |
Family
ID=66213913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106125474A TWI650989B (zh) | 2017-07-28 | 2017-07-28 | 自適應延時器及資料與時脈回復電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI650989B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117590897B (zh) * | 2023-11-23 | 2024-08-06 | 北京国科天迅科技股份有限公司 | 芯片及芯片控制方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041896B4 (de) * | 2004-08-30 | 2006-05-18 | Infineon Technologies Ag | Taktsignal-Synchronisations-Vorrichtung, sowie Taktsignal-Synchronisationsverfahren |
| US7856052B2 (en) * | 2004-10-06 | 2010-12-21 | Broadcom Corp. | Method and system for low complexity conjugate gradient based equalization in a wireless system |
| US9053753B2 (en) * | 2006-11-09 | 2015-06-09 | Broadcom Corporation | Method and system for a flexible multiplexer and mixer |
| KR100896188B1 (ko) * | 2007-05-25 | 2009-05-12 | 삼성전자주식회사 | 레벨 변환 플립-플롭, 및 레벨 변환 플립-플롭의 동작 방법 |
-
2017
- 2017-07-28 TW TW106125474A patent/TWI650989B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI650989B (zh) | 2019-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI737459B (zh) | 可精確地調整工作週期與相位失真之時脈信號的校準電路與其相關的校準方法 | |
| US7999589B2 (en) | Circuits and methods for clock signal duty-cycle correction | |
| US10804919B1 (en) | Dynamic sequential approximation register (SAR) analog-to-digital converter (ADC) (SAR-ADC) clock delay calibration systems and methods | |
| US8644085B2 (en) | Duty cycle distortion correction | |
| US9419598B2 (en) | In-situ delay element calibration | |
| US20170097655A1 (en) | System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same | |
| US10128853B2 (en) | Delay locked loop circuit and integrated circuit including the same | |
| US7068086B2 (en) | Phase correction circuit | |
| JP2018046489A (ja) | 半導体装置 | |
| US20140075237A1 (en) | Memory system using asymmetric source-synchronous clocking | |
| US11657010B2 (en) | Dynamic timing calibration systems and methods | |
| US9018994B2 (en) | Duty cycle correction circuit and operation method thereof | |
| JP2008091006A (ja) | 半導体メモリ装置及びその駆動方法 | |
| JP5375330B2 (ja) | タイミング調整回路、タイミング調整方法及び補正値算出方法 | |
| US8581654B2 (en) | Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit | |
| CN112530483B (zh) | 存储器控制器以及存储器数据接收方法 | |
| JP5202456B2 (ja) | 試験装置および試験方法 | |
| TWI650989B (zh) | 自適應延時器及資料與時脈回復電路 | |
| US9654114B2 (en) | Transmission circuit, integrated circuit, and parallel-to-serial conversion method | |
| JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
| CN102270011A (zh) | 校准多个数据信道的数据传输时序的时序校准电路及时序校准方法 | |
| CN110034768A (zh) | 具有适应性时移的延时缓冲电路 | |
| JP2020046800A (ja) | 半導体装置 | |
| CN110299161B (zh) | 用于与时钟信号同步地发送和接收信号的半导体装置 | |
| CN116472671A (zh) | 数据接收装置 |