TW201911529A - 電子模組 - Google Patents
電子模組 Download PDFInfo
- Publication number
- TW201911529A TW201911529A TW107115219A TW107115219A TW201911529A TW 201911529 A TW201911529 A TW 201911529A TW 107115219 A TW107115219 A TW 107115219A TW 107115219 A TW107115219 A TW 107115219A TW 201911529 A TW201911529 A TW 201911529A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- abutting
- electronic component
- contact
- conductor layer
- Prior art date
Links
Classifications
-
- H10W70/427—
-
- H10W70/442—
-
- H10W70/461—
-
- H10W70/464—
-
- H10W70/466—
-
- H10W90/00—
-
- H10W90/811—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40499—Material of the auxiliary connecting means
-
- H10W40/22—
-
- H10W70/481—
-
- H10W70/611—
-
- H10W72/07354—
-
- H10W72/076—
-
- H10W72/07633—
-
- H10W72/07636—
-
- H10W72/07637—
-
- H10W72/07653—
-
- H10W72/347—
-
- H10W72/352—
-
- H10W72/60—
-
- H10W72/631—
-
- H10W72/634—
-
- H10W72/647—
-
- H10W72/868—
-
- H10W72/886—
-
- H10W72/926—
-
- H10W72/931—
-
- H10W90/401—
-
- H10W90/734—
-
- H10W90/736—
-
- H10W90/764—
-
- H10W90/766—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本發明的電子模組,包括:第一基板11;第一電子元件13,配置在所述第一基板11的一側上;第一連接體60,配置在所述第一電子元件13的一側上;第二電子元件23,配置在所述第一連接體60的一側上;第二基板21,配置在所述第二電子元件23的一側上;以及抵接體250,與所述第二電子元件23的一側的面相抵接,並能夠對所述第二基板21施加朝一側方向的力。
Description
本發明有關於一種具備多個電子元件的電子模組。
以往,在封裝樹脂內配置有多個電子元件的電子模組已被普遍認知(例如,參照日本專利特開2014-45157號)。這種電子模組被要求實現小型化。
作為實現小型化的手段之一,可以考慮採用將電子元件疊層。當疊層時,可以考慮在電子元件(第一電子元件)的一側(例如正面側)配置別的電子元件(第二電子元件)。
由於在這樣的形態下增加了電子元件的數量,因此為了排設佈線,就有可能會使第一電子元件一側的第一基板以及第二電子元件一側的第二基板的尺寸變得更大。而一旦第一基板以及第二基板的尺寸變大,在焊接(Solder)步驟、回流(Reflow)步驟等熱處理步驟中就可能導致這些第一基板以及第二基板產生翹曲變形。而為了防止產生翹曲變形,可以考慮在第一基板與第二基板之間配置支柱等構件,而這樣一來,則又會導致部件數量的增加。
本發明的目的,是提供一種電子模組,其能夠在不增加部件數量的情況下防止第一基板或第二基板產生翹曲變形。
本發明涉及的電子模組,可以包括:第一基板;第一電子元件,配置在所述第一基板的一側上;第一連接體,配置在所述第一電子元件的一側上;第二電子元件,配置在所述第一連接體的一側上;第二基板,配置在所述第二電子元件的一側上;以及抵接體,與所述第二電子元件的一側的面相抵接,並能夠對所述第二基板施加朝一側方向的力,其中,所述抵接體將所述第二電子元件與可連接外部裝置的端子部電氣連接。
在本發明涉及的電子模組中,可以進一步包括:第一導體層,配置在所述第一基板與所述電子元件之間;以及第二導體層,配置在所述第二基板的另一側上,其中,所述抵接體具有第一抵接體,所述第一抵接體具有:與所述第二電子元件的一側的面相抵接的抵接基端部;從所述抵接基端部向一側延伸,並與所述第二導體層或所述第二基板相抵接的第二基板側抵接部;以及從所述第二基板側抵接部向另一側延伸,並與所述第一導體層或所述第一基板相抵接的第一基板側抵接部。
在本發明涉及的電子模組中,可以是:所述第一基板由金屬基板構成,所述第二基板由金屬基板構成,所述抵接體具有第一抵接體,所述第一抵接體具有:與所述第二電子元件的一側的面相抵接的抵接基端部;從所述抵接基端部向一側延伸,並與所述第二基板相抵接的第二基板側抵接部;以及從所述第二基板側抵接部向另一側延伸,並與所述第一基板相抵接的第一基板側抵接部。
在本發明涉及的電子模組中,可以是:所述第二基板側抵接部具有向一側突出的第一凸部,所述第二基板側抵接部通過導電性黏合劑與所述第二導體層相抵接。
在本發明涉及的電子模組中,可以是:所述第一抵接體具有向另一側延伸的一個以上的腳部,所述腳部與所述第一導體層或所述第一基板相抵接。
在本發明涉及的電子模組中,可以是:所述腳部與所述第一導體層或所述第一基板相抵接的面積小於所述第一基板側抵接部與所述第一導體層或所述第一基板相抵接的面積。
在本發明涉及的電子模組中,可以是:所述抵接體具有第二抵接體,所述第二抵接體具有:與所述第二電子元件的一側的面相抵接的第一抵接構件;配置在所述第一抵接構件的一側的第二抵接構件;以及將所述第一抵接構件與所述第二抵接構件連接,並且能夠對所述第二抵接構件施加朝一側方向的力的連接構件。
作為本發明的一種形態,在採用與第二電子元件的一側的面相抵接,能夠對第二基板施加向一側方向的力,並且將第二電子元件與可連接外部裝置的端子電氣連接的抵接體的情況下,就能夠在不增加部件數量的情況下防止第一基板或第二基板產生翹曲變形。
第一實施方式
《構成》
在本實施方式中,“一側”指的是第1圖中的上方側,“另一側”指的是第1圖中的下方側。另外,將第1圖中的上下方向稱為“第一方向”、 左右方向稱為“第二方向”、紙面的表裡方向稱為“第三方向”。將包含第二方向以及第三方向的面內方向稱為“面方向”,將從第1圖的上方進行觀看稱為“從平面看”。
本實施方式中的電子模組,可以具有第一電子單元、以及第二電子單元。
如第1圖所示,第一電子單元可以具有:第一基板11、配置在第一基板11的一側的多個第一導體層12、以及配置在第一導體層12的一側的第一電子元件13。第一電子元件13可以是開關元件,也可以是控制元件。當第一電子元件13是開關元件時,可以為MOSFET或IGBT等。第一電子元件13以及後述的第二電子元件23可以分別由各自的半導體元件構成,作為半導體材料,可以是矽、碳化矽、氮化鎵等。第一電子元件13的另一側的面可以通過焊錫等導電性黏合劑5(參照第4圖)與第一導體層12相連接。另外,為了簡化圖示,第1圖、第11圖等中未圖示有導電性黏合劑5。
第一電子元件13的一側可以配置有第一連接體60。第一連接體60可以通過焊錫等導電性黏合劑5與第一電子元件13的一側的面相連接。
如第1圖所示,在第一連接體60的一側可以配置有第二電子單元。第二電子單元可以具有配置在第一連接體60的一側的第二電子元件23。另外,第二電子單元還可以具有第二基板21、以及配置在第二基板21的另一側的第二導體層22。第二導體層22的另一側可以配置有第二連接體70。當配置有第二導體層22的時,與第1圖中所示的形態不同,第二導體層22上可以配置有第二電子元件23。第二連接體70可以通過焊錫等導電性黏合劑與第二電子元件23的一側的面以及第二導體層22的另一側的面相連接。
第二電子元件23可以是開關元件,也可以是控制元件。當第二電子元件23是開關元件時,可以為MOSFET或IGBT等。
第一連接體60可以具有第一頭部61、以及從第一頭部61向另一側延伸的第一柱部62。第二連接體70可以具有第二頭部71、以及從第二頭部71向另一側延伸的第二柱部72。第一連接體60的截面可以大致呈T字形,第二連接體70的截面也可以大致呈T字形。
可以配置與第二電子元件23的一側的面相抵接,並能夠對第二基板21施加向一側方向的力的抵接體250。本申請中的“抵接”除了直接抵接以外,還包含間接抵接的形態。作為間接抵接的形態,例如可以例舉通過焊錫等導電性黏合劑5來抵接的形態。抵接體250可以配置一個,也可以配置多個。
如第1圖所示是,在本實施方式中,抵接體250具有第一抵接體260。第一抵接體260可以具有:與第二導體層22或第二基板21相抵接的第二基板側抵接部262;以及從第二基板側抵接部262向另一側延伸,並與第一導體層12或第一基板11相抵接的第一基板側抵接部261。具體來說,第一抵接體260可以具有:與第二電子元件23的一側的面相抵接的抵接基端部263;從抵接基端部263在相對於面方向傾斜的方向上向一側延伸後與第二導體層22或第二基板21相抵接的第二基板側抵接部262;以及從第二基板側抵接部262在相對於面方向傾斜的方向上向另一側延伸後與第一導體層12或第一基板11相抵接的第一基板側抵接部261。抵接基端部263可以通過導電性黏合劑5與第二電子元件23的端子(例如後述的第二閘極端子23g)連接。
作為一例,可以是第二基板側抵接部262與第二導體層22相抵接,第一基板側抵接部261與第一導體層12相抵接。與第二基板側抵接部262抵接的第二導體層22可以不與別的第二導體層22、第一導體層12、第一電子元件13以及第二電子元件23電氣連接,從而不發揮電氣功能。
電子模組可以具有由將第一電子元件13、第二電子元件23、第一連接體60、第二連接體70、第一抵接體260、後述的連接件85(參照第13圖)、第一導體層12、以及第二導體層22封裝的封裝樹脂等構成的封裝部90(參照第1圖)。與第一基板側抵接部261抵接的第一導體層12可以從封裝部90向外部突出,並與可連接外部裝置的端子部110相連接。
如第2圖所示,可以在第一頭部61的一側的面上配置第一溝槽部64。第一溝槽部64從平面看(在面方向上)可以配置在第一柱部62邊緣外側,其可以配置在邊緣外側的一部分上,也可以配置在整個邊緣外側上。可以在第一頭部61的一側的面上的第一溝槽部的邊緣內側配置有焊錫等導電性黏合劑5,也可以通過導電性黏合劑5配置有第二電子元件23。第一溝槽部64的截面可以如第3圖(b)所示呈矩形,也可以如第3圖(a)所示呈矩形呈三角形。當呈三角形時,可以是直角三角形,也可以是等邊三角形。
如第2圖所示,從平面看,第一電子元件13可以採用從第一頭部61向外部露出的形態。當第一電子元件13為MOSFET等開關元件的情況下,可以在露出至於外部的部分上配置第一閘極端子13g等。同時,當第二電子元件23為MOSFET等開關元件的情況下,可以一側的面上配置第二閘極端子23g等。如第2圖所示,在第一電子元件13的一側的面上具有第一閘極端子13g與第一源極端子13s,在第二電子元件23的一側的面上具有第二閘極端子23g與第二源極端子23s。此情況下,第二連接體70可以通過焊錫等導電性黏合劑與第二電子元件23的第二源極端子23s相連接,第一抵接體260可以通過焊錫等導電性黏合劑與第二電子元件23的第二閘極端子23g相連接。另外,第一連接體60可以通過焊錫等導電性黏合劑將第一電子元件13的第一源極端子13s與配置在第二電子元件23的另一側的第二汲極端子連接。配置第一電子元件13的另一側的第一汲極端子可以通過焊錫等導電性黏合劑與第一導體層12相連接。第一電子元件13的第一閘極端子13g可以通過導電性黏合劑與連接件85(參照第13圖)相連接,該連接件85可以通過導電性黏合劑與第一導體層12相連接。
當第一電子元件13以及第二電子元件23中僅任意一方為開關元件時,可以考慮將載置在第一連接體60上的第二電子元件23作為發熱量較低的控制元件,而將第一電子元件13設為開關元件。反之,也可以考慮將載置在第一連接體60上的第二電子元件23作為開關元件,而將第一電子元件13設為發熱量較低的控制元件。
另外,也可以通過第一電子元件13、第二電子元件23、第一連接體60、第二連接體70、第一抵接體260以及連接件85來構成芯片模組。此情況下,可以將具有第一電子元件13、第二電子元件23、第一連接體60、第二連接體70、第一抵接體260以及連接件85的芯片模組,在配置在配置有第一導體層12的第一基板11以及配置有第二導體層22的第二基板21之間後,在通過利用封裝部90來進行封裝,從而來製造電子模組。
作為第一基板11以及第二基板21,可以採用陶瓷基板、絕緣樹脂層等材料。作為導電性黏合劑5,除了焊錫以外,還可以使用以Ag和Cu為主要成分的材料。作為第一連接體60以及第二連接體70的材料,可以使用Cu等金屬。作為基板11、21,例如可以使用經過將電路圖案化後的金屬基板,此情況下,基板11、21可以兼做導體層12、21來使用。
另外,端子部110與導體層12、22之間的接合,不僅可以通過使用焊錫等導電性黏合劑5來完成,還可以利用激光焊接、以及超聲波焊接來完成。
第一抵接體260不必採用具有電氣意義的形態,與第一抵接構件271抵接的第二導體層22可以不與別的第二導體層22、第一導體層12、第一電子元件13以及第二電子元件23電氣連接,從而不發揮電氣功能。
《作用・效果》
接下來,將對由上述結構構成的本實施方式的作用以及效果進行說明。另外,可以將在《作用・效果》中說明的任何形態適用於上述結構。
通過採用配置有與第二電子元件23的一側的面相抵接,能夠對第二基板21施加向一側方向的力的抵接體250的形態,就能夠防止第二基板21向另一側翹曲。特別是在配置有多個芯片模組,從未使第一基板11以及第二基板21的面方向變大時,由於加熱,就可能會導致第一基板11以及第二基板21產生翹曲變形。就這一點來說,通過配置本實施方式中的抵接體250,就能夠防止此類問題的產生。另外,上述效果也同樣能夠在後述的其他實施方式中的抵接體250上得以發揮。
如第1圖所示,在採用具有與第二電子元件23的一側的面相抵接的抵接基端部263;從抵接基端部263向一側延伸後與第二導體層22或第二基板21相抵接的第二基板側抵接部262;以及從第二基板側抵接部262另一側延伸後與第一導體層12或第一基板11相抵接的第一基板側抵接部261的第一抵接體260的情況下,有益於通過抵接基端部263與第一基板側抵接部261,在承受來自於第一基板11一側的支撐的同時,對第二基板21施加向一側方向的力。
根據此形態,由於在面方向上,在抵接基端部263與第一基板側抵接部261之間配置有第二基板側抵接部262,因此就能夠一邊通過抵接基端部263和第一基板側抵接部261這兩者來對第二基板側抵接部262進行支撐,一邊來施加向一側方向的力。
在採用抵接基端部263通過導電性黏合劑5與第二電子元件23抵接,第二基板側抵接部262通過導電性黏合劑5與第二導體層22抵接,第一基板側抵接部261通過導電性黏合劑5與第一導體層12抵接的形態的情況下,就能夠通過導電性黏合劑5防止第一抵接體260的位置發生偏移。特別是,雖然由於加熱會施加使第一基板11以及第二基板21產生翹曲變形的力,但這對於防止第一抵接體260的位置發生偏移是有益的。
另外,在採用與第二基板側抵接部262抵接的第二導體層22不與別的第二導體層22、第一導體層12、第一電子元件13以及第二電子元件23電氣連接,從而不發揮電氣功能的形態的情況下,有益於防止第一抵接體260的第二基板側抵接部262錯誤導通後,出現第一電子元件13以及第二電子元件23出現預料外的運行。
在採用第一抵接體260將第二電子元件23的端子(例如第二閘極端子23g)與可連接外部裝置的端子部110電氣連接,從而作為連接件發揮功能的形態的情況下,就能夠將第一抵接體260作為將第二電子元件23與端子部110連接的連接件來利用,並且能夠在不增加部件數量的情況下,防止第一基板11以及第二基板21產生翹曲變形。
第二實施方式
接下來,對本發明的第二實施方式進行說明。
在本實施方式中,如第4圖所示,第二基板側抵接部262上配置有向一側突出的第一凸部265,並且第二基板側抵接部262通過導電性黏合劑5與第二導體層22抵接。關於本實施方式中的其他結構,由於與第一實施方式相同,因此能夠採用第一實施方式中已進行過說明的的任何一種形態。另外,已在第一實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
如本實施方式般,當第二基板側抵接部262上配置有第一凸部265的時,就能夠使配置在第二導體層22與第二基板側抵接部262之間的導電性黏合劑5具有充分的厚度,從而防止導電性黏合劑5出現裂痕。由於第一抵接體260是將第二基板21向一側方向上推壓的,因此其在結構上就不易使第二基板側抵接部262與第二導體層22之間出現間隙。就這一點來說,通過如本實施方式般配置第一凸部265,即便是採用在第二導體層22與第二基板側抵接部262之間配置導電性黏合劑5的形態的情況下,也能夠防止導電性黏合劑5出現裂痕。
第一凸部265可以如第4圖(a)所示般,縱截面呈半球形或圓弧形,也可以如第4圖(b)所示般,縱截面呈台形。另外,也不僅限於此,第一凸部265的縱截面還可以呈長方形或三角形。
如第4圖(a)所示般,可以是第一凸部265的至少一部分與第二導體層22抵接,也可以如第4圖(b)所示般,第一凸部265整體與第二導體層22抵接。
第三實施方式
接下來,對本發明的第三實施方式進行說明。
在本實施方式中,如第5圖所示,配置有向另一側延伸的一個以上的腳部266(266a、266b),並且腳部266與第一導體層12或第一基板11抵接。在本實施方式中,作為一例,雖然使用了從第二基板側抵接部262上延伸的兩個腳部266,具體為配置有腳部266a以及第二腳部266b的形態來進行說明,但並不僅限於此形態。腳部266也可以僅有一個,還也可以是三個以上。關於上述各實施方式中的其他結構,能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
通過採用如本實施方式般的腳部266,就能夠通過腳部266,在承受來自於第一基板11一側的支撐的同時,對第二基板21施加向一側方向的力。
在第5圖所示的形態中,雖然一對腳部266分別從第二基板側抵接部262的兩側延伸,但通過採用這樣的一對腳部266,就能夠一邊均衡地承受來自於第一基板11一側的支撐,一邊對第二基板21施加向一側方向的力。另外,腳部266不膩從第二基板側抵接部262延伸,例如也可以是腳部266從第一基板側抵接部261延伸。
特別是如第5圖(b)所示般,在採用一對腳部266在與抵接基端部263、第二基板側抵接部262以及第一基板側抵接部261所延伸的方向(第二方向)相垂直的方向(第三方向)上延伸的形態的情況下,就能夠在抵接基端部263、第一基板側抵接部261以及一對腳部266這四個方向上對第二基板側抵接部262進行支撐,從而更加均衡地來承受來自於第一基板11一側的支撐,並且對第二基板21施加向一側方向的力。
另外,在採用與腳部266抵接的第一導體層12不與別的第二導體層22、第一導體層12、第一電子元件13以及第二電子元件23電氣連接,從而不發揮電氣功能的形態的情況下,有益於防止腳部266錯誤導通後,出現第一電子元件13以及第二電子元件23出現預料外的運行。
腳部266與第一導體層12或第一基板11相抵接的腳抵接部267(267a、267b)面積可以小於第一基板側抵接部261與第一導體層12或第一基板11相抵接的面積。當配置有本實施方式般的腳部266的情況下,就需要空間將腳部266或配置有腳部266的第一導體層12配置在第一基板11上,而通過採用上述形態,就能夠減小腳部266與第一導體層12或第一基板11之間的抵接面積。
另外,不限於上述形態,也可以是腳部266與第一導體層12或第一基板11相抵接的腳抵接部267(267a、267b)面積大於第一基板側抵接部261與第一導體層12或第一基板11相抵接的面積。還可以是多個腳部266中的一部分腳部266與第一導體層12或第一基板11相抵接的腳抵接部267面積大於第一基板側抵接部261與第一導體層12或第一基板11相抵接的面積,而其餘的腳部266與第一導體層12或第一基板11相抵接的腳抵接部267面積小於第一基板側抵接部261與第一導體層12或第一基板11相抵接的面積。還可以是腳部266與第一導體層12或第一基板11相抵接的腳抵接部267面積與第一基板側抵接部261與第一導體層12或第一基板11相抵接的面積相等。
第四實施方式
接下來,對本發明的第四實施方式進行說明。
在上述各本實施方式中,使用了第一抵接體260來進行說明。而在本實施方式中,將使用採用第二抵接體270的形態來進行說明。第二抵接體270如第6圖所示,具有:與第二電子元件23的一側的面抵接的第一抵接構件271;配置在第一抵接構件271的一側的第二抵接構件272;以及將第一抵接構件271與第二抵接構件272連接,並能夠對第二抵接構件272施加向一側方向的力的連接構件273。關於本實施方式中的其他結構,能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
在採用如本實施方式般的第二抵接體270的情況下,就能夠在承受來自於第二電子元件23以及第一抵接構件271的支撐的同時,利用連接構件273的推力通過第二抵接構件272來對第二基板21施加向一側方向的力,從而防止第二基板21向另一側翹曲。
第一抵接構件271可以通過導電性黏合劑5與第二電子元件23的一側的面相抵接。第二抵接構件272可以通過導電性黏合劑5與第二導體層22相抵接。在採用此形態的情況下,就能夠通過導電性黏合劑5防止第二抵接體270的位置發生偏移。特別是,雖然由於加熱會施加使第一基板11以及第二基板21產生翹曲變形的力,但這對於防止第一抵接體260的位置發生偏移是有益的。
第二抵接體270可以代替第一抵接體260來配置。當第二電子元件23為MOSFET等開關元件,並且配置有第二閘極端子23g的情況下,可以配置為第二抵接體270的第一抵接構件271通過導電性黏合劑5與第二閘極端子23g連接,並且連接著第二抵接體270的第二導體層22與端子部110連接。在採用此形態額情況下,就能夠將第二抵接體270作為連接第二電子元件23與端子部110的連接體來利用,從而在不增加部件數量的情況下,防止第一基板11以及第二基板21產生翹曲變形。
如第6圖所示,第二抵接構件272的底面(另一側的面)上可以具有用於覆蓋第二閘極端子23g的邊緣,以及用於覆蓋配置在第二閘極端子23g上的焊錫等導電性黏合劑5的抵接凹部274。在採用這樣的抵接凹部274的情況下,有益於將第二抵接體270相對於第二閘極端子23g進行定位。考慮到定位,則可以設置為使抵接凹部274的面方向上的大小稍大於第二閘極端子23g(例如1~3mm)的形態。
像這樣,第二抵接體270不必採用具有電氣意義的形態,與第二抵接構件272抵接的第二導體層22可以不與別的第二導體層22、第一導體層12、第一電子元件13以及第二電子元件23電氣連接,從而不發揮電氣功能。
第五實施方式
接下來,對本發明的第五實施方式進行說明。
在本實施方式中,如第7圖(a)所示,第一抵接構件271的一側面上配置有向一側突出的突出部275,或如第7圖(b)所示,第第二抵接構件272的另一側面上配置有向另一側突出的突出部275。關於上述各實施方式中的其他結構,能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。另外,也可在第一抵接構件271的一側的面與第二抵接構件272的另一側的面上分別配置突出部275。
通過配置如本實施方式般的突出部275,即便第一基板11以及第二基板21的翹曲變形程度變大,也能夠防止第一基板11以及第二基板21的翹曲變形程度達到一定的值以上。也就是說,通過配置如本實施方式般的突出部275,即便第一基板11以及第二基板21的翹曲變形程度變大,通過第二抵接構件272與突出部275相抵接 ,就能夠防止第一基板11以及第二基板21進一步翹曲變形。
突出部275可以在中心部上具有突出凹部275a。當配置有這樣的突出凹部275a時,當施加過剩了的力時,突出部275就可以向突出凹部275a一側凹陷,從而防止因過剩的力導致第二基板21等部件損壞。
第六實施方式
接下來,對本發明的第六實施方式進行說明。
在本實施方式中,如第8圖所示,第二抵接構件272相對於面方向朝一側傾斜。關於上述各實施方式中的其他結構,與第五實施方式相同。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
如本實施方式所示,在採用第二抵接構件272相對於面方向朝一側傾斜的形態的情況下,就能夠通過第二抵接構件272來對第二基板21進行更有力的推壓。另外,在將作為封裝部90的封裝樹脂注入模具內時,第二基板21會因模具被從一側按壓。因此,如第8圖所示,即便第二抵接構件272相對於面方向朝一側傾斜,第二抵接構件272也會受到來自於模具的力從而在面方向上延伸。
第七實施方式
接下來,對本發明的第七實施方式進行說明。
在本實施方式中,如第9圖所示,第二抵接構件272上配置有向一側突出的第二凸部279。關於上述各實施方式中的其他結構,與第五實施方式相同。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
如本實施方式般,當第二抵接構件272上配置有第二凸部279時,就能夠使配置在第二導體層22與第二抵接構件272之間的導電性黏合劑5具有充分的厚度,從而防止導電性黏合劑5出現裂痕。由於第二抵接體270是將第二基板21向一側方向上推壓的,因此其在結構上就不易使第二抵接構件272與第二導體層22之間出現間隙。就這一點來說,即便是採用在第二導體層22與第二抵接構件272之間配置導電性黏合劑5的形態的情況下,通過配置本實施方式的第二凸部279,也能夠防止導電性黏合劑5出現裂痕。
第二凸部279可以如第9圖(a)所示般,縱截面呈半球形或圓弧形,也可以如第9圖(b)所示般,縱截面呈台形。另外,也不僅限於此,第二凸部279的縱截面還可以呈長方形或三角形。
另外,可以同時採用第一抵接體260和第二抵接體270。此情況下,就能夠利用第一抵接體260以及第二抵接體270來同時防止第一基板11以及第二基板21產生翹曲變形。
另外,在同時採用第一抵接體260和第二抵接體270的情況下,可以設置為第一抵接體260以及第二抵接體270其中的一方與第二閘極端子23g等端子連接,而另一方則不與第二閘極端子23g等端子連接,從而不發揮電氣功能。而且,當第一抵接體260不具有作為端子的功能時第一抵接體260的抵接基端部263可以配置在第二電子元件23的一側的面上的未配置有端子等的部位上,當第二抵接體270不具有作為端子的功能時第二抵接體270的第一抵接構件271可以配置在第二電子元件23的一側的面上的未配置有端子等的部位上。另外,也可以配置為第一抵接體260和第二抵接體270都不與第二閘極端子23g等端子連接,從而不發揮電氣功能。
第八實施方式
接下來,對本發明的第八實施方式進行說明。
雖然在上述各本實施方式中,使用的是截面呈T字形的第一連接體60,但在本實施方式中,具有從第一頭部61向另一側延伸的四個支撐部65(65a-65d)。支撐部65與第一導體層或第一基板抵接。關於本實施方式中的其他結構,由於與上述各實施方式相同,因此能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
雖然在本實施方式是以使用四個支撐部65的形態來進行說明的,但並不僅限於此,也可以使用一個、兩個、三個或五個以上的支撐部65。
在如本實施方式般配置有從第一頭部61延伸的支撐部65的情況下,就能夠防止在第二電子元件23安裝時或安裝後因第二電子元件23的重量導致第一連接體60發生傾斜。另外,通過這樣的支撐部65與第一導體層12或第一基板11抵接,還能夠提高散熱性。特別是當支撐部65與第一導體層12抵接的情況下,有益於進一步提升散熱效果。
在如本實施方式般配置有多個支撐部65的情況下,就能夠更加穩定地來配置第一連接體60,並且有益於實現更高的散熱效果。
支撐部65可以各自在面方向上延伸,並具有與第一基板11或第一導體層12抵接的支撐基端部69(69a-69d)。另外,可以不必在每個支撐部65上都配置支撐基端部69,而是僅在多個支撐部65中的一部分支撐部65上配置支撐基端部69,而其餘的支撐部65上不配置支撐基端部69。
在像這樣配置有支撐基端部69的情況下,就能夠將第一連接體60更穩定得配置在第一基板11或第一導體層12上,並且還能夠通過支撐基端部69來增加與第一基板11或第一導體層12的接觸面積,從而提高散熱效果。
支撐部65可以各自與第一導體層12抵接。當個與支撐部65相連接的第一導體層12不與別的第一導體層12、第二導體層22、第一電子元件13以及第二電子元件23電氣連接從而不發揮電氣功能時,有益於防止第一電子元件13以及第二電子元件23在支撐部65導通後出現預料外的運行。
支撐部65可以各自具有從第一頭部61向面方向延伸的面方向支撐部166(166a-166d)、以及從面方向支撐部166向高度方向(第一方向)延伸的高度方向支撐部165(165a-165d)(參照後述的第六實施方式)。另外,面方向支撐部166指的是在寬度方向上的長度比第一頭部61更短的部分。
支撐部65可以不具有面方向支撐部166,而僅具有從第一頭部61向高度方向(第一方向)延伸的高度方向支撐部165。
當採用上述各實施方式中說明的抵接體250時,使用本實施方式中的支撐部65是有益的。雖然抵接體250是直接或間接地通過導電性黏合劑5被配置在第二電子元件23的一側的面上,但如果第二電子元件23不是在穩定的狀態下被配置的話,當利用抵接體250將第二基板21向一側方向按壓時,就可能會使第二電子元件23產生偏斜。而根據本實施方式,由於第一連接體60具有支撐部65,因此即便是在利用抵接體250將第二基板21向另一側方向按壓時,也能夠防止第二電子元件23產生偏斜。其結果就是,能夠利用抵接體250將第二基板21穩定地向一側方向按壓。
就第一抵接體260而言,雖然抵接基端部263與第二電子元件23的一側的面相抵接,但在通過加熱使第一基板11以及第二基板21翹曲變形時,會通過抵接基端部263來向第二電子元件23施加力。就這一點來說,由於本實施方式中第一連接體60具有支撐部65,因此能夠防止第二電子元件23產生偏斜。其結果就是,能夠利用第一基板側抵接部261將第二基板21穩定地向一側方向按壓。
就第二抵接體270而言,雖然第一抵接構件271與第二電子元件23的一側的面相抵接,但在通過加熱使第一基板11以及第二基板21翹曲變形時,會通過第一抵接構件271來向第二電子元件23施加力。就這一點來說,由於本實施方式中第一連接體60具有支撐部65,因此能夠防止第二電子元件23產生偏斜。其結果就是,能夠利用第二抵接構件272將第二基板21穩定地向一側方向按壓。
第九實施方式
接下來,對本發明的第九實施方式進行說明。
雖然在上述各實施方式中,使用了具有第二柱部72且截面呈T字形的第二連接體70,但在本實施方式中,如第11圖所示,第二連接體70具有從第二頭部71向另一側延伸的延伸部75(75a、75b)。關於本實施方式中的其他結構,由於與上述各實施方式相同,因此能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
雖然在本實施方式中對使用了兩個延伸部75的形態進行說明,但並不僅限於此,也可以使用一個或三個以上的延伸部75。
根據本實施方式,由於配置有延伸部75,因此能夠有效地將來自於第二電子元件23的熱量進行散熱,並通過第二連接體70實現高散熱性。當如本實施方式般配置有多個延伸部75時,有益於實現更高的散熱性。
延伸部75可以各自與第一導體層12抵接。與延伸部75相連接的第一導體層12可以不與別的第一導體層12以及第一電子元件13電氣連接。
延伸部75可以各自在面方向上延伸,並具有與第一基板11或第一導體層12抵接的延伸基端部79(79a、79b)。另外,可以不必在每個延伸部75上都配置延伸基端部79,而是僅在多個延伸部75中的一部分延伸部75上配置延伸基端部79,而其餘的延伸部75上不配置延伸基端部79。
在像這樣配置有延伸基端部79的情況下,就能夠將第二連接體70更平衡地配置在第一基板11或第一導體層12上,並且還能夠通過延伸基端部79來增加與第一基板11或第一導體層12的接觸面積,從而提高散熱效果。
如本實施方式般在採用具有多個延伸部75的第二連接體70的情況下,與抵接體250一樣,能夠對第二基板21施加向一側方向按壓的彈力 。也就是說,雖然如前述般通過加熱會對第一基板11以及第二基板21施加使其翹曲變形的力,但通過使用具有多個延伸部75的第二連接體70,加之第一抵接體260以及第二抵接體270所起的作用,即便通過第二抵接體270也能夠防止第一基板11以及第二基板21產生翹曲變形。
另外,本實施方式中的延伸部75還具有從第二頭部71向高度方向(第一方向)延伸的高度方向延伸部175(175a、175b)。
第十實施方式
接下來,對本發明的第十實施方式進行說明。
雖然在第八實施方式中配置有支撐部65,在第九實施方式中配置有延伸部75,但也可以同時採用支撐部65以及延伸部75。在本實施方式中,如第12圖至第14圖所示,採用了具有三個支撐部65以及三個延伸部75的形態。關於本實施方式中的其他結構,由於與上述各實施方式相同,因此能夠採用上述各實施方式中已進行過說明的的任何一種形態。另外,已在上述各實施方式中說明的構件在本實施方式中將使用同一符號來進行說明。
如本實施方式所示,延伸部75可以具有從第二頭部71向面方向延伸的面方向延伸部176、以及從面方向延伸部176向高度方向(第一方向)延伸的高度方向延伸部175。另外,面方向延伸部176指的是在寬度方向上的大小比第二頭部71更小的部分。
根據本實施方式,就能夠獲得因具有抵接體250所獲得的效果、因具有前述的多個支撐部65所獲得的效果、以及因具有多個延伸部75所獲得的效果。
最後,上述各實施方式、變形例中的記載以及圖式中公開的圖示僅為用於說明申請專利範圍中記載的發明的一例,因此申請專利範圍中記載的發明不受上述實施方式或圖式中公開的內容所限定。本發明最初的申請專利範圍中的記載僅僅是一個示例,可以根據說明書、圖式等的記載對申請專利範圍中的記載進行適宜的變更。
11‧‧‧第一基板
110‧‧‧端子部
12‧‧‧第一導體層
13‧‧‧第一電子元件
13g‧‧‧第一閘極端子
13s‧‧‧第一源極端子
165、165a、165b、165c、165d‧‧‧高度方向支撐部
166、166a、166b、166c、166d‧‧‧面方向支撐部
175、175a、175b‧‧‧高度方向延伸部
176‧‧‧面方向延伸部
21‧‧‧第二基板
22‧‧‧第二導體層
23‧‧‧第二電子元件
23g‧‧‧第二閘極端子
23s‧‧‧第二源極端子
250‧‧‧抵接體
260‧‧‧第一抵接體
261‧‧‧第一基板側抵接部
262‧‧‧第二基板側抵接部
263‧‧‧抵接基端部
265‧‧‧第一凸部
266、266a、266b‧‧‧腳部
267、267a、267b‧‧‧腳抵接部
270‧‧‧第二抵接體
271‧‧‧第一抵接構件
272‧‧‧第二抵接構件
273‧‧‧連接構件
274‧‧‧抵接凹部
275‧‧‧突出部
275a‧‧‧突出凹部
279‧‧‧第二凸部
5‧‧‧導電性黏合劑
60‧‧‧第一連接體
61‧‧‧第一頭部
62‧‧‧第一柱部
64‧‧‧第一溝槽部
65、65a、65b、65c、65d‧‧‧支撐部
69、69a、69b、69c、69d‧‧‧支撐基端部
70‧‧‧第二連接體
71‧‧‧第二頭部
72‧‧‧第二柱部
75、75a、75b‧‧‧延伸部
79、79a、79b‧‧‧延伸基端部
90‧‧‧封裝部
第1圖是可在本發明第一實施方式中使用的電子模組的縱截面圖。 第2圖是可在本發明第一實施方式中使用的電子模組的平面圖。 第3圖(a)是可在本發明第一實施方式中使用的第一連接體的縱截面圖,第3圖(b)是可在本發明第一實施方式中使用的別的第一連接體的縱截面圖。 第4圖(a)是可在本發明第二實施方式中使用的第一抵接體的縱截面圖,第4圖(b)是可在本發明第二實施方式中使用的別的第一抵接體的縱截面圖。 第5圖(a)是可在本發明第三實施方式中使用的第一抵接體的縱截面圖,第5圖(b)是第5圖(a)中所示第一抵接體的平面圖。 第6圖(a)是可在本發明第四實施方式中使用的第二抵接體的縱截面圖,第6圖(b)是第6圖(a)中所示第二抵接體的底面圖。 第7圖(a)是可在本發明第五實施方式中使用的第一抵接體的縱截面圖,第7圖(b)是可在本發明第五實施方式中使用的別的第一抵接體的縱截面圖。 第8圖是可在本發明第六實施方式中使用的第二抵接體的縱截面圖。 第9圖(a)是可在本發明第七實施方式中使用的第一抵接體的縱截面圖,第9圖(b)是可在本發明第七實施方式中使用的別的第一抵接體的縱截面圖。 第10圖是可在本發明第八實施方式中使用的電子模組的平面圖。 第11圖是可在本發明第九實施方式中使用的電子模組的縱截面圖。 第12圖是可在本發明第十實施方式中使用的電子模組的斜視圖。 第13圖是可在本發明第十實施方式中使用的電子模組的平面圖。 第14圖是可在本發明第十實施方式中使用的電子模組的側面圖。
Claims (7)
- 一種電子模組,其包括: 第一基板; 第一電子元件,配置在該第一基板的一側上; 第一連接體,配置在該第一電子元件的一側上; 第二電子元件,配置在該第一連接體的一側上; 第二基板,配置在該第二電子元件的一側上;以及 抵接體,與該第二電子元件的一側的面相抵接,並能夠對該第二基板施加朝一側方向的力,該抵接體將該第二電子元件與可連接外部裝置的端子部電氣連接。
- 如申請專利範圍第1項所述之電子模組,其進一步包括: 第一導體層,配置在該第一基板與該第一電子元件之間;以及 第二導體層,配置在該第二基板的另一側上, 其中,該抵接體具有第一抵接體,該第一抵接體具有:與該第二電子元件的一側的面相抵接的抵接基端部;從該抵接基端部向一側延伸,並與該第二導體層或該第二基板相抵接的第二基板側抵接部;以及從該第二基板側抵接部向另一側延伸,並與該第一導體層或該第一基板相抵接的第一基板側抵接部。
- 如申請專利範圍第1項所述之電子模組,其中該第一基板由金屬基板構成,該第二基板由金屬基板構成,該抵接體具有第一抵接體,該第一抵接體具有:與該第二電子元件的一側的面相抵接的抵接基端部;從該抵接基端部向一側延伸,並與該第二基板相抵接的第二基板側抵接部;以及從該第二基板側抵接部向另一側延伸,並與該第一基板相抵接的第一基板側抵接部。
- 如申請專利範圍第2項所述之電子模組,其中該第二基板側抵接部具有向一側突出的第一凸部,該第二基板側抵接部通過導電性黏合劑與該第二導體層或該第二基板相抵接。
- 如申請專利範圍第2項所述之電子模組,其中該第一抵接體具有向另一側延伸的一個以上的腳部,該腳部與該第一導體層或該第一基板相抵接。
- 如申請專利範圍第5項所述之電子模組,其中該腳部與該第一導體層或該第一基板相抵接的面積小於該第一基板側抵接部與該第一導體層或該第一基板相抵接的面積。
- 如申請專利範圍第1項所述之電子模組,其中該抵接體具有第二抵接體,該第二抵接體具有:與該第二電子元件的一側的面相抵接的第一抵接構件;配置在該第一抵接構件的一側的第二抵接構件;以及將該第一抵接構件與該第二抵接構件連接,並且能夠對該第二抵接構件施加朝一側方向的力的連接構件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/JP2017/018835 | 2017-05-19 | ||
| PCT/JP2017/018835 WO2018211686A1 (ja) | 2017-05-19 | 2017-05-19 | 電子モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201911529A true TW201911529A (zh) | 2019-03-16 |
| TWI681533B TWI681533B (zh) | 2020-01-01 |
Family
ID=63207817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107115219A TWI681533B (zh) | 2017-05-19 | 2018-05-04 | 電子模組 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11309273B2 (zh) |
| JP (1) | JP6473271B1 (zh) |
| CN (1) | CN109287129B (zh) |
| NL (1) | NL2020929B1 (zh) |
| TW (1) | TWI681533B (zh) |
| WO (1) | WO2018211686A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019115857A1 (de) * | 2019-06-11 | 2020-12-17 | Infineon Technologies Ag | Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses |
| US12057376B2 (en) | 2020-11-02 | 2024-08-06 | Infineon Technologies Ag | Three level interconnect clip |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3510841B2 (ja) * | 2000-05-09 | 2004-03-29 | 三洋電機株式会社 | 板状体、リードフレームおよび半導体装置の製造方法 |
| JP4134893B2 (ja) * | 2003-12-05 | 2008-08-20 | 松下電器産業株式会社 | 電子素子パッケージ |
| JP2005302951A (ja) | 2004-04-09 | 2005-10-27 | Toshiba Corp | 電力用半導体装置パッケージ |
| JP4916745B2 (ja) | 2006-03-28 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5169071B2 (ja) * | 2007-08-21 | 2013-03-27 | セイコーエプソン株式会社 | 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法 |
| US20090127676A1 (en) | 2007-11-16 | 2009-05-21 | Gomez Jocel P | Back to Back Die Assembly For Semiconductor Devices |
| JP5197219B2 (ja) * | 2007-11-22 | 2013-05-15 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8492884B2 (en) * | 2010-06-07 | 2013-07-23 | Linear Technology Corporation | Stacked interposer leadframes |
| MY166609A (en) * | 2010-09-15 | 2018-07-17 | Semiconductor Components Ind Llc | Connector assembly and method of manufacture |
| JP5414644B2 (ja) | 2010-09-29 | 2014-02-12 | 三菱電機株式会社 | 半導体装置 |
| JP2012146760A (ja) | 2011-01-11 | 2012-08-02 | Calsonic Kansei Corp | パワー半導体モジュール |
| US20120200281A1 (en) | 2011-02-07 | 2012-08-09 | Texas Instruments Incorporated | Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing |
| WO2013153745A1 (ja) * | 2012-04-10 | 2013-10-17 | パナソニック株式会社 | 電極接合方法、電極接合構造体の製造方法、および電極接合構造体の製造システム |
| JP2014045157A (ja) | 2012-08-29 | 2014-03-13 | Hitachi Automotive Systems Ltd | パワー半導体モジュール |
| US8932911B2 (en) * | 2013-02-27 | 2015-01-13 | GlobalFoundries, Inc. | Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects |
| EP2963683B1 (en) * | 2013-02-28 | 2017-08-30 | Shindengen Electric Manufacturing Co. Ltd. | Module, module assembly, and module manufacturing method |
| US9966330B2 (en) * | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
| DE102014104496B4 (de) * | 2014-03-31 | 2019-07-18 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung zur schweißtechnischen Verbindung von Anschlusselementen mit dem Substrat eines Leistungshalbleitermoduls und zugehöriges Verfahren |
| JP2015220429A (ja) | 2014-05-21 | 2015-12-07 | ローム株式会社 | 半導体装置 |
| JP2016066700A (ja) * | 2014-09-25 | 2016-04-28 | 株式会社日立製作所 | パワー半導体モジュール |
-
2017
- 2017-05-19 JP JP2018509873A patent/JP6473271B1/ja active Active
- 2017-05-19 CN CN201780005103.9A patent/CN109287129B/zh active Active
- 2017-05-19 US US16/060,279 patent/US11309273B2/en active Active
- 2017-05-19 WO PCT/JP2017/018835 patent/WO2018211686A1/ja not_active Ceased
-
2018
- 2018-05-04 TW TW107115219A patent/TWI681533B/zh active
- 2018-05-15 NL NL2020929A patent/NL2020929B1/en active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018211686A1 (ja) | 2019-06-27 |
| TWI681533B (zh) | 2020-01-01 |
| WO2018211686A1 (ja) | 2018-11-22 |
| JP6473271B1 (ja) | 2019-02-20 |
| US20210175198A1 (en) | 2021-06-10 |
| CN109287129B (zh) | 2022-04-08 |
| CN109287129A (zh) | 2019-01-29 |
| NL2020929A (en) | 2018-11-23 |
| US11309273B2 (en) | 2022-04-19 |
| NL2020929B1 (en) | 2019-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4459883B2 (ja) | 半導体装置 | |
| JP6732118B2 (ja) | 電子モジュール及び電子モジュールの製造方法 | |
| CN101996982A (zh) | 电子装置及其制造方法 | |
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| CN104465757A (zh) | 半导体装置及其制造方法 | |
| TWI681533B (zh) | 電子模組 | |
| TWI683373B (zh) | 電子模組 | |
| TWI667949B (zh) | 晶片模組的製造方法 | |
| CN109314087B (zh) | 电子模块、连接体的制造方法以及电子模块的制造方法 | |
| TWI680561B (zh) | 電子模組 | |
| TWI684261B (zh) | 電子模組 | |
| TWI700790B (zh) | 電子模組 | |
| JP6999707B2 (ja) | 電子モジュール | |
| TW202534905A (zh) | 電子模組 | |
| TW201909711A (zh) | 電子模組 | |
| JPWO2019142254A1 (ja) | 電子モジュール | |
| JP2004047782A (ja) | 混成集積回路装置およびその製造方法 |