[go: up one dir, main page]

TW201919067A - 解碼器和具有該解碼器的半導體裝置 - Google Patents

解碼器和具有該解碼器的半導體裝置 Download PDF

Info

Publication number
TW201919067A
TW201919067A TW107109823A TW107109823A TW201919067A TW 201919067 A TW201919067 A TW 201919067A TW 107109823 A TW107109823 A TW 107109823A TW 107109823 A TW107109823 A TW 107109823A TW 201919067 A TW201919067 A TW 201919067A
Authority
TW
Taiwan
Prior art keywords
voltage
decoding
switching unit
unselected
word line
Prior art date
Application number
TW107109823A
Other languages
English (en)
Other versions
TWI748070B (zh
Inventor
成紋守
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201919067A publication Critical patent/TW201919067A/zh
Application granted granted Critical
Publication of TWI748070B publication Critical patent/TWI748070B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)

Abstract

一種全域字元線解碼器可包括電壓切換單元和平面切換單元。電壓切換單元可將多個操作電壓解碼以輸出選定電壓和未選電壓，平面切換單元可接收選定電壓和未選電壓，並將選定電壓和未選電壓解碼以將解碼的電壓輸出到與多個平面當中的選定平面耦接的全域字元線。選定電壓可包括第一預解碼電壓和第二預解碼電壓，並且平面切換單元可根據選定字元線的位置將第一預解碼電壓和第二預解碼電壓交換並輸出第一預解碼電壓和第二預解碼電壓。

Description

解碼器和具有該解碼器的半導體裝置
本發明的各種實施方式整體上係關於半導體裝置。具體地講，各種實施方式係關於一種解碼器以及具有該解碼器的半導體裝置。
半導體裝置可具有相對於半導體基板在水平方向上佈置串的二維結構，或者相對於半導體基板在垂直方向上佈置串的三維結構。三維半導體裝置可被開發以克服二維半導體裝置的有限整合度，並且可包括在半導體基板上垂直地層疊的多個記憶體單元。
本申請要求2017年8月11日提交的韓國專利申請號10-2017-0102476的優先權，其整體以引用方式併入本文。
各種實施方式係關於一種能夠減小晶片尺寸的解碼器。
本發明的另一實施方式可提供一種能夠減小晶片尺寸的半導體裝置。
根據實施方式，一種解碼器可包括電壓切換單元和平面切換單元。電壓切換單元可將多個操作電壓解碼以輸出選定電壓和未選電壓，平面切換單元可接收選定電壓和未選電壓，並將選定電壓和未選電壓解碼以將解碼的電壓輸出到與多個平面當中的選定平面耦接的全域字元線。選定電壓可包括第一預解碼電壓和第二預解碼電壓，並且平面切換單元可根據選定字元線的位置將第一預解碼電壓和第二預解碼電壓交換順序並輸出第一預解碼電壓和第二預解碼電壓。
電壓切換單元可包括選定電壓切換單元和未選電壓切換單元。選定電壓切換單元可基於解碼的多個操作電壓來產生第一預解碼電壓和第二預解碼電壓。未選電壓切換單元可基於解碼的多個操作電壓來產生未選電壓。
根據另一實施方式，一種半導體裝置可包括多條全域字元線、電壓產生器、電壓切換單元、平面切換單元和控制邏輯。電壓產生器可產生具有不同位準的多個操作電壓。電壓切換單元可將所述多個操作電壓解碼以輸出選定電壓和未選電壓。平面切換單元可接收選定電壓和未選電壓，並且將選定電壓和未選電壓解碼並輸出到與多個平面當中的選定平面耦接的全域字元線。控制邏輯可控制電壓產生器、電壓切換單元和平面切換單元的操作。平面切換單元可根據選定字元線的位置將第一預解碼電壓和第二預解碼電壓交換順序並輸出第一預解碼電壓和第二預解碼電壓。
根據另一實施方式，一種解碼器可包括電壓切換單元和平面切換單元。電壓切換單元可將多個操作電壓解碼以輸出選定電壓和未選電壓。選定電壓可包括第一預解碼電壓和第二預解碼電壓。平面切換單元可接收選定電壓和未選電壓並將選定電壓和未選電壓解碼以將解碼的電壓輸出到與多個平面當中的選定平面耦接的全域字元線。平面切換單元可包括多組開關，第一組開關可接收第一預解碼電壓，第二組開關可接收第二預解碼電壓，並且第三組開關可接收第一預解碼電壓。第一組開關或第三組開關可根據選定字元線的位置交替地輸出第一預解碼電壓。
以下，將參照所附圖式詳細描述各種示例性實施方式。在所附圖式中，為了例示方便，可能誇大元件的厚度和長度。在以下描述中，為了簡單和簡明，可省略相關功能和構造的詳細描述。在整份說明書和圖式中，相似的元件符號代表相似的元件。
還應當注意，在本說明書中，「連接/耦接」不僅指一個元件直接耦接另一元件，而且指透過中間元件間接耦接另一元件。另外，在整份說明書中，當提及特定部分「包括」特定元件時，這不排除包括其它元件，該特定部分還可包括另一元件，除非另外具體地描述。
現在將在下文參照所附圖式更充分地描述示例實施方式。然而，其可按照不同的形式具體實現，不應被解釋為限於本文所闡述的實施方式。相反，提供這些實施方式是為了使得本公開將徹底和完整並且將向本領域技術人員充分傳達示例實施方式的範圍。
以下，將參照所附圖式詳細描述本發明的較佳實施方式。
圖1是示出半導體裝置100的實施方式的方塊圖。
參照圖1，半導體裝置100可包括記憶體單元陣列110、位址解碼器120、讀寫電路130、控制邏輯140和電壓產生器150。
記憶體單元陣列110可包括多個記憶體塊BLK1至BLKz。儘管圖1中未詳細示出，記憶體單元陣列110可包括多個平面，各個平面可包括多個記憶體塊。參照圖2描述各個平面和各個記憶體塊的示例性配置。
記憶體塊BLK1至BLKz可透過字元線WL耦接到位址解碼器120。多個記憶體塊BLK1至BLKz可透過位元線BL1至BLm耦接到讀/寫電路130。多個記憶體塊BLK1至BLKz中的每一個可包括多個記憶體單元。
根據實施方式，多個記憶體單元可以是非揮發性記憶體單元，並且記憶體單元陣列110可具有二維結構。根據另一實施方式，多個記憶體單元可以是具有垂直通道結構的非揮發性記憶體單元，並且記憶體單元陣列110可具有三維結構。包括在記憶體單元陣列110中的多個記憶體單元中的每一個可儲存至少1位元資料。根據實施方式，包括在記憶體單元陣列110中的多個記憶體單元中的每一個可以是儲存1位元資料的單層單元（single-level cell, SLC），可以是儲存2位元資料的多層單元（multi-level cell, MLC），可以是儲存3位元資料的三層單元（triple-level cell, TLC），可以是儲存4位元資料的四層單元（quad-level cell, QLC），或者可儲存5位元或更多位元資料。
位址解碼器120、讀寫電路130和控制邏輯140可作為驅動記憶體單元陣列110的周邊電路來操作。位址解碼器120可透過字元線WL耦接到記憶體單元陣列110。位址解碼器120可回應於控制邏輯140的控制來操作。位址解碼器120可透過半導體裝置100中的全域字元線解碼器（未示出）、平面解碼器和輸入/輸出緩衝器（未示出）來接收位址。
位址解碼器120可被配置為將所接收的位址的塊位址解碼。位址解碼器120可根據所解碼的塊位址來選擇至少一個記憶體塊。另外，在讀取操作期間，位址解碼器120可將由電壓產生器150產生的讀取電壓Vread施加到選定記憶體塊的選定字元線，並將通過電壓Vpass施加到未選字元線。另外，在程式化驗證操作期間，由電壓產生器150產生的驗證電壓可被施加到選定記憶體塊的選定字元線，並且通過電壓Vpass可被施加到未選字元線。
位址解碼器120可將所接收的位址的列位址解碼。位址解碼器120可將所解碼的列位址傳送到讀寫電路130。
半導體裝置100的讀取操作和程式化操作可按照頁為單位來執行。應讀取操作和程式化操作的請求接收的位址可包括塊位址、行位址和列位址。位址解碼器120可響應於塊位址和行位址選擇一個記憶體塊和一條字元線。列位址可由位址解碼器120解碼並提供給讀寫電路130。
位址解碼器120可包括塊解碼器、行解碼器、列解碼器和位址緩衝器。
讀寫電路130可包括多個頁緩衝器PB1至PBm。讀寫電路130可在記憶體單元陣列110的讀取操作期間作為讀電路來操作，在其寫操作期間作為寫電路來操作。頁緩衝器PB1至PBm可透過位元線BL1至BLm耦接到記憶體單元陣列110。為了在讀取操作和程式化驗證操作期間感測記憶體單元的閾值電壓，頁緩衝器PB1至PBm可向耦接到記憶體單元的位元線連續地供應感測電流並且透過鎖存感測資料的感測節點感測由與其對應的記憶體單元的程式化狀態導致的電流量的改變。讀寫電路130可回應於從控制邏輯140輸出的頁緩衝器控制訊號來操作。
在讀取操作期間，讀寫電路130可感測記憶體單元的資料，暫時地儲存讀數據，並且將資料DATA輸出到半導體裝置100的輸入/輸出緩衝器（未示出）。根據實施方式，除了頁緩衝器（或頁寄存器）之外，讀寫電路130可包括列選擇電路。
控制邏輯140可耦接到位址解碼器120、讀寫電路130和電壓產生器150。控制邏輯140可透過半導體裝置100的輸入/輸出緩衝器（未示出）來接收指令CMD和控制訊號CTRL。控制邏輯140可被配置為回應於控制訊號CTRL來控制半導體裝置100的一般操作。另外，控制邏輯140可輸出控制訊號以控制頁緩衝器PB1至PBm的感測節點預充電電位位準。控制邏輯140可控制讀寫電路130以執行記憶體單元陣列110的讀取操作。
在讀取操作期間，電壓產生器150可回應於從控制邏輯140輸出的控制訊號來產生讀取電壓Vread和通過電壓Vpass。儘管圖1中未示出，除了讀取電壓Vread和通過電壓Vpass之外，電壓產生器150可產生不同的電壓以執行記憶體單元陣列110的各種操作。例如，電壓產生器150可產生包括程式化電壓、驗證電壓和抹除電壓的各種電壓。
圖2是示出包括全域字元線解碼器和多個平面的半導體裝置的方塊圖。
參照圖2，半導體裝置可包括電壓切換單元210、全域字元線開關230、平面切換單元250、第一塊開關261、第二塊開關263、第一平面271和第二平面273。參照圖1和圖2，圖2的電壓切換單元210、全域字元線開關230、平面切換單元250以及第一塊開關261和第二塊開關263可形成圖1的位址解碼器120。另外，圖2所示的第一平面271和第二平面273可形成圖1所示的記憶體單元陣列110。電壓切換單元210、全域字元線開關230和平面切換單元250可構成「全域字元線解碼器」。
電壓切換單元210可接收並切換執行半導體裝置的程式化操作、讀取操作和驗證操作所需的多個操作電壓（例如，程式化電壓VPGM、通過電壓VPASS、讀取電壓VREAD和抹除電壓VERA）。參照圖1，操作電壓可從電壓產生器150輸入。
電壓切換單元210可包括：選定電壓切換單元211，其被配置為將選定電壓VSEL＜1:K＞供應給全域字元線開關230；以及未選電壓切換單元213，其被配置為將未選電壓VUN供應給全域字元線開關230。選定電壓切換單元211可透過K條線將透過將選定操作電壓VS1、VS2、VS3、…解碼而產生的一個選定電壓集合VSEL＜1:K＞傳送到全域字元線開關230。例如，選定操作電壓VS1、VS2、VS3、…可包括程式化電壓、程式化通過電壓和局部升壓電壓。選定操作電壓VS1、VS2、VS3、…可包括各種其它電壓。
K可以是自然數，其被選擇以適當地傳送選定操作電壓VS1、VS2、VS3、…。根據實施方式，K可為8。在K為8的實施方式中，透過選定操作電壓VS1、VS2、VS3、…的組合形成的一個選定電壓集合VSEL＜1:8＞可透過八條線傳送到全域字元線開關230。根據實施方式，K可為16。在K為16的實施方式中，透過選定操作電壓VS1、VS2、VS3、…的組合形成的一個選定電壓集合VSEL＜1:16＞可透過十六條線傳送到全域字元線開關230。根據另一實施方式，K可為32或64。
未選電壓切換單元213可將未選操作電壓VU1、VU2、VU3、…解碼，並且將一個解碼的未選電壓VUN傳送到全域字元線開關230。例如，未選操作電壓VU1、VU2、VU3、…可包括在程式化操作期間傳送到未選字元線的程式化通過電壓。未選操作電壓VU1、VU2、VU3、…也可包括各種其它電壓。
如圖2所示，一個未選電壓VUN可被傳送到全域字元線開關230。然而，根據實施方式，按照與選定電壓切換單元211相同的方式，多個未選電壓可被解碼並傳送到全域字元線開關230。
如圖2所示，K個選定電壓VSEL＜1:K＞和一個未選電壓VUN可透過(K+1)條線被傳送到全域字元線開關。
全域字元線開關230可將從電壓切換單元210傳送來的多個電壓選擇性地施加到多條全域字元線GWL＜1:n＞。更具體地，選定電壓切換單元211可將K個選定電壓VSEL＜1:K＞以及從未選電壓切換單元213輸入的一個未選電壓VUN解碼並選擇性地施加到多條全域字元線GWL＜1:n＞。
平面切換單元250可包括與平面的數量一樣多的平面開關。如圖2所示，記憶體單元陣列可包括兩個平面271和273，因此平面切換單元250也可包括兩個平面開關251和253。第一平面開關251和第二平面開關253可分別選擇性地接通以將全域字元線GWL＜1:n＞連接到第一塊開關261和第二塊開關263。例如，在第一平面271的操作期間，第一平面開關251可接通，並且第二平面開關253可關斷。全域字元線GWL＜1:n＞的訊號可耦接到與第一平面271耦接的全域字元線GWL_P1＜1:n＞。第一塊開關261可將全域字元線GWL_P1＜1:n＞耦接到第一平面271中的對應記憶體塊的局部字元線。在另一示例中，在第二平面273的操作期間，第一平面開關251可關斷，並且第二平面開關253可接通。全域字元線GWL＜1:n＞的訊號可耦接到與第二平面273耦接的全域字元線GWL_P2＜1:n＞。第二塊開關263可將全域字元線GWL_P2＜1:n＞耦接到第二平面273中的對應記憶體塊的局部字元線。透過上述處理，來自電壓產生器150的操作電壓可被解碼並傳送到選定記憶體塊的局部字元線。
塊開關261和263可基於塊位址分別將全域字元線GWL_P1＜1:n＞和GWL_P2＜1:n＞耦接到與平面271和273中的對應記憶體塊耦接的局部字元線。例如，在第一平面271的操作期間，第一平面開關251可接通，並且第二平面開關253可關斷。第一塊開關261可將全域字元線GWL_P1＜1:n＞耦接到第一平面271中的對應記憶體塊的局部字元線。在另一示例中，在第二平面273的操作期間，第一平面開關251可關斷，並且第二平面開關253可接通。第二塊開關263可將全域字元線GWL_P2＜1:n＞耦接到第二平面273中的對應記憶體塊的局部字元線。
在圖2所示的實施方式中，記憶體單元陣列可包括第一平面271和第二平面273。然而，根據各種實施方式，形成記憶體單元陣列的平面的數量可變化。例如，四個或更多個平面可形成記憶體單元陣列。因此，包括在平面切換單元250中的平面開關的數量可根據各種實施方式而改變。
如上所述，如圖2所示的電壓切換單元210、全域字元線開關230和平面切換單元250可構成全域字元線解碼器。全域字元線解碼器可將從電壓產生器150傳送來的操作電壓VS1、VS2、VS3、…和操作電壓VU1、VU2、VU3、…解碼並傳送到與選定平面耦接的全域字元線GWL_P1＜1:n＞或GWL_P2＜1:n＞。
圖3是示出圖2所示的選定電壓切換單元211的配置的方塊圖。
參照圖3，選定電壓切換單元211可將從電壓產生器150傳送來的選定操作電壓VS＜1:3＞解碼以產生透過K條線傳送的選定電壓VSEL＜1:K＞。所產生的選定電壓VSEL＜1:K＞可被傳送到全域字元線開關230。例如，如圖3所示，選定操作電壓VS＜1:3＞可包括三個電壓。換言之，如圖2所示，選定操作電壓VS＜1:3＞可以是選定操作電壓VS1、VS2和VS3。為了產生選定電壓VSEL＜1:K＞，選定電壓切換單元211可包括K個電壓開關SSW1、SSW2、…、SSWk。電壓開關SSW1、SSW2、…、SSWk中的每一個可接收選定操作電壓VS＜1:3＞。另外，電壓開關SSW1、SSW2、…、SSWk可分別接收與其對應的控制訊號SSWCTRL＜1＞、SSWCTRL＜2＞、…、SSWCTRL＜K＞。第一電壓開關SSW1可基於第一控制訊號SSWCTRL＜1＞輸出選定操作電壓VS＜1:3＞中的一個作為第一選定電壓VSEL＜1＞。第二電壓開關SSW2可基於第二控制訊號SSWCTRL＜2＞輸出選定操作電壓VS＜1:3＞中的一個作為第二選定電壓VSEL＜2＞。第K電壓開關SSWK可基於第K控制訊號SSWCTRL＜K＞輸出選定操作電壓VS＜1:3＞中的一個作為第K選定電壓VSEL＜K＞。如上所述，選定電壓切換單元211可將三個選定操作電壓組合以產生K個選定電壓VSEL＜1:K＞。換言之，選定電壓VSEL＜1:K＞中的每一個可具有選定操作電壓VS＜1:3＞中的一個。如圖3所示，儘管選定操作電壓VS＜1:3＞根據一個示例性實施方式對應於三個值，如果需要，三個以上選定操作電壓可被輸入到選定電壓切換單元211。
圖4A是示出圖3所示的第i電壓開關SSWi的實施方式的方塊圖。
圖4A示出包括在圖3所示的選定電壓切換單元211中的K個電壓開關SSW1、SSW2、…、SSWk當中的第i電壓開關SSWi的示例性配置。如圖4A所示，回應於第i控制訊號SSWCTRL ＜i＞，選定操作電壓VS＜1:3＞中的一個可被輸出作為第i選擇訊號VSEL＜i＞。
圖4B是示出圖2所示的未選電壓切換單元213的實施方式的方塊圖。
參照圖4B，未選電壓切換單元213可包括單個開關。未選電壓切換單元213的開關可基於控制訊號USWCTRL輸出三個未選操作電壓VU1、VU2和VU3中的一個作為未選電壓VU。未選電壓VU可被傳送到全域字元線開關230。例如，圖4B示出未選操作電壓VU1、VU2和VU3包括三個電壓。然而，不同數量的未選操作電壓可被施加到未選電壓切換單元213。
圖5是示出圖2所示的全域字元線開關230的配置的方塊圖。
參照圖5，全域字元線開關230可將選定電壓VSEL＜1:K＞和未選電壓VUN解碼並輸出到包括n條線的全域字元線GWL＜1:n＞。圖5示出K為16並且n為192的實施方式。根據一個示例性實施方式，全域字元線開關230可包括十二個選定開關SW_SEL＜1:12＞和十二個未選開關SW_UN＜1:12＞。選定開關SW_SEL＜1:12＞可分別接收控制訊號CTRL_SEL＜1:12＞，以選擇性地將選定電壓VSEL＜1:K＞施加到與其對應的全域字元線GWL＜1:192＞。未選開關SW_UN＜1:12＞可分別接收控制訊號CTRL_UN＜1:12＞，以選擇性地將未選電壓VUN施加到與其對應的全域字元線GWL＜1:192＞。
以下，參照圖3至圖5描述圖2所示的全域字元線解碼器的示例性操作。根據圖3所示的一個示例性實施方式，“K”可為16，並且與字元線的數量對應的“n”可為192。例如，當程式化電壓被施加到選定塊的局部字元線當中的第五字元線時，圖3所示的選定電壓切換單元211的第五電壓開關SSW5可選擇選定操作電壓VS＜1:3＞當中的程式化電壓，並將所選擇的程式化電壓作為第五選定電壓VSEL＜5＞傳送。其它電壓開關SSW1至SSW4和SSW6至SSW16可選擇選定操作電壓VS＜1:3＞當中的通過電壓，並將所選擇的通過電壓作為第一至第四選定電壓VSEL＜1:4＞和第六至第16選定電壓VSEL＜6:16＞傳送。另外，圖4B所示的未選電壓切換單元213可選擇未選操作電壓VU＜1:3＞當中的通過電壓，並將所選擇的通過電壓作為未選電壓VU來進行傳送。
參照圖5，全域字元線開關230可將選定電壓VSEL＜1:16＞和未選電壓VU傳送到全域字元線GWL＜1:192＞。由於程式化電壓要被施加到第五全域字元線GWL＜5＞，所以第一選定開關231（即，SWL_SEL＜1＞）可被啟用以將第一至第16選定電壓VSEL＜1:16＞傳送到第一至第16全域字元線GWL＜1:16＞。如上所述，如圖3所示的選定切換單元可傳送程式化電壓作為第五選定電壓VSEL＜5＞，並傳送通過電壓作為第一至第四選定電壓VSEL＜1:4＞和第六至第16選定電壓VSEL＜6:16＞。因此，當第一選定開關被啟用時，程式化電壓可被傳送到第五全域字元線GWL＜5＞，並且通過電壓可被傳送到第一至第四全域字元線GWL＜1:4＞和第六至第16全域字元線GWL＜6:16＞。未選開關232（即，SW_UN＜1＞）可被停用。結果，未選電壓VU可不被傳送到第一至第16全域字元線GWL＜1:16＞。
通過電壓可被施加到第17至第192全域字元線GWL＜17:192＞。因此，第二至第12選定開關233、…、237（即，SW_SEL＜2:12＞）可被停用。相反，第二至第12未選開關234、…、238（即，SW_UN＜2:12＞）可被啟用以將未選電壓VU傳送到第17至第192全域字元線GWL＜17:192＞。如上所述，未選電壓切換單元213可傳送未選操作電壓VU＜1:3＞當中的通過電壓作為未選電壓VU，以使得通過電壓可被傳送到第17至第192全域字元線GWL＜17:192＞。
在另一示例中，當程式化電壓要被施加到選定塊的局部字元線當中的第156字元線時，選定電壓切換單元211的電壓開關SSW10可傳送程式化電壓作為第十選定電壓VSEL＜10＞。通過電壓可被傳送作為其它選定電壓VSEL＜1:9＞和VSEL＜11:16＞。第十選定開關SW_SEL＜10＞可被啟用以將第一至第16選定電壓VSEL＜1:16＞傳送到第145至第160全域字元線GWL＜145:160＞。第十未選開關SW_UN＜10＞可被停用。另外，第一至第九選定開關SW_SEL＜1:9＞和第11至第12選定開關SW_SEL＜11:12＞可被停用，並且第一至第九未選開關SW_UN＜1:9＞和第11至第12未選開關SW_UN＜11:12＞可被啟用，以使得通過電壓可被傳送到第一至第144全域字元線GWL＜1:144＞和第161至第192全域字元線GWL＜161:192＞。
然而，在根據一個實施方式的上述配置中，局部自升壓選項可能不可用。對於局部自升壓，自升壓電壓可被施加到與施加有程式化電壓的字元線相鄰的字元線。例如，當程式化電壓被施加到第16全域字元線時，自升壓電壓可被施加到第15和第17全域字元線。然而，在如圖5所示的配置中，該自升壓選項不可用。
當如圖2至圖5所示配置全域字元線解碼器時，當開關的數量和線的數量增加時，形成有半導體裝置100的晶片面積可增加。由於多條全域字元線GWL＜1:n＞存在於全域字元線開關230與平面切換單元250之間並且由於多條全域字元線GWL_P1＜1:n＞和GWL_P2＜1:n＞存在於平面切換單元250與塊開關261和263之間，所以線的總數及其面積可增加。因此，以數量減少的開關和線執行相同操作的全域字元線解碼器可能更有益。可能需要減小形成在全域字元線開關230與平面切換單元250之間的多條全域字元線GWL＜1:n＞的面積。
圖6是示出根據本發明的實施方式的全域字元線解碼器以及包括該全域字元線解碼器的半導體裝置的方塊圖。
參照圖6，根據本發明的實施方式的全域字元線解碼器可包括電壓切換單元310和平面切換單元350。另外，根據本發明的實施方式的半導體裝置可包括全域字元線解碼器、塊開關361和363以及平面371和373。參照圖1和圖6，如圖6所示的電壓切換單元310、平面切換單元350以及第一塊開關361和第二塊開關363可形成圖1所示的位址解碼器120。另外，圖6所示的第一平面371和第二平面373可形成圖1所示的記憶體單元陣列110。如上所述，電壓切換單元310和平面切換單元350可構成「全域字元線解碼器」。圖6中的全域字元線解碼器可不同於圖2所示的全域字元線解碼器，因為其不包括全域字元線開關230。換言之，如圖6所示，從電壓切換單元310輸出的選定電壓VSEL＜1:L＞和未選電壓VUN可被直接傳送到平面切換單元350，並且平面切換單元350可分別將選定電壓VSEL＜1:L＞和未選電壓VUN解碼並傳送到全域字元線GWL_P1＜1:n＞和GWL_P2＜1:n＞。因此，與圖2所示的全域字元線解碼器相比，全域字元線開關230的開關可從圖6所示的全域字元線解碼器被去除。然而，平面切換單元350的開關的數量可增加。另外，根據圖2所示的一個實施方式，多條全域字元線GWL＜1:n＞可形成在全域字元線解碼器的全域字元線開關230與平面切換單元250之間。相反，根據圖6所示的一個實施方式，在全域字元線解碼器的電壓切換單元310與平面切換單元350之間可不形成多條全域字元線GWL＜1:n＞，並且用於選定電壓VSEL＜1:L＞和未選電壓VUN的相對少量的傳輸線可形成在全域字元線解碼器的電壓切換單元310與平面切換單元350之間。因此，圖6所示的全域字元線解碼器可具有數量減少的開關和線，從而晶片面積可減小並且製造成本可降低。
電壓切換單元310可包括：選定電壓切換單元311，其被配置為向平面切換單元350供應選定電壓VSEL＜1:L＞；以及未選電壓切換單元313，其被配置為向平面切換單元350供應未選電壓VUN。選定電壓切換單元311可將選定操作電壓VS1、VS2、VS3、…解碼並透過L線將一個選定電壓集合VSEL＜1:L＞傳送到平面切換單元350。例如，選定操作電壓VS1、VS2、VS3、…可包括程式化電壓、程式化通過電壓和局部升壓電壓。選定操作電壓VS1、VS2、VS3、…可包括各種其它電壓。
這裡，L可以是自然數，其被選擇以適當地傳送選定操作電壓VS1、VS2、VS3、…。根據實施方式，L可為8。在L為8的實施方式中，透過將選定操作電壓VS1、VS2、VS3、…組合而形成的一個選定電壓集合VSEL＜1:8＞可透過八條線被傳送到平面切換單元350。根據另一實施方式，L可為16。在L為16的實施方式中，來自選定操作電壓VS1、VS2、VS3、…的一個選定電壓集合VSEL＜1:16＞可透過十六條線被傳送到平面切換單元350。根據實施方式，L可為32。在L為32的實施方式中，來自選定操作電壓VS1、VS2、VS3、…的一個選定電壓集合VSEL＜1:32＞可透過三十二條線被傳送到平面切換單元350。
平面切換單元350可包括與平面的數量一樣多的平面開關。如圖6所示，記憶體單元陣列可包括兩個平面371和373，並且平面切換單元350也可包括兩個平面開關351和353。第一平面開關351和第二平面開關353可選擇性地接通，並且接通的平面開關可將選定電壓VSEL＜1:L＞和未選電壓VUN解碼並輸出到對應全域字元線GWL_P1＜1:n＞或GWL_P2＜1:n＞。
例如，在第一平面371的操作期間，第一平面開關351可接通，並且第二平面開關353關斷，以使得第一平面開關351可將選定電壓VSEL＜1:L＞和未選電壓VUN解碼並輸出到全域字元線GWL_P1＜1:n＞。全域字元線GWL_P1＜1:n＞可耦接到第一塊開關361，並且第一塊開關361可將全域字元線GWL_P1＜1:n＞耦接到第一平面371中的對應記憶體塊的局部字元線。在另一示例中，在第二平面373的操作期間，第一平面開關351關斷，並且第二平面開關353接通，以使得第一平面開關353可將選定電壓VSEL＜1:L＞和未選電壓VUN解碼並輸出到全域字元線GWL_P2＜1:n＞。全域字元線GWL_P2＜1:n＞可耦接到第二塊開關363，並且第二塊開關363可將全域字元線GWL_P2＜1:n＞耦接到第二平面373中的對應記憶體塊的局部字元線。
在圖6所示的實施方式中，記憶體單元陣列可包括第一平面371和第二平面373。然而，根據本公開的一個或更多個實施方式，形成記憶體單元陣列的平面的數量可變化。例如，四個或更多個平面可形成記憶體單元陣列。因此，包括在平面切換單元350中的平面開關的數量可根據各種實施方式而改變。
從選定電壓切換單元311輸出的選定電壓VSEL＜1:L＞可包括第一預解碼電壓和第二預解碼電壓。平面切換單元350可將第一預解碼電壓和第二預解碼電壓交換順序並輸出第一預解碼電壓和第二預解碼電壓。因此，可在程式化期間使用局部自升壓有效地傳送自升壓電壓。參照圖7至圖12A至圖12F詳細描述選定電壓切換單元311和平面切換單元350的示例性操作。
圖7是示出圖6所示的選定電壓切換單元311的配置的方塊圖。
參照圖7，選定電壓切換單元311可將從電壓產生器150傳送來的選定操作電壓VS＜1:3＞解碼以產生透過L條線傳送的選定電壓VSEL＜1:L＞。所產生的選定電壓VSEL＜1:L＞可被傳送到平面切換單元350。例如，如圖7所示，選定操作電壓VS＜1:3＞可包括三個電壓。換言之，選定操作電壓VS＜1:3＞可以是如圖6所示的選定操作電壓VS1、VS2和VS3。為了產生選定電壓VSEL＜1:L＞，選定電壓切換單元311可包括L個電壓開關SSW1、SSW2、…、SSWL。電壓開關SSW1、SSW2、…、SSWL中的每一個可包括選定操作電壓VS＜1:3＞。另外，電壓開關SSW1、SSW2、…、SSWL可分別接收與其對應的控制訊號SSWCTRL＜1＞、SSWCTRL＜2＞、…、SSWCTRL＜L＞。第一電壓開關SSW1可基於第一控制訊號SSWCTRL＜1＞輸出選定操作電壓VS＜1:3＞中的一個作為第一選定電壓VSEL＜1＞。第二電壓開關SSW2可基於第二控制訊號SSWCTRL＜2＞輸出選定操作電壓VS＜1:3＞中的一個作為第二選定電壓VSEL＜2＞。這樣，第L電壓開關SSWL可基於第L控制訊號SSWCTRL＜L＞輸出選定操作電壓VS＜1:3＞中的一個作為第L選定電壓VSEL＜L＞。如上所述，選定電壓切換單元311可將三個選定操作電壓組合以產生L個選定電壓VSEL＜1:L＞。換言之，選定電壓VSEL＜1:L＞中的每一個可具有選定操作電壓VS＜1:3＞中的一個。如圖7所示，儘管選定操作電壓VS＜1:3＞是三個電壓，根據本公開的各種實施方式，如果需要，三個以上選定操作電壓可被輸入到選定電壓切換單元311。
選定電壓VSEL＜1:L＞可包括第一預解碼電壓Dec_A和第二預解碼電壓Dec_B。更具體地，第一預解碼電壓Dec_A可對應於選定電壓VSEL＜1:K＞，並且第二預解碼電壓Dec_B可對應於選定電壓VSEL＜K+1:L＞。例如，K可對應於L值的一半。例如，當L為32時，K可為16。總共三十二個選定電壓VSEL＜1:32＞可被分成包括十六個選定電壓VSEL＜1:16＞的第一預解碼電壓Dec_A和包括十六個選定電壓VSEL＜17:32＞的第二預解碼電壓Dec_B。參照圖12A和圖12B描述使用第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的示例性全域字元線解碼方法。
圖8是示出圖6所示的第一平面開關351的配置的方塊圖。第一平面開關351的配置可被應用於圖6所示的第二平面開關353，因此重複的描述將被省略。
參照圖8，全域字元線開關351可將選定電壓VSEL＜1:L＞和未選電壓VUN解碼並輸出到由線組成的全域字元線GWL_P1＜1:n＞。第一平面開關351可包括m個選定開關SW_SEL＜1:m＞和m個未選開關SW_UN＜1:m＞。在圖8中，K可以是與L值的一半對應的數。在另一實施方式中，K可以是比L值的一半大或小的數。另外，m、L和n可滿足下式1：
[式1]
(L×m)÷2=n
如圖8所示，選定電壓VSEL＜1:L＞中的第一至第K選定電壓VSEL＜1:K＞可耦接到奇數選定開關SW_SEL＜1＞、SW_SEL＜3＞、SW_SEL＜5＞、…。換言之，第一預解碼電壓Dec_A可耦接到奇數選定開關。另外，選定電壓VSEL＜1:L＞中的第(K+1)至第L選定電壓VSEL＜K+1:L＞可耦接到偶數選定開關SW_SEL＜2＞、SW_SEL＜4＞、SW_SEL＜6＞、…。換言之，第二預解碼電壓Dec_B可耦接到偶數選定開關。未選電壓VUN可耦接到所有未選開關SW_UN＜1:m＞。回應於選定控制訊號CTRL＜1:m＞和未選控制訊號CTRL_UN＜1:m＞的控制，選定電壓VSEL＜1:L＞和未選電壓VUN可被傳送到全域字元線GWL_P1＜1:n＞。以下，參照圖9描述特定數應用於K、L、m和n的示例性實施方式。
圖9是示出圖8所示的第一平面開關351的實施方式的方塊圖。圖9所示的第一平面開關351可具有與圖8所示的第一平面開關351相同的配置，並且作為示例，可針對K、L、m和n顯示特定數。換言之，在圖9所示的實施方式中，K可為16，L可為32，m可為12，並且n可為192。
因此，第一平面開關351可將選定電壓VSEL＜1:32＞和未選電壓VUN解碼並輸出到具有192條線的全域字元線GWL_P1＜1:192＞。全域字元線開關351可包括十二個選定開關SW_SEL＜1:12＞和十二個未選開關SW_UN＜1:12＞。選定電壓VSEL＜1:32＞中的第一至第16選定電壓VSEL＜1:16＞可耦接到奇數選定開關SW_SEL＜1＞、SW_SEL＜3＞、SW_SEL＜5＞、…、SW_SEL＜11＞。另外，選定電壓VSEL＜1:32＞中的第17至第32選定電壓VSEL＜17:32＞可耦接到偶數選定開關SW_SEL＜2＞、SW_SEL＜4＞、SW_SEL＜6＞、…、SW_SEL＜12＞。未選電壓VUN可耦接到所有未選開關SW_UN＜1:12＞。回應於選定控制訊號CTRL＜1:12＞和未選控制訊號CTRL_UN＜1:12＞的控制，選定電壓VSEL＜1:32＞和未選電壓VUN可被傳送到全域字元線GWL_P1＜1:192＞。
如圖7所示，第一至第K選定電壓VSEL＜1:K＞可作為第一預解碼電壓Dec_A施加，並且第(K+1)至第L選定電壓VSEL＜K+1:L＞可作為第二預解碼電壓Dec_B施加。第一平面開關351可根據選定字元線的位置交換第一預解碼電壓和第二預解碼電壓的順序。第一平面開關351的示例性解碼操作將在下面參照圖12A至圖12F詳細描述。
圖10是示出圖1所示的記憶體單元陣列的一部分的電路圖。
參照圖10，記憶體單元陣列可包括多個單元串400、410、…，並且單元串400和410中的每一個可包括串聯耦接在汲極選擇電晶體401和411與源極選擇電晶體403和413之間的多個記憶體單元。汲極選擇電晶體401和411以及源極選擇電晶體403和413可分別耦接到汲極選擇線DSL和源極選擇線SSL，並且汲極選擇電晶體401和411與源極選擇電晶體403和413之間的記憶體單元可透過各條字元線WL＜1＞至WL＜n＞耦接。單元串400和410中的每一個可透過汲極選擇電晶體401和411中的每一個選擇性地耦接到位元線BL，並且透過源極選擇電晶體403和413中的每一個選擇性地耦接到與接地電壓端子耦接的共用源極線CSL。耦接到各條位元線BL的多個單元串400、410、…可與共用源極線CSL並聯耦接並形成單個記憶體單元塊。
為了執行半導體裝置的程式化操作、讀取操作和抹除操作，適合於各個操作的偏置電壓可被施加到選定字元線。例如，程式化電壓可被施加到透過在程式化操作期間輸入的行位址選擇的字元線，並且例如10V或更小的通過電壓可被施加到其它字元線。然而，由於技術進步已導致更高容量和整合密度的記憶體裝置，所以為了避免鄰近字元線或位元線（或者與其連接的記憶體單元）的干擾現象（擾動），在程式化操作期間具有不同位準的通過電壓可被施加到距選定字元線預定距離內的字元線。這被稱為升壓選項。
圖11是示出在程式化操作期間施加到圖10的字元線的電壓的時序圖。如圖11所示，假設透過在程式化操作期間輸入的行位址選擇第i字元線WL＜i＞。程式化電壓VPGM可被施加到選定字元線WL＜i＞，並且上述升壓選項可被施加到在距選定字元線WL＜i＞預定距離內的字元線WL＜i-2＞至WL＜i-1＞和WL＜i+1＞至WL＜i+2＞，從而可根據距字元線WL＜i＞的距離對其施加不同的電壓VLSB1和VLSB2。另一方面，可對其它字元線WL＜1＞至WL＜i-3＞和WL＜i+3＞至WL＜n＞施加相同的通過電壓VPASS。
圖12A至圖12F是示出圖6所示的全域字元線解碼器的操作的表。
參照圖12A，根據一個示例性實施方式示出當針對第一平面371選擇第一全域字元線GWL_P1＜1＞時的解碼操作。更具體地，圖12A示出對耦接到包括在第一平面371中的記憶體塊當中的選定記憶體塊的第一局部字元線執行程式化操作的全域字元線的解碼操作。
為了將程式化電壓施加到選定記憶體塊的局部字元線當中的第一局部字元線，程式化電壓VPGM可被施加到全域字元線GWL_P1＜1:n＞中的第一全域字元線GWL_P1＜1＞。局部自升壓選項可被施加到與選定第一全域字元線GWL_P1＜1＞相鄰的第二全域字元線GWL_P1＜2＞和第三全域字元線GWL_P1＜3＞。因此，第一局部自升壓電壓VLSB1和第二局部自升壓電壓VLSB2可分別被施加到第二全域字元線GWL_P1＜2＞和第三全域字元線GWL_P1＜3＞。
通過電壓VPASS可被施加到剩餘的全域字元線GWL_P1＜4＞至GWL_P1＜192＞。圖12A示出上述示例性操作中的全域字元線的解碼結果。
為了執行圖12A所示的解碼操作，圖7所示的選定電壓切換單元311可將選定電壓VSEL＜1:32＞解碼並輸出。更具體地，第一開關SSW1可輸出程式化電壓VPGM作為第一選定電壓VSEL＜1＞。第二開關SSW2可輸出第一局部自升壓電壓VLSB1作為第二選定電壓VSEL＜2＞。第三開關SSW3可輸出第二局部自升壓電壓VLSB2作為第三選定電壓VSEL＜3＞。第四開關SSW4至第32開關SSW32可輸出通過電壓VPASS作為第四選定電壓VSEL＜4＞至第32選定電壓VSEL＜32＞。如上所述，第一至第16選定電壓VSEL＜1:16＞可以是第一預解碼電壓Dec_A，第17至第32選定電壓VSEL＜17:32＞可以是第二預解碼電壓Dec_B。另外，圖4B所示的未選電壓切換單元213可輸出通過電壓VPASS作為未選電壓VU。
為了執行圖12A所示的解碼操作，圖9所示的第一選定開關352（即，SW_SEL＜1＞）可基於控制訊號CTRL_SEL＜1＞被啟用，並且第一未選開關SW_UN＜1＞可基於控制訊號CTRL_UN＜1＞被啟用。因此，選定電壓SEL＜1:32＞當中的第一預解碼電壓Dec_A（即，VSEL＜1:16＞）可被施加到第一至第16全域字元線GWL_P1＜1:16＞。另外，如圖9所示的第二選定開關354（即，SW_SEL＜2＞）可基於控制訊號CTRL_SEL＜2＞被啟用，並且第二未選開關355（即，SW_UN＜2＞）可基於控制訊號CTRL_UN＜2＞被停用。因此，在選定電壓VSEL＜1:32＞當中，第二預解碼電壓Dec_B（即，VSEL＜17:32＞）可被輸出到第17至第32全域字元線GWL_P1＜17:32＞。因此，程式化電壓VPGM可被輸出到第一全域字元線GWL_P1＜1＞，第一局部自升壓電壓VSLB1可被輸出到第二全域字元線GWL_P1＜2＞，並且第二局部自升壓電壓VLSB2可被輸出到第三全域字元線GWL_P1＜3＞。通過電壓VPASS可被輸出到第四至第32全域字元線GWL_P1＜4:32＞。
圖9所示的第三至第12選定開關356、…、358（即，SW_SEL＜3:12＞）可基於控制訊號CTRL_SEL＜3:12＞被停用，並且第三至第12未選開關357、…、359（即，SW_UN＜3:12＞）可基於控制訊號CTRL_UN＜3:12＞被啟用。因此，作為未選電壓VU的通過電壓VPASS可被輸出到第33至第192全域字元線GWL_P1＜33:192＞。
儘管圖12A中未示出，當在第一局部字元線的程式化操作之後對第二局部字元線執行程式化操作時，程式化電壓VPGM可被施加到全域字元線GWL_P1＜1:n＞當中的第二全域字元線GWL_P1＜2＞。局部自升壓選項可被施加到與選定的第二全域字元線GWL_P1＜2＞相鄰的第一全域字元線GWL_P1＜1＞、第三全域字元線GWL_P1＜3＞和第四全域字元線GWL_P1＜4＞。因此，局部自升壓電壓VLSB1可被施加到第一全域字元線GWL_P1＜1＞和第三全域字元線GWL_P1＜3＞，並且第二局部自升壓電壓VLSB2可被施加到第四全域字元線GWL_P1＜4＞。包括在如圖7所示的選定電壓切換單元311中的第一開關SSW1可輸出第一局部自升壓電壓VLSB1作為第一選定電壓VSEL＜1＞。更具體地，第二開關SSW2可輸出程式化電壓VPGM作為第二選定電壓VSEL＜2＞。第三開關SSW3可輸出第一局部自升壓電壓VLSB1作為第三選定電壓VSEL＜3＞。第四開關SSW4可輸出第二局部自升壓電壓VLSB2作為第四選定電壓VSEL＜4＞。第五開關SSW5至第32開關SSW32可輸出通過電壓VPASS作為第五選定電壓VSEL＜5＞至第32選定電壓VSEL＜32＞。如圖9所示的第一至第12選定開關SW_SEL＜1:12＞和第一至第12未選開關SW_UN＜1:12＞可按照與如參照圖12A所述的第一局部字元線上的程式化操作期間的解碼操作相同的方式執行操作。換言之，第一和第二選定開關SW_SEL＜1:2＞可直接將第一選定電壓VSEL＜1＞至第32選定電壓VSEL＜32＞輸出到第一全域字元線GWL_P1＜1＞至第32全域字元線GWL_P1＜32＞。第三至第12未選開關SW_UN＜3:12＞可將作為未選電壓VUN的通過電壓VPASS輸出到第33全域字元線GWL_P1＜33＞至第192全域字元線GWL_P1＜192＞。
當按照如上所述的相同方式執行第一至第30局部字元線的程式化操作時，可僅改變如圖7所示的選定電壓切換單元311的解碼操作，而如圖9所示的第一平面開關351的解碼操作可保持相同。為了說明方便，包括程式化電壓VPGM、第一局部自升壓電壓VLSB1和第二局部自升壓電壓VLSB2的選定電壓可被稱為「選定電壓視窗」。另外，與第一預解碼電壓Dec_A對應的選定電壓可被稱為「第一預解碼視窗」。另外，與第二預解碼電壓Dec_B對應的選定電壓可被稱為「第二預解碼視窗」。當全域字元線的選定位置改變時，選定電壓視窗也可移動。例如，圖12A所示的選定電壓視窗可對應於第一至第三選定電壓VSEL＜1:3＞。當對第七局部字元線執行程式化操作時，程式化電壓VPGM可被供應給第七全域字元線GWL_P1＜7＞，第一局部自升壓電壓VLSB1可被供應給第六全域字元線GWL_P1＜6＞和第八全域字元線GWL_P1＜8＞，並且第二局部自升壓電壓VLSB2可被供應給第五全域字元線GWL_P1＜5＞和第九全域字元線GWL_P1＜9＞。因此，選定電壓視窗可對應於第五至第九選定電壓VSEL＜5:9＞。
即使當全域字元線的選定位置改變時，第一預解碼視窗和第二預解碼視窗可不移動。換言之，在上述實施方式中，第一預解碼視窗可對應於第一至第16選定電壓VSEL＜1:16＞，並且第二預解碼視窗可對應於第17至第32選定電壓VSEL＜17:32＞。
根據本發明的一個或更多個示例性實施方式，當選定電壓視窗與第一預解碼視窗或第二預解碼視窗的「邊緣」相鄰時，全域字元線解碼器的平面開關可被配置為將第一預解碼電壓和第二預解碼電壓交換順序並輸出第一預解碼電壓和第二預解碼電壓。將參照圖12B描述選定電壓視窗與第一預解碼視窗或第二預解碼視窗的邊緣相鄰的情況。
參照圖12B，為了對第30局部字元線執行程式化操作，程式化電壓VPGM可被施加到全域字元線GWL_P1＜1:n＞當中的第30全域字元線GWL_P1＜30＞。第一局部自升壓電壓VLSB1可被施加到與選定的第30全域字元線GWL_P1＜30＞相鄰的第29全域字元線GWL_P1＜29＞和第31全域字元線GWL_P1＜31＞，並且第二局部自升壓電壓VLSB2可被施加到第28全域字元線GWL_P1＜28＞和第32全域字元線GWL_P1＜32＞。包括在如圖7所示的選定電壓切換單元311中的第30開關SSW30可輸出程式化電壓VPGM作為第30選定電壓VSEL＜30＞。另外，第29開關SSW29和第31開關SSW31可分別輸出第一局部自升壓電壓VLSB1作為第29選定電壓VSEL＜29＞和第31選定電壓VSEL＜31＞。另外，第28開關SSW28和第32開關SSW32可分別輸出第二局部自升壓電壓VLSB2作為第28選定電壓VSEL＜28＞和第32選定電壓VSEL＜32＞。第一開關SSW1至第27開關SSW27可分別輸出通過電壓VPASS作為第一至第27選定電壓VSEL＜1:27＞。圖9所示的第一和第二選定開關SW_SEL＜1:2＞可直接將第一至第32選定電壓VSEL＜1:32＞輸出到第一至第32全域字元線GWL_P1＜1＞至GWL_P1＜32＞。第三至第12未選開關SW_UN＜3:12＞可將作為未選電壓VUN的通過電壓VPASS輸出到第33至第192全域字元線GWL_P1＜33:192＞。
參照圖12B，選定電壓視窗可對應於第28至第32選定電壓VSEL＜28:32＞，並且第二預解碼視窗可對應於第17至第32選定電壓VSEL＜17:32＞。因此，這可對應於圖12B的選定電壓視窗與第二預解碼視窗的邊緣相鄰的情況。在這種情況下，第一平面開關351可被配置為交換第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序並輸出它們。參照圖12B，可執行解碼操作以使得第一預解碼電壓Dec_A之後跟隨第二預解碼電壓Dec_B。然而，參照圖12C，可執行解碼操作以使得第一預解碼電壓Dec_A跟隨在第二預解碼電壓Dec_B之後。
如圖12C所示，當程式化電壓被施加到第31全域字元線GWL_P1＜31＞並且局部自升壓選項被施加到第29全域字元線GWL_P1＜29＞、第30全域字元線GWL_P1＜30＞、第32全域字元線GWL_P1＜31＞和第33全域字元線GWL_P1＜33＞時，平面切換單元350可交換第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序並輸出它們。更具體地，由於第一平面正在操作，所以第一平面開關351可交換第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序並輸出它們。
首先，選定電壓切換單元311可將選定電壓VSEL＜1:32＞解碼並輸出選定電壓VSEL＜1:32＞。更具體地，第一開關SSW1可輸出第二局部自升壓電壓VLSB2作為第一選定電壓VSEL＜1＞。第一選定電壓VSEL＜1＞可被供應給第33全域字元線GWL_P1＜33＞。另外，第二開關SSW2至第28開關SSW28可分別輸出通過電壓VPASS作為第二選定電壓VSEL＜2＞至第28選定電壓VSEL＜28＞。更具體地，第29開關SSW29可輸出第二局部自升壓電壓VLSB2作為第29選定電壓VSEL＜29＞。第30開關SSW30和第32開關SSW32可分別輸出第一局部自升壓電壓VLSB1作為第30選定電壓VSEL＜30＞和第32選定電壓VSEL＜32＞。第31開關SSW31可輸出程式化電壓VPGM作為第31選定電壓VSEL＜31＞。
在第31局部字元線的程式化操作期間，圖9所示的第一平面開關351可交換第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序並輸出它們。回應於控制訊號CTRL_SEL＜1＞和CTRL_UN＜1＞，第一選定開關SW_SWL＜1＞可被停用並且第一未選開關SW_UN＜1＞可被啟用。因此，作為未選電壓UN的通過電壓VPASS可被輸出到第一至第16全域字元線GWL_P1＜1:16＞。回應於控制訊號CTRL_SEL＜2＞和CTRL_UN＜2＞，第二選定開關SW_SWL＜2＞可被啟用並且第二未選開關SW_UN＜2＞可被停用。因此，第17至第32選定電壓VSEL＜17:32＞可被輸出到第17至第32全域字元線GWL_P1＜17:32＞。回應於控制訊號CTRL_SEL＜3＞和CTRL_UN＜3＞，第三選定開關SW_SWL＜3＞可被啟用並且第三未選開關SW_UN＜3＞可被停用。因此，第一至第16選定電壓VSEL＜1:16＞可被輸出到第33至第48全域字元線GWL_P1＜33:48＞。回應於控制訊號CTRL_SEL＜4:12＞和CTRL_UN＜4:12＞，第四至第12選定開關SW_SWL＜4:12＞可被停用，並且第四至第12未選開關SW_UN＜4:12＞可被啟用。因此，作為未選電壓VU的通過電壓VPASS可被輸出到第49至第192全域字元線GWL_P1＜49:192＞。
如圖12B和圖12C所示，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可被交換。換言之，如圖12B所示，解碼操作可按照第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的循序執行，而如圖12C所示，解碼操作可按照第二預解碼電壓Dec_B和第一預解碼電壓Dec_A的循序執行。因此，與圖2至圖5所示的全域字元線解碼器不同，當應用局部自升壓選項時，圖6至圖9所示的全域字元線解碼器可有效地傳送自升壓電壓。就視窗而言，當選定電壓視窗與第二預解碼視窗的邊緣相鄰時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可交換。
圖12D、圖12E和圖12F分別示出第34、第46和第47局部字元線的程式化操作期間的全域字元線的解碼操作。參照圖12D至圖12F，當對第47局部字元線執行程式化操作時（圖12F），第一預解碼電壓和第二預解碼電壓可被再次交換。換言之，如圖12E所示，當選定電壓視窗與第一預解碼視窗的邊緣相鄰時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可如圖12F所示被交換並解碼。
如圖12A至圖12F所示，當“選定電壓視窗”與“第一預解碼視窗”或“第二預解碼視窗”的邊緣相鄰時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可交換。然而，這僅是示例，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可在各種時間點或者在各種條件下交換。
例如，參照圖12B和圖12C，當選定電壓視窗與第二預解碼視窗的邊緣相鄰時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可交換。然而，只有當選定電壓視窗位於第二預解碼視窗中時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序才可交換。例如，與圖12B不同，當選定電壓視窗對應於第17至第21選定電壓VSEL＜17:21＞時，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序可交換。換言之，當程式化電壓VPGM被供應給第19全域字元線GWL_P1＜19＞，並且局部自升壓電壓被供應給第17、第18、第20和第21全域字元線GWL_P1＜17:18＞和GWL_P1＜20:21＞時，通過電壓VPASS可作為未選電壓VUN被供應給第一至第16全域字元線GWL_P1＜1:16＞。另外，作為第一至第16選定電壓VSEL＜1:16＞的通過電壓可作為第一預解碼電壓Dec_A被供應給第33至第48全域字元線GWL_P1＜33:48＞。
基於以上描述，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B可在「選定電壓視窗」存在於「第一預解碼視窗」內時在任何適當設定的時間點或者在「選定電壓視窗」存在於「第二預解碼視窗」內時在任何適當設定的時間點被交換。如上所述，第一預解碼電壓Dec_A和第二預解碼電壓Dec_B的順序交換的時間點或條件可不同地確定。
如上所述，根據本發明的一個或更多個示例性實施方式的全域字元線解碼器以及具有該全域字元線解碼器的半導體裝置可減少電壓切換單元310與平面切換單元350之間的線的數量。另外，包括在全域字元線開關中的開關的數量可減少。因此，由於開關的數量和線的數量減少，晶片面積和製造成本可降低。此外，當應用局部自升壓選項時，選定電壓可被有效地供應給全域字元線。
圖13是示出包括半導體記憶體裝置100的記憶體系統的方塊圖。
參照圖13，記憶體系統1000可包括半導體記憶體裝置100和控制器1100。半導體記憶體裝置100可以是參照圖1描述的半導體裝置的一個示例。以下，將省略重複的描述。
控制器1100可耦接到主機和半導體記憶體裝置100。控制器1100可被配置為回應於來自主機的請求訪問半導體記憶體裝置100。例如，控制器1100可控制半導體記憶體裝置100的讀取操作、程式化操作、抹除操作和/或背景操作。控制器1100可被配置為提供半導體記憶體裝置100與主機之間的介面。控制器1100可被配置為驅動用於控制半導體記憶體裝置100的韌體。
控制器1100可包括隨機存取記憶體（RAM）1110、中央處理單元（CPU）1120、主機介面1130、記憶體介面1140和錯誤校正塊1150。RAM 1110可用作處理單元1120的操作記憶體、半導體記憶體裝置100與主機之間的快取記憶體以及半導體記憶體裝置100與主機之間的緩衝記憶體中的至少一個。處理單元1120可控制控制器1100的整體操作。另外，控制器1100可在寫操作期間暫時地儲存從主機提供的程式化資料。
主機介面1130可與主機介面。例如，控制器1100可透過包括通用序列匯流排（USB）協定、多媒體卡（MMC）協定、周邊元件連接（PCI）協議、高速PCI（PCI-E）協定、高級技術附件（ATA）協定、串列ATA協定、並行ATA協定、小型電腦小型介面（SCSI）協定、增強小型磁片介面（ESDI）協定、整合驅動電子裝置（IDE）協定、私有協定或其組合的各種介面協定來與主機通訊。
記憶體介面1140可與半導體記憶體裝置100介面。例如，記憶體介面可包括NAND介面或NOR介面。
錯誤校正塊1150可利用錯誤校正碼（ECC）來檢測並校正從記憶體裝置1200接收的資料中所包括的錯誤。處理單元1120可根據錯誤校正塊1150的錯誤檢測結果來控制讀取電壓並控制半導體記憶體裝置100執行重讀。根據示例性實施方式，錯誤校正塊1150可被提供作為控制器1100的元件之一。
控制器1100和半導體記憶體裝置100可被整合到單個半導體裝置中。在示例性實施方式中，控制器1100和半導體記憶體裝置100可被整合到一個半導體裝置中，以構成儲存卡。例如，控制器1100和半導體記憶體裝置100可被整合到一個半導體裝置中，以構成諸如PC卡（國際個人電腦記憶卡協會（PCMCIA））、緊湊快閃記憶體（CF）卡、智慧媒體卡（SM或SMC）、記憶棒、多媒體卡（MMC、RS-MMC或MMCmicro）、SD卡（SD、miniSD、microSD或SDHC）或通用快閃記憶體（UFS）的儲存卡。
控制器1100和半導體記憶體裝置100可被整合到單個半導體裝置中以形成固態硬碟SSD。固態硬碟SSD可包括被配置為將資料儲存在半導體記憶體中的儲存裝置。當記憶體系統1000用作固態硬碟SSD時，耦接到記憶體系統2000的主機的操作速度可顯著改進。
在另一示例中，記憶體系統1000可作為諸如電腦、超級移動PC（UMPC）、工作站、小筆電、個人數位助理（PDA）、可擕式電腦、平板電腦、無線電話、行動電話、智慧型手機、電子書、可擕式多媒體播放機（PMP）、遊戲機、導航裝置、黑盒子、數位相機、3維電視、數位音訊記錄器、數位音訊播放機、數位照片播放機、數位照片記錄器、數位視訊記錄器、能夠在無線環境中發送/接收資訊的裝置、用於形成家用網路的各種裝置之一、用於形成電腦網路的各種電子裝置之一、用於形成資訊通訊網路的各種電子裝置之一、RFID裝置或者用於形成計算系統的各種元件之一等的電子裝置的各種元件之一來提供。
在示例性實施方式中，半導體記憶體裝置100或記憶體系統1000可按照各種形式嵌入到封裝中。例如，半導體記憶體裝置100或記憶體系統1000可被嵌入到諸如堆疊式封裝（PoP）、球格陣列（BGA）、晶片級封裝（CSP）、帶引線的塑膠晶片載體（PLCC）、塑膠雙列直插封裝（PDIP）、華夫晶片封裝、晶圓形式晶片、板載晶片（COB）、陶瓷雙列直插封裝（CERDIP）、塑膠公制四方扁平封裝（MQFP）、薄四方扁平封裝（TQFP）、小外形（SOIC）、收縮型小外形封裝（SSOP）、薄小外形（TSOP）、薄四方扁平封裝（TQFP）、系統封裝（SIP）、多晶片封裝（MCP）、晶圓級製造封裝（WFP）、晶圓級處理層疊封裝（WSP）等的封裝中。
圖14是示出圖13所示的記憶體系統1000的應用示例（2000）的方塊圖。
參照圖14，記憶體系統2000可包括半導體記憶體裝置2100和控制器2200。半導體記憶體裝置2100可包括多個半導體記憶體晶片。所述多個半導體記憶體晶片可被分成多個組。
圖14示出透過第一通道CH1至第k通道CHk與控制器2200通訊的多個組。各個記憶體晶片可按照與參照圖1或圖2描述的半導體記憶體裝置100相似的方式來配置和操作。
各個組可被配置為經由單個共用通道來與控制器2200通訊。控制器2200可與參照圖1或圖14描述的控制器200或100相似地配置，並且被配置為透過多個通道CH1至CHk來控制半導體記憶體裝置2100的多個記憶體晶片。
圖15是示出包括參照圖14描述的記憶體系統的計算系統的方塊圖。
計算系統3000可包括中央處理單元3100、隨機存取記憶體（RAM）3200、使用者介面3300、電源3400、系統匯流排3500和記憶體系統2000。
記憶體系統2000可透過系統匯流排3500電連接到中央處理單元3100、RAM 3200、使用者介面3300和電源3400。透過使用者介面3300提供的資料或者由中央處理單元3100處理的資料可被儲存在記憶體系統2000中。
如圖15所示，半導體記憶體裝置2100可透過控制器2200耦接到系統匯流排3500。然而，半導體記憶體裝置2100可直接耦接到系統匯流排3500。控制器2200的功能可由中央處理單元3100和RAM 3200執行。
如圖15所示，可提供參照圖14描述的記憶體系統2000。然而，記憶體系統2000可由參照圖13描述的記憶體系統1000代替。作為示例性實施方式，計算系統3000可被配置為包括參照圖13和圖14描述的記憶體系統1000和2000的全部。
根據實施方式，可提供一種能夠減小晶片尺寸的解碼器。
根據另一實施方式，可提供一種能夠減小晶片尺寸的半導體裝置。
對於本領域技術人員而言將顯而易見的是，在不脫離本發明的精神或範圍的情況下，可對本發明的上述示例性實施方式進行各種修改。因此，本發明旨在涵蓋所有這些修改，只要它們落入所附權利要求書及其等同物的範圍內即可。
100‧‧‧半導體裝置
110‧‧‧記憶體單元陣列
120‧‧‧位址解碼器
130‧‧‧讀寫電路
140‧‧‧控制邏輯
150‧‧‧電壓產生器
210‧‧‧電壓切換單元
211‧‧‧選定電壓切換單元
213‧‧‧未選電壓切換單元
230‧‧‧全域字元線開關
250‧‧‧平面切換單元
251‧‧‧第一平面開關
253‧‧‧第二平面開關
261‧‧‧第一塊開關
263‧‧‧第二塊開關
271‧‧‧第一平面
273‧‧‧第二平面
310‧‧‧電壓切換單元
311‧‧‧選定電壓切換單元
313‧‧‧未選電壓切換單元
350‧‧‧平面切換單元
351‧‧‧第一平面開關
352‧‧‧第一選定開關
353‧‧‧第二平面開關
354‧‧‧第二選定開關
355‧‧‧第二未選開關
356、357、358‧‧‧選定開關
357、358、359‧‧‧未選開關
361‧‧‧第一塊開關
363‧‧‧第二塊開關
371‧‧‧第一平面
373‧‧‧第二平面
400、410‧‧‧單元串
401、411‧‧‧汲極選擇電晶體
403、413‧‧‧源極選擇電晶體
1000‧‧‧記憶體系統
1100‧‧‧控制器
1110‧‧‧隨機存取記憶體
1120‧‧‧處理單元
1130‧‧‧主機介面
1140‧‧‧記憶體介面
1150‧‧‧錯誤校正塊
2000‧‧‧記憶體系統
2100‧‧‧半導體記憶體裝置
2200‧‧‧控制器
3000‧‧‧計算系統
3100‧‧‧中央處理單元
3200‧‧‧隨機存取記憶體
3300‧‧‧使用者介面
3400‧‧‧電源
3500‧‧‧系統匯流排
BL1~BLm‧‧‧位元線
BLK1~BLKz‧‧‧記憶體塊
CH1‧‧‧第一通道
CHk‧‧‧第k通道
CMD‧‧‧指令
CSL‧‧‧共用源極線
CTRL‧‧‧控制訊號
CTRL_SEL＜1:12＞‧‧‧控制訊號
CTRL_SEL＜1＞~CTRL_SEL＜3＞控制訊號
CTRL_UN＜1＞~CTRL_UN＜3＞‧‧‧控制訊號
DATA‧‧‧資料
Dec_A‧‧‧第一預解碼電壓
Dec_B‧‧‧第二預解碼電壓
DSL‧‧‧汲極選擇線
GWL＜1:n＞‧‧‧全域字元線
GWL＜5＞‧‧‧第五全域字元線
GWL_P1＜1:n＞‧‧‧全域字元線
GWL_P1＜1＞‧‧‧第一全域字元線
GWL_P1＜2＞‧‧‧第二全域字元線
GWL_P1＜3＞‧‧‧第三全域字元線
GWL_P1＜6＞‧‧‧第六全域字元線
GWL_P1＜7＞‧‧‧第七全域字元線
GWL_P1＜8＞‧‧‧第八全域字元線
GWL_P1＜9＞‧‧‧第九全域字元線
GWL_P1＜4＞~GWL_P1＜192＞‧‧‧全域字元線
GWL_P2＜1:n＞‧‧‧全域字元線
PB1~PBm‧‧‧頁緩衝器
SSL‧‧‧源極選擇線
SSW1~SSWk‧‧‧電壓開關
SSWCTRL＜1＞~SSWCTRL＜K＞‧‧‧控制訊號
SW_SEL＜1:12＞‧‧‧選定開關
SWL_SEL＜1＞‧‧‧第一選定開關
SW_SEL＜10＞‧‧‧第十選定開關
SW_UN＜1:12＞‧‧‧未選開關
SW_UN＜1＞‧‧‧未選開關
USWCTRL‧‧‧控制訊號
VERA‧‧‧抹除電壓
VLSB1‧‧‧第一局部自升壓電壓
VLSB2‧‧‧第二局部自升壓電壓
VPGM‧‧‧程式化電壓
Vpass、VPASS‧‧‧通過電壓
Vread、VREAD‧‧‧讀取電壓
VS＜1:3＞‧‧‧選定操作電壓
VS1、VS2、VS3‧‧‧選定操作電壓
VSEL＜1:K＞‧‧‧選定電壓
VSEL＜1:L＞‧‧‧選定電壓
VSEL＜1＞‧‧‧第一選定電壓
VSEL＜2＞‧‧‧第二選定電壓
VSEL＜K＞‧‧‧第K選定電壓
VU‧‧‧未選電壓
VU1、VU2、VU3‧‧‧未選操作電壓
VUN‧‧‧未選電壓
WL‧‧‧字元線
WL＜i＞‧‧‧第i字元線
［圖1］是示出根據本公開的一個實施方式的半導體裝置的方塊圖； ［圖2］是示出根據本公開的一個實施方式的包括全域字元線解碼器和多個平面的半導體裝置的方塊圖； ［圖3］是示出根據本公開的一個實施方式的［圖2］所示的選定電壓切換單元的配置的方塊圖； ［圖4A］是示出根據本公開的一個實施方式的［圖3］所示的電壓開關的配置的圖； ［圖4B］是示出根據本公開的一個實施方式的［圖2］所示的未選電壓切換單元的配置的方塊圖； ［圖5］是示出［圖2］所示的全域字元線開關的方塊圖； ［圖6］是示出根據本發明的實施方式的全域字元線解碼器以及包括該全域字元線解碼器的半導體裝置的方塊圖； ［圖7］是示出［圖6］所示的選定電壓切換單元的配置的方塊圖； ［圖8］是示出［圖6］所示的第一平面開關的配置的方塊圖； ［圖9］是示出［圖8］所示的第一平面開關的配置的方塊圖； ［圖10］是示出［圖1］所示的記憶體單元陣列的一部分的電路圖； ［圖11］是示出在程式化操作期間施加到［圖10］所示的字元線的電壓的時序圖； ［圖12A］至［圖12F］是示出［圖6］所示的全域字元線解碼器的操作的表； ［圖13］是示出包括［圖1］所示的半導體裝置的記憶體系統的方塊圖； ［圖14］是示出［圖13］所示的記憶體系統的應用示例的方塊圖；以及 ［圖15］是示出包括參照［圖14］所描述的記憶體系統的計算系統的方塊圖。

Claims (19)

  1. 一種解碼器，該解碼器包括： 電壓切換單元，該電壓切換單元將多個操作電壓解碼以輸出選定電壓和未選電壓；以及 平面切換單元，該平面切換單元接收所述選定電壓和所述未選電壓，並且將所述選定電壓和所述未選電壓解碼以將解碼的電壓輸出到與多個平面當中的選定平面耦接的全域字元線， 其中，所述選定電壓包括第一預解碼電壓和第二預解碼電壓，並且 其中，所述平面切換單元根據選定字元線的位置將所述第一預解碼電壓和所述第二預解碼電壓交換順序並輸出所述第一預解碼電壓和所述第二預解碼電壓。
  2. 如請求項1所述的解碼器，其中，所述電壓切換單元包括： 選定電壓切換單元，該選定電壓切換單元基於解碼的所述多個操作電壓來產生所述第一預解碼電壓和所述第二預解碼電壓；以及 未選電壓切換單元，該未選電壓切換單元基於解碼的所述多個操作電壓來產生所述未選電壓。
  3. 如請求項2所述的解碼器，其中，所述選定電壓切換單元在程式化操作期間將用於升壓選項的所述多個操作電壓解碼並輸出。
  4. 如請求項2所述的解碼器，其中，所述平面切換單元包括多個選定開關，並且 所述多個選定開關中的每一個接收所述第一預解碼電壓和所述第二預解碼電壓中的任一個。
  5. 如請求項4所述的解碼器，其中，與所述多個選定開關中的奇數選定開關對應的第一選定開關接收所述第一預解碼電壓，並且 與所述多個選定開關中的偶數選定開關對應的第二選定開關接收所述第二預解碼電壓。
  6. 如請求項5所述的解碼器，其中，所述平面切換單元還包括分別與所述多個選定開關對應的多個未選開關。
  7. 如請求項6所述的解碼器，其中，隨著所選定的全域字元線的位置增加，所述平面切換單元重複地交換所述第一預解碼電壓和所述第二預解碼電壓的順序以輸出所述第一預解碼電壓和所述第二預解碼電壓。
  8. 如請求項1所述的解碼器，其中，當選定電壓視窗與第一預解碼視窗的邊緣相鄰時，所述平面切換單元交換所述第一預解碼電壓和所述第二預解碼電壓的順序，並且 所述選定電壓視窗對應於所述選定電壓，而所述第一預解碼視窗對應於所述第一預解碼電壓。
  9. 如請求項1所述的解碼器，其中，當選定電壓視窗與第二預解碼視窗的邊緣相鄰時，所述平面切換單元交換所述第一預解碼電壓和所述第二預解碼電壓的順序，並且 所述選定電壓視窗對應於所述選定電壓，而所述第二預解碼視窗對應於所述第二預解碼電壓。
  10. 一種半導體裝置，該半導體裝置包括： 多條全域字元線； 電壓產生器，該電壓產生器產生具有不同位準的多個操作電壓； 電壓切換單元，該電壓切換單元將所述多個操作電壓解碼以輸出選定電壓和未選電壓； 平面切換單元，該平面切換單元接收所述選定電壓和所述未選電壓，並且將所述選定電壓和所述未選電壓解碼並輸出到與多個平面當中的選定平面耦接的全域字元線；以及 控制邏輯，該控制邏輯控制所述電壓產生器、所述電壓切換單元和所述平面切換單元的操作， 其中，所述平面切換單元根據選定字元線的位置將第一預解碼電壓和第二預解碼電壓交換順序並輸出所述第一預解碼電壓和所述第二預解碼電壓。
  11. 如請求項10所述的半導體裝置，其中，所述電壓切換單元包括： 選定電壓切換單元，該選定電壓切換單元基於解碼的所述多個操作電壓來產生所述第一預解碼電壓和所述第二預解碼電壓；以及 未選電壓切換單元，該未選電壓切換單元基於解碼的所述多個操作電壓來產生所述未選電壓。
  12. 如請求項11所述的半導體裝置，其中，所述選定電壓切換單元在程式化操作期間將用於升壓選項的所述多個操作電壓解碼並輸出。
  13. 如請求項11所述的半導體裝置，其中，所述平面切換單元包括多個選定開關，並且 所述多個選定開關中的每一個接收所述第一預解碼電壓和所述第二預解碼電壓中的任一個。
  14. 如請求項13所述的半導體裝置，其中，與所述多個選定開關中的奇數選定開關對應的第一選定開關接收所述第一預解碼電壓，並且 與所述多個選定開關中的偶數選定開關對應的第二選定開關接收所述第二預解碼電壓。
  15. 如請求項14所述的半導體裝置，其中，所述平面切換單元還包括分別與所述多個選定開關對應的多個未選開關。
  16. 如請求項15所述的半導體裝置，其中，隨著所選定的全域字元線的位置增加，所述平面切換單元重複地交換所述第一預解碼電壓和所述第二預解碼電壓的順序並輸出所述第一預解碼電壓和所述第二預解碼電壓。
  17. 如請求項10所述的半導體裝置，其中，當選定電壓視窗與第一預解碼視窗的邊緣相鄰時，所述平面切換單元交換所述第一預解碼電壓和所述第二預解碼電壓的順序，並且 所述選定電壓視窗對應於所述選定電壓，而所述第一預解碼視窗對應於所述第一預解碼電壓。
  18. 如請求項10所述的半導體裝置，其中，當選定電壓視窗與第二預解碼視窗的邊緣相鄰時，所述平面切換單元交換所述第一預解碼電壓和所述第二預解碼電壓的順序，並且 所述選定電壓視窗對應於所述選定電壓，而所述第二預解碼視窗對應於所述第二預解碼電壓。
  19. 一種解碼器，該解碼器包括： 電壓切換單元，該電壓切換單元將多個操作電壓解碼以輸出選定電壓和未選電壓，所述選定電壓包括第一預解碼電壓和第二預解碼電壓；以及 平面切換單元，該平面切換單元接收所述選定電壓和所述未選電壓並將所述選定電壓和所述未選電壓解碼以將解碼的電壓輸出到與多個平面當中的選定平面耦接的全域字元線， 其中，所述平面切換單元包括多組開關，第一組開關接收所述第一預解碼電壓，第二組開關接收所述第二預解碼電壓，第三組開關接收所述第一預解碼電壓，並且 其中，所述第一組開關或所述第三組開關根據選定字元線的位置交替地輸出所述第一預解碼電壓。
TW107109823A 2017-08-11 2018-03-22 解碼器和具有該解碼器的半導體裝置 TWI748070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0102476 2017-08-11
??10-2017-0102476 2017-08-11
KR1020170102476A KR20190017514A (ko) 2017-08-11 2017-08-11 디코더 및 이를 포함하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
TW201919067A true TW201919067A (zh) 2019-05-16
TWI748070B TWI748070B (zh) 2021-12-01

Family

ID=65275456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109823A TWI748070B (zh) 2017-08-11 2018-03-22 解碼器和具有該解碼器的半導體裝置

Country Status (4)

Country Link
US (1) US10741248B2 (zh)
KR (1) KR20190017514A (zh)
CN (1) CN109390014A (zh)
TW (1) TWI748070B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102706740B1 (ko) 2019-12-26 2024-09-19 에스케이하이닉스 주식회사 전압 스위칭 회로 및 이를 포함하는 반도체 메모리 장치
KR102714861B1 (ko) * 2020-05-19 2024-10-11 에스케이하이닉스 주식회사 전압 생성기 및 이를 포함하는 메모리 장치
IT202100030611A1 (it) 2021-12-03 2023-06-03 Sk Hynix Inc Dispositivo di memoria non volatile
KR20240017657A (ko) * 2022-08-01 2024-02-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US12505885B2 (en) * 2023-04-27 2025-12-23 SanDisk Technologies, Inc. Plane and block location dependent voltage biases in NAND memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938094B1 (ko) 2008-03-14 2010-01-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 소거 방법
US8456914B2 (en) * 2011-03-07 2013-06-04 Elpida Memory, Inc. Memory device with multiple planes
KR20120119334A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20130022228A (ko) 2011-08-25 2013-03-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20130036555A (ko) 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 전압 공급 회로, 반도체 메모리 장치 및 그것의 동작 방법
KR102003447B1 (ko) 2012-08-30 2019-10-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9558835B2 (en) * 2015-06-22 2017-01-31 SK Hynix Inc. Semiconductor device and operating method thereof
KR102442215B1 (ko) * 2015-09-25 2022-09-08 에스케이하이닉스 주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
US10741248B2 (en) 2020-08-11
CN109390014A (zh) 2019-02-26
TWI748070B (zh) 2021-12-01
US20190051356A1 (en) 2019-02-14
KR20190017514A (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
CN108281166B (zh) 存储装置及其操作方法
US20200090773A1 (en) Semiconductor memory device
US10658044B2 (en) Semiconductor memory device and operating method thereof
TWI748070B (zh) 解碼器和具有該解碼器的半導體裝置
TWI896688B (zh) 半導體記憶體裝置及其操作方法
CN105261386A (zh) 包含三维阵列结构的半导体存储器装置
CN110047549A (zh) 存储器系统及其操作方法
CN110534148B (zh) 半导体存储器装置及操作该半导体存储器装置的方法
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
US8711618B2 (en) Method for programming non-volatile memory device and apparatuses performing the method
CN113257314B (zh) 半导体存储器装置
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
KR102732380B1 (ko) 반도체 메모리 장치
CN115132257B (zh) 半导体存储器设备和操作该半导体存储器设备的方法
CN114078532B (zh) 半导体存储器装置及其操作方法
TW202307852A (zh) 半導體記憶體裝置及其操作方法
US9190164B1 (en) Semiconductor device and operating method thereof
CN114141286B (zh) 半导体存储器装置及其操作方法
CN110322919A (zh) 半导体存储器装置、存储装置及操作存储器控制器的方法
CN110838334A (zh) 高速缓存缓冲器以及具有其的半导体存储器装置
CN114758690A (zh) 存储器设备、存储器系统和操作存储器设备的方法
US11594291B2 (en) Semiconductor memory device and method of operating the same
US10902898B2 (en) Decoding circuit to select a column select line corresponding to an address signal and semiconductor memory device having the same
US11017844B2 (en) Semiconductor memory device
JP2025096165A (ja) メモリ装置およびその動作方法