[go: up one dir, main page]

TW201918919A - 物理不可複製功能產生器 - Google Patents

物理不可複製功能產生器 Download PDF

Info

Publication number
TW201918919A
TW201918919A TW107120682A TW107120682A TW201918919A TW 201918919 A TW201918919 A TW 201918919A TW 107120682 A TW107120682 A TW 107120682A TW 107120682 A TW107120682 A TW 107120682A TW 201918919 A TW201918919 A TW 201918919A
Authority
TW
Taiwan
Prior art keywords
dynamic
puf
coupled
node
transistor
Prior art date
Application number
TW107120682A
Other languages
English (en)
Inventor
呂士濂
科馬克 麥可 歐康尼爾
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201918919A publication Critical patent/TW201918919A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H10P72/50—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J9/00—Programme-controlled manipulators
    • B25J9/16—Programme controls
    • B25J9/1656—Programme controls characterised by programming, planning systems for manipulators
    • B25J9/1664—Programme controls characterised by programming, planning systems for manipulators characterised by motion, path, trajectory planning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J9/00—Programme-controlled manipulators
    • B25J9/16—Programme controls
    • B25J9/1679—Programme controls characterised by the tasks executed
    • B25J9/1692—Calibration of manipulator
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H10P72/0608—
    • H10P72/1922—
    • H10P72/53—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J11/00—Manipulators not otherwise provided for
    • B25J11/0095—Manipulators transporting wafers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Robotics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一種物理不可複製功能產生器包括多個物理不可複製功能單元，其中多個物理不可複製功能單元中的每一個包括第一MOS電晶體和第二MOS電晶體，其中第一MOS電晶體的源極在動態節點處連接到第二MOS電晶體的汲極，第一MOS電晶體的汲極耦接到第一匯流排且第一NMOS電晶體的閘極耦接到第二匯流排，且第二NMOS電晶體的源極和閘極耦接到地面；多個動態正反器電路，其中多個動態正反器電路中的每一個分別耦接到多個物理不可複製功能單元中的每一個；群體計數電路，其耦接到多個動態正反器電路；以及評估邏輯電路。

Description

物理不可複製功能產生器
本發明的實施例是有關於一種物理不可複製功能產生器。
隨著積體電路越來越多地用於為各種不同應用提供不同類型的資訊的電子裝置中，越來越需要充分保護可存儲在電子裝置內的敏感和/或關鍵資訊，以將對此類資訊的存取限制於僅具有存取許可權的其它裝置。此類應用的一些實例包含驗證裝置、保護裝置內的機密資訊以及確保兩個或多於兩個裝置之間的通信的安全。普遍認為亂數產生器在電腦時代至關重要。產生真正亂數的高品質亂數產生器對於加密應用是理想的。舉例來說，真亂數被用作用於加密資訊和消息的加密金鑰。
物理不可複製功能（physically unclonable function；PUF）產生器是一種通常位於積體電路內的物理結構，其回應於到PUF產生器的輸入（例如，詢問/請求）而提供大量對應輸出（例如，回應）。存在多種不同實施方法，包含基於延遲鏈（delay-chain-based）的PUF產生器和基於記憶體（memory-based）的PUF產生器。基於記憶體的PUF產生器將記憶體裝置（通常是靜態隨機存取記憶體（static random-access memory, SRAM）或動態隨機存取記憶體（dynamic random-access memory, DRAM）裝置）的陣列的變化轉譯成二進位序列。兩種方法均是基於由半導體製造製程（例如，幾何尺寸和摻雜濃度）中的固有變化所引起的裝置之間的物理性質的隨機性。候選的PUF產生器應該是獨特的、不可複製的且可信賴的。此外，其還應具有小面積、高吞吐率、低延時和低功耗。當前，基於SRAM的PUF產生器和基於DRAM的PUF產生器均遭受各種限制。舉例來說，基於SRAM的PUF產生器只能在啟動時存取，且不會提供強大的PUF配置。需要開發一種可在運行時詢問同時提供強大的PUF配置的PUF產生器。
本發明的一實施例公開一種物理不可複製功能產生器，包括：多個物理不可複製功能單元，其中所述多個物理不可複製功能單元中的每一個包括第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體，其中所述第一金屬氧化物半導體電晶體的源極在動態節點處連接到所述第二金屬氧化物半導體電晶體的汲極，所述第一金屬氧化物半導體電晶體的汲極耦接到第一匯流排及所述第一金屬氧化物半導體電晶體的閘極耦接到第二匯流排，以及所述第二金屬氧化物半導體電晶體的源極和閘極耦接到地面；多個動態正反器電路，其中所述多個動態正反器電路中的每一個分別耦接到所述多個物理不可複製功能單元中的每一個，其中所述多個動態正反器電路各自配置成監測所述多個物理不可複製功能單元中的每一個上的所述動態節點上的電壓電平；群體計數電路，其耦接到所述多個動態正反器電路，其中所述群體計數電路配置成確定具有反轉邏輯狀態的物理不可複製功能單元的第一數目；以及評估邏輯電路，其具有耦接到所述群體計數電路的輸入和耦接到所述多個動態正反器電路的輸出，其中所述評估邏輯電路配置成將所述第一數目與物理不可複製功能單元的總數的一半相比較。
本發明的一實施例公開一種配置用於產生物理不可複製功能簽名的物理不可複製功能產生器的方法，所述方法包括：將多個物理不可複製功能單元耦接到多個動態正反器電路，並耦接到群體計數器以及另外耦接到評估邏輯電路，其中所述多個物理不可複製功能單元中的每一個包括第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體；通過所述多個第一金屬氧化物半導體電晶體中的每一個將所述多個物理不可複製功能單元中的多個動態節點充電到多個第一電壓；通過所述多個第二金屬氧化物半導體電晶體中的每一個將所述多個動態節點放電到多個第二電壓；使用對應的動態正反器電路來監測所述多個第二電壓中的每一個；當所述第二電壓變得小於第三電壓時，將所述多個物理不可複製功能單元的邏輯狀態從第一邏輯狀態反轉到第二邏輯狀態；以及當具有反轉邏輯狀態的物理不可複製功能單元的數目超過物理不可複製功能單元的總數的一半時，產生物理不可複製功能簽名。
本發明的一實施例公開一種用於產生物理不可複製功能簽名的物理不可複製功能產生器，所述物理不可複製功能產生器包括：多個物理不可複製功能單元，其中所述多個物理不可複製功能單元中的每一個包括五個金屬氧化物半導體電晶體，其中第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體配置成對第一動態節點充電和放電，第三金屬氧化物半導體電晶體和第四金屬氧化物半導體電晶體配置成對第二動態節點充電，以及第五金屬氧化物半導體電晶體配置成使所述第二動態節點放電以便重置所述第二動態節點；多個動態正反器電路，其中所述多個動態正反器電路中的每一個分別耦接到所述多個物理不可複製功能單元中的每一個，其中所述多個動態正反器電路各自配置成監測所述多個物理不可複製功能單元中的每一個上的所述動態節點上的電壓電平；群體計數電路，其耦接到所述多個動態正反器電路，其中所述群體計數電路配置成確定具有反轉邏輯狀態的物理不可複製功能單元的第一數目；以及評估邏輯電路，其具有耦接到所述群體計數電路的輸入和耦接到所述多個動態正反器電路的輸出，其中所述評估邏輯電路配置成將所述第一數目與物理不可複製功能單元的總數的一半相比較。
以下公開內容描述用以實施主題的不同特徵的各種示範性實施例。下文描述元件和佈置的特定實例以簡化本公開。當然，這些僅為實例且並非旨在為限制性的。舉例來說，將理解，當元件被稱作“連接到”另一元件或“耦接到”另一元件時，其可直接連接到另一元件或耦接到另一元件，或可存在一個或多個介入元件。
物理不可複製功能（PUF）產生器通常用於認證和秘密金鑰存儲而不需要安全電可擦除可程式設計唯讀記憶體（electrically erasable programmable read-only memory；EEPROM）和/或其它昂貴的硬體（例如，電池支援的靜態隨機存取記憶體）。PUF產生器基於其由固有的製程變化所引起的獨特物理性質匯出金鑰而不是將金鑰存儲在數位記憶體中，以將其本身與即使由相同製造製程產生的其它性質區別開來。通常，此類金鑰被稱作“PUF簽名”。多個不同參數可用于定義此類簽名，例如閘極延遲、閾值電壓、基於SRAM的裝置的開機狀態和/或積體電路的各種物理特性中的任一種。此外，電荷衰減（例如，放電過程）也可用作PUF簽名，其通常用於基於DRAM的PUF產生器中。在本公開的實施例中，提出產生PUF簽名的電路和方法。電路和方法使用包括多個PUF單元的基於衰減的CMOS偽DRAM PUF（pseudo-DRAM PUF）產生器，其中多個PUF單元中的每一個包括至少兩個CMOS電晶體。固有製程變化引起多個PUF單元中的每一個的不同電流漏泄路徑，且因此引起預充電動態節點（pre-charge dynamic node）處的不同暫態放電行為的獨特組合。此類電流漏泄路徑包括亞閾值電流（sub-threshold current）、閘極漏電流、閘極誘發的汲極漏電流、反向偏置電流等。通過不斷監測放電行為和將處於特定取樣時間的動態節點上的電壓值與觸發點進行比較，可確定對應PUF單元的輸出邏輯“0”或“1”。在一個實施例中，當PUF產生器中的對應PUF單元的動態節點的總數（例如，N）的一半反轉（即，從1切換到0）時，可獲得PUF簽名，即所有PUF單元在取樣時間的邏輯狀態的N位元二進位序列。然而，在另一實施例中，PUF單元中的第一動態節點的放電用於對同一PUF單元中的預充電的第二動態節點充電。當PUF產生器中的對應PUF單元的第二動態節點的總數（例如，N）的一半反轉（即，從0切換到1）時，可獲得PUF簽名。
圖1A說明根據本公開的各種實施例的PUF產生器100的示範性框圖。應注意，系統100僅為實例且不意圖限制本公開。因此，應理解，可在圖1的系統100之前、期間以及之後提供額外的操作，且可以在本文中僅簡要地描述一些其它操作。
在一些實施例中，PUF產生器100包括多個PUF單元103（例如，103-1、103-2、...以及103-N）和有限狀態機（finite state machine；FSM）120，其中有限狀態機 120包括多個動態正反器電路104、群體計數器（population counter；Popcount）以及評估邏輯電路。多個PUF單元103分別耦接在第一匯流排101與第二匯流排102之間，其中第一匯流排101具有電壓電平Vcc且第二匯流排102進行充電以便將“1”寫入多個PUF單元103。在一些實施例中，多個PUF單元103中的每一個包括2個NMOS電晶體，其將於圖1B中更加詳細地論述。多個動態正反器電路104分別耦接到端子CLK處的第三匯流排110、端子ENPR處的第四匯流排112以及端子EN處的第五匯流排106。多個PUF單元103的輸出端子接著耦接到對應動態正反器 104的端子D。多個動態正反器電路104的輸出端子接著耦接到群體計數器 105。確定N位元輸入中“0”的數目的群體計數器 105的輸出端子接著連接到評估邏輯電路107。評估邏輯電路107的輸出端子電耦接到反相器，所述反相器接著連接到第五匯流排106。
群體計數器 105可為使用遺傳演算法的習知的電腦運算，在某些實施例中，其通常可以使用跨越大範圍演算法的基於軟體的技術來實現。這些演算法包括串列移位元、查表、算術邏輯計數、模擬群體計數、漢明距離位垂直計數器（hamming distance bit vertical counter）、頻分等。可替代地，根據其它實施例，群體計數器 105可使用硬體電路來配置。群體計數器 105的硬體電路可包括半加器、全加器、進位保留加法器等，以及至少一個邏輯門（異或們、及閘等）。群體計數器 105的邏輯門的數目由輸入的數目定義並因此由PUF單元104的數目定義，群體計數器 105的複雜性也如此定義。在一些實施例中，使邏輯門的數目減到最小以最小化延遲，且可實施最少充電次數以最大化速度以及其它性能（包含成本和互連件的數目）。在某些實施例中，群體計數器 105是軟體技術和硬體技術的組合以獲得改善的性能。
根據各種實施例，如果在取樣時間具有反轉邏輯狀態（例如，從低切換到高，或從高切換到低）的群體計數器 105的輸入的數目等於或大於N/2，那麼評估邏輯電路107輸出高電平（例如，邏輯“1”）。將高電平施加到第五匯流排106，且通過反相器108進一步施加到多個動態正反器電路 104的端子EN。多個動態正反器電路 104的端子EN上的低電平終止取樣過程且在取樣時間輸出包括PUF單元104的N位元邏輯狀態的二進位序列的PUF簽名作為PUF簽名109。否則，多個動態正反器電路 104在不同的取樣時間繼續取樣過程，且群體計數器 105繼續從多個動態正反器電路 104接收邏輯狀態，直到評估電路107在檢測到輸入的總數的一半具有反轉邏輯狀態時而終止取樣過程為止。
圖1B說明根據本公開的各種實施例的PUF產生器100中的PUF單元103的電路圖。根據一些實施例，PUF單元103包括2個串聯連接的電晶體，其中第一電晶體113的端子S（即源極）（113-S）在動態節點115處連接到第二電晶體114的端子D（即汲極）。第一電晶體113的端子D（113-D）電連接到第一匯流排101，且第一電晶體113的端子G（即閘極）（113-G）電連接到第二匯流排102。第二電晶體114的端子S（114-S）和端子G（114-G）連接到接地（GND）。
根據本公開的一些實施例，第一電晶體113和第二電晶體114各自可實施為各種類型的電晶體（例如，雙極結型電晶體（bipolar junction transistor；BJT）、高電子遷移率電晶體（high-electron mobility transistor；HEMT）等）中的任一種，同時保持在本公開的範圍內。實際上，第一電晶體113和第二電晶體114各自可實施為n型金屬氧化物半導體（n-type metal-oxide-semiconductor；NMOS）場效應電晶體（field-effect-transistors；FET）（下文簡稱為“第一NMOS電晶體113和第二NMOS電晶體114”）。
當將高電平施加於第二匯流排102上時，第一NMOS電晶體113導通。隨後將端子113-S上拉且因此將動態節點115上拉到Vcc以便在PUF單元103中寫入“1”且保持在Vcc下，直到從第二匯流排102中移除高電平為止。根據各種實施例，影響存儲在PUF單元103的動態節點115上的總電荷的初始電壓值由第一NMOS電晶體113的閾值電壓（Vtl）和Vcc值確定，所述初始電壓值等於Vcc-Vt1。第一NMOS電晶體113的閾值電壓（Vtl）是在端子（源極與汲極）之間形成導電路徑所需的最小閘極-源極電壓差。在將低電平施加於第二匯流排102上之後，第一NMOS電晶體113斷開。在上述充電過程期間存儲在動態節點115上的總電荷接著經受由第二NMOS電晶體114中的各種電流漏泄路徑所引起的放電過程。出於相同的原因，可觀察到動態節點115上電壓相對於時間的衰減。動態節點115上的暫態放電行為（即，電壓相對於時間）主要受第二NMOS電晶體114控制，且可通過動態正反器電路104取樣，其在下文中得以進一步詳細論述。
圖1C說明根據本公開的各種實施例的PUF產生器100中的基於真單相時鐘CMOS的動態正反器電路104的電路圖。基於真單相時鐘CMOS的動態正反器電路（下文簡稱為“DFF”）104包括4級聯反相器124和多工器130。4個級聯的反相器124中的每一個包括1個p型金屬氧化物半導體（p-type metal-oxide-semiconductor；PMOS）電晶體121和2個NMOS電晶體122。因此，在DFF 104中有4個PMOS電晶體121和8個NMOS電晶體122，其中計時開關電晶體是NMOS電晶體122-1、NMOS電晶體122-4以及PMOS電晶體121-2。復位電晶體是NMOS電晶體122-8。在第一反相器124-1中，第一PMOS電晶體121-1的源極端子（121-1-S）耦接到第一NMOS電晶體122-1的汲極端子（122-1-D），且第一NMOS電晶體122-1的源極端子（122-1-S）在節點139處耦接到第二NMOS電晶體122-2的汲極端子（122-2-D）。第一PMOS電晶體121-1的汲極端子（121-1-D）和第二NMOS電晶體122-2的源極端子（122-2-S）分別耦接到第一匯流排101和接地。第一PMOS電晶體121-1的閘極端子和第二NMOS電晶體122-2的閘極端子連接到節點150，而第一NMOS電晶體122-1的閘極端子（122-1-G）連接到時鐘信號（CLK）。第二反相器124-2以類似方式配置，除了第二PMOS電晶體121-2的閘極端子和第四NMOS電晶體122-4的閘極端子耦接到CLK，且第三NMOS電晶體122-3的閘極端子連接到節點139以外。第三反相器124-3也以類似方式配置，除了第三PMOS電晶體121-3的閘極端子和第六NMOS電晶體122-6的閘極端子耦接到節點140，且第五NMOS電晶體122-5的閘極端子連接到CLK以外。在第四反相器124-4中，第四PMOS電晶體121-4的源極端子（121-4-S）在節點123處耦接到第七NMOS電晶體122-7的汲極端子（122-7-D）。第四PMOS電晶體121-4的汲極端子（121-4-D）和第七NMOS電晶體122-7的源極端子（122-7-S）分別耦接到第一匯流排101和接地。第四PMOS電晶體121-4的閘極端子和第七NMOS電晶體122-7的閘極端子耦接到第八NMOS電晶體122-8的汲極端子（122-8-D），其進一步耦接到節點141。第八NMOS電晶體122-8的源極端子（122-8-S）和閘極端子（122-8-G）分別耦接到接地和ENPR。
DFF 104的狀態轉變發生在CLK的上升沿。在一些實施例中，這個邊沿觸發的DFF 104以小功率消耗執行正反器操作，且可在集成式高速運算中實現。在操作期間，當CLK處於低相位時，第一反相器124-1從節點150取樣。第二反相器124-2是處於“預充電”模式下的動態反相器，其中第二PMOS電晶體121-2將節點140充電到高電平（例如，Vcc）。第三反相器124-3處於“保持”模式，因為第三PMOS電晶體121-3和第五NMOS電晶體122-5是斷開的。因此，在CLK的低相位期間，第三反相器124-3將其先前值保持在節點141上且保持穩定。在一些實施例中，使用由具有陡峭轉變斜率的時鐘產生器產生的CLK。舉例來說，可引入本地緩衝器以保證CLK的品質。在CLK的上升沿上，且當節點139在上升沿上處於高電平時，節點140放電。第三反相器124-3在CLK的高相位期間導通，且節點140上的值接著傳遞到節點141。在CLK的正相位上，如果節點150上的輸入轉變為高電平，那麼節點139轉變為低電平。因此，節點150處的輸入應保持穩定直到CLK的上升沿傳播到節點140。如果節點141處於高電平，那麼第四PMOS電晶體121-4斷開且第四反相器124-4中的第七NMOS電晶體122-7導通，導致節點123放電到低電平。如果節點141處於低電平，那麼第四PMOS電晶體121-4導通且第四反相器124-4中的第七NMOS電晶體122-7斷開，導致節點123充電到高電平。第四反相器124-4可通過對導通第八NMOS電晶體122-8的端子ENPR上的節點142施加高電平來重置。接著將節點141下拉到接地，所述接地隨後導通第四PMOS電晶體121-4，然後將節點123上拉到高電平（例如Vcc）。
多工器 130的輸入端子0耦接到節點123，同時多工器 130的輸入端子1耦接到對應PUF單元103的動態節點115，且多工器 130的輸出端子耦接到節點150。最後，多工器 130的端子EN 106耦接到第五匯流排106。當將低電平施加於多工器 130的端子EN 106上時，選擇輸入端子0且因此選擇節點123上的值作為DFF 104的節點150上的輸入。在端子EN 106切換到高電平時，通過4級聯反相器的回饋保持輸出穩定。當將高電平施加於多工器 130的端子EN 106上時，選擇輸入端子1且因此選擇對應PUF單元103的動態節點115上的值。類似地，在端子EN 106切換到低電平時，通過4級聯反相器的回饋保持輸出穩定。在一些實施例中，多工器 130可使用多個反及閘來構建，所述多個反及閘將在下文更加詳細地描述於圖1D中。
如上文所論述，根據各種實施例，除了PUF單元103的變化外，製造期間的固有製程變化也可能會造成DFF 104的變化，這會影響PUF簽名。具體地說，動態正反器的CMOS電晶體的物理性質的變化可促成正反器性能（例如，建立時間、保持時間以及傳播延遲）的變化。更具體地說，電晶體（尤其是第二反相器和第三反相器中那些下拉NMOS電晶體（例如，NMOS電晶體122-3、NMOS電晶體122 -4、NMOS電晶體122-5以及NMOS電晶體122-6））的不同暫態放電回應可確定不同的觸發點。也就是說，對於兩個相同的暫態放電行為，由於觸發點不同，兩個DFF 104可產生兩個不同的PUF簽名。
圖1D說明根據本公開的各種實施例的PUF產生器100的DFF 104中的具有雙輸入的多工器電路130的框圖和其真值表。多工器130選擇2個類比輸入或數位輸入中的一種，且將所選擇的輸入轉發到輸出。在某些實施例中，多工器電路130包括3個反及閘151、反及閘152及反及閘153，以及1個反相器154。反及閘是產生輸出的邏輯門，所述輸出只有在其所有輸入為真時才為假。第一反及閘的輸入端子155和輸入端子156分別連接到對應PUF單元103的動態節點115和第五匯流排106。第二反及閘的一個輸入端子通過反相器154連接到第五匯流排106，而另一輸入端子157連接到圖1C的DFF 104的第四PMOS電晶體121-4與第七NMOS電晶體122-7之間的節點123。第一反及閘151的輸出端子158和第二反及閘152的輸出端子159連接到第三反及閘153的輸入端子。第三反及閘153的輸出端子150接著連接到圖1C的DFF 104的第一PMOS電晶體121-1的端子G和第二NMOS電晶體122-2的端子G。
在一些實施例中，反相器154可為其兩個輸入均連接到第五匯流排106的反及閘。在一些實施例中，反相器154是處於反相配置下的運算放大器（operational amplifier），其中運算放大器的正極端子連接到接地，且負極端子通過具有電阻RF的回饋電阻器直接連接到其輸出。在輸入電阻為RIN時，輸出隨後由增益（RF/RIN比）和負極端子上的輸入電壓電平定義。在一些實施例中，可使RF等於RIN且可實現具有單位增益的反相功能。
在操作期間，當將低電平（即，邏輯“0”）施加於節點156上時，節點157通過多工器 130將其輸入電平傳遞到節點159作為輸出，而節點155處的輸入被阻斷。當將高電平（即，邏輯“1”）施加於節點156上時，節點155通過多工器 130將其輸入電平傳遞到節點158作為輸出，而節點157處的輸入被阻斷。
圖1E說明根據本公開的各種實施例的圖1C的多工器 130中的反及閘151、反及閘152以及反及閘153的電路圖和其真值表。在一些實施例中，反及閘151/ 反及閘152/ 反及閘153可為NMOS 反及閘或PMOS 反及閘。在某些實施例中，反及閘151/ 反及閘152/ 反及閘153可為CMOS 反及閘。
反及閘151/ 反及閘152/ 反及閘153包括2個PMOS電晶體161和162以及兩個NMOS電晶體163和164，其中第一PMOS電晶體161的端子S（161-S）耦接到第一NMOS電晶體163的端子D（163-D），且第一NMOS電晶體163的端子S（163-S）耦接到第二NMOS電晶體164的端子D（164-D）。第一PMOS電晶體161的端子D耦接到第一匯流排101。第二NMOS電晶體164的端子S（164-S）電耦接到接地。在一些實施例中，將第一PMOS電晶體161的端子G和第一NMOS電晶體163的端子G連接，並且進一步電耦接到第一反及閘151中的對應PUF單元103的動態節點115或第二反及閘152中的對應DFF 104的輸出節點123。在一些實施例中，第二NMOS電晶體164的端子G在第一反及閘151中的節點156處耦接到第五匯流排106，或通過第二反及閘152中的反相器154耦接到匯流排106。第二PMOS電晶體162的端子G耦接到第二NMOS電晶體164的端子G，而第二PMOS電晶體162的端子D和端子S分別耦接到第一匯流排101和第一PMOS電晶體161的端子S。第一PMOS電晶體161的端子S和第二PMOS電晶體162的端子S耦接到輸出節點158/輸出節點159/輸出節點150。
在操作期間，當將高電平（即，邏輯“1”）施加於節點156上時，通過第二NMOS電晶體163將端子162-S上的電平下拉到接地。節點155/節點157將其反相輸入電平傳遞到節點158/節點159/節點150，其由上拉PMOS電晶體161或下拉NMOS電晶體163引起。當將低電平（即，邏輯“0”）施加於節點156上時，節點158/節點159/節點150上的電平不依賴於節點155/節點157上的電平，這是因為節點158/節點159/節點150始終由第二PMOS電晶體162上拉到高電平（即，Vcc）。
圖2說明根據本公開的各種實施例的在PUF單元103的動態節點115上和在由圖1A的PUF產生器100用來產生PUF簽名204的對應DFF 104的輸出節點123上的示範性信號200。為簡單起見，根據一些實施例，這裡使用產生4位元PUF簽名的4單元PUF產生器來進行論述。還應注意，為清楚說明起見，圖中各種特徵構件未必按比例繪製，且可任意地增大或減小。
在高電平狀態與低電平狀態之間振盪的方波形式的時鐘信號201通常用於同步數位電路中。此實施例中所使用的時鐘信號201具有50%占空比以及固定恒定頻率。在某些實施例中，任何類型的時鐘信號可與不同頻率或占空比一起使用。
根據各種實施例，PUF單元103的動態節點115上的線性暫態放電行為202用於說明PUF簽名的產生過程。為清楚起見，標號202-1、標號202-2、標號202-3以及標號202-4分別用以指代第一PUF單元103、第二PUF單元103、第三PUF單元103以及第四PUF單元103的動態節點115上的暫態放電行為。暫態放電行為202取決於管控存儲在動態節點115上的電荷以漏電流的形式漏泄的機構。在一些實施例中，暫態放電行為是電晶體的幾何結構（溝道長度、閘極氧化物厚度等）、介電常數、閾值電壓（Vt）、放電之前的初始電壓（Vcc-Vt）、電載流子的遷移率、溫度等的函數。在一些實施例中，第二NMOS電晶體114大於第一NMOS電晶體113，以便加快PUF簽名的產生過程。在一些實施例中，暫態放電行為202可為指數型的。動態節點115處不同的暫態放電行為520可導致不同放電時間，且最重要的是，導致不同的到達觸發點205的時間， 其中DFF 104輸出反轉的邏輯狀態。為了清楚起見，根據一些實施例，恒定觸發點205（即，Vcc/2）用於所有DFF 104。在另一實施例中，可使用由DFF 104的變化所引起的不同觸發點205。在一些實施例中，當由DFF電路所定義的不同觸發點205與相同的PUF單元一起使用時，可產生不同的PUF簽名。因此，PUF簽名由PUF單元103結合DFF 104而獨特地定義。
4個PUF單元103的動態節點115-1、動態節點115-2、動態節點115-3以及動態節點115-4處的充電之後的初始電壓分別是Vcc-Vt1、Vcc-Vt2、Vcc-Vt3以及Vcc-Vt4，其中Vtl、Vt2、Vt3以及Vt4分別是第一PUF單元103、第二PUF單元103、第三PUF單元103以及第四PUF單元103的第一NMOS電晶體113的閾值電壓。根據此實施例，放電之前的這些初始電壓值具有如下關係：0＜ Vcc-Vt2＜ Vcc-Vt3 ＜ Vcc-Vtl ＜ Vcc-Vt4 ＜ Vcc。不同閾值是由引起電晶體的物理性質的變化的製造過程中的變化（例如氧化物厚度、摻雜濃度、摻雜波動、氧化物和襯底的介電常數等）所產生。不同初始電壓電平進一步產生存儲在動態節點115上的不同總電荷。
圖2中還說明了來自DFF 104的節點123的對應輸出203。在暫態放電行為202從初始電壓轉變到觸發點205的同時或之後，當時鐘信號從低（邏輯“0”）電平切換到高（邏輯“1”）電平時，DFF 104可在其輸出上產生低電平（邏輯“0”）。由於第一PUF單元103-1的第二NMOS電晶體114的潛在高漏電流所導致的第一PUF單元103-1中的快速放電行為（202-1），動態節點115-1處的暫態行為觸發第一DFF 104-1反轉其邏輯狀態且在取樣時間t4輸出“0”。類似地，所有均慢于放電行為202-1的放電行為202-2、放電行為202-3以及放電行為202-4分別觸發對應的DFF 104以在取樣時間t6、取樣時間t4以及取樣時間tl5輸出“0”。根據各種實施例，因為放電行為202-3在取樣時間t4的上升沿之前越過觸發點205，儘管放電行為202-3的放電相較於202-1的放電較慢，但在兩個對應的DFF 104均輸出“0”時的時間實際上相同（即，t4）。
在取樣點t4處，第二PUF單元/動態正反器對和第四PUF單元/動態正反器對兩者均遞送零點的輸出。群體計數器檢測零點的數目（即，2），隨後將其與PUF單元的總數（即，4）進行比較。接著在取樣時間t4終止取樣，且隨後將記錄的4位元輸出“0101”用作此PUF產生器的PUF簽名204。
圖3說明根據本公開的各種實施例的使用PUF產生器100產生PUF簽名的方法300的流程圖。在各種實施例中，根據各種實施例，方法300的操作由圖1A到圖1E中所說明的相應元件執行。出於論述的目的，方法300的以下實施例將結合圖1A到圖1E以及圖2來描述。方法300的所說明實施例僅為實例。因此，應理解，各種操作中的任一種可省略、重新排序和/或添加，同時保持在本公開的範圍內。
根據各種實施例，方法300從將多個PUF單元的多個動態節點充電到高電平（例如，邏輯“1”）的操作302開始。在匯流排102上施加高電平會導通多個第一NMOS電晶體，接著將多個動態節點上拉到高電平，以便用邏輯“1”編寫多個動態節點。存儲在多個動態節點處的精確電荷由多個第一NMOS電晶體的對應閾值電壓定義。
方法300繼續進行操作304，其中以固定時間間隔對多個動態節點的暫態放電行為取樣。如上文所描述，對應於多個PUF單元的多個動態正反器電路可用於執行取樣，如圖1A到圖1E以及圖2中所繪示及論述。與多個動態節點相關聯的暫態放電行為由對應的第二NMOS電晶體上的漏電流引起，所述漏電流包含寄生亞閾值電流、由福勒諾德海姆穿隧（Fowler-Nordheim tunneling）所產生的閘極漏電流、閘極誘發的汲極漏電流、反向偏置電流等。固有製程變化導致多個動態節點處的放電行為的變化。當時鐘信號從低電平切換到高電平時，對PUF單元的多個動態節點處的電壓值取樣且將其與對應動態正反器電路所定義的觸發點進行比較。如果動態節點上的電壓值高於觸發點，那麼產生邏輯“1”，且類似地，如果電壓值下降到低於觸發點，那麼其邏輯狀態反轉且產生邏輯“0”。
根據各種實施例，方法300繼續進行操作306，其中通過群體計數器接收並計數具有邏輯“0”的動態節點的總數且將所述總數與PUF產生器電路100中的多個動態節點的總數（即，N）相比較。如果具有邏輯“0”的動態節點的總數小於N/2，那麼方法300繼續進行操作304，其中在第二取樣時間對多個動態節點執行新的取樣。如果具有邏輯“0”的動態節點的總數等於或大於N/2，那麼方法300接著進行操作308，其中輸出在特定取樣時間產生的N位元二進位符號作為PUF簽名。如上文在圖1A到圖1E以及圖2中所論述，動態節點放電所需的時間和輸出邏輯“0”所需的時間受到存儲在動態節點上的總電荷、第二NMOS電晶體上的總漏電流以及由對應動態正反器電路所定義的觸發點的影響。
圖4A說明根據本公開的各種實施例的PUF產生器400的示範性框圖。應注意，系統400僅為實例且不意圖限制本公開。因此，應理解，可在圖4A的系統400之前、期間以及之後提供額外的操作，且可以在本文中僅簡要地描述一些其它操作。
相比於圖1A，除了第一匯流排101和第二匯流排102之外，向多個PUF單元410提供第三匯流排412（讀使能匯流排）和第四匯流排413（預放電匯流排）。將來自PUF單元410的輸出連接到有限狀態機電路120。更具體地說，輸出連接到對應DFF 104，接著連接到如圖1A、圖1C到圖1E中所描述及論述的群體計數器 105和評估邏輯電路107。
圖4B說明根據本公開的各種實施例的圖4A的PUF產生器400的PUF單元410的電路圖。PUF單元410包括3個NMOS電晶體（即，NMOS電晶體414、NMOS電晶體415以及NMOS電晶體418）和2個PMOS電晶體（即，PMOS電晶體416和PMOS電晶體417）。第一NMOS電晶體414的源極端子（414-S）和第二NMOS電晶體415的汲極端子（415-D）耦接在第一動態節點419處，而第一NMOS電晶體414的汲極端子（414-D）和第二NMOS電晶體415的源極端子（415-S）分別耦接到第一匯流排101和接地。第一NMOS電晶體414的閘極端子和第二NMOS電晶體415的閘極端子分別耦接到第二匯流排102和接地。第一PMOS電晶體416的源極端子（416-S）直接耦接到第二PMOS電晶體417的汲極端子（417-D），且第二PMOS電晶體417的源極端子（417-S）在第二動態節點420處耦接到第三NMOS電晶體418的汲極端子（418-D）。第一PMOS電晶體416的汲極端子（416-D）和閘極端子（416-G）分別耦接到第一匯流排101和第三匯流排412。第二PMOS電晶體417的閘極端子（417-G）耦接到第一動態節點419。最後，第三NMOS電晶體418的閘極端子（418-G）和源極端子（418-S）分別耦接到第四匯流排413和接地。第一匯流排101提供電平為Vcc的電壓。第二匯流排102用於對第一NMOS電晶體414充電，而第三匯流排412用於通過導通第一上拉PMOS電晶體416來使得能夠讀取第二動態節點420。第四匯流排413用於通過第三下拉NMOS電晶體418來對PUF單元410的第二動態節點420預放電。
通過對匯流排102施加高電平而導通第一NMOS電晶體414之後，由第一NMOS電晶體414對第一動態節點419充電。將第一動態節點419處的電壓電平上拉到電壓電平Vcc-Vtl，其中Vtl是第一NMOS電晶體414的閾值電壓。當將低電平施加於第三匯流排412上時，第一上拉PMOS電晶體416導通。最初，因為將第一動態節點419充電到高電平Vcc-Vt，第二PMOS電晶體417因此斷開，在通過對第三NMOS電晶體418施加高電平而預放電之後的第二動態節點420保持在低電平。在由於第一NMOS電晶體415上的漏電流而使第一動態節點419放電期間，存在一個其中第一動態節點419上的電壓電平變得足夠低以導通第二PMOS電晶體417以便將第二動態節點420充電到高電平的時間，該高電平等於Vcc-Vt3-Vt4，其中Vt3和Vt4是第一PMOS電晶體416和第二PMOS電晶體417的閾值電壓。
圖5說明根據本公開的各種實施例的在第一動態節點（419）和第二動態節點（420）上以及在由圖4A的PUF產生器400用來產生PUF簽名505的DFF 104的輸出節點123上的示範性信號500與時間的關係。為簡單起見，根據一些實施例，此次使用產生4位元PUF簽名的4單元PUF產生器來進行論述。應注意，這僅為實例且不意圖限制本公開。應注意，為清楚說明起見，圖中的各種特徵構件未按必比例繪製，且可任意地增大或減小。
這裡不重複四個PUF單元中的第一動態節點419的放電過程，因先前在圖2中已描述。第一動態節點419的暫態放電行為通過導通第二PMOS電晶體417來觸發第二動態節點420的充電。開始對第二動態節點420充電的觸發點506受PUF單元410的第二PMOS電晶體417的閾值電壓（Vt4 ）控制。根據各種實施例，四個第二PMOS電晶體417的閾值電壓由於固有製程變化而不同，所述固有製程變化可用以產生獨特的PUF簽名。
再次參考圖5，虛線506-1（Vt1-1 ）、虛線506-2（Vt1-2 ）、虛線506-3（Vt1-3 ）以及虛線506-4（Vt1-4 ）分別表示第一PUF單元410、第二PUF單元410、第三PUF單元410以及第四PUF單元410中的第二NMOS電晶體415的閾值電壓。虛線506與對應的暫態放電行為502之間的交叉點是導通對應第二PMOS電晶體417的時間。在一些實施例中，Vt1-4 ＞Vt1-2 ＞Vt1-1 ＞Vt1-3 可能會影響存儲在第一動態節點419上的總電荷，且在相同的暫態放電行為下，不同閾值電壓可導致第二PMOS電晶體在不同時間點導通以便對第二動態節點420充電。
圖5中還繪示了4個PUF單元410的第二動態節點420上的暫態充電行為503（即，電壓對比時間）。4個第二動態節點420在第一PUF單元410、第二PUF單元410、第三PUF單元410以及第四PUF單元410中的第二PMOS電晶體417分別在tc1、tc2、tc3以及tc4導通之後開始充電。在一些實施例中，4個第二動態節點420中的每一個的充電消耗時間不同（即，斜率不同）。一旦4個第二動態節點420充滿電，則其上的電壓可使用Vcc-Vt3-Vt4來計算。因此，在來自第一PMOS電晶體416和第二PMOS電晶體417的不同閾值電壓下，充電後的第二動態節點420處的電壓可能不同。出於清楚的目的，常量Vcc-Vt3-Vt4用於所有4個第二動態節點420。如上文所論述，使DFF 104檢測邏輯狀態的轉變的觸發點可能不同且由DFF 104（尤其是放電電晶體）定義。出於清楚的目的，恒定觸發點還用於4個DFF 104。通過不斷監測第二動態節點420處的暫態充電行為503（例如，電壓對比時間）且將處於特定取樣時間的第二動態節點上的電壓值與觸發點507進行比較，可確定對應PUF單元的輸出邏輯“0”或“1”。在某些實施例中，第二PUF單元410的第二動態節點420首先充電到高電平，接著是第一PUF單元410、第四PUF單元410以及第三PUF單元410的第二動態節點420充電到高電平。
對應DFF 104的輸出節點123上的二進位輸出繪示於圖5的方框504中。在暫態充電行為503從初始低電壓轉變到觸發點507的同時或之後，當時鐘信號501從低（邏輯“0”）電平切換到高（邏輯“1”）電平時，DFF 104可在其輸出上產生高電平（邏輯“1”）。根據一些實施例，第二PMOS電晶體還充當放大器。第一DFF電路104、第二DFF電路104、第三DFF電路104以及第四DFF電路104分別在取樣時間t10、取樣時間t8、取樣時間tl4以及取樣時間tl4將邏輯狀態從0切換到1。此外，在取樣時間t10，兩個PUF單元已將邏輯狀態從0切換到1，且將處於取樣時間t10的所有PUF單元的邏輯狀態的組合的1100二進位序列用作PUF簽名。DFF 104中的第一NMOS電晶體和第二NMOS電晶體、第一PMOS電晶體和第二PMOS電晶體以及放電電晶體的製造中的固有製程變化決定放電過程/充電過程和觸發點，其全部有助於獨特的PUF簽名的產生。
圖6說明根據各種實施例的使用PUF產生器400產生PUF簽名的方法600的流程圖。方法600以操作602開始，其中通過對匯流排413施加高電平而將多個第二動態節點420預放電到接地。方法600繼續進行操作604，其中通過對匯流排102施加高電平而將多個第一動態節點419充電到高電平，例如Vcc。方法600繼續進行操作606，其中將高電平施加於匯流排412上以使得能夠讀取多個第二動態節點420。方法600繼續進行操作608，其中以固定時間間隔對由多個PUF單元中的多個第一動態節點419上的不同放電過程和多個DFF電路（圖1C）中的輸出節點123上的觸發過程所引起的多個第二動態節點420的不同充電過程取樣。將從低電平（即，“0”）充電到高電平（即，“1”）的第二動態節點420的總數與第二動態節點420的總數（例如，N）相比較。在操作610，如果少於N/2的第二動態節點420充電到“1”，那麼方法600繼續進行操作608以重複取樣操作和檢測操作。如果大於或等於N/2的第二動態節點420充電到“1”，那麼方法600繼續進行操作612，產生基於多個PUF單元和DFF電路的狀態的PUF簽名。
在一實施例中，物理不可複製功能產生器包括：多個物理不可複製功能單元，其中所述多個物理不可複製功能單元中的每一個包括第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體，其中第一金屬氧化物半導體電晶體的源極在動態節點處連接到第二金屬氧化物半導體電晶體的汲極，第一金屬氧化物半導體電晶體的汲極耦接到第一匯流排且第一n型金屬氧化物半導體電晶體的閘極耦接到第二匯流排，且第二n型金屬氧化物半導體電晶體的源極和閘極耦接到地面；多個動態正反器電路，其中所述多個動態正反器電路中的每一個分別耦接到多個物理不可複製功能單元中的每一個；群體計數電路，其耦接到多個動態正反器電路；以及評估邏輯電路，其具有耦接到群體計數電路的輸入和耦接到多個動態正反器電路的輸出。在一實施例中，所述第一金屬氧化物半導體電晶體和所述第二金屬氧化物半導體電晶體各自包括N型金屬氧化物半導體電晶體。在一實施例中，所述第二匯流排在第一時間耦接到高電壓電平以便將所述動態節點充電到與所述第一匯流排上的電壓不同的第一電壓。在一實施例中，所述第二匯流排在第二時間耦接到低電壓電平以便在第三時間通過所述第二金屬氧化物半導體電晶體將所述動態節點放電到第二電壓。在一實施例中，所述多個動態正反器電路配置成確定相應物理不可複製功能單元的所述動態節點何時從第一邏輯狀態反轉到第二邏輯狀態。在一實施例中，所述多個動態正反器電路配置多個第三電壓。在一實施例中，當所述物理不可複製功能單元的所述動態節點上在所述第三時間的所述第二電壓變得低於所述對應動態正反器電路的第三電壓時，確定從所述第一邏輯狀態到所述第二邏輯狀態的所述反轉。在一實施例中，所述群體計數電路配置成檢測處於所述第二邏輯狀態的物理不可複製功能單元的數目。在一實施例中，所述評估邏輯電路配置成將處於所述第二邏輯狀態的物理不可複製功能單元的數目與所述物理不可複製功能產生器中的物理不可複製功能單元的總數相比較以產生物理不可複製功能簽名。在一實施例中，當處於所述第二邏輯狀態的物理不可複製功能單元的所述數目等於或高於所述物理不可複製功能產生器中的物理不可複製功能單元的所述總數的一半時，所述物理不可複製功能簽名在第四時間產生。在一實施例中，所述物理不可複製功能簽名是包括所述物理不可複製功能產生器中的所述多個物理不可複製功能單元中的每一個的邏輯狀態的組合的多位元二進位序列。
在另一實施例中，一種配置用於產生物理不可複製功能簽名的物理不可複製功能產生器的方法，所述方法包括：將多個物理不可複製功能單元耦接到多個動態正反器電路，及耦接到群體計數器且進一步耦接到評估邏輯電路，其中多個物理不可複製功能單元中的每一個包括第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體；通過多個第一金屬氧化物半導體電晶體中的每一個將多個物理不可複製功能單元中的多個動態節點充電到多個第一電壓；通過多個第二金屬氧化物半導體電晶體中的每一個將多個動態節點放電到多個第二電壓；使用對應的動態正反器電路監測多個第二電壓中的每一個；當第二電壓變得小於第三電壓時，將多個物理不可複製功能單元的邏輯狀態從第一邏輯狀態反轉到第二邏輯狀態；以及當具有反轉邏輯狀態的物理不可複製功能單元的數目超過物理不可複製功能單元的總數的一半時，產生物理不可複製功能簽名。在一實施例中，所述第一金屬氧化物半導體電晶體配置成具有在所述動態節點處耦接到所述第二金屬氧化物半導體電晶體的汲極端子的源極端子、耦接到第一匯流排的汲極以及耦接到第二匯流排的閘極端子。在一實施例中，在一實施例中，所述第二金屬氧化物半導體電晶體配置成具有耦接到地面的源極端子和閘極端子。在一實施例中，所述第一金屬氧化物半導體電晶體和所述第二金屬氧化物半導體電晶體各自包括N型金屬氧化物半導體電晶體。在一實施例中，對應物理不可複製功能單元的所述動態節點上的所述第一電壓由對應物理不可複製功能單元的所述第一金屬氧化物半導體電晶體的閾值電壓確定。在一實施例中，所述動態節點放電到所述第二電壓所需的時間由通過對應物理不可複製功能單元的所述第二金屬氧化物半導體電晶體的電流漏泄來確定。在一實施例中，所述第三電壓由所述對應動態正反器電路確定。
然而，在另一實施例中，一種用於產生物理不可複製功能簽名的物理不可複製功能產生器，所述物理不可複製功能產生器包括：多個物理不可複製功能單元，其中多個物理不可複製功能單元中的每一個包括五個金屬氧化物半導體電晶體，其中第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體配置成對第一動態節點充電和放電，第三金屬氧化物半導體電晶體和第四金屬氧化物半導體電晶體配置成對第二動態節點充電，且第五金屬氧化物半導體電晶體配置成使第二動態節點放電以便重置第二動態節點；多個動態正反器電路，其中多個動態正反器電路中的每一個分別耦接到多個物理不可複製功能單元中的每一個；群體計數電路，其耦接到多個動態正反器電路；以及評估邏輯電路，其具有耦接到群體計數電路的輸入和耦接到多個動態正反器電路的輸出。在一實施例中，第一金屬氧化物半導體電晶體、第二金屬氧化物半導體電晶體以及第五金屬氧化物半導體電晶體各自包括n型金屬氧化物半導體電晶體。在一實施例中，第三金屬氧化物半導體電晶體和第四金屬氧化物半導體電晶體各自包括p型金屬氧化物半導體電晶體。在一實施例中，所述第一金屬氧化物半導體電晶體配置成具有在所述第一動態節點處耦接到所述第二金屬氧化物半導體電晶體的汲極端子的源極端子、耦接到第一匯流排的汲極以及耦接到第二匯流排的閘極端子。在一實施例中，所述第二金屬氧化物半導體電晶體配置成具有耦接到地面的源極端子和閘極端子。在一實施例中，所述第三金屬氧化物半導體電晶體配置成具有耦接到第一匯流排的汲極端子、耦接到第三匯流排的閘極端子以及耦接到第四金屬氧化物半導體電晶體的汲極端子的源極端子。在一實施例中，所述第四金屬氧化物半導體電晶體配置成具有在第二動態節點處耦接到所述第五金屬氧化物半導體電晶體的汲極端子的源極端子和耦接到所述第一動態節點的閘極端子。在一實施例中，所述第五金屬氧化物半導體電晶體配置成具有耦接第四匯流排的閘極端子、耦接到地面的源極端子。
然而，在另一實施例中，一種配置用於產生物理不可複製功能簽名的物理不可複製功能產生器的方法，所述方法包括：將多個物理不可複製功能單元耦接到多個動態正反器電路，及耦接到群體計數器且進一步耦接到評估邏輯電路，其中多個物理不可複製功能單元中的每一個包括第一電晶體、第二電晶體、第三電晶體、第四電晶體以及第五電晶體；通過多個第一金屬氧化物半導體電晶體中的每一個將多個物理不可複製功能單元中的每一個第一動態節點充電到多個第一電壓；通過多個第二金屬氧化物半導體電晶體中的每一個將每一個第一動態節點放電到多個第二電壓；當第二電壓變得小於第四電壓時，將對應第二動態節點中的每一個充電到第三電壓；使用對應的動態正反器電路監測多個第三電壓中的每一個；當第三電壓變得大於第五電壓時，將多個物理不可複製功能單元的邏輯狀態從第一邏輯狀態反轉到第二邏輯狀態；以及當具有反轉邏輯狀態的物理不可複製功能單元的數目超過物理不可複製功能單元的總數的一半時，產生物理不可複製功能簽名。
儘管已根據示範性實施例描述本公開，但本公開不限於此。實際上，所附權利要求書應該廣泛地理解為包含本公開的其它變體和實施例，所述其它變體和實施例可由本領域的一般技術人員在不脫離本公開的等效物的範疇和範圍的情況下制得。
100、400‧‧‧PUF產生器
101、102、106、110、112、412、413‧‧‧匯流排
103、103-1、103-2、103-3、103-N、410‧‧‧PUF單元
104、104-1、104-2、104-3、104-N‧‧‧動態正反器電路
105‧‧‧群體計數器
107‧‧‧評估邏輯電路
108、124、124-1、124-2、124-3、124-4、154‧‧‧反相器
109、204、505‧‧‧PUF簽名
113-D、113-G、113-S、114-D、114-G、114-S‧‧‧端子
115、115-1、115-2、115-3、115-4、419、420‧‧‧動態節點
120‧‧‧有限狀態機/FSM電路
121、121-1、121-2、121-3、121-4、161、162、416、417‧‧‧PMOS電晶體
121-1-D、121-4-D、122-2-D、122-7-D、122-8-D、414-D、415-D、417-D、418-D‧‧‧汲極端子
121-1-S、121-4-S、122-2-S、122-7-S、122-8-S、414-S、415-S、416-S、417-S、418-S‧‧‧源極端子
122-1-G、122-8-G、416-G、417-G、418-G‧‧‧閘極端子
113、114、122、122-1、122-2、122-3、122-4、122-5、122-6、122-7、122-8、163、164、414、415、418‧‧‧NMOS電晶體
123、139、140、141、142、150、155、156、157、158、159‧‧‧節點
130‧‧‧多工器
151、152、153‧‧‧反及閘
161-S、163-S、164-S‧‧‧端子S
163-D、164-D‧‧‧端子D
200、500‧‧‧信號
201、501‧‧‧時鐘信號
202、202-1、202-2、202-3、202-4、502、520‧‧‧暫態放電行為
503‧‧‧暫態充電行為
203‧‧‧輸出
205、506、507‧‧‧觸發點
300、600‧‧‧方法
302、304、306、602、604、606、608、610、612‧‧‧操作
504‧‧‧方框
506-1、506-2、506-3、506-4‧‧‧虛線
t4、t6、t8、t10、t14、t15‧‧‧取樣時間
當結合附圖閱讀時，根據以下詳細描述來最好地理解本公開的各方面。應注意，各種特徵構件未必按比例繪製。實際上，為了清楚說明起見，可任意地增大或減小各種特徵構件的尺寸和幾何結構。 圖1A說明根據本公開的各種實施例的PUF產生器的示範性框圖。 圖1B說明根據本公開的各種實施例的圖1A的PUF產生器的PUF單元的電路圖。 圖1C說明根據本公開的各種實施例的圖1A的PUF產生器的基於真單相時鐘（true single-phase clock；TSPC）互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）的動態正反器（D-flip-flop；DFF）電路的電路圖。 圖1D說明根據本公開的各種實施例的圖1C的動態正反器電路中的雙輸入多工器（multiplexer；MUX）電路的框圖和其真值表。 圖1E說明根據本公開的各種實施例的圖1D的多工器電路的反及（Negative-AND；NAND）閘的電路圖和其真值表。 圖2說明根據本公開的各種實施例的在動態節點上和在由圖1A的PUF產生器用來產生PUF簽名的動態正反器電路的輸出節點上的示範性信號。 圖3說明根據本公開的各種實施例的基於圖1A的PUF產生器產生PUF簽名的方法的示範性流程圖。 圖4A說明根據本公開的各種實施例的PUF產生器的示範性框圖。 圖4B說明根據本公開的各種實施例的圖4A的PUF產生器的PUF單元的電路圖。 圖5說明根據本公開的各種實施例的在第一動態節點和第二動態節點上以及在由圖4A的PUF產生器用來產生PUF簽名的動態正反器電路的輸出節點上的示範性信號。 圖6說明根據本公開的各種實施例的基於圖4A的PUF產生器產生PUF簽名的方法的示範性流程圖。

Claims (1)

  1. 一種物理不可複製功能產生器，包括： 多個物理不可複製功能單元，其中所述多個物理不可複製功能單元中的每一個包括第一金屬氧化物半導體電晶體和第二金屬氧化物半導體電晶體，其中所述第一金屬氧化物半導體電晶體的源極在動態節點處連接到所述第二金屬氧化物半導體電晶體的汲極，所述第一金屬氧化物半導體電晶體的汲極耦接到第一匯流排及所述第一金屬氧化物半導體電晶體的閘極耦接到第二匯流排，以及所述第二金屬氧化物半導體電晶體的源極和閘極耦接到地面； 多個動態正反器電路，其中所述多個動態正反器電路中的每一個分別耦接到所述多個物理不可複製功能單元中的每一個，其中所述多個動態正反器電路各自配置成監測所述多個物理不可複製功能單元中的每一個上的所述動態節點上的電壓電平； 群體計數電路，其耦接到所述多個動態正反器電路，其中所述群體計數電路配置成確定具有反轉邏輯狀態的物理不可複製功能單元的第一數目；以及 評估邏輯電路，其具有耦接到所述群體計數電路的輸入和耦接到所述多個動態正反器電路的輸出，其中所述評估邏輯電路配置成將所述第一數目與物理不可複製功能單元的總數的一半相比較。
TW107120682A 2017-11-14 2018-06-15 物理不可複製功能產生器 TW201918919A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762585731P 2017-11-14 2017-11-14
US62/585,731 2017-11-14
US15/965,429 2018-04-27
US15/965,429 US11043404B2 (en) 2017-11-14 2018-04-27 Method for PUF generation using variations in transistor threshold voltage and subthreshold leakage current

Publications (1)

Publication Number Publication Date
TW201918919A true TW201918919A (zh) 2019-05-16

Family

ID=67347864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120682A TW201918919A (zh) 2017-11-14 2018-06-15 物理不可複製功能產生器

Country Status (3)

Country Link
US (4) US11043404B2 (zh)
CN (1) CN109783056A (zh)
TW (1) TW201918919A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758845B (zh) * 2020-05-08 2022-03-21 台灣積體電路製造股份有限公司 記憶體裝置、隨機數產生器及操作其的方法
TWI803351B (zh) * 2022-06-14 2023-05-21 新唐科技股份有限公司 具有物理不可仿製功能的金鑰產生單元、金鑰產生器與電路系統

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11196574B2 (en) * 2017-08-17 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function (PUF) generation
JP7157615B2 (ja) 2018-01-29 2022-10-20 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 制御方法、コントローラ及び電力取引システム
US11206146B2 (en) * 2019-08-01 2021-12-21 University Of Kentucky Research Foundation Architecture for generating physically unclonable function response
US11438180B2 (en) * 2020-02-10 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for providing reliable physically unclonable functions
US12407532B2 (en) * 2020-02-18 2025-09-02 International Business Machines Corporation Gain cell memory based physically unclonable function
US11528151B2 (en) 2020-04-01 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function (PUF) generation
WO2022023280A2 (en) * 2020-07-27 2022-02-03 Robert Bosch Gmbh A system and method for generation and validation of puf identifier of a battery pack
CN111865615B (zh) * 2020-07-30 2022-07-19 南京博芯电子技术有限公司 一种可靠性可检测的apuf电路及工作方法
DE102021119098A1 (de) 2020-08-06 2022-02-10 Samsung Electronics Co., Ltd. Sicherheitsvorrichtung mit physical unclonable function zellen und betriebsverfahren dafür
CN112511308B (zh) * 2020-11-19 2022-12-16 深圳大学 基于栅极外悬量调制的物理不可克隆函数电路结构
FR3118829B1 (fr) * 2021-01-14 2024-06-21 Commissariat Energie Atomique Matrice de commutateurs elementaires formant un message, procedes d’ecriture et de lecture associes
CN113095035B (zh) * 2021-03-16 2022-04-12 宁波大学 一种亚阈值动态延迟型puf电路
CN113364599B (zh) * 2021-06-15 2022-05-13 湖南大学 一种双态物理不可克隆函数电路
CN117454448B (zh) * 2023-12-25 2024-03-19 湖北工业大学 一种静态隐匿的dff-puf复合电路
US12537699B1 (en) * 2024-12-12 2026-01-27 Crypto Quantique Limited Reconfigurable, high stability gate-tunneling physical unclonable function

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
WO2014112999A1 (en) * 2013-01-16 2014-07-24 Intel Corporation Grouping of physically unclonable functions
JP6224401B2 (ja) * 2013-10-04 2017-11-01 ルネサスエレクトロニクス株式会社 半導体メモリ
WO2015148659A1 (en) * 2014-03-25 2015-10-01 Mai Kenneth Wei-An Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs
US9515835B2 (en) * 2015-03-24 2016-12-06 Intel Corporation Stable probing-resilient physically unclonable function (PUF) circuit
US10090025B2 (en) * 2016-10-13 2018-10-02 Cisco Technology, Inc. Discharging electric charge in integrated circuit unless in-specification condition(s) detected
US9966954B1 (en) * 2017-02-03 2018-05-08 The Regents Of The University Of Michigan Physically unclonable function design

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758845B (zh) * 2020-05-08 2022-03-21 台灣積體電路製造股份有限公司 記憶體裝置、隨機數產生器及操作其的方法
US11626157B2 (en) 2020-05-08 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM power-up random number generator
US12190945B2 (en) 2020-05-08 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM power-up random number generator
TWI803351B (zh) * 2022-06-14 2023-05-21 新唐科技股份有限公司 具有物理不可仿製功能的金鑰產生單元、金鑰產生器與電路系統

Also Published As

Publication number Publication date
US11043404B2 (en) 2021-06-22
US12080581B2 (en) 2024-09-03
US20190165938A1 (en) 2019-05-30
US20240079257A1 (en) 2024-03-07
US20210296151A1 (en) 2021-09-23
US11664258B2 (en) 2023-05-30
US12237197B2 (en) 2025-02-25
US20240371674A1 (en) 2024-11-07
CN109783056A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US12080581B2 (en) Method for PUF generation using variations in transistor threshold voltage and subthreshold leakage current
US7692449B2 (en) Dynamic and differential CMOS logic with signal-independent power consumption to withstand differential power analysis
CN110580419A (zh) 针对在极端操作条件下加速基于漏电流的物理不可仿制函数产生器的方法及装置
US10958270B2 (en) Physical unclonable device and method of maximizing existing process variation for a physically unclonable device
CN112397111B (zh) 操作方法以及感测放大器
US11388014B2 (en) Transistor-based physically unclonable function
US20020024368A1 (en) Flip-flop circuits having digital-to-time conversion latches therein
Yang et al. A calibration-free in-memory true random number generator using voltage-controlled MRAM
GB2529861A (en) Current-mode sense amplifier
US20160109915A1 (en) Semiconductor device having identification information generating function and identification information generation method for semiconductor device
TW202308308A (zh) 包括串列堆疊結構電晶體的正反器
US7164293B2 (en) Dynamic latch having integral logic function and method therefor
US7764102B2 (en) Pulse-generator circuit and circuit arrangement
US12131800B2 (en) Physically unclonable cell using dual-interlocking and error correction techniques
Kavand et al. Rfet-based dynamic differential logic cells against power side-channel attacks
US6388471B1 (en) Single phase edge trigger register
US8432195B2 (en) Latch circuits with synchronous data loading and self-timed asynchronous data capture
Tiri et al. A Dynamic and Differential CMOS Logic Style to Resist Power and Timing Attacks on Security IC’s.
Lee et al. A 38.1 fJ/Bit Capacitive-Latch True Random Number Generator Featuring Both Autozeroed Inverter Mismatch and Accelerated Evaluation
US6597225B1 (en) Data capture circuit with series channel sampling structure
Namin et al. Low power design of a word-level finite field multiplier using reordered normal basis
CN113051629A (zh) 一种基于片上熔丝的通断型puf
Wang et al. A Fast Dynamic 64‐bit Comparator with Small Transistor Count
Parvathi et al. BIST Architecture using Area Efficient Low Current LFSR for Embedded Memory Testing Applications Applications
CN119088343A (zh) 基于磁隧道结的高可靠真随机数发生器电路及其工作方法