TW201903985A

TW201903985A - 封裝結構及其製造方法

Info

Publication number: TW201903985A
Application number: TW106125943A
Authority: TW
Inventors: 張簡上煜; 徐宏欣; 林南君
Original assignee: 力成科技股份有限公司
Priority date: 2017-06-06
Filing date: 2017-08-01
Publication date: 2019-01-16
Also published as: CN109003946A; CN109003946B; US20180350708A1

Abstract

一種封裝結構，其包括重佈線路結構、晶粒、絕緣密封體、保護層以及多個導電端子。重佈線路結構具有第一表面以及相對於第一表面的第二表面。晶粒電性連接至重佈線路結構。晶粒具有主動面、相對於主動面的後表面以及位於主動面與後表面之間的側邊。絕緣密封體包封晶粒的側邊以及重佈線路結構的第一表面。保護層位於晶粒的後表面以及絕緣密封體上。導電端子形成於重佈線路結構的第二表面上。

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構，且特別是有關於一種具有保護層的封裝結構。

近幾年來，半導體封裝技術的發展逐漸朝向體積較小、重量較輕、整合度（integration level）較高、製造成本較低的產品邁進。於此同時，當小型化封裝結構之時，如何保有封裝件的可靠性（reliability）實為目前研究人員亟欲解決的課題。

本發明提供一種半導體封裝結構及其製造方法，其可以有效地提升封裝結構的可靠性且具有較低的製造成本。

本發明提供一種封裝結構，其包括重佈線路結構、晶粒、絕緣密封體、保護層以及多個導電端子。重佈線路結構具有第一表面以及相對於第一表面的第二表面。晶粒電性連接至重佈線路結構。晶粒具有主動面、相對於主動面的後表面以及位於主動面與後表面之間的側邊。絕緣密封體包封晶粒的側邊以及重佈線路結構的第一表面。保護層位於晶粒的後表面以及絕緣密封體上。導電端子形成於重佈線路結構的第二表面上。

在本發明的一實施例中，保護層的楊氏模量在0.5GPa和5GPa之間的範圍內。

在本發明的一實施例中，保護層的顏色為黑色。

在本發明的一實施例中，保護層的厚度範圍介於10微米至40微米之間。

本發明提供一種封裝結構的製造方法。本方法包括至少以下步驟。提供載體基板。形成保護層於載體基板上。設置多個晶粒於保護層上。各個晶粒具有主動面、相對於主動面的後表面以及位於主動面與後表面之間的側邊。晶粒的後表面貼附至保護層。以絕緣密封體包封晶粒的側邊。形成重佈線路結構於晶粒以及絕緣密封體上。重佈線路結構電性連接至晶粒。將載體基板自保護層分離。形成多個導電端子於重佈線路層上。

在本發明的一實施例中，本方法更包括形成離型層於載體基板以及保護層之間。

在本發明的一實施例中，保護層藉由塗佈製程或層壓製程形成。

在本發明的一實施例中，導電端子藉由植球製程形成。

在本發明的一實施例中，相較於絕緣密封體的熱膨脹係數，載體基板的熱膨脹係數較為接近保護層的熱膨脹係數。

在本發明的一實施例中，保護層的材質包括B階(B-stage)材料。

在本發明的一實施例中，保護層的楊氏模量小於絕緣密封體的楊氏模量。

在本發明的一實施例中，保護層的濕氣吸收率低於絕緣密封體的濕氣吸收率。

基於上述，保護層形成於晶粒以及絕緣密封體上。晶粒以及絕緣密封體被保護層良好地保護，且使得通過絕緣密封體以及晶粒之間的界面的水分滲透的問題可以被有效地減少。除此之外，相較於絕緣密封體的熱膨脹係數，由於載體基板的熱膨脹係數較為接近保護層的熱膨脹係數，可以充分地減少於封裝結構的製造過程中的翹曲問題。因此，可以提升封裝結構的可靠性。此外，藉由將B階材料作為保護層，可以提高封裝結構的整體強度。此外，也可以降低封裝結構的製造過程中的分層以及晶粒偏移的問題。除此之外，藉由使用保護層來替代絕緣密封體的包模（over-molding）部分，可以有效地降低封裝結構的製造成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I是依據本發明一實施例的封裝結構10的製造方法的剖面示意圖。

請參照圖1A，提供載體基板100。載體基板100可以由玻璃、矽、塑膠或其他適宜的材料所製成。形成離型層200於載體基板100上，以暫時地增強載體基板100以及隨後形成於其上的元件之間的黏著。離型層可以為光熱轉換（light to heat conversion；LTHC）黏著層或是其他適宜的黏著層。

請參照圖1B，於離型層200上形成保護層300。離型層200可以位於保護層300以及載體基板100之間。保護層300可以由B階（B-stage）材料製成。舉例來說，保護層300可以包括構成晶粒黏著膜（die attach film；DAF）的樹脂。保護層300可以藉由塗佈製程（coating process）或層壓製程（lamination process）形成。舉例來說，保護層300可以是乾膜，且可以藉由層壓製程貼附於離型層200上。或者，可以藉由塗佈製程將保護層300的溶液（液態）塗佈於離型層200上。之後，將前述的溶液乾燥或固化以形成保護層300的固態層。在一些實施例中，保護層300的厚度範圍介於10微米（micrometer；μm）至40微米之間。在前述的厚度範圍內，保護層300可以充分地保護封裝結構10內的其他元件，同時保持封裝結構10的薄化特徵。

請參照圖1C，形成多個晶粒400於保護層300上。保護層300可以是用於將晶粒400貼附於保護層300上的晶粒黏著膜。保護層300還可以作為緩衝層，以避免在封裝結構10的製造過程期間，其他元件與載體基板100之間的分層（delamination）。

各個晶粒400具有形成於其上的多個導電連接端子406。晶粒400可以藉由以下的步驟製造。首先，提供晶圓（未繪示），且晶圓具有多個接墊402形成於其上。接著，形成鈍化層（未繪示）以覆蓋接墊402以及晶圓。鈍化層被圖案化以形成多個鈍化圖案404。鈍化層例如可以藉由微影（photolithography）以及蝕刻製程（etching process）以圖案化。鈍化圖案404暴露出至少部分接墊402。然後，形成導電連接端子406於接墊402上。導電連接端子406可以藉由鍍析製程（plating process）形成。鍍析製程例如為電鍍（electro-plating）、化學鍍（electroless-plating）、浸鍍（immersion plating）或類似之方法。之後，研磨晶圓上相對於導電連接端子406的後表面，並將其切割成多個晶粒400。

各個晶粒400上，具有導電連接端子406的表面為晶粒400的主動面（active surface）。換言之，相對於主動面的表面400a為晶粒400的後表面。各個晶粒400還包括位於主動面以及後表面（即，表面400a）之間的側邊。如圖1C所示，各個晶粒400的主動面遠離保護層300。各個晶粒400的後表面（即，表面400a）可以物理性地貼附至保護層300。在一些實施例中，導電連接端子406可以為導電凸塊（conductive bump），導電柱（conductive pillar）或上述之組合。導電連接端子406的材質可以為銅、鋁、錫、金、銀或上述之組合。

請參照圖1D，絕緣密封體500用以包封晶粒400。絕緣密封體500可以位於保護層300以及晶粒400上，以使絕緣密封體500完全覆蓋晶粒400。舉例來說，絕緣密封體500包封晶粒400的側邊。在一些實施例中，絕緣密封體500可以包括藉由模塑製程（molding process）所形成的模塑化合物（molding compound）。在一些替代性實施例中，絕緣密封體500可以是由例如是環氧樹脂（epoxy）或其他適宜樹脂等絕緣材料所形成。如圖1D所示，絕緣密封體500具有第一表面500a以及相對於第一表面500a的第二表面500b。絕緣密封體500的第一表面500a直接地/物理性地接觸/貼附至保護層300。如上所述，各個晶粒400的後表面（即，表面400a）也物理性地貼附至保護層300。因此，絕緣密封體500的第一表面500a與各個晶粒400的表面400a共面（coplanar）。換言之，第二表面500b的高度可以高於晶粒400的頂表面。也就是說，絕緣密封體500的厚度t1大於晶粒400的厚度。

在一些實施例中，相較於絕緣密封體500的熱膨脹係數（coefficient of thermal expansion；CTE），載體基板100的熱膨脹係數較為接近保護層300的熱膨脹係數。舉例而言，載體基板100的熱膨脹係數可以在3到20之間的範圍內，保護層300的熱膨脹係數可以在5和40之間的範圍內，絕緣密封體500的熱膨脹係數可以在10和70之間的範圍內。換言之，保護層300的楊氏模量（Young's modulus）小於絕緣密封體500的楊氏模量。舉例而言，保護層300的楊氏模量可以在0.5GPa（gigapascal）和5GPa之間的範圍內，且絕緣密封體500的楊氏模量可以在5GPa和20GPa之間的範圍內。由於上述的性質，借助於保護層300，可以減少於封裝結構10的製造過程中的翹曲（warpage）問題，並且可以提升封裝結構10的整體強度。此外，保護層300的濕氣吸收率（moisture absorption rate）低於絕緣密封體500的濕氣吸收率。因此，晶粒400以及絕緣密封體500被保護層300良好地保護，且使得通過絕緣密封體500以及晶粒400之間的界面的水分滲透的問題可以被有效地減少。

如上所述，保護層300可以是用作晶粒黏著膜。晶粒400固定於保護層300上。於絕緣密封體500的形成過程（例如，模塑製程）中，可以降低晶粒移動的問題。因此，可以充分地提升封裝結構10的整體良率（yield）。

請參照圖1E，絕緣密封體500被薄化成厚度t2，以使各個晶粒400的一部分露出。如圖1E所示，絕緣密封體500薄化的第二表面500b'暴露出導電連接端子406的頂表面。在一些實施例中，絕緣密封體500被減薄以暴露出導電連接端子406的頂表面。更可於導電連接端子406上進行蝕刻製程。舉例而言，可以部分地移除導電連接端子406，以使導電連接端子406的頂表面略低於絕緣密封體500薄化的第二表面500b'。在一些實施例中，導電連接端子406的頂表面比絕緣密封體500薄化的第二表面500b'低1微米至3微米。如此一來，可以增加絕緣密封體500以及導電連接端子406的表面粗糙度，從而提升後續形成於其上形成的膜層的黏合性。薄化製程例如可以經由機械研磨，化學機械研磨（chemical mechanical polishing；CMP）或蝕刻來執行。導電連接端子406的蝕刻製程可以包括非等向性蝕刻（anisotropic etching）或等向性蝕刻（isotropic etching）。

請參照圖1F，形成重佈線路結構600於晶粒400以及絕緣密封體500上。重佈線路結構600電性連接至晶粒400的導電連接端子406。重佈線路結構600可以包括至少一介電層610以及嵌入於介電層610中的多個導電元件620。如圖1F所示，重佈線路結構600包括四個介電層610。然而，本發明對於介電層610的數量並不加以限制，並且可以基於電路的設計而進行調整。導電元件620可以包括多個線路層以及連接線路層的多個互連結構。第一線路層可以直接與導電連接端子406接觸，以在晶粒400以及重佈線路結構600之間形成電性連接。第二介電層610（從底部至頂部計數）暴露出部分的第一線路層（即，圖1F中所示的最下面的線路層），以使第一線路層可以藉由互連結構電性連接至其他的線路層。最後的線路層（即，圖1F所示的最上面的導電元件620）電性連接至由最後的介電層610所暴露出的部分第三線路層。最後的線路層可以用以與後續製程中所形成的元件電性連接。在一些實施例中，最後的線路層被稱為凸塊底金屬（under-bump metallization；UBM）。導電元件620可以藉由鍍析製程形成，且可以包括銅、鋁、金、銀、錫或上述之組合。

請參照圖1G，載體基板100藉由剝離製程（debonding process）以與保護層300分離。舉例而言，在離型層200以及保護層300之間的界面處進行分離。在一些實施例中，可以將熱能或光能（例如：加熱或紫外光（UV光）照射）施加於離型層200。於激發時，離型層200失去黏著性，並且可以容易地從保護層300剝離。

請參照圖1H，形成多個導電端子700於重佈線路結構600上。在一些實施例中，導電端子700設置於導電元件620（即，最後的線路層；凸塊底金屬）之上。導電端子700例如可以藉由植球製程（ball placement process）以及回焊製程（reflow process）來形成。於此之後，進行切單製程（singulation process）以單一化晶粒400。如圖1I所示，對相鄰的晶粒400之間的絕緣密封體500進行切割，以形成多個封裝結構10。切單製程例如包括以旋轉刀片或雷射光束進行切割。

請參照圖1I，各個封裝結構10包括重佈線路結構600、晶粒400、絕緣密封體500、保護層300以及多個導電端子700。重佈線路結構600具有第一表面600a以及相對於第一表面600a的第二表面600b。晶粒400位於重佈線路結構600的第一表面600a上，且電性連接至重佈線路結構600。在一些實施例中，晶粒400藉由覆晶接合（flip-chip bonding）電性連接至重佈線路結構600。各個晶粒400具有主動面、相對於主動面的後表面（即，表面400a）以及位於主動面與後表面之間的側面。絕緣密封體500在重佈線路結構600的第一表面600a上，且包封晶粒400的側邊以及重佈線路結構600的第一表面600a。絕緣密封體500的第一表面500a與晶粒400的後表面（即，表面400a）共面。保護層300位於晶粒400的後表面（即，表面400a）以及絕緣密封體500上。部分的保護層300覆蓋晶粒400，且另一部分的保護層300覆蓋絕緣密封體500。也就是說，晶粒400以及絕緣密封體500之間的界面被保護層300密封，以防止水分滲透。在一些實施例中，保護層300的顏色可以為黑色。如此一來，可以清楚地看到保護層300上由雷射標記/雕刻所形成的日期代碼。此外，由於保護層300的成本低於絕緣密封體500的成本，因此可以降低封裝結構10的整體製造成本。如圖1I所示，導電端子700在重佈線路結構600的第二表面600b上。

綜上所述，於本發明中，保護層形成於晶粒以及絕緣密封體上。晶粒以及絕緣密封體被保護層良好地保護，且使得通過絕緣密封體以及晶粒之間的界面的水分滲透的問題可以被有效地減少。除此之外，相較於絕緣密封體的熱膨脹係數，由於載體基板的熱膨脹係數較為接近保護層的熱膨脹係數，可以充分地減少於封裝結構的製造過程中的翹曲問題。因此，可以提升封裝結構的可靠性。此外，藉由將B階材料作為保護層，可以提高封裝結構的整體強度。此外，可以降低封裝結構的製造過程中的分層以及晶粒偏移的問題。除此之外，藉由使用保護層來替代絕緣密封體的包模（over-molding）部分，可以有效地降低封裝結構的製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧封裝結構

100‧‧‧載體基板

200‧‧‧離型層

300‧‧‧保護層

400‧‧‧晶粒

400a‧‧‧表面

402‧‧‧接墊

404‧‧‧鈍化圖案

406‧‧‧導電連接端子

500‧‧‧絕緣密封體

500a‧‧‧第一表面

500b‧‧‧第二表面

500b'‧‧‧薄化的第二表面

600‧‧‧重佈線路結構

600a‧‧‧第一表面

600b‧‧‧第二表面

610‧‧‧介電層

620‧‧‧導電元件

700‧‧‧導電端子

圖1A至圖1I是依據本發明一實施例的封裝結構的製造方法的剖面示意圖。

Claims

一種封裝結構，包括：重佈線路結構，具有第一表面以及相對於所述第一表面的第二表面；晶粒，電性連接至所述重佈線路結構，所述晶粒具有主動面、相對於所述主動面的後表面以及位於所述主動面與所述後表面之間的側面；絕緣密封體，包封所述晶粒的所述側面以及所述重佈線路結構的所述第一表面；保護層，位於所述晶粒的所述後表面以及所述絕緣密封體上；以及多個導電端子，形成於所述重佈線路結構的所述第二表面上。
如申請專利範圍第1項所述的封裝結構，其中所述保護層的材質包括B階(B-stage)材料。
如申請專利範圍第1項所述的封裝結構，其中所述保護層的楊氏模量小於所述絕緣密封體的楊氏模量。
如申請專利範圍第1項所述的封裝結構，其中所述的濕氣吸收率低於所述絕緣密封體的濕氣吸收率。
如申請專利範圍第1項所述的封裝結構，其中所述重佈線路結構包括至少一介電層以及嵌入於所述至少一介電層中的多個導電元件，且所述晶粒與所述多個導電元件電性連接。
如申請專利範圍第1項所述的封裝結構，其中所述晶粒藉由覆晶接合電性連接至所述重佈線路結構。
如申請專利範圍第1項所述的封裝結構，其中所述晶粒的所述後表面與所述絕緣密封體的表面共面。
一種封裝結構的製造方法，包括：提供載體基板；形成保護層於所述載體基板上；配置多個晶粒於所述保護層上，其中各個所述多個晶粒具有主動面、相對於所述主動面的後表面以及位於所述主動面與所述後表面之間的側邊，且所述多個晶粒的所述後表面貼附至所述保護層；形成絕緣密封體以包封所述晶粒的所述側邊；形成重佈線路結構於所述晶粒以及所述絕緣密封體上，其中所述重佈線路結構電性連接至對應的所述多個晶粒；將所述載體基板自所述保護層分離；以及形成多個導電端子於所述重佈線路結構上。
如申請專利範圍第8項所述的封裝結構的製造方法，更包括進行切單製程以單一化所述多個晶粒。
如申請專利範圍第8項所述的封裝結構的製造方法，其中包封所述晶粒的所述側邊的所述步驟包括：形成所述絕緣密封體於所述多個晶粒上，以使所述絕緣密封體完全覆蓋所述多個晶粒；以及減小所述絕緣密封體的厚度以露出各個所述多個晶粒的一部分。