[go: up one dir, main page]

TW201903970A - 一種增強型開關裝置及其製造方法 - Google Patents

一種增強型開關裝置及其製造方法 Download PDF

Info

Publication number
TW201903970A
TW201903970A TW107118144A TW107118144A TW201903970A TW 201903970 A TW201903970 A TW 201903970A TW 107118144 A TW107118144 A TW 107118144A TW 107118144 A TW107118144 A TW 107118144A TW 201903970 A TW201903970 A TW 201903970A
Authority
TW
Taiwan
Prior art keywords
type semiconductor
semiconductor layer
layer
type
switching device
Prior art date
Application number
TW107118144A
Other languages
English (en)
Other versions
TWI756435B (zh
Inventor
程凱
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW201903970A publication Critical patent/TW201903970A/zh
Application granted granted Critical
Publication of TWI756435B publication Critical patent/TWI756435B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10P14/3416—
    • H10P50/646—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供了一種增強型開關裝置及其製造方法，解決了現有增強型開關裝置的製程複雜以及穩定性和可靠性差的問題。其中的增強型開關裝置包括基底、依次設於所述基底上的通道層以及阻障層、形成於所述阻障層上的n型半導體層，所述n型半導體層的表面上定義有閘極區域、形成於所述閘極區域且至少部分貫穿所述n型半導體層的凹槽，以及形成於所述n型半導體層表面並至少填充所述凹槽內部的p型半導體材料。

Description

一種增強型開關裝置及其製造方法
本發明關於微電子技術，具體關於一種增強型開關裝置，以及製造該增強型開關裝置的方法。
高電子遷移率電晶體（HEMT，High Electron Mobility Transistor）是一種異質結場效應電晶體，以AlGaN/GaN異質結構為例，由於AlGaN/GaN異質結構中存在較強的二維電子氣，通常AlGaN/GaN HEMT是空乏型裝置，使得增強型裝置不易實現。而在許多地方空乏型裝置的應用又具有一定的局限性，比如在功率開關裝置的應用中，需要增強型（常關型）開關裝置。增強型氮化鎵開關裝置主要用於高頻裝置、功率開關裝置和數位電路等，它的研究具有十分重要的意義。
實現增強型氮化鎵開關裝置，需要找到合適的方法來降低零閘壓時閘極下方的通道載流子濃度，目前報導的方法有蝕刻槽閘、氟注入閘下的阻障層、薄的阻障層、閘極凹槽區域設置p型半導體材料等。但是這些已知的方法都有很多不足。
蝕刻槽閘是在傳統空乏型AlGaN/GaN HEMT的裝置結構上做了略微的變動，沒有直接電子束蒸發形成閘極，而是先在預沉積閘極區域蝕刻一個凹槽，再在凹閘視窗上製造肖特基閘，藉由減薄阻障層厚度來降低通道中的電子氣密度。要使通道在零閘壓下夾斷，阻障層厚度必須減薄到5nm以下，這樣正閘壓下就不能產生有效的量子限制，形成表面阱，導致通道在正閘壓下不能完全打開，而且表面阱中的電子又增大了閘極漏電流。蝕刻槽閘的方法在2001年由美國伊利諾大學的Kumar等人提出，參見文獻Kumar，V., etal.:“Recessed 0.25 mm gate AlGaN/GaN HEMTs on SiC with high gate-drain breakdown voltage using ICP-RIE”, Electron. Lett.2001,37，pp. 1483-1485。
氟注入閘下的阻障層是在阻障層中注入氟離子等帶負電的離子，控制注入離子濃度可以耗盡導電通道中的二維電子氣，必須用很強的負離子來夾斷通道，從而降低了通道打開時的電流。2005年香港科技大學Y.Cai等人利用基於氟化物電漿處理技術，成功研製了高性能的AlGaN/GaN HEMT，參見文獻Y.Cai et al. ,“High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment”，IEEE Electron Lett. , vol.2, no.7, pp.435-437,2005。
薄的阻障層是採用較薄的AlGaN阻障層方法來降低通道中二維電子氣的密度，日本大阪大學的Akira ENDOH等人使用該法製得了增強型裝置，其閾值電壓為零伏，參見文獻Akira ENDOH_et al.，“Non-Recessed-Gate Enhancement-Mode AlGaN/GaN High Electron Mobility Transistors with High RF Performance”，JJAP，Vol.43，No.4B，2004，pp.2255-2258。
以上介紹的幾種方法都屬於肖特基閘場效應電晶體技術，閾值電壓一般在0V-1V左右，未達到應用的閾值電壓3V-5V，與金屬絕緣閘場效應管相比，閘極漏電流又比較大。而且，蝕刻閘槽和氟注入閘下的阻障層的方法都使用了電漿處理，該處理會破壞晶格結構，損傷裝置的主動區，製程重複控制性也較差，影響到了裝置的穩定性和可靠性。
而在閘極凹槽區域設置p型半導體材料，則需要選擇性蝕刻閘極下面以外的所有區域，而蝕刻厚度的精確製程控制是非常難的，而且蝕刻中帶來的缺陷，會引起嚴重的電流崩塌效應，同樣會影響到裝置的穩定性和可靠性。
有鑑於此，本發明提供一種增強型開關裝置及其製造方法，解決了現有增強型開關裝置的製造製程複雜以及穩定性和可靠性差的問題。 本發明一實施例提供的一種增強型開關裝置，包括：基底；依次設於所述基底上的通道層以及阻障層；形成於所述阻障層上的n型半導體層，所述n型半導體層的表面上定義有閘極區域；形成於所述n型半導體層的所述閘極區域的凹槽；以及形成於所述n型半導體層表面並至少填充所述凹槽的p型半導體材料。其中，所述凹槽完全貫穿所述n型半導體層。 其中，所述阻障層的表面上定義有位於所述閘極區域兩側的源極區域和汲極區域；其中，所述增強型開關裝置進一步包括：設置於所述源極區域並與所述阻障層形成歐姆接觸的源極電極；以及設置於所述汲極區域並與所述阻障層形成歐姆接觸的汲極電極。 其中，所述n型半導體層的材料選自以下幾種中的一種或多種：n型GaN、n型AlGaN和n型AlInGaN；和/或，所述p型半導體材料選自以下幾種中的一種或多種：p型金剛石、p型NiO、p型GaN和p型多晶GaN。 其中，所述n型半導體層的摻雜方式選自以下幾種中的一種：均勻摻雜、調製摻雜和Delta摻雜。 其中，所述增強型開關裝置進一步包括：設置在所述n型半導體層和所述p型半導體材料之間的第一半導體層；和/或，設置在所述阻障層和所述n型半導體層之間的第二半導體層；其中，所述第一半導體層和所述第二半導體層為非摻雜半導體層。 其中，所述第一半導體層和所述第二半導體層與所述n型半導體層材料相同。 其中，在所述基底與所述通道層之間進一步包括：依次製備於所述基底上方的成核層和緩衝層。
本發明一實施例還提供一種增強型開關裝置的製造方法，包括以下步驟： 提供一基底，在所述基底上形成通道層以及阻障層； 在所述阻障層上形成n型半導體層，所述n型半導體層的表面上定義有閘極區域； 在所述n型半導體層的所述閘極區域形成向所述阻障層延伸的凹槽；以及 在所述n型半導體層表面形成p型半導體材料，其中所述p型半導體材料至少填充所述凹槽。 其中，所述在所述閘極區域形成一向所述阻障層延伸的凹槽包括：在所述閘極區域上形成一向所述阻障層延伸且貫穿所述n型半導體層的所述凹槽。 其中，在所述n型半導體層表面形成p型半導體材料，其中所述p型半導體材料至少填充所述凹槽包括：在所述n型半導體層上製備所述p型半導體材料，所述p型半導體材料覆蓋所述n型半導體層表面並填充所述凹槽。 其中，在所述n型半導體層表面形成p型半導體材料，其中所述p型半導體材料至少填充所述凹槽內部進一步包括：對所述p型半導體材料進行蝕刻，至少保留所述閘極區域的所述p型半導體材料。 其中，所述阻障層的表面上定義有位於所述閘極區域兩側的源極區域和汲極區域；其中所述方法進一步包括： 蝕刻掉所述源極區域上方的半導體結構以露出所述阻障層，在所述源極區域製備與所述阻障層形成歐姆接觸的源極電極；以及 蝕刻掉所述汲極區域上方的半導體結構以露出所述阻障層，在所述汲極區域製備與所述阻障層形成歐姆接觸的汲極電極。 其中，所述n型半導體層的材料選自以下幾種中的一種或多種：n型GaN、n型AlGaN和n型AlInGaN； 和/或，所述p型半導體材料選自以下幾種中的一種或多種：p型金剛石、p型NiO、p型GaN和p型多晶GaN。 其中，在形成所述凹槽之前，所述方法進一步包括：在所述n型半導體層表面沉積第一半導體層；和/或，在所述阻障層上形成所述n型半導體層之前，所述方法進一步包括：在所述阻障層表面沉積第二半導體層； 其中，所述第一半導體層和所述第二半導體層為非摻雜半導體層。 其中，所述第一半導體層和所述第二半導體層與所述n型半導體層材料相同。 其中，在製備所述通道層之前，進一步包括：在基底上形成成核層；以及在所述成核層上形成緩衝層。
本發明實施例所提供的增強型開關裝置及其製造方法，藉由在阻障層上形成n型半導體層，並在該n型半導體層的閘極區域形成凹槽結構，在凹槽處設置p型半導體材料，即可達到夾斷閘極下方n型導電層的目的，以實現增強型開關裝置。更重要的是，由於n型半導體層可對通道層進行電子補償，避免了表面態對二維電子氣的影響，因此無需選擇性蝕刻掉p型半導體材料除閘極區域以外的所有部分，仍能夠滿足裝置導通需求，降低了製程難度，提高了裝置的穩定性和可靠性。同時，n型半導體層還可對下層半導體結構起到保護作用，在對p型半導體材料進行蝕刻時可不必嚴格控制蝕刻深度，即使有部分n型半導體層被蝕刻掉也沒關係，從而省去了現有技術中對於阻障層的鈍化步驟，製程更為簡單。
以下將結合附圖所示的具體實施方式對本發明進行詳細描述。但這些實施方式並不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護範圍內。
此外，在不同的實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例和/或結構之間具有任何關聯性。
第5圖所示為本發明一實施例所提供的增強型開關裝置的結構示意圖。如第5圖所示，該增強型開關裝置包括：基底1；設於基底1上的通道層23以及阻障層24；形成於阻障層24上的n型半導體層3，n型半導體層3的表面上定義有閘極區域；形成於n型半導體層3的閘極區域的凹槽4（如第4圖所示）；以及形成於n型半導體層3表面並填充凹槽4內部的p型半導體材料5。
在本發明一實施例中，基底1可選自半導體材料、陶瓷材料或高分子材料等。例如，基底1可優選自藍寶石、碳化矽、矽、鈮酸鋰、絕緣體上覆1矽（SOI）、氮化鎵或氮化鋁。通道層23和阻障層24為可形成二維電子氣的半導體材料即可。例如，以GaN基材料為例，通道層23可採用GaN，阻障層24可採用AlGaN，通道層23和阻障層24構成異質結構以形成二維電子氣。當然，通道層23和阻障層24也可為其他材料，例如為GaAs基材料，通道層23為GaAS，阻障層24為AlGaAS。
在本發明一進一步實施例中，為了提高裝置性能，滿足相關技術需求，可在基底1和通道層23之間進一步設置成核層21、緩衝層22等磊晶層。以GaN基增強型開關裝置為例，為降低位元錯密度和缺陷密度，防止回熔，提升晶體品質等技術需求，可進一步包括製備於基底1上方的成核層21，該成核層21可為AlN、AlGaN中的一種或多種。此外，為了緩衝基底上方磊晶結構中的應力，避免磊晶結構開裂，該GaN基增強型開關裝置還可進一步包括製備於成核層21上方的緩衝層22，該緩衝層22可包括GaN、AlGaN、AlInGaN中的一種或多種。
在本發明一實施例中，如第5’圖所示，阻障層24還可採用三明治結構，該三明治結構包括製備於通道層23表面的第一外夾層241、夾在該第一外夾層241和第二外夾層243之間的中間層242以及第二外夾層243。應當理解，該第一外夾層241、中間層242以及第二外夾層243的材料可根據通道層23的材料而調整。例如，以GaN基材料為例，當通道層23採用GaN時，該第一外夾層241和第二外夾層243可採用AlGaN或AlInGaN製成，該中間層242可採用GaN製成，Al、In和Ga的含量可從0到1變化。然而，本發明對該第一外夾層241、中間層242以及第二外夾層243的材料不做具體限定。
在本發明一實施例中，n型半導體層3和p型半導體材料5可根據通道層23和阻障層24的材料選擇相應的半導體材料。以GaN基增強型開關裝置為例，n型半導體層3的材料可選自以下幾種中的一種或多種：n型GaN、n型AlGaN和n型AlInGaN，p型半導體材料5可選自以下幾種中的一種或多種：p型金剛石、p型NiO、p型GaN和p型多晶GaN。
應當理解，n型半導體層3的摻雜方式可選自以下幾種中的一種：均勻摻雜、調製摻雜和Delta摻雜，本發明對n型半導體層3的摻雜方式同樣不做具體限定。
還應當理解，p型半導體材料5的具體形狀可根據對應閘極區域的凹槽4的寬度而發生變化。雖然在第5圖所示的結構中，p型半導體材料5中中部凹陷呈T型結構，但當凹槽4的寬度較窄（例如小於0.25um）時，p型半導體材料5的中部也可呈合攏狀態，本發明對此不做限定。
由此可見，藉由在阻障層24上形成n型半導體層3，並在該n型半導體層3的閘極區域形成凹槽4，在凹槽4處設置p型半導體材料5，即可達到夾斷閘極下方n型導電層的目的，以實現增強型開關裝置。更重要的是，由於n型半導體層3可對通道層23進行電子補償，避免了表面態對二維電子氣的影響，因此無需選擇性蝕刻掉p型半導體材料除閘極區域以外的所有部分，仍能夠滿足裝置導通需求，降低了製程難度，提高了裝置的穩定性和可靠性。同時，n型半導體層3還可對下層半導體結構起到保護作用，在對p型半導體材料5進行蝕刻時可不必嚴格控制蝕刻深度，即使有部分n型半導體層3被蝕刻掉也沒關係，從而省去了現有技術中對於阻障層24的鈍化步驟，製造流程更為簡單。
應當理解，雖然第5圖中的凹槽4完全貫穿了n型半導體層3並停留在了n型半導體層3的底面，但在本發明的其他實施例中，凹槽4也可以不僅完全貫穿n型半導體層3，還貫穿了一部分阻障層24。例如第5’圖所示，當阻障層24採用三明治結構時，凹槽4就可貫穿至該阻障層24的三明治結構的中間層242，此時該中間層242可在形成凹槽4的局部蝕刻製程中起到停止層的作用，以保護位於通道層23表面的該第一外夾層241不被該局部蝕刻製程損壞。在本發明另一實施例中，如第5’’圖所示，凹槽4也可僅部分貫穿n型半導體層3，凹槽4的底面停止在n型半導體層3內部。本發明對凹槽4的製備深度不做嚴格限定，只要凹槽4內部的p型半導體材料5能夠夾斷閘極下方n型導電層以實現增強型開關裝置即可。
在本發明一實施例中，如第6圖所示，阻障層24的表面上進一步定義有位於閘極區域兩側的源極區域和汲極區域，源極電極6設置於源極區域並與阻障層24形成歐姆接觸，汲極電極7設置於汲極區域並與阻障層24形成歐姆接觸。p型半導體材料5可直接作為閘電極（如第6圖所示），也可以在p型半導體材料5上面製作電極材料51用作閘電極（如第6’圖所示）。還應當理解，源極電極6、汲極電極7以及p型半導體材料5上面的電極材料51可採用例如鎳合金的金屬材料製成，也可採用金屬氧化物或半導體材料製成，本發明對源極電極6、汲極電極7以及p型半導體材料5上面的電極材料51的具體製備材料不做限定。
具體而言，基於如第5圖所示的裝置結構，在製作源極電極6和汲極電極7之前，需要將源極區域上方和汲極區域上方的p型半導體材料5和n型半導體層3蝕刻掉，以露出阻障層24表面的源極區域和汲極區域來製備源極電極6和汲極電極7，最終形成如第6圖所示的裝置結構。此時，p型半導體材料5僅覆蓋在水平方向上源極區域與閘極區域之間的n型半導體層3的表面、在水平方向上汲極區域與閘極區域之間的n型半導體層3的表面以及凹槽4內部。即，p型半導體材料5的最終製備形狀覆蓋了除源極區域上方以及汲極區域上方以外的n型半導體層3的所有表面。
然而應當理解，由於只要p型半導體材料5能夠夾斷閘極區域下方的n型導電層就能夠實現增強型開關裝置，因此p型半導體材料5也還可以有其他的最終製備形狀，只要在閘極區域的凹槽4中留有p型半導體材料5即可。本發明僅限定至少在閘極區域的凹槽4中填充有p型半導體材料5，對於閘極區域以外的區域，則可根據製程及設計需求，選擇性地設置p型半導體材料。本發明對除了閘極區域以外的部分的p型半導體材料的製備形狀不做限定。
例如，p型半導體材料5的最終製備形狀還可至少包括如下幾種情況：
如第7a圖所示，p型半導體材料5可以僅僅形成於閘極區域；在製備了源極電極6和汲極電極7後，p型半導體材料5仍僅僅形成於閘極區域，如第7b圖所示。
如第8a圖所示，p型半導體材料5可以除了形成於閘極區域以外，還覆蓋了在水平方向上閘極區域靠近源極區域一側的n型半導體層3的表面；在製備了源極電極6和汲極電極7後，p型半導體材料5則除了形成於閘極區域以外，還覆蓋了在水平方向上源極區域與閘極區域之間的n型半導體層3的表面，如第8b圖所示。
如第9a圖所示，p型半導體材料5可以除了形成於閘極區域以外，還覆蓋了在水平方向上閘極區域靠近汲極區域一側的n型半導體層3的表面；在製備了源極電極6和汲極電極7後，p型半導體材料5則除了形成於閘極區域以外，還覆蓋了在水平方向上汲極區域與閘極區域之間的n型半導體層3的表面，如第9b圖所示。
如第10a圖所示，在本發明一實施例中，為了進一步起到保護下層半導體結構，鈍化n型半導體層3的表面以及改善動態特性的作用，該增強型開關裝置可進一步包括設置在n型半導體層3和p型半導體材料5之間的第一半導體層81，以及設置在阻障層24和n型半導體層3之間的第二半導體層82。具體而言，該第一半導體層81可先被沉積在n型半導體層3表面，然後再在閘極區域形成凹槽4。該凹槽4需要完全貫穿該第一半導體層81，否則無法至少部分貫穿n型半導體層3。第二半導體層82則可在阻障層24上製備n型半導體層3之前，沉積在阻障層24表面，然後再在該第二半導體層82表面製備n型半導體層3。然而，應當理解，在本發明一實施例中，根據實際的設計需求，也可以僅包括第一半導體層81（如第10b圖所示），或僅包括第二半導體層82（如第10c圖所示）。
應當理解，雖然在第10a和10c圖中凹槽4貫穿了n型半導體層3以及第二半導體層82，在第10b圖中凹槽4貫穿了n型半導體層3，但在本發明的其他實施例中，凹槽4也可僅部分貫穿n型半導體層3；或不僅完全貫穿n型半導體層3，還貫穿了部分阻障層24。只要凹槽4內部的p型半導體材料5能夠夾斷閘極下方n型導電層以實現增強型開關裝置即可，本發明對凹槽4的製備深度不做嚴格限定。
在本發明一實施例中，該第一半導體層81和第二半導體層82可為非摻雜半導體層，材質可與n型半導體層3相同。以GaN基增強型開關裝置為例，第一半導體層81和第二半導體層82可例如為非摻雜GaN。
在本發明的一實施例中，以一個GaN基增強型開關裝置中僅包括了第一半導體層81為例，當通道層23為厚度為15nm的Al0.15 GaN/GaN組成的週期結構時，若在通道層23上方製備了20nm的n型GaN層（Si摻雜濃度為2.5E18/cm3 ），在n型GaN層上方依次製備了100nm的非摻雜GaN以及60nm的p型GaN（Mg摻雜濃度為3E19/cm3 ）時，所形成的增強型開關裝置的能帶圖可如第11圖所示，從能帶圖可以看出，本發明較完美地實現了增強型開關裝置。但應當理解，該實施例中的厚度及濃度等參數可以根據設計需求而定，本發明不作特別限定。
第12圖所示為本發明一實施例提供的一種增強型開關裝置的製備方法的流程示意圖。如第12圖所示，該增強型開關裝置的製備方法包括如下步驟：
步驟1201：如第1圖所示，提供一基底1。基底1可選自半導體材料、陶瓷材料或高分子材料等。例如，基底1優選自藍寶石、碳化矽、矽、鈮酸鋰、絕緣體上覆矽（SOI）、氮化鎵或氮化鋁。
步驟1202：如第2圖所示，在基底1上依次生長通道層23以及阻障層24。在本發明一實施例中，在生長通道層23之前，還可在基底1上依次生長成核層21和緩衝層22。成核層21、緩衝層22、通道層23、和阻障層24各自的功能和成分在前面已有描述，在此不再贅述。
步驟1203：如第3圖所示，在阻障層24上形成n型半導體層3，n型半導體層3的表面上定義有閘極區域。以GaN基增強型開關裝置為例，該n型半導體層的材料可選自以下幾種中的一種：n型GaN、n型AlGaN和n型AlInGaN。該n型半導體層3的生長可以是原位生長，也可以是藉由原子層沉積（ALD, Atomic layer deposition）、或化學氣相沉積（CVD，Chemical Vapor Deposition）、或分子束磊晶生長（MBE，Molecular Beam Epitaxy）、或電漿增強化學氣相沉積法（PECVD， Plasma Enhanced Chemical Vapor Deposition）、或低壓化學蒸發沉積（LPCVD，Low Pressure Chemical Vapor Deposition），或金屬有機化合物化學氣相沉積（MOCVD，Metal-Organic Chemical Vapor Deposition）、或其組合方式制得。應該理解，這裡描述形成該n型半導體層3的方法只是進行舉例，本發明可以藉由本領域的技術人員公知的任何方法形成該n型半導體層3。
步驟1204：如第4圖所示，在n型半導體層3的閘極區域形成向阻障層24延伸的凹槽4。在本發明一實施例中，蝕刻過程可例如採用氯基電漿蝕刻，由於氟基電漿蝕刻的選擇性，蝕刻過程會在蝕刻至阻障層24時停止，以形成凹槽4。
步驟1205：如第5圖所示，在n型半導體層3表面形成p型半導體材料5，其中p型半導體材料5形成於n型半導體層3表面並填充凹槽4內部。p型半導體材料5可例如選自p型金剛石、p型NiO、p型GaN、或p型多晶GaN等。
應當理解，雖然第5圖中的凹槽4完全貫穿了n型半導體層3並停留在了n型半導體層3的底面，但在本發明的其他實施例中，凹槽4也可以不僅完全貫穿n型半導體層3，還貫穿了一部分阻障層24。例如第5’圖所示，當阻障層24採用三明治結構時，凹槽4就可貫穿至該阻障層24的三明治結構的中間層242，此時該中間層242可在形成凹槽4的局部蝕刻製程中起到停止層的作用，以保護位於通道層23表面的該第一外夾層241不被該局部蝕刻製程損壞。在本發明另一實施例中，如第5’’圖所示，凹槽4也可僅部分貫穿n型半導體層3，凹槽4的底面停止在n型半導體層3內部。本發明對凹槽4的製備深度不做嚴格限定，只要凹槽4內部的p型半導體材料5能夠夾斷閘極下方n型導電層以實現增強型開關裝置即可。
步驟1206：如第6圖所示，蝕刻掉源極區域上方的半導體結構以露出阻障層24，在源極區域製備源極電極6以形成與阻障層24的歐姆接觸；以及蝕刻掉汲極區域上方的半導體結構以露出阻障層24，在汲極區域製備汲極電極7以形成與阻障層24的歐姆接觸。
p型半導體材料5可直接作為閘電極（如第6圖所示），也可以在p型半導體材料5上面進一步製作電極材料51用作閘電極（如第6’圖所示）。還應當理解，源極電極6、汲極電極7以及p型半導體材料5上面的電極材料51可採用例如鎳合金的金屬材料製成，也可採用金屬氧化物或半導體材料製成，本發明對源極電極6、汲極電極7以及p型半導體材料5上面的電極材料51的具體製備材料不做限定。
應當理解，由於只要p型半導體材料5能夠夾斷閘極區域下方的n型導電層就能夠實現增強型開關裝置，因此p型半導體材料5也還可以有其他的最終製備形狀，只要在閘極區域的凹槽4中留有p型半導體材料5即可。本發明僅限定至少在閘極區域的凹槽4中填充有p型半導體材料5，對於閘極區域以外的區域，則可根據製程及設計需求，選擇性地設置p型半導體材料。本發明對除了閘極區域以外的部分的p型半導體材料的製備形狀不做限定。
在本發明一實施例中，該p型半導體材料5的製備步驟可包括：首先在n型半導體層3上製備p型半導體材料5（例如採用磊晶生長的方式），其中p型半導體材料5形成於n型半導體層3表面並填充凹槽4內部，如圖5所示。然後，可根據設計需求，選擇是否對p型半導體材料5進行蝕刻以及如何蝕刻，至少保留閘極區域的p型半導體材料5即可（如第7a圖、第8a圖和第9a圖），以起到夾斷閘電極下方n型導電層的目的。對應第7a圖、第8a圖和第9a圖，製備源極電極6和汲極電極7後的裝置結構可分別如第7b圖、第8b圖和第9b圖所示，在此不再贅述。
應當理解，由於n型半導體層3可對下層半導體結構起到保護作用，因此在對p型半導體材料5進行蝕刻的過程中，可不必對蝕刻的深度進行精准的控制。即使有部分n型半導體層3也被蝕刻掉也沒關係。由此可見，藉由引入n型半導體層3，降低了對於p型半導體材料5的蝕刻過程的製程難度。
在本發明一實施例中，在形成凹槽4之前，還可在n型半導體層3表面沉積第一半導體層81，然後再在閘極區域形成凹槽4；和/或，在阻障層24上形成n型半導體層3之前，還可在阻障層24表面先沉積第二半導體層82。由此所形成的裝置結構可如第10a~10c圖所示。該第一半導體層81和第二半導體層82可為非摻雜半導體層，例如非摻雜GaN，以進一步起到保護下層半導體結構，鈍化n型半導體層3的表面以及改善動態特性的作用。
應當理解，雖然在第10a和10c圖中凹槽4貫穿了n型半導體層3以及第二半導體層82，在第10b圖中凹槽4貫穿了n型半導體層3，但在本發明的其他實施例中，凹槽4也可僅部分貫穿n型半導體層3；或不僅完全貫穿n型半導體層3，還貫穿了部分阻障層24。只要凹槽4內部的p型半導體材料5能夠夾斷閘極下方n型導電層以實現增強型開關裝置即可，本發明對凹槽4的製備深度不做嚴格限定。
採用本發明實施例所提供的增強型開關裝置製備方法所製備出的增強型開關裝置，藉由在阻障層24上形成n型半導體層3，並在該n型半導體層3的閘極區域形成凹槽4結構，在凹槽4處設置p型半導體材料5，可以達到夾斷閘極下方n型導電層的目的，以實現增強型開關裝置。更重要的是，由於n型半導體層可對通道層進行電子補償，避免了表面態對二維電子氣的影響，因此無需選擇性蝕刻掉p型半導體材料除閘極區域以外的所有部分，仍能夠滿足裝置導通需求，降低了製程難度，提高了裝置的穩定性和可靠性。同時，n型半導體層3還可對下層半導體結構起到保護作用，在對p型半導體材料5進行蝕刻時可不必嚴格控制蝕刻深度，即使有部分n型半導體層3被蝕刻掉也沒關係，從而省去了現有技術中對於阻障層24的鈍化步驟，製造流程更為簡單。
應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
上文所列出的一系列的詳細說明僅僅是針對本發明的可行性實施方式的具體說明，它們並非用以限制本發明的保護範圍，凡未脫離本發明技藝精神所作的等效實施方式或變更均應包含在本發明的保護範圍之內。
1‧‧‧基底
1201、1202、1203、1204、1205、1206‧‧‧步驟
21‧‧‧成核層
22‧‧‧緩衝層
23‧‧‧通道層
24‧‧‧阻障層
241‧‧‧第一外夾層
242‧‧‧中間層
243‧‧‧第二外夾層
3‧‧‧n型半導體層
5‧‧‧p型半導體材料
51‧‧‧電極材料
6‧‧‧源極電極
7‧‧‧汲極電極
81‧‧‧第一半導體層
82‧‧‧第二半導體層
第1~4、5、5’、5’’、6和6’圖為本發明一實施例提供的增強型開關裝置的結構在製備過程中的分解示意圖。 第7a~7b圖為本發明一實施例提供的增強型開關裝置的結構在製備源極電極和汲極電極的過程中的分解示意圖。 第8a~8b圖為本發明一實施例提供的增強型開關裝置的結構在製備源極電極和汲極電極的過程中的分解示意圖。 第9a~9b圖為本發明一實施例提供的增強型開關裝置的結構在製備源極電極和汲極電極的過程中的分解示意圖。 第10a~10c圖分別為本發明一實施例提供的增強型開關裝置的結構示意圖。 第11圖為本發明一實施例提供的增強型開關裝置在工作狀態下的能帶示意圖。 第12圖為本發明一實施例提供的增強型開關裝置的製備過程的流程示意圖。

Claims (15)

  1. 一種增強型開關裝置，包括： 一基底； 依次設於所述基底上的一通道層以及一阻障層； 形成於所述阻障層上的一n型半導體層，所述n型半導體層的表面上定義有一閘極區域； 形成於所述n型半導體層的所述閘極區域的一凹槽；以及 形成於所述n型半導體層表面並至少填充所述凹槽的一p型半導體材料。
  2. 如申請專利範圍第1項所述的增強型開關裝置，其中，所述凹槽完全貫穿所述n型半導體層。
  3. 如申請專利範圍第1項所述的增強型開關裝置，其中，所述阻障層的表面上定義有位於所述閘極區域兩側的一源極區域和一汲極區域； 其中，所述增強型開關裝置進一步包括： 設置於所述源極區域並與所述阻障層形成歐姆接觸的一源極電極；以及 設置於所述汲極區域並與所述阻障層形成歐姆接觸的一汲極電極。
  4. 如申請專利範圍第1項所述的增強型開關裝置，其中，所述n型半導體層的材料選自以下幾種中的一種或多種：n型GaN、n型AlGaN和n型AlInGaN； 和/或，所述p型半導體材料選自以下幾種中的一種或多種：p型金剛石、p型NiO、p型GaN和p型多晶GaN。
  5. 如申請專利範圍第1項所述的增強型開關裝置，其中，所述n型半導體層的摻雜方式選自以下幾種中的一種：均勻摻雜、調製摻雜和Delta摻雜。
  6. 如申請專利範圍第1項所述的增強型開關裝置，進一步包括： 設置在所述n型半導體層和所述p型半導體材料之間的一第一半導體層；和/或，設置在所述阻障層和所述n型半導體層之間的一第二半導體層； 其中，所述第一半導體層和所述第二半導體層為非摻雜半導體層。
  7. 如申請專利範圍第6項所述的增強型開關裝置，其中，所述第一半導體層和所述第二半導體層與所述n型半導體層材料相同。
  8. 如申請專利範圍第1項所述的增強型開關裝置，其中，在所述基底與所述通道層之間進一步包括：依次製備於所述基底上方的一成核層和一緩衝層。
  9. 一種增強型開關裝置的製造方法，包括以下步驟： 提供一基底，在所述基底上形成一通道層以及一阻障層； 在所述阻障層上形成一n型半導體層，所述n型半導體層的表面上定義有一閘極區域； 在所述n型半導體層的所述閘極區域形成向所述阻障層延伸的一凹槽；以及 在所述n型半導體層表面形成一p型半導體材料，其中所述p型半導體材料至少填充所述凹槽。
  10. 如申請專利範圍第9項所述的增強型開關裝置的製造方法，其中，所述在所述閘極區域形成一向所述阻障層延伸的凹槽包括： 在所述閘極區域上形成一向所述阻障層延伸且貫穿所述n型半導體層的所述凹槽。
  11. 如申請專利範圍第9項所述的增強型開關裝置的製造方法，在所述n型半導體層表面形成所述p型半導體材料，其中所述p型半導體材料至少填充所述凹槽包括： 在所述n型半導體層上製備所述p型半導體材料，所述p型半導體材料覆蓋所述n型半導體層表面並填充所述凹槽。
  12. 如申請專利範圍第11項所述的增強型開關裝置的製造方法，在所述n型半導體層表面形成所述p型半導體材料，其中所述p型半導體材料至少填充所述凹槽內部進一步包括： 對所述p型半導體材料進行蝕刻，至少保留所述閘極區域的所述p型半導體材料。
  13. 如申請專利範圍第9項所述的增強型開關裝置的製造方法，其中，所述阻障層的表面上定義有位於所述閘極區域兩側的源極區域和汲極區域； 其中所述方法進一步包括： 蝕刻掉所述源極區域上方的半導體結構以露出所述阻障層，在所述源極區域製備與所述阻障層形成歐姆接觸的源極電極；以及 蝕刻掉所述汲極區域上方的半導體結構以露出所述阻障層，在所述汲極區域製備與所述阻障層形成歐姆接觸的汲極電極。
  14. 如申請專利範圍第9項所述的增強型開關裝置的製造方法，在形成所述凹槽之前，所述方法進一步包括：在所述n型半導體層表面沉積一第一半導體層； 和/或， 在所述阻障層上形成所述n型半導體層之前，所述方法進一步包括：在所述阻障層表面沉積一第二半導體層； 其中，所述第一半導體層和所述第二半導體層為非摻雜半導體層。
  15. 如申請專利範圍第14項所述的增強型開關裝置的製造方法，其中，所述第一半導體層和所述第二半導體層與所述n型半導體層的材料相同。
TW107118144A 2017-06-09 2018-05-28 一種增強型開關裝置及其製造方法 TWI756435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2017/087766 WO2018223387A1 (zh) 2017-06-09 2017-06-09 一种增强型开关器件及其制造方法
WOPCT/CN2017/087766 2017-06-09

Publications (2)

Publication Number Publication Date
TW201903970A true TW201903970A (zh) 2019-01-16
TWI756435B TWI756435B (zh) 2022-03-01

Family

ID=64566339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118144A TWI756435B (zh) 2017-06-09 2018-05-28 一種增強型開關裝置及其製造方法

Country Status (5)

Country Link
US (1) US10998435B2 (zh)
EP (1) EP3637475A4 (zh)
CN (1) CN110100313B (zh)
TW (1) TWI756435B (zh)
WO (1) WO2018223387A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184299A1 (zh) * 2020-03-19 2021-09-23 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN113113476A (zh) * 2021-03-01 2021-07-13 西安电子科技大学 适用于低工作电压高效率应用的GaN HEMT器件及制备方法
KR20240012369A (ko) * 2021-05-21 2024-01-29 가부시끼가이샤 레조낙 반도체 장치의 제조 방법, 및, 반도체 장치
CN114038909B (zh) * 2021-10-22 2024-05-17 北京大学深圳研究生院 增强型氮化镓功率器件及其制备方法
EP4562688A1 (en) * 2022-07-25 2025-06-04 Transphorm Technology, Inc. High voltage iii-n devices and structures with reduced current degradation
CN116613065B (zh) * 2023-04-28 2024-06-11 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
TW201244121A (en) * 2011-04-19 2012-11-01 Pvnext Corp Semiconductor device and method for fabricating the same
CN102254933A (zh) * 2011-08-02 2011-11-23 上海先进半导体制造股份有限公司 Pn结隔离结构及其形成方法
CN103325681B (zh) * 2012-03-20 2016-04-20 宁波敏泰光电科技有限公司 一种离子自对准注入的超结mosfet及其制造方法
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
CN108807526B (zh) * 2012-04-20 2021-12-21 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
CN104051522B (zh) * 2014-07-02 2018-05-11 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN107093628B (zh) * 2017-04-07 2019-12-06 电子科技大学 一种极化掺杂增强型hemt器件

Also Published As

Publication number Publication date
EP3637475A4 (en) 2020-06-17
EP3637475A1 (en) 2020-04-15
CN110100313B (zh) 2020-11-17
TWI756435B (zh) 2022-03-01
US10998435B2 (en) 2021-05-04
WO2018223387A1 (zh) 2018-12-13
CN110100313A (zh) 2019-08-06
US20200119177A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
TWI756435B (zh) 一種增強型開關裝置及其製造方法
EP2840593B1 (en) Enhanced switch device and manufacturing method therefor
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
US20110024797A1 (en) Nitride-based semiconductor device with concave gate region
CN109819678A (zh) 掺杂的栅极电介质材料
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
WO2013155930A1 (zh) 一种增强型器件及其制造方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
TW200524086A (en) Field effect transistor with enhanced insulator structure
CN113745332A (zh) 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管
CN113892186A (zh) 一种半导体结构及其制造方法
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
CN102064108B (zh) 一种制造介质/氮化物复合结构增强型场效应管的方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP2015079806A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP2009302191A (ja) 半導体装置及びその製造方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN114600253B (zh) 半导体结构及其制作方法
JP4869585B2 (ja) 窒化物半導体装置の製造方法
CN115763250A (zh) GaN基增强型功率晶体管的制备方法
JP5285252B2 (ja) 窒化物半導体装置