TW201909153A - 顯示面板及其畫素的驅動方法 - Google Patents

Abstract

顯示面板及其畫素的驅動方法。顯示面板包括一畫素陣列，並且畫素陣列具有多個畫素。各畫素包括一發光二極體、一定電流源及一時間控制單元。發光二極體接收一第一系統電壓。定電流源提供一定電流。時間控制單元與發光二極體及定電流源串聯耦接，且具有一第一電容以儲存一參考電壓與一資料電壓的一電壓差。時間控制單元依據電壓差決定提供定電流至發光二極體的一提供時間。

Description

顯示面板及其畫素的驅動方法

本發明是有關於一種驅動技術，且特別是有關於一種顯示面板及其畫素的驅動方法。

由於具有自發光性、廣視角、高對比、反應速度快等優點，發光二極體(light-emitting diode LED)已是目前大型顯示器的主要顯示技術之一。其中，若將發光二極體與主動矩陣驅動方式（Active-matrix driving）搭配將可應用於中小型顯示器產品，其驅動方式將透過驅動電流的強弱來控制發光二極體發光亮度，進而產生所需要的灰階。然而，隨著製程的發展，發光二極體逐漸微小化至微米等級成為微發光二極體(micro-LED)，但是微小化的結果導致不僅微發光二極體的亮度會隨著驅動電流的強弱而變化，連帶其色相也會隨著驅動電流的強弱而變化，造成顯示器色偏問題。因此，需要一種新的畫素驅動技術來驅動微發光二極體。

本發明提供一種顯示面板及其畫素的驅動方法，可避免顯示面板的畫素的色偏問題。

本發明的顯示面板，包括一畫素陣列，具有多個畫素。各畫素包括一發光二極體、一定電流源及一時間控制單元。發光二極體接收一第一系統電壓。定電流源提供一定電流。時間控制單元與發光二極體及定電流源串聯耦接，且具有一第一電容以儲存一參考電壓與一資料電壓的一電壓差。時間控制單元依據電壓差決定提供定電流至發光二極體的一提供時間。

本發明的畫素的驅動方法，畫素具有一發光二極體，驅動方法包括下列步驟。在一資料寫入期間，判定一資料電壓與一參考電壓的一電壓差。以及，在一發光期間，依據電壓差決定提供一定電流至發光二極體的一提供時間。

基於上述，本發明實施例的顯示面板及其畫素的驅動方法，由於發光二極體是透過定電流的提供時間來決定發光二極體的整體發光亮度，而定電流的提供時間是根據參考電壓與資料電壓之間的電壓差，因此可避免發光二極體微小化後電流變化所導致的色偏。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在下述實施例中，為簡潔說明書的內容，相同或相似的元件或項目儘量以相同或相似的標號，但相同或相似的僅可視為類似的情況，而非用以表示完全相同，此要視實施例的內容所述，並且本發明實施例不以此為限。

圖1為依據本發明一實施例的顯示面板的系統示意圖。請參照圖1，在本實施例中，顯示面板100包括多條控制線110、多條資料線120及畫素陣列PXA。其中，畫素陣列PXA具有多個以陣列排列的畫素PX，控制線110用以耦接控制電路（例如閘極驅動器或類似的電路)以接收控制信號（例如閘極驅動信號)，資料線120用以耦接電壓提供電路（例如源極驅動器、電源供應器或類似的電路)以接收畫素PX操作所需要的電壓（例如資料電壓VDATA、參考電壓VREF、系統電壓OVDD及OVSS)。

各個畫素PX耦接對應的控制線110及對應的資料線120，以依據對應的控制信號而接收對應的電壓。各個畫素PX包括發光二極體OLD1、時間控制單元TCX及定電流源SRi。在本實施例中，發光二極體OLD1、時間控制單元TCX及定電流源SRi依序串聯耦接於系統電壓OVDD及系統電壓OVSS之間，亦即發光二極體OLD1的陽極接收系統電壓OVDD，而定電流源SRi接收系統電壓OVSS，但本發明實施例不以此為限，亦即發光二極體OLD1、時間控制單元TCX及定電流源Sri的配置位置可依據電路設計而定。其中，在驅動發光二極體OLD1的期間，系統電壓OVDD大於系統電壓OVSS，並且定電流源SRi提供定電流iFX。

時間控制單元CTX具有電容C1（對應第一電容)以儲存參考電壓VREF與資料電壓VDATA之間的電壓差VDF，以依據電壓差VDF決定提供定電流iFX至發光二極體OLD1的時間，其中資料電壓VDATA對應畫素PX的亮度（亦即灰階值)。舉例來說，當資料電壓VDATA對應畫素PX的亮度越低時，透過電壓差VDF的改變，定電流iFX的提供時間會越短；當資料電壓VDATA對應畫素PX的亮度越高時，透過電壓差VDF的改變，定電流iFX的提供時間會越長。

依據上述，由於發光二極體OLD1是透過定電流iFX的提供時間來決定發光二極體OLD1的整體發光亮度，而定電流iFX的提供時間是根據參考電壓VREF與資料電壓VDATA之間的電壓差VDF，因此可避免發光二極體OLD1微小化後電流變化所導致的色偏。

圖2A為依據本發明第一實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖2A，在本實施例中，畫素PXa包括電晶體T11（對應第一電晶體)、發光二極體OLD1、時間控制單元TCXa及定電流源SRia。時間控制單元TCXa包括電晶體T12（對應第二電晶體)及電容C1。定電流源SRia包括電晶體T13（對應第三電晶體)。其中，電晶體T11~T13是以n型電晶體為例。

電晶體T11的汲極（對應第一端)接收資料電壓VDATA，電晶體T11的閘極（對應控制端)接收寫入控制信號SWTn，電晶體T11的源極（對應第二端)耦接電容C1的一端。電容C1的一端耦接電晶體T11的源極，並且電容C1的另一端接收斜坡信號Vran。電晶體T12的汲極（對應第一端)耦接發光二極體OLD1的陰極，電晶體T12的閘極（對應控制端)耦接電容C1的一端，電晶體T12的源極（對應第二端)耦接定電流源SRia。

發光二極體OLD1的陽極接收系統電壓OVDD（對應第一系統電壓)。電晶體T13的汲極（對應第一端)耦接電晶體T12的源極，電晶體T13的閘極（對應控制端)接收偏壓VBa，電晶體T13的源極（對應第二端)接收不同於系統電壓OVDD的系統電壓OVSS（對應第二系統電壓)。

圖2B為依據本發明第一實施例的圖2A的畫素的驅動示意圖。請參照圖2A及圖2B，在資料寫入期間PDW，寫入控制信號SWTn形成正寫入脈波PWT1，以導通電晶體T11；偏壓VBa設定為禁能準位（例如系統電壓OVSS或接地電壓)，以截止電晶體T13；並且，斜坡信號Vran設定為參考電壓VREF，而電容C1儲存電壓差VDF。此時，由於電晶體T13不導通，因此流經發光二極體OLD1的驅動電流ida為0。

在重置期間PRT，偏壓VBa及寫入控制信號SWTn設定為禁能準位，亦即電晶體T11及T13不導通；並且，斜坡信號Vran為位於參考電壓VREF與系統電壓OVSS之間的重置電壓VRTn，而電晶體T12的閘極電壓VGa為VRTn+VDF。

在發光期間PLT，偏壓VBa設定為偏壓準位，亦即大於電晶體T13的臨界電壓且位於飽合區的任意電壓；寫入控制信號SWTn設定為禁能準位，以截止電晶體T11；並且，斜坡信號Vran形成位於重置電壓VRTn與頂點電壓VTn之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTn位於參考電壓VREF與系統電壓OVDD之間，而閘極電壓VGa的最高點為VTn+VDF。

依據上述，斜坡信號Vran會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vran的電壓準位小於電晶體T12的臨界電壓Vth1時，電晶體T12會不導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流ida為0；反之，當位移過的斜坡信號Vran的電壓準位大於等於電晶體T12的臨界電壓Vth1時，電晶體T12會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流ida為定電流iFX。藉此，斜坡信號Vran的位移程度決定了定電流iFX的提供時間TPR。其中，偏壓VBa的偏壓準位決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vran的電壓準位皆小於電晶體T12的臨界電壓Vth1時，亦即VTn+VDF小於臨界電壓Vth1，表示電晶體T12在整個發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

圖3A為依據本發明第二實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖3A，在本實施例中，畫素PXb包括電晶體T21（對應第一電晶體)、發光二極體OLD1、時間控制單元TCXb及定電流源SRib。時間控制單元TCXb包括電晶體T22（對應第二電晶體)及電容C1。定電流源SRib包括電晶體T23（對應第三電晶體)。其中，電晶體T21~T23是以p型電晶體為例。

電晶體T21的源極（對應第一端)接收資料電壓VDATA，電晶體T21的閘極（對應控制端)接收寫入控制信號SWTp，電晶體T21的汲極（對應第二端)耦接電容C1的一端。電容C1的一端耦接電晶體T21的汲極，並且電容C1的另一端接收斜坡信號Vrap。電晶體T22的汲極（對應第一端)耦接發光二極體OLD1的陽極，電晶體T22的閘極（對應控制端)耦接電容C1的一端，電晶體T22的源極（對應第二端)耦接定電流源SRib。

發光二極體OLD1的陰極接收系統電壓OVSS（對應第一系統電壓)。電晶體T23的汲極（對應第一端)耦接電晶體T22的源極，電晶體T23的閘極（對應控制端)接收偏壓VBb，電晶體T23的源極（對應第二端)接收系統電壓OVDD（對應第二系統電壓)。

圖3B為依據本發明第二實施例的圖3A的畫素的驅動示意圖。請參照圖3A及圖3B，在資料寫入期間PDW，寫入控制信號SWTp形成負寫入脈波PWT2，以導通電晶體T21；偏壓VBb設定為禁能準位（例如系統電壓OVDD或電源電壓)，以截止電晶體T23；並且，斜坡信號Vrap設定為參考電壓VREF，而電容C1儲存電壓差VDF。此時，由於電晶體T23不導通，因此流經發光二極體OLD1的驅動電流idb為0。

在重置期間PRT，偏壓VBb及寫入控制信號SWTp設定為禁能準位，亦即電晶體T21及T23不導通；並且，斜坡信號Vrap設定為位於參考電壓VREF與系統電壓OVDD之間的重置電壓VRTp，而電晶體T22的閘極電壓VGb為VRTn+VDF。

在發光期間PLT，偏壓VBb設定為偏壓準位，亦即小於電晶體T23的臨界電壓且位於飽和區的任意電壓；寫入控制信號SWTp設定為禁能準位，以截止電晶體T21；並且，斜坡信號Vrap形成位於重置電壓VRTp與頂點電壓VTp之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTp位於參考電壓VREF與系統電壓OVSS之間，而閘極電壓VGb的最低點為VTp+VDF。

依據上述，斜坡信號Vrap會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vrap的電壓準位大於電晶體T22的臨界電壓Vth2時，電晶體T22會不導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idb為0；反之，當位移過的斜坡信號Vrap的電壓準位小於等於電晶體T22的臨界電壓Vth2時，電晶體T22會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idB為定電流iFX。藉此，斜坡信號Vrap的位移程度同樣決定了定電流iFX的提供時間TPR。其中，偏壓VBb的偏壓準位決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vrap的電壓準位皆大於電晶體T22的臨界電壓Vth2時，亦即VTp+VDF大於臨界電壓Vth2，表示電晶體T22在發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

圖4A為依據本發明第三實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖4A，在本實施例中，畫素PXc包括電晶體T31（對應第一電晶體)、電晶體T34（對應第四電晶體)、發光二極體OLD1、時間控制單元TCXc及定電流源SRic。時間控制單元TCXc包括電晶體T32（對應第二電晶體)及電容C1。定電流源SRic包括電晶體T33（對應第三電晶體)。其中，電晶體T31~T34是以n型電晶體為例。

電晶體T31的汲極（對應第一端)接收資料電壓VDATA，電晶體T31的閘極（對應控制端)接收寫入控制信號SWTn，電晶體T31的源極（對應第二端)耦接電容C1的一端。電容C1的一端耦接電晶體T31的源極，並且電容C1的另一端接收斜坡信號Vran。電晶體T32的閘極（對應控制端)耦接電容C1的一端，電晶體T32的源極（對應第二端)耦接定電流源SRic。

電晶體T33的汲極（對應第一端)耦接電晶體T32的源極，電晶體T33的閘極（對應控制端)接收偏壓VBc，電晶體T33的源極（對應第二端)接收系統電壓OVSS（對應第二系統電壓)。其中，偏壓VBc是大於電晶體T33的臨界電壓且位於飽合區的任意電壓。

電晶體T34的汲極（對應第一端)耦接發光二極體OLD1的陰極，電晶體T34的閘極（對應控制端)接收發光控制信號SLTn，電晶體T34的源極（對應第二端)耦接電晶體T32的汲極（對應第一端)，亦即透過時間控制單元TCXc的電晶體T32耦接至定電流源SRic。發光二極體OLD1的陽極接收系統電壓OVDD（對應第一系統電壓)。

圖4B為依據本發明第三實施例的圖4A的畫素的驅動示意圖。請參照圖4A及圖4B，在資料寫入期間PDW，寫入控制信號SWTn形成正寫入脈波PWT1，以導通電晶體T31；發光控制信號SLTn設定為禁能準位，以截止電晶體T34；並且，斜坡信號Vran設定為參考電壓VREF，而電容C1儲存電壓差VDF。此時，由於電晶體T34不導通，因此流經發光二極體OLD1的驅動電流idc為0。

在重置期間PRT，寫入控制信號SWTn及發光控制信號SLTn設定為禁能準位，亦即電晶體T31及T34不導通；並且，斜坡信號Vran為位於參考電壓VREF與系統電壓OVSS之間的重置電壓VRTn，而電晶體T32的閘極電壓VGc為VRTn+VDF。

在發光期間PLT，寫入控制信號SWTn設定為禁能準位，以截止電晶體T31；發光控制信號SLTn設定為致能準位，以導通電晶體T34；並且，斜坡信號Vran形成位於重置電壓VRTn與頂點電壓VTn之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTn位於參考電壓VREF與系統電壓OVDD之間，而閘極電壓VGc的最高點為VTn+VDF。

依據上述，斜坡信號Vran會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vran的電壓準位小於電晶體T32的臨界電壓Vth3時，電晶體T32不會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idc為0；反之，當位移過的斜坡信號Vran的電壓準位大於等於電晶體T32的臨界電壓Vth3時，電晶體T32會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idc為定電流iFX。藉此，斜坡信號Vran的位移程度決定了定電流iFX的提供時間TPR。其中，偏壓VBc決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vran的電壓準位皆小於電晶體T32的臨界電壓Vth3時，亦即VTn+VDF小於臨界電壓Vth3，表示電晶體T32在發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

圖5A為依據本發明第四實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖5A，在本實施例中，畫素PXd包括電晶體T41（對應第一電晶體)、電晶體T44（對應第四電晶體)、發光二極體OLD1、時間控制單元TCXd及定電流源SRid。時間控制單元TCXd包括電晶體T42（對應第二電晶體)及電容C1。定電流源SRid包括電晶體T43（對應第三電晶體)。其中，電晶體T41~T44是以p型電晶體為例。

電晶體T41的源極（對應第一端)接收資料電壓VDATA，電晶體T41的閘極（對應控制端)接收寫入控制信號SWTp，電晶體T41的汲極（對應第二端)耦接電容C1的一端。電容C1的一端耦接電晶體T41的汲極，並且電容C1的另一端接收斜坡信號Vrap。電晶體T42的閘極（對應控制端)耦接電容C1的一端，電晶體T42的汲極（對應第一端)耦接發光二極體OLD1的陽極。發光二極體OLD1的陰極接收系統電壓OVSS（對應第一系統電壓)。

電晶體T43的閘極（對應控制端)接收偏壓VBd，電晶體T43的源極（對應第二端)接收系統電壓OVDD（對應第二系統電壓)。其中，偏壓VBd是小於電晶體T43的臨界電壓且位於飽和區的任意電壓。

電晶體T44的汲極（對應第一端)耦接電晶體T42的源極（對應第二端)，亦即透過電晶體T42耦接發光二極體OLD1的陽極，電晶體T44的閘極（對應控制端)接收發光控制信號SLTp，電晶體T44的源極（對應第二端)耦接定電流源SRid的電晶體T43的汲極（對應第一端)。

圖5B為依據本發明第四實施例的圖5A的畫素的驅動示意圖。請參照圖5A及圖5B，在資料寫入期間PDW，寫入控制信號SWTp形成負寫入脈波PWT2，以導通電晶體T41；發光控制信號SLTp設定為禁能準位，以截止電晶體T44；並且，斜坡信號Vrap設定為參考電壓VREF，而電容C1儲存電壓差VDF。此時，由於電晶體T44不導通，因此流經發光二極體OLD1的驅動電流idd為0。

在重置期間PRT，寫入控制信號SWTp及發光控制信號SLTp設定為禁能準位，亦即電晶體T41及T44不導通；並且，斜坡信號Vrap為位於參考電壓VREF與系統電壓OVDD之間的重置電壓VRTp，而電晶體T42的閘極電壓VGd為VRTp+VDF。

在發光期間PLT，寫入控制信號SWTp設定為禁能準位，以截止電晶體T41；發光控制信號SLTp為致能準位，以導通電晶體T44；並且，斜坡信號Vrap形成位於重置電壓VRTp與頂點電壓VTp之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTp位於參考電壓VREF與系統電壓OVSS之間，而閘極電壓VGd的最低點為VTp+VDF。

依據上述，斜坡信號Vrap會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vrap的電壓準位大於電晶體T42的臨界電壓Vth4時，電晶體T42會不導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idd為0；反之，當位移過的斜坡信號Vrap的電壓準位小於等於電晶體T42的臨界電壓Vth4時，電晶體T42會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idd為定電流iFX。藉此，斜坡信號Vrap的位移程度決定了定電流iFX的提供時間TPR。其中，偏壓VBd決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vrap的電壓準位皆大於電晶體T42的臨界電壓Vth4時，亦即VTn+VDF大於臨界電壓Vth3，表示電晶體T42在發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

圖6A為依據本發明第五實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖6A，在本實施例中，畫素PXe包括電晶體T51（對應第一電晶體)、發光二極體OLD1、時間控制單元TCXe及定電流源SRie。時間控制單元TCXe包括電晶體T52（對應第二電晶體)及電容C1。定電流源SRie包括電晶體T53~T55（對應第五電晶體至第七電晶體)及電容C2（對應第二電容)。其中，電晶體T51~T55是以n型電晶體為例。

電晶體T51的汲極（對應第一端)接收資料電壓VDATA，電晶體T51的閘極（對應控制端)接收寫入控制信號SWTn，電晶體T51的源極（對應第二端)耦接電容C1的一端。電容C1的一端耦接電晶體T51的源極，並且電容C1的另一端接收斜坡信號Vran。電晶體T52的汲極（對應第一端)耦接定電流源SRie，以透過定電流源SRie耦接發光二極體OLD1的陰極，電晶體T52的閘極（對應控制端)耦接電容C1的一端，電晶體T52的源極（對應第二端)接收系統電壓OVSS（對應第二系統電壓)。

發光二極體OLD1的陽極接收系統電壓OVDDx（對應第一系統電壓)。電晶體T53的汲極（對應第一端)耦接發光二極體OLD1的陰極，電晶體T53的源極（對應第二端)耦接電晶體T52的汲極。電容C2耦接於電晶體T53的閘極（對應控制端)與源極之間。電晶體T54的汲極（對應第一端)接收高電壓VDDH，電晶體T54的閘極（對應控制端)接收開關控制信號SSCn，電晶體T54的源極（對應第二端)耦接電容C2的一端。電晶體T55的汲極（對應第一端)接收低電壓VDDL，電晶體T55的閘極（對應控制端)接收開關控制信號SSCn，電晶體T55的源極（對應第二端)耦接電晶體T53的汲極。

圖6B為依據本發明第五實施例的圖6A的畫素的驅動示意圖。請參照圖6A及圖6B，在資料寫入期間PDW，寫入控制信號SWTn形成正寫入脈波PWT1，以導通電晶體T51；開關控制信號SSCn設定為致能準位，以導通電晶體T54及T55；系統電壓OVDDx設定為低電壓VDDL，並且斜坡信號Vran設定為參考電壓VREF，而電容C1儲存電壓差VDF。

此時，由於發光二極體OLD1兩端電壓為相同電壓準位，因此流經發光二極體OLD1的驅動電流ide為0。並且，電晶體T55的源極透過的導通的電晶體T53耦接至電容C2的另一端，以使電容C2儲存高電壓VDDH與低電壓VDDL之間的電壓差。

在重置期間PRT，寫入控制信號SWTn設定為禁能準位，以截止電晶體T51；開關控制信號SSCn設定為致能準位，系統電壓OVDDx設定為高電壓VDDH，並且斜坡信號Vran為位於參考電壓VREF與系統電壓OVSS之間的重置電壓VRTn，而電晶體T52的閘極電壓VGe為VRTn+VDF。

在發光期間PLT，系統電壓OVDDx設定為高電壓VDDH；寫入控制信號SWTn及開關控制信號SSCn設定為禁能準位，以截止電晶體T51、T54及T55；並且，斜坡信號Vran形成位於重置電壓VRTn與頂點電壓VTn之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTn位於參考電壓VREF與系統電壓OVDD之間，而閘極電壓VGe的最高點為VTn+VDF。

依據上述，斜坡信號Vran會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vran的電壓準位小於電晶體T52的臨界電壓Vth5時，電晶體T52不會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流ide為0；反之，當位移過的斜坡信號Vran的電壓準位大於等於電晶體T52的臨界電壓Vth5時，電晶體T52會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流ide為定電流iFX。藉此，斜坡信號Vran的位移程度決定了定電流iFX的提供時間TPR。其中，高電壓VDDH與低電壓VDDL之間的電壓差決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vran的電壓準位皆小於電晶體T52的臨界電壓Vth5時，亦即VTn+VDF小於臨界電壓Vth5，表示電晶體T52在發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

圖7A為依據本發明第六實施例的圖1的顯示面板的畫素的電路示意圖。請參照圖1及圖7A，在本實施例中，畫素PXf包括電晶體T61（對應第一電晶體)、發光二極體OLD1、時間控制單元TCXf及定電流源SRif。時間控制單元TCXf包括電晶體T62（對應第二電晶體)及電容C1。定電流源SRif包括電晶體T63~T65（對應第五電晶體至第七電晶體)及電容C3（對應第二電容)。其中，電晶體T61~T65是以p型電晶體為例。

電晶體T61的源極（對應第一端)接收資料電壓VDATA，電晶體T61的閘極（對應控制端)接收寫入控制信號SWTp，電晶體T61的汲極（對應第二端)耦接電容C1的一端。電容C1的另一端接收斜坡信號Vrap。電晶體T62的汲極（對應第一端)耦接定電流源SRif，以透過定電流源SRif耦接發光二極體OLD1的陽極，電晶體T62的閘極（對應控制端)耦接電容C1的一端，電晶體T62的源極（對應第二端)接收系統電壓OVDDx（對應第二系統電壓)。

發光二極體OLD1的陰極接收系統電壓OVSS（對應第一系統電壓)。電晶體T63的汲極（對應第一端)耦接發光二極體OLD1的陽極，電晶體T63的源極（對應第二端)耦接電晶體T62的汲極。電容C3耦接於電晶體T63的閘極（對應控制端)與源極之間。電晶體T64的汲極（對應第一端)接收低電壓VDDL，電晶體T64的閘極（對應控制端)接收開關控制信號SSCp，電晶體T64的源極（對應第二端)耦接電容C3的一端。電晶體T65的汲極（對應第一端)接收高電壓VDDH，電晶體T65的閘極（對應控制端)接收開關控制信號SSCp，電晶體T65的源極（對應第二端)耦接電容C3的另一端。

圖7B為依據本發明第六實施例的圖2A的畫素的驅動示意圖。請參照圖7A及圖7B，在資料寫入期間PDW，寫入控制信號SWTp形成負寫入脈波PWT2，以導通電晶體T61；開關控制信號SSCp設定為致能準位，以導通電晶體T64及T65；系統電壓OVDDx設定為低電壓VDDL，並且斜坡信號Vrap設定為參考電壓VREF，而電容C1儲存電壓差VDF。

此時，由於系統電壓OVDDx為低電壓VDDL，因此流經發光二極體OLD1的驅動電流idf為0。並且，電容C3儲存高電壓VDDH與低電壓VDDL之間的電壓差。

在重置期間PRT，寫入控制信號SWTp設定為禁能準位，以截止電晶體T61；開關控制信號SSCp設定為致能準位，系統電壓OVDDx設定為低電壓VDDL，並且斜坡信號Vrap為位於參考電壓VREF與系統電壓OVSS之間的重置電壓VRTp，而電晶體T62的閘極電壓VGf為VRTp+VDF。

在發光期間PLT，系統電壓OVDDx為高電壓VDDH；寫入控制信號SWTp及開關控制信號SSCp為禁能準位，以截止電晶體T61、T64及T65；並且斜坡信號Vrap形成位於重置電壓VRTp與頂點電壓VTp之間的至少一鋸齒波（在此以1個為例)，其中頂點電壓VTp位於參考電壓VREF與系統電壓OVSS之間，而閘極電壓VGf的最低點為VTp+VDF。

依據上述，斜坡信號Vrap會透過電容C1而箝位，因此位移一個電壓差VDF。並且，當位移過的斜坡信號Vrap的電壓準位大於電晶體T62的臨界電壓Vth6時，電晶體T62不會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idf為0；反之，當位移過的斜坡信號Vrap的電壓準位小於等於電晶體T62的臨界電壓Vth6時，電晶體T62會導通，以至於在發光期間PLT流經發光二極體OLD1的驅動電流idf為定電流iFX。藉此，斜坡信號Vrap的位移程度決定了定電流iFX的提供時間TPR。其中，高電壓VDDH與低電壓VDDL之間的電壓差決定了定電流iFX的大小。

在本實施例中，當在發光期間PLT中位移過的斜坡信號Vrap的電壓準位皆大於電晶體T62的臨界電壓Vth6時，亦即VTn+VDF大於臨界電壓Vth6，表示電晶體T62在發光期間PLT中不會導通，因此畫素PX的亮度（亦即灰階值)會為0。

請再參照圖1、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A及圖7B。在本發明的一實施例中，所有的畫素（如PX、PXa~PXf）在資料寫入期間PDW中皆會接收對應的資料電壓VDATA，並且在發光期間PLT中會接收同一斜坡信號（如Vran、Vrap）。藉此，可簡化顯示面板（如100）的畫素的驅動方式，並且可避免循序點亮所造成的畫面殘影。

在本發明的另一實施例中，所有畫素（如PX、PXa~PXf）可分為多個畫素群組，以依序寫入對應的資料電壓VDATA及依序點亮，其中畫素群組是以一列為單位，亦即各個畫素群組包至少一列的畫素（如PX、PXa~PXf）。各個畫素群組中的畫素（如PX、PXa~PXf）在資料寫入期間PDW中皆會接收對應的資料電壓VDATA，並且在發光期間PLT中會接收同一斜坡信號（如Vran、Vrap），亦即不同的畫素群組的畫素（如PX、PXa~PXf）在發光期間PLT中接收不同的斜坡信號（如Vran、Vrap）。藉此，可縮短資料寫入期間PDW的所需時間，亦即可延長發光期間PLT的時間，進而各個畫素（如PX、PXa~PXf）可具有更長的發光時間。

圖8為依據本發明一實施例的畫素的驅動方法的流程圖。請參照圖8，在本實施例中，畫素具有發光二極體，並且畫素的驅動方法包括下列步驟。在步驟S810中，在資料寫入期間，判定資料電壓與參考電壓的電壓差。在步驟S820中，在發光期間，依據電壓差決定提供定電流至發光二極體的提供時間。其中，步驟S810及S820的順序為用以說明，本發明實施例不以此為限。並且，步驟S810及S820的相關細節可參照圖1、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A及圖7B的實施例所示，在此則不再贅述。

舉例來說，在部分的實施例中，畫素的驅動方法更包括：在發光期間，形成位於重置電壓與頂點電壓之間的至少一鋸齒波；在發光期間，依據電壓差位移至少一鋸齒波；以及，在發光期間，比較位移後的至少一鋸齒波與電晶體的臨界電壓以決定定電流提供至發光二極體的提供時間。其中，參考電壓位於重置電壓與頂點電壓之間。在部分的實施例中，畫素的驅動方法更包括：在資料寫入期間及重置期間，阻擋定電流提供至發光二極體。

綜上所述，本發明實施例的顯示面板及其畫素的驅動方法，由於發光二極體是透過定電流的提供時間來決定發光二極體的整體發光亮度，而定電流的提供時間是根據參考電壓與資料電壓之間的電壓差，因此可避免發光二極體微小化後電流變化所導致的色偏。並且，顯示面板中所有的畫素接收同一斜坡信號，藉此可簡化顯示面板的畫素的驅動方式，並且可避免循序點亮所造成的畫面殘影。或者，顯示面板中所有畫素可分為多個畫素群組，各個畫素群組中的畫素接收同一斜坡信號，並且不同的畫素群組的畫素接收不同的斜坡信號，藉此各個畫素可具有更長的發光時間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧顯示面板

110‧‧‧控制線

120‧‧‧資料線

C1~C3‧‧‧電容

ida~idf‧‧‧驅動電流

iFX‧‧‧定電流

OLD1‧‧‧發光二極體

OVDD、OVSS、OVDDx‧‧‧系統電壓

PDW‧‧‧資料寫入期間

PLT‧‧‧發光期間

PRT‧‧‧重置期間

PWT1‧‧‧正寫入脈波

PWT2‧‧‧負寫入脈波

PX、PXa~PXf‧‧‧畫素

PXA‧‧‧畫素陣列

SLTn、SLTp‧‧‧發光控制信號

SRi、SRia~SRif‧‧‧定電流源

SSCn、SSCp‧‧‧開關控制信號

SWTn、SWTp‧‧‧寫入控制信號

T11~T13、T21~T23、T31~T34、T41~T44、T51~T55、T61~T65‧‧‧電晶體

TCX、TCXa~TCXf‧‧‧時間控制單元

TPR‧‧‧提供時間

VBa~VBf‧‧‧偏壓

VDATA‧‧‧資料電壓

VDDH‧‧‧高電壓

VDDL‧‧‧低電壓

VDF‧‧‧電壓差

VGa~ VGf‧‧‧閘極電壓

Vran、Vrap‧‧‧斜坡信號

VREF‧‧‧參考電壓

VRTn、VRTp‧‧‧重置電壓

Vth1~Vth6‧‧‧臨界電壓

VTn、VTp‧‧‧頂點電壓

S810、S820‧‧‧步驟

圖1為依據本發明一實施例的顯示面板的系統示意圖。 圖2A為依據本發明第一實施例的圖1的顯示面板的畫素的電路示意圖。 圖2B為依據本發明第一實施例的圖2A的畫素的驅動示意圖。 圖3A為依據本發明第二實施例的圖1的顯示面板的畫素的電路示意圖。 圖3B為依據本發明第二實施例的圖3A的畫素的驅動示意圖。 圖4A為依據本發明第三實施例的圖1的顯示面板的畫素的電路示意圖。 圖4B為依據本發明第三實施例的圖4A的畫素的驅動示意圖。 圖5A為依據本發明第四實施例的圖1的顯示面板的畫素的電路示意圖。 圖5B為依據本發明第四實施例的圖5A的畫素的驅動示意圖。 圖6A為依據本發明第五實施例的圖1的顯示面板的畫素的電路示意圖。 圖6B為依據本發明第五實施例的圖6A的畫素的驅動示意圖。 圖7A為依據本發明第六實施例的圖1的顯示面板的畫素的電路示意圖。 圖7B為依據本發明第六實施例的圖2A的畫素的驅動示意圖。 圖8為依據本發明一實施例的畫素的驅動方法的流程圖。

Claims (16)

1. 一種顯示面板，包括： 一畫素陣列，具有多個畫素，其中各該些畫素包括： 一發光二極體，接收一第一系統電壓； 一定電流源，提供一定電流；以及 一時間控制單元，與該發光二極體及該定電流源串聯耦接，且具有一第一電容以儲存一參考電壓與一資料電壓的一電壓差，其中該時間控制單元依據該電壓差決定提供該定電流至該發光二極體的一提供時間。
2. 如申請專利範圍第1項所述的顯示面板，其中各該些畫素更包括一第一電晶體，具有接收該資料電壓的第一端、接收一寫入控制信號的控制端、以及耦接該第一電容的一端的第二端。
3. 如申請專利範圍第2項所述的顯示面板，其中該時間控制單元包括： 該第一電容，具有該一端及接收一斜坡信號的另一端； 一第二電晶體，具有耦接該發光二極體的第一端、耦接該第一電容的該一端的控制端、以及耦接該定電流源的第二端。
4. 如申請專利範圍第3項所述的顯示面板，其中該電流源包括一第三電晶體，具有耦接該第二電晶體的第二端的第一端、接收一偏壓的控制端、以及接收一第二系統電壓的第二端，其中該第二系統電壓不同於該第一系統電壓。
5. 如申請專利範圍第4項所述的顯示面板，其中在一資料寫入期間，該寫入控制信號形成一寫入脈波，該偏壓為一禁能準位，並且該斜坡信號為該參考電壓， 在一重置期間，該偏壓及該寫入控制信號為該禁能準位，並且該斜坡信號為位於該參考電壓與該第二系統電壓之間的一重置電壓， 在一發光期間，該偏壓為一偏壓準位，該寫入控制信號為該禁能準位，並且該斜坡信號形成位於該重置電壓與一頂點電壓之間的至少一鋸齒波，其中該頂點電壓位於該參考電壓與該第一系統電壓之間。
6. 如申請專利範圍第4項所述的顯示面板，更包括一第四電晶體，具有耦接該發光二極體的第一端、接收一發光控制信號的控制端、以及耦接該定電流源的第二端。
7. 如申請專利範圍第6項所述的顯示面板，其中在一資料寫入期間，該寫入控制信號形成一寫入脈波，該發光控制信號為一禁能準位，並且該斜坡信號為該參考電壓， 在一重置期間，該寫入控制信號及該發光控制信號為該禁能準位，並且該斜坡信號為位於該參考電壓與該第二系統電壓之間的一重置電壓， 在一發光期間，該寫入控制信號為該禁能準位，該發光控制信號為一致能準位，並且該斜坡信號形成位於該重置電壓與一頂點電壓之間的至少一鋸齒波，其中該頂點電壓位於該參考電壓與該第一系統電壓之間。
8. 如申請專利範圍第3項所述的顯示面板，其中該電流源包括： 一第五電晶體，具有耦接該發光二極體的第一端、以及耦接該第二電晶體的第一端的第二端； 一第二電容，耦接於該第五電晶體的控制端與該第五電晶體的第二端之間； 一第六電晶體，具有接收一高電壓的第一端、接收一開關控制信號的控制端、以及耦接該第二電容的一端的第二端；以及 一第七電晶體，具有接收一低電壓的第一端、接收該開關控制信號的控制端、以及耦接該第二電容的另一端的第二端。
9. 如申請專利範圍第8項所述的顯示面板，其中在一資料寫入期間，該寫入控制信號形成一寫入脈波，該開關控制信號為一致能準位，該第二系統電壓為該低電壓，並且該斜坡信號為該參考電壓， 在一重置期間，該開關控制信號為該致能準位，該寫入控制信號為一禁能準位，並且該斜坡信號為位於該參考電壓與該第二系統電壓之間的一重置電壓， 在一發光期間，該第二系統電壓為該高電壓，該寫入控制信號及該開關控制信號為該禁能準位，並且該斜坡信號形成位於該重置電壓與一頂點電壓之間的至少一鋸齒波，其中該頂點電壓位於該參考電壓與該第一系統電壓之間。
10. 如申請專利範圍第3項所述的顯示面板，其中該些畫素分為多個畫素群組，並且各該些畫素群組收同一斜坡信號，並且不同的畫素群組接收不同的斜坡信號。
11. 如申請專利範圍第10項所述的顯示面板，其中各該些畫素群組包括一列的該些畫素。
12. 如申請專利範圍第3項所述的顯示面板，其中該些畫素接收同一斜坡信號。
13. 一種畫素的驅動方法，該畫素具有一發光二極體，包括： 在一資料寫入期間，判定一資料電壓與一參考電壓的一電壓差；以及 在一發光期間，依據該電壓差決定提供一定電流至該發光二極體的一提供時間。
14. 如申請專利範圍第13項所述的畫素的驅動方法，更包括： 在該發光期間，形成位於一重置電壓與一頂點電壓之間的至少一鋸齒波； 在該發光期間，依據該電壓差位移該至少一鋸齒波；以及 在該發光期間，比較位移後的該至少一鋸齒波與一電晶體的一臨界電壓以決定該定電流提供至該發光二極體的該提供時間。
15. 如申請專利範圍第14項所述的畫素的驅動方法，其中該參考電壓位於該重置電壓與該頂點電壓之間。
16. 如申請專利範圍第13項所述的畫素的驅動方法，更包括： 在該資料寫入期間及一重置期間，阻擋該定電流提供至該發光二極體。