TW201907475A - 用以降低電漿程序後之表面粒子雜質的製造方法 - Google Patents

Abstract

揭露製造方法，用以藉由排斥被捕集於粒子井中的粒子而降低電漿製程（例如，蝕刻、沉積等等）之後的表面粒子雜質，以減少電漿製程終止之後微電子工件上的表面粒子雜質。取代在電漿製程終止時關掉壓力及源功率，所揭露的實施例首先進入一程序以調整製程參數來排斥粒子井中的粒子，以在終止電漿製程之前減少或消除粒子井。在此粒子排斥程序期間，特定的所揭露的實施例調整參數以利用有助於將粒子排斥離開微電子工件之低電漿密度及離子能量狀態來在晶圓的表面上方維持靜電場。所揭露的方法容許在電漿製程終止時在靜電力瓦解之前將粒子井排空。

Description

用以降低電漿製程後之表面粒子雜質的製造方法

本揭露內容關於處理微電子工件的方法。

本申請案係主張下列共同待審之臨時申請案的優先權：申請於2017年5月2日以及發明名稱為「METHOD FOR SURFACE PARTICLE REDUCTION VIA A PLASMA OFF PARTICLE REPEL SEQUENCE」的美國臨時專利申請案第62/500,261號、及申請於2017年8月30日以及發明名稱為「MANUFACTURING METHODS TO REDUCE SURFACE PARTICLE IMPURITIES AFTER A PLASMA PROCESS」的美國臨時專利申請案第62/552,106號，其整體內容乃藉由參考文獻方式合併於此。

半導體元件的形成涉及一系列的製造技術，該製造技術關於在例如基板之微電子工件上若干層材料的形成、圖案化及移除。在大規模的IC（積體電路）製造中，在製程腔室中的非所欲的粒子可能造成與良率損失相關的問題。此潛在的良率損失使粒子管理成為製造微電子工件的整個過程的極有價值的資產。

在製造微電子工件的電漿製程（例如，蝕刻、沉積等等）期間，存在於電漿中的粒子接受負的總體電荷。與製程腔室之中的正離子相比，由於電子的高移動性，這種負的總體電荷發生於電漿中的任何電性絕緣物體。帶負電粒子可接著在形成於製程腔室的邊緣處之電漿鞘的邊緣處受到捕集於靜電平衡狀態。補集帶負電粒子的這些區域稱為「粒子井」。當作用在帶負電粒子上的許多不同的力有效地平衡而將粒子捕集於粒子井之內時，粒子井發生。在電漿處理中，作用在粒子上不同的力包括但不限於下列者：重力、靜電力、中性及離子曳力、熱泳及壓力梯度力、及/或其他力。

在電漿製程期間產生的粒子井可能導致良率損失。因為在電漿處理期間於微電子工件（例如，半導體晶圓或基板）上方形成的粒子井之中的粒子，在使粒子井維持懸浮的靜電力於電漿製程終止時瓦解之時，將落在微電子工件的表面上，所以可能發生這些良率損失。因為粒子的產生、累積及移位為製程相依的，用於排空粒子井的有效方法係難以達成。由於微電子工件的製造的生產率限制及積體電路輪廓需求，使此問題更為複雜。

圖1（先前技術）為具有製程空間110之製程腔室104的範例實施例100的橫剖面圖，其中例如微波（MW）電漿源及射頻（RF）電漿源之電漿源102尚未啟動。待處理的微電子工件108（例如半導體晶圓）係置放在製程腔室104之中的RF電極106上方。聚焦環114圍繞微電子工件108。粒子112代表可在電漿製程期間從製程腔室104的牆、聚焦環114及/或其他暴露表面釋放之粒子。

圖2（先前技術）為在MW/RF電漿源102已經啟動以產生電漿主體204之後製程腔室104的範例實施例200的橫剖面圖。電漿鞘202亦形成及存在於製程腔室104的內表面的鄰近處以及微電子工件108及聚焦環114的上方。粒子112傾向被排斥離開製程腔室104的牆及聚焦環114。粒子112將接著開始跨越電漿鞘202並進入電漿主體204。最初，粒子112將傾向於聚集在電漿鞘202與電漿主體204之間的邊緣處。

圖3（先前技術）為，在電漿製程已繼續進行若干一段時間之後但尚未終止，製程腔室104的範例實施例300的橫剖面圖。如所顯示，不同的力作用在粒子上，且現在有一些粒子已進一步遷移進電漿主體204中。其他粒子已經被捕集在鄰近微電子工件108的邊緣之粒子井302中。如上所述，粒子井302係由於靠近聚焦環114的電場梯度而形成，且因為在電漿製程期間作用在這些粒子上的力達到靜電平衡，所以粒子留存在粒子井302之中。作用在這些粒子上的力可包括重力（F_g ）、離子曳力（F_ion 、F_ionII ）、靜電力（F_E ）及/或其他力。

當電漿製程運作時，粒子的移位由靜電力及離子曳力掌控。靜電力使帶負電的粒子朝向正電性電漿主體204的中心或朝向電漿電位的局部最大處加速。離子曳力使粒子沿著淨離子通量的方向加速，該方向大致朝向電漿主體204的邊界。在低電場中（例如，在電漿主體204的中間之內），黏滯的離子曳力超過靜電力，而粒子受到加速而朝向電漿主體204的邊界。在大電場中（例如，靠近電漿鞘202），靜電力超過離子曳力，且使粒子受驅使進入電漿主體204中。粒子將累積在此等力平衡之處，該處一般靠近電漿鞘202以及靠近微電子工件108的邊緣處而在粒子井302之內。

圖4（先前技術）為用於一範例電漿製程（例如，蝕刻、沉積等等）之壓力402、微波（MW）源功率（或其他源功率）404及射頻（RF）偏壓功率406的範例實施例400的製程控制圖。區域A代表最終產生顯示於圖3（先前技術）中之粒子井302的常態處理408。區域B代表在電漿製程終止之後（如虛線412所指出）的去夾持製程410。如果需要的話，微電子工件108可接著自製程腔室104移除例如自製程腔室104之內的卡盤移除微電子工件108。對於範例實施例400，壓力402係在常態處理408期間設定至150 mT（毫托），當電漿製程在虛線412處終止時設定至0 mT，且在去夾持製程410期間維持0 mT。MW源功率（或其他源功率）404係在常態處理408期間設定至3000 W（瓦特），當電漿製程終止時設定至0 W，且在去夾持製程410期間維持0 W。RF 偏壓功率406係在常態處理408期間設定至100 W，當電漿製程終止時設定至0 W，且在去夾持製程410期間維持0 W。

圖5A（先前技術）為在電漿製程已經終止之後製程腔室104的範例實施例500的橫剖面圖。此終止往往會移除作用在製程空間110之內的粒子上的大多數力而留下重力（F_g ）。因此，在顯示於圖3之粒子井302之中的粒子往往將落在微電子工件108的頂表面上的圈502之內。其他粒子504亦可落在晶圓108上，但在圈502之內的粒子數量比其他粒子504經常有著顯著更高的密度。在電漿製程的終止之後掉落於微電子工件108上的粒子502/504可能導致如上所指出的良率損失。

圖5B（先前技術）為由於描述於圖1-4及5A（先前技術）之先前的電漿製程造成粒子落在微電子工件108上之範例實施例550的俯視圖。如此代表性範例可以看出，與粒子井302有關聯的大量的粒子已落在微電子工件108的邊緣上。

揭露製造方法以降低電漿製程（例如，蝕刻、沉積等等）之後的表面粒子雜質。

對於一實施例，揭露一種處理微電子工件的方法，該方法包括在製程腔室之內的微電子工件上執行電漿製程，其中電漿製程部分地造成粒子在微電子工件的表面上方之電漿鞘的邊緣處之粒子井中處於靜電平衡；及在終止電漿製程之前，執行一程序以調整製程參數來將粒子井中的粒子排斥遠離微電子工件的表面。在此粒子排斥程序執行之後，該方法亦包括終止電漿製程。

在額外的實施例中，電漿製程包括電漿蝕刻製程或電漿增強沉積製程之至少一者。在進一步的實施例中，該方法包括在該程序期間使受到排斥的該等粒子伴隨氣體排出。在更進一步的實施例中，該方法包括執行該程序達預定的一段時間。

在額外的實施例中，該程序包括在微電子工件的表面上方維持一電場。在進一步的實施例中，該維持步驟包括在預定的一段時間內針對粒子井產生低電漿密度狀態及低離子能量狀態，以容許電漿鞘在終止電漿製程之前熄滅。在更進一步的實施例中，該維持步驟進一步包括在該預定的一段時間內產生低壓狀態。

在額外的實施例中，處理複數微電子工件。在進一步的實施例中，該程序的執行不降低處理複數微電子工件之生產率或良率。

在額外的實施例中，被調整的製程參數包括壓力、射頻（RF）偏壓源或源功率之至少一者。在進一步的實施例中，製程參數包括壓力；該壓力在該程序期間係在1 mT與300 mT之間；且該壓力在電漿製程期間係在1 mT與1000 mT之間。在更進一步的實施例中，該壓力係在該程序期間降低以減少粒子碰撞，並從而容許粒子井中的粒子排出。在進一步的實施例中，製程參數包括RF偏壓功率；該RF偏壓功率在該程序期間係在1 W與300 W之間；且該RF偏壓功率在電漿製程期間係在5 W與5000 W之間。在更進一步的實施例中，該RF偏壓功率係在程序期間加以維持以擴展電漿鞘並將粒子排斥離開微電子工件。在更進一步的實施例中，製程參數包括源功率，且該源功率在程序期間係設定至0 W。在進一步的實施例中，製程參數包括源功率，且該源功率係在程序期間調整為一數值，該數值係低於在電漿製程期間使用之數值。在更進一步的實施例中，該源功率在程序期間係設定至0 W。

在額外的實施例中，微電子工件包括半導體基板。在進一步的實施例中，半導體基板包括半導體晶圓。在更進一步的實施例中，該方法亦包括在終止電漿製程之後自卡盤移除半導體晶圓。

如果需要的話，可實行不同的或額外的特徵、變化及實施例，且亦可使用相關的系統及方法。

揭露製造方法以降低電漿製程（例如，蝕刻、沉積等等）之後的表面粒子雜質。

所揭露的實施例有效地排斥被捕集在粒子井之中的粒子，以降低電漿製程（例如，蝕刻、沉積等等）的終止後之微電子工件上的表面粒子雜質。尤其是，取代在電漿製程的終止時關掉壓力及MW/RF源及/或偏壓功率，所揭露的實施例首先進入一程序以調整製程參數以排斥在粒子井之中的粒子，以在終止電漿製程之前縮減或消除粒子井。在此粒子排斥程序期間，特定的所揭露的實施例利用不太可能影響或劣化積體電路輪廓之低電漿密度及低離子能量狀態來在晶圓的表面上方維持靜電場。此粒子排斥程序亦有助於在電漿製程終止時的靜電力瓦解之前排空粒子井。進一步地，當複數微電子工件受到處理時，所揭露的實施例不降低處理複數微電子工件的生產率或良率。此外，雖然此處描述的範例主要關於電漿蝕刻製程，此處描述之將粒子排斥遠離微電子工件的技術可在例如電漿增強沉積製程（例如，電漿增強化學氣相沉積）及/或其他電漿製程之其他電漿製程終止之前使用。亦可提供其他優點及變化同時仍利用此處描述之粒子排斥程序技術。

圖6為根據所揭露的實施例之範例實施例600的製程流程圖。在方塊602，電漿製程（例如，蝕刻、沉積等等）係在製程腔室104之中的微電子工件108上執行。在方塊604，執行粒子排斥程序，以在電漿處理終止之前將粒子井302之中的粒子排斥遠離微電子工件108的表面。在方塊606，這些粒子然後在排出階段期間伴隨在製程腔室104之中的氣體而排出。如此處所述，藉由降低壓力及使在粒子井302之中的粒子遠離微電子工件108，這些粒子可自製程腔室104有效地排空或排出，同時在粒子排斥程序期間，在沒有主要製程反應的情況下不形成新的粒子。在方塊608，電漿製程係終止。如此處所述，粒子排斥程序有助於在電漿製程終止時於靜電力瓦解之前排空粒子井。

圖7為用於一範例電漿製程（例如，蝕刻、沉積等等）之壓力402、微波（MW）源功率（或其他源功率）404及射頻（RF）偏壓功率406的範例實施例700的製程控制圖，其中已包括粒子排斥程序702以縮減或消除粒子井。類似於圖4（先前技術）的實施例400，實施例700的區域A代表最終產生顯示於圖3（先前技術）中之粒子井302的常態處理408。與圖4（先前技術）的實施例400相比，圖7的實施例700包括在區域B中的粒子排斥程序702，該粒子排斥程序702有助於在如虛線412所指出的電漿製程的終止以及在區域C中的去夾持製程410的開始之前，縮減或移除圖3（先前技術）的粒子井302。 在圖7的區域C中的去夾持製程410與圖4（先前技術）的去夾持製程410匹配。

對於範例實施力700， 壓力402係在常態處理408期間設定至150 mT（毫托），在虛線704與虛線412之間的粒子排斥程序702期間設定至10 mT，且當進入去夾持製程410而電漿製程終止而時設定至0 mT。MW源功率404係在常態處理408期間設定至3000 W（瓦特），在粒子排斥程序702期間設定至0 W，且在電漿製程終止以進行去夾持製程410之後維持在0 W。RF偏壓源406係在常態處理408期間設定至100 W，在粒子排斥程序702期間設定至25 W，且當電漿製程終止而進入去夾持製程410時設定至0 W。應注意，RF偏壓源406代表透過RF電極106施加至微電子工件108的RF功率。雖然源功率404在此處的範例中提及微波（MW）源功率，亦可使用RF源功率及/或其他源功率之其他的源功率技術。

應注意，粒子排斥程序702可執行預定的一段時間以容許電漿鞘在終止電漿製程之前熄滅。在此預定的一段時間期間，一電場係維持在微電子工件的表面上方。例如。該電場可藉由針對粒子井產生低電漿密度狀態及低離子能量狀態而維持。進一步，亦可使用低壓力狀態。對於使用粒子排斥程序702的特定範例實施例，關掉MW源功率404，壓力402減少至常態處理408期間的壓力位準的百分之5-15 、且RF偏壓功率406係設定在1 W及300 W之間。作為進一步的範例，在粒子排斥程序702期間的壓力402可在從1 mT至300 mT的範圍中，且在常態處理408期間的壓力402可在從1 mT至1000 mT的範圍中。進一步地，在粒子排斥程序702期間的RF偏壓功率406可在從1 W至300 W的範圍中，且在常態處理408期間的RF偏壓功率406（如果使用的話）可在從5 W至5000 W的範圍中。應注意，RF偏壓功率406在常態處理408期間亦可關掉且不使用，或如果需要的話僅在部分的常態處理408使用。如此處所述， 沒有MW源功率（或其他源功率）404及降低的壓力402位準同時施加RF偏壓功率406，有助於維持一靜電場，該靜電場容許粒子井302之中的粒子被排斥遠離微電子工件108的表面且伴隨製程腔室104之中的其他氣體排出。此外， 只要粒子排斥程序702維持低離子及黏滯曳力且維持足夠的靜電力使得粒子井302之中的粒子可被排斥離工件108且從製程腔室104排出，可使用不同的及/或額外的製程參數，同時仍利用此處描述之技術。

圖8為在圖7的實施例700之粒子排斥程序702期間之製程腔室104的範例實施例800的橫剖面圖。如此處所述，粒子排斥程序702的採用有助於自懸浮在微電子工件108的邊緣上方之粒子井302減少或移除粒子。經調整的電漿主體802現在為較低能量，且作用在粒子井302中的粒子上的力容許這些粒子被排斥遠離微電子工件108。如箭頭804所代表的，這些在粒子井302之中受到排斥的粒子係伴隨製程氣體而自製程腔室104的製程空間110排出。

圖7的粒子排斥程序702提供低電漿密度及低壓力同時維持一電場。藉由針對粒子排斥程序702移除MW源功率404（或RF偏壓功率406）的源功率且將其設定至0 W來達成低電漿密度。藉由在粒子排斥程序702期間將RF偏壓功率406降低至25 W而非將其關掉來維持該電場。藉由在粒子排斥程序期間將壓力降低至10 mT而非將其關掉來達成低壓力。產生低電漿密度同時維持一電場有效地增加或擴展電漿鞘且將粒子排斥離微電子工件108及聚焦環114。亦在此粒子排斥程序702期間，製程空間110之內的粒子生成係藉由製程參數的改變而減少或消除。進一步地，低壓力有效地減少粒子碰撞，從而減少離子及黏滯曳力且容許粒子伴隨自製程腔室104排出的製程氣體而排出。

圖9A為在粒子排斥程序702後電漿製程已經終止之後，製程腔室104之範例實施例900的橫剖面圖。此關閉操作往往會移除作用在製程空間110之內的粒子上的大多數力而留下重力（F_g ）。然而，因為在粒子井302之中的粒子已經藉由粒子排斥程序減少，所以非常少（如果有的話）的粒子留在粒子井302中並落在微電子工件（晶圓）108的頂表面上。雖然其他粒子902仍可能落在晶圓108上，但這些相較於圖5A（先前技術）中的粒子502及504在數量上有顯著減少。

圖9B為由於描述於圖6-8及9A之電漿製程造成落在微電子工件108上之粒子的範例實施例950的俯視圖。如此代表性範例可以看出，相對少量的粒子已落在微電子工件108的邊緣上，特別是相較於圖5B（先前技術）。

圖10為電漿處理設備之範例實施例1000的方塊圖，該電漿處理設備係用於在此所述之實施例。更具體而言，圖10係顯示僅為例示目的之電漿處理設備的一示範實施例，該電漿處理設備可用以實現在此所述之電漿處理技術。吾人將可認識到，其他的電漿處理系統同樣可實現在此所述之技術。就圖10之示範實施例1000而言，提供電容耦合式電漿處理設備的概略橫剖面圖，該設備包含用於微電子工件之製程腔室104的製程空間110。亦可根據期望而利用替代的電漿製程設備。

電漿處理設備1000可用於多種操作，包含灰化、蝕刻、沉積、清潔、電漿聚合、電漿增強化學氣相沉積（PECVD）、原子層沉積（ALD）等等。電漿處理設備1000的結構係為人所熟知，且在此所提供之特定結構僅為示範。電漿蝕刻處理可在製程腔室104內執行，該製程腔室104可為由例如鋁或不銹鋼之金屬所製造的真空腔室。製程腔室104界定將製程空間110提供用於電漿產生的一處理容器。可以氧化鋁、氧化釔、或其他保護劑來塗佈該處理容器的內壁。該處理容器可為圓柱形或具有其他的幾何構造。

在製程腔室104的下端中央區域處，基座1012（其可為盤狀）可作為安裝台，於其上可安裝例如半導體晶圓的微電子工件108。可透過裝載/卸載埠以及閘閥，將微電子工件108移入到製程腔室104內。基座1012形成下電極組件1020的部分，該下電極組件係作為第二電極的一範例，其充當用以將微電子工件108安裝於其上的安裝台。基座1012可由例如鋁合金所構成。基座1012於其上設有靜電卡盤（作為該下電極組件的部分），以支撐微電子工件108。靜電卡盤設有電極1035。電極1035係電連接至直流（DC）電源（未顯示）。靜電卡盤係藉由當來自DC電源的DC電壓被施加至電極1035時所產生的靜電力，將微電子工件108往其吸引。基座1012可經由匹配單元而與高頻率電源電連接。就其他的實施例與處理腔室而言，兩個以上的電源可被使用，並且可被連接至電極1035及/或製程腔室內的其他電極。此種高頻率電源（第二電源）可輸出在例如從2 MHz到20 MHz之範圍內的高頻率電壓。 施加高頻率偏壓電壓造成在製程空間110中產生之電漿中的離子被吸引至微電子工件108。聚焦環組件114設置在基座1012的上表面上以圍繞靜電卡盤。

排放路徑1033可形成穿過與氣體排放單元連接的一或多個排放口（未顯示）。該氣體排放單元可包含例如渦輪分子幫浦的真空幫浦，其用以將製程腔室104內的電漿處理空間抽真空至期望的真空狀態。該氣體排放單元抽空製程腔室104的內部，藉以使其內壓減壓下降至期望的真空度。

上電極組件1070為第一電極的一範例，並且垂直地安置在下電極組件1020的上方，以面向平行的下電極組件1020。電漿產生空間或製程空間110係界定在下電極組件1020與上電極組件1070之間。上電極組件1070包含具有盤形的內上電極1071、以及可為環形並且圍繞內上電極1071之周邊的外上電極。內上電極1071亦作為製程氣體入口之功能，其用以將特定量的製程氣體注入到位於安裝在下電極組件1020上之微電子工件108上方的製程空間110內。上電極組件1070因此形成噴淋頭。更具體來說，內上電極1071包含氣體注入口1082。

上電極組件1070可包含一或多個緩衝腔室1089A、1089B、以及1089C。這些緩衝腔室用於擴散製程氣體，並且可界定盤狀空間。來自製程氣體供給系統1080的製程氣體將氣體供給至上電極組件1070。製程氣體供給系統1080可設置成將用以執行特定製程（例如膜形成、蝕刻等等）的製程氣體供給在微電子工件108上。製程氣體供給系統1080係連接至形成製程氣體供給路徑的氣體供給線路1081A、1081B、以及1081C。這些氣體供給線路係連接至內上電極1071的緩衝腔室。接著，製程氣體可從緩衝腔室移動到位於其下表面的氣體注入口1082。導入到緩衝腔室1089A-C內之製程氣體的流率可例如藉由使用質量流量控制器加以調整。進一步地，所導入的製程氣體係從電極板（噴淋頭電極）的氣體注入口1082排放到製程空間110。內上電極1071部分用以提供噴淋頭電極組件。

如圖10所示，將三個緩衝腔室1089A、1089B、以及1089C設置而對應成邊緣緩衝腔室1089A、中介緩衝腔室1089B、以及中心緩衝腔室1089C。同樣地，可將氣體供給線路1081A、1081B、以及1081C設置成邊緣氣體供給線路1081A、中介氣體供給線路1081B以及中心氣體供給線路1081C。這些緩衝腔室係以對應於基板之不同局部區域（在此例中為邊緣、中介以及中心）的方式被加以設置。這些區域可對應於針對微電子工件108之局部區域的特定電漿處理條件。吾人將可認識到，三個局部區域的使用僅為示範。因此，該電漿處理設備可用以在基板之任何數量的區域上提供局部之電漿處理條件。吾人進一步再次注意到，可利用各種構造中的任何一者。

上電極組件1070係經由電源饋電線1065及匹配單元1066而與高頻率電源（未顯示）（第一高頻率電源）電連接。該高頻率電源可輸出具有40 MHz（百萬赫）或更高（例如60 MHz）之頻率的高頻率電壓，及/或可輸出具有30-300 MHz之頻率的超高頻率（VHF）電壓。相較於偏壓電源，此種電源可被稱為主要電源。注意到，對於某些實施例而言，不存在用於上電極的電源，而兩個電源係連接至底部電極。亦可實現其他的變化。

該電漿處理設備的元件可連接至控制單元並受其所控制，該控制單元可進而連接至對應的記憶體儲存單元與使用者介面（皆未顯示）。各種電漿處理操作可經由使用者介面執行，以及各種電漿處理配方與操作可儲存於儲存單元中。據此，可在電漿製程腔室內，以各種微加工技術來處理既定之基板。在操作時，該電漿處理設備係使用上與下電極在製程空間110中產生電漿。所產生的此種電漿之後可用於處理在例如電漿蝕刻、化學氣相沉積、半導體材料、玻璃材料及大型面板（例如薄膜太陽能電池、其他光伏電池、以及平面顯示器用之有機/無機板）之處理等等的各種類型處理中的目標基板（例如微電子工件108或任何待處理之材料）。

應注意，在整篇本說明書中所提及的「一實施例」係意指與實施例結合說明的特定特徵、結構、材料、或特性被包含在本發明之至少一實施例中，但不表示其存在於每一實施例中。因此，在整篇本說明書中之許多地方所出現的「在一實施例中」詞語不一定係關於本發明的同一個實施例。再者，該等特定特徵、結構、材料、或特性可在一或多個實施例中以任何適當方式結合。在其他實施例中，可包含各種額外的層及/或結構，及/或可省略所述的特徵。

如在此所使用的「微電子工件」一般係關於依照本發明所處理的物體。該微電子工件可包含裝置（尤其係半導體或其他電子裝置）的任何材料部分或結構，以及可例如為基底基板結構（例如半導體基板）、或基底基板結構上或上覆於基底基板結構的層（例如薄膜）。因此，並非意指將工件限制於已圖案化或未圖案化之任何特定基底結構、下伏層或上覆層，而係意圖使其包含任何此種層或基底結構、以及層及/或基底結構的任何組合。以下說明內容可參照特定類型的基板，但此僅係為了例示目的而非限制。

如本文中所使用之詞彙「基板」意指並包含基礎材料或其上方形成有材料的結構。吾人將察知，基板可包含單一材料、複數層的不同材料、其中具有不同材料區或不同結構區的（複數）覆層等。該等材料可包含半導體、絕緣體、導體、或其組合。例如，基板可為半導體基板、支撐結構上的基礎半導體層、金屬電極，或其上形成有一或更多覆層、結構、或區域的半導體基板。基板可為習知的矽基板、或包含半傳導材料層的其他主體基板。如本文中所使用，詞彙「主體基板」不僅意指並包含矽晶圓，也意指並包含矽絕緣體（「SOI」，silicon-on-insulator）基板（例如，矽藍寶石（「SOS」，silicon-on-sapphire）基板、及矽玻璃（「SOG」，silicon-on-glass）基板）、基礎半導體基底上的矽磊晶層、以及其他半導體或光電材料，例如矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦。基板可為摻雜的或非摻雜的。

用以處理微電子工件的系統與方法係描述於各種實施例中。熟習相關技藝者將可認識到，在不具有其中一或多個具體細節的情況下或者在具有其他替代及/或額外方法、材料、或元件的情況下，可實施各種實施例。在其他情況下，不詳細顯示或說明為人所熟知的結構、材料、或操作，以避免混淆本發明之各種實施例的觀點。同樣地，為了解釋之目的，提出具體的數量、材料、以及構造，以提供對本發明的徹底瞭解。然而，本發明可在不具有具體細節的情況下被實施。再者，吾人瞭解到，圖式中所顯示的各種實施例為例示性的圖像並且不一定要按照尺寸繪製。

熟習本項技藝者將可鑒於本說明內容而明白所述之系統與方法的進一步修改與替代實施例。因此，吾人將可認識到，所述之系統與方法不受這些示範配置所限制。應瞭解到，將在此所示與所述之系統與方法的形態作為示範實施例。在實現過程中可做出各種變更。因此，雖然本發明在此係參考具體實施例來進行說明，但在不背離本發明之範圍的情況下可做出各種修改與變更。因此，認為說明書與圖式係具有例示性意義而非限制性意義，並且意指此種修改係被包含在本發明的範圍內。又，並非意指將在此所述之關於具體實施例的任何益處、優點、或問題解決方案理解為任何或所有請求項之關鍵的、所需要的、或必要的特徵或要素。

100‧‧‧實施例

102‧‧‧電漿源

104‧‧‧製程腔室

106‧‧‧RF電極

108‧‧‧微電子工件（晶圓）

110‧‧‧製程空間

112‧‧‧粒子

114‧‧‧聚焦環

200‧‧‧實施例

202‧‧‧電漿鞘

204‧‧‧電漿主體

300‧‧‧實施例

302‧‧‧粒子井

400‧‧‧實施例

402‧‧‧壓力

402‧‧‧虛線

404‧‧‧源功率（或其他源功率）

406‧‧‧射頻（RF）偏壓功率

408‧‧‧常態處理

410‧‧‧去夾持製程

412‧‧‧虛線

500‧‧‧實施例

502‧‧‧圈

504‧‧‧粒子

550‧‧‧實施例

600‧‧‧實施例

602‧‧‧方塊

604‧‧‧方塊

606‧‧‧方塊

608‧‧‧方塊

700‧‧‧實施例

702‧‧‧粒子排斥程序

704‧‧‧虛線

800‧‧‧實施例

802‧‧‧電漿主體

804‧‧‧箭頭

902‧‧‧粒子

950‧‧‧實施例

1000‧‧‧設備

1012‧‧‧基座

1020‧‧‧下電極組件

1033‧‧‧排放路徑

1035‧‧‧電極

1065‧‧‧電源饋電線

1066‧‧‧匹配單元

1070‧‧‧上電極組件

1071‧‧‧內上電極

1080‧‧‧製程氣體供給系統

1081A‧‧‧氣體供給線路

1081B‧‧‧氣體供給線路

1081C‧‧‧氣體供給線路

1082‧‧‧氣體注入口

1089A‧‧‧緩衝腔室

1089B‧‧‧緩衝腔室

1089C‧‧‧緩衝腔室

可藉由結合附圖參照以下敘述而獲得，更完整理解本發明及其優點，其中類似的參考數字表示類似的特徵。然而，應注意附圖僅描繪所揭露概念的例示性實施例，並因而不被視為範圍的限制，因為所揭露的概念可允許其他等效的實施例。

圖1（先前技術）為製程腔室的範例實施例的橫剖面圖，其中例如微波（MW）電漿源及/或射頻（RF）電漿源之電漿源尚未啟動。

圖2（先前技術）為在MW/RF電漿源已經啟動以產生電漿主體之後製程腔室的範例實施例的橫剖面圖。

圖3（先前技術）為在電漿製程已繼續進行若干一段時間但仍未終止之後製程腔室的範例實施例的橫剖面圖。

圖4（先前技術）為用於一範例電漿製程之製程參數的範例實施例的製程控制圖。

圖5A（先前技術）為在電漿製程已經終止之後製程腔室的範例實施例的橫剖面圖。

圖5B（先前技術）為由於圖1-4及5A（先前技術）之電漿製程造成粒子落在微電子工件上之範例實施例的俯視圖。

圖6為根據所揭露的實施例之範例實施例的製程流程圖，該所揭露的實施例包括在電漿製程的終止之前的粒子排斥程序。

圖7為用於一範例電漿製程之製程參數的範例實施例的製程控制圖，其中已包括電漿排斥程序以縮減或消除粒子井。

圖8為在粒子排斥程序期間製程腔室的範例實施例的橫剖面圖。

圖9A為在粒子排斥程序後電漿製程已經終止之後，製程腔室之範例實施例的橫剖面圖。

圖9B為由於圖6-8及9A的電漿製程造成粒子落在微電子工件上之範例實施例的俯視圖。

圖10為用於此處所述之實施例之電漿處理設備之範例實施例的方塊圖，。

Claims (20)

1. 一種處理微電子工件的方法，包含： 在一製程腔室之內的一微電子工件上執行一電漿製程，該電漿製程部分地造成粒子在該微電子工件的一表面上方之一電漿鞘的一邊緣處之一粒子井中處於靜電平衡； 在終止該電漿製程之前，執行一程序以調整製程參數來將該粒子井中的粒子排斥遠離該微電子工件的該表面；及 終止該電漿製程。
2. 如申請專利範圍第1項之處理微電子工件的方法，其中該電漿製程包含一電漿蝕刻製程或一電漿增強沉積製程之至少一者。
3. 如申請專利範圍第1項之處理微電子工件的方法，其中該程序包含在該微電子工件的該表面上方維持一靜電場。
4. 如申請專利範圍第3項之處理微電子工件的方法，該維持步驟包括在預定的一段時間內針對該粒子井產生一低電漿密度狀態及一低離子能量狀態，以容許在終止該電漿製程之前將該電漿鞘熄滅。
5. 如申請專利範圍第4項之處理微電子工件的方法，其中該維持步驟進一步包含在預定的該段時間內產生一低壓狀態。
6. 如申請專利範圍第1項之處理微電子工件的方法，其中複數微電子工件受到處理。
7. 如申請專利範圍第6項之處理微電子工件的方法，其中執行該程序的該步驟不降低該複數微電子工件的處理之生產率或良率。
8. 如申請專利範圍第1項之處理微電子工件的方法，進一步包含在該程序期間使受到排斥的該粒子伴隨氣體排出。
9. 如申請專利範圍第1項之處理微電子工件的方法，其中該等製程參數包含壓力、射頻（RF）偏壓功率或源功率之至少一者。
10. 如申請專利範圍第9項之處理微電子工件的方法，其中該等製程參數包含壓力，且其中該壓力在該程序期間係在1 mT與300 mT之間，且其中該壓力在該電漿製程期間係在1 mT與1000 mT之間。
11. 如申請專利範圍第10項之處理微電子工件的方法，其中在該程序期間使該壓力降低以減少粒子碰撞，並從而容許該粒子井中的粒子排出。
12. 如申請專利範圍第9項之處理微電子工件的方法，其中該等製程參數包含RF偏壓功率，且其中該RF偏壓功率在該程序期間係在1 W與300 W之間，且其中該RF偏壓功率在該電漿製程期間係在5 W與5000 W之間。
13. 如申請專利範圍第12項之處理微電子工件的方法，其中該RF偏壓功率係在該程序期間維持以擴展該電漿鞘並將粒子排斥離該微電子工件。
14. 如申請專利範圍第13項之處理微電子工件的方法，其中該等製程參數進一步包含源功率，且其中該源功率在該程序期間係設定至0 W。
15. 如申請專利範圍第9項之處理微電子工件的方法，其中該等製程參數包含源功率，且其中該源功率係在該程序期間調整為一數值，該數值係低於在該電漿製程期間使用之數值。
16. 如申請專利範圍第15項之處理微電子工件的方法，其中該源功率在該程序期間係設定至0 W。
17. 如申請專利範圍第1項之處理微電子工件的方法，進一步包含執行該程序達預定的一段時間。
18. 如申請專利範圍第1項之處理微電子工件的方法，其中該微電子工件包含半導體基板。
19. 如申請專利範圍第18項之處理微電子工件的方法，其中該半導體基板包含半導體晶圓。
20. 如申請專利範圍第19項之處理微電子工件的方法，更包含在終止該電漿製程之後自一卡盤移除該半導體晶圓。