[go: up one dir, main page]

TW201906264A - 整合之暫態電壓抑制器電路 - Google Patents

整合之暫態電壓抑制器電路 Download PDF

Info

Publication number
TW201906264A
TW201906264A TW107119219A TW107119219A TW201906264A TW 201906264 A TW201906264 A TW 201906264A TW 107119219 A TW107119219 A TW 107119219A TW 107119219 A TW107119219 A TW 107119219A TW 201906264 A TW201906264 A TW 201906264A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
comparator
coupled
node
Prior art date
Application number
TW107119219A
Other languages
English (en)
Inventor
菲傑雅庫瑪 哈納斯凱倫
雷姆庫瑪 斯瓦庫瑪
亞瑞希 米爾拉比
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201906264A publication Critical patent/TW201906264A/zh

Links

Classifications

    • H10P30/20—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本發明提供一種暫態信號保護電路，其包括一輸入節點，其耦接至經組態以攜載來自一第一電路之一輸出信號至一第二電路之一信號線，其中該信號線經歷自該第二電路至該第一電路之一不合需要的反向信號。該暫態信號保護電路亦包括：一比較器模組，其經組態以在判定該不合需要的反向信號包括落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號；及一電源開關，其耦接至該比較器模組且經組態以在該比較器模組輸出該箝位信號時，將該輸入節點耦接至一儲集節點。

Description

整合之暫態電壓抑制器電路
本發明之態樣大體上係關於電力保護電路，且更特定言之，係關於一整合之暫態電壓抑制器電路。
即使存在保護諸如智慧型電話之行動裝置免遭包括水及灰塵之環境危害之行動，但幾乎全部行動裝置仍然必須處理充電及其他介面之問題。舉例而言，特定智慧型電話外殼設計提供防水及防塵，但多數仍然需要用於充電、資料及/或音訊之埠。此等埠需要被保護以免遭可能由靜電放電(electrostatic discharge，ESD)所引起之電氣浪湧。
諸如智慧型電話之行動裝置通常包括用於連接頭戴式耳機或耳機之一音訊埠。當遭遇較大電氣電湧時，此等被稱作音訊插口之音訊埠可能經歷損壞。舉例而言，音訊插口損壞可能在該智慧型電話被連接到不恰當地接地之桌上型電腦揚聲器時出現。
高電壓浪湧在各種使用/濫用狀態中影響裝置穩定性：a)裝置之部分或全部晶片組可能被損壞；b)裝置可能停機；或c)可能出現臨時功能性故障。
保護裝置免遭由ESD或高電壓浪湧所引起之損壞之低成本、簡單方案將為適宜的。
以下內容呈現本發明之用於實施整合之暫態電壓抑制器電路之一或多個態樣之簡化概述，以便提供此等態樣之基本理解。此概述並非為本發明之所有所涵蓋特徵的廣泛綜述，且既不意欲識別本發明之所有態樣的關鍵或重要元素，亦不意欲劃定本發明之任何或所有態樣的範疇。其唯一目的為按簡化形式呈現本發明之一或多個態樣的一些概念作為隨後呈現之更詳細描述的一序言。
在一個態樣中，本發明提供一暫態信號保護電路，其包括一輸入節點，其耦接至經組態以攜載自第一電路輸出之輸出信號至第二電路之信號線，其中該信號線經歷自該第二電路至該第一電路之一不合需要的反向信號；一比較器模組，其經組態以在判定該不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號；及一電源開關，其耦接至該比較器模組且經組態以在該比較器模組輸出該箝位信號時，將該輸入節點耦接至一儲集節點。
本發明之另一態樣提供一暫態信號保護電路，其包括一輸入節點，其耦接至經組態以攜載自第一電路輸出之輸出信號至第二電路之信號線，其中該信號線經歷自該第二電路至該第一電路之一不合需要的反向信號；用於在判定該不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號之比較器構件；及一電源開關，其耦接至該比較器構件且經組態以在該比較器構件輸出該箝位信號時，將該輸入節點耦接至一儲集節點。
本發明之又另一個態樣提供一種用於對一暫態信號提供保護之方法。該方法包括在耦接至經組態以攜載自一第一電路輸出之一輸出信號至一第二電路之一信號線的一輸入節點上，偵測自該第二電路至該第一電路之一不合需要的反向信號；當偵測到不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，產生一箝位信號；及基於接收到該箝位信號，將該輸入節點耦接至一儲集節點。
在檢閱以下詳細描述後，本發明之此等及其他態樣就將變得更加充分地為人所理解。
相關申請案之交叉參考 本申請案主張2017年6月23日在美國專利商標局中申請之非臨時申請案第15/632,040號的優先權及權益。
下文結合隨附圖式給出之詳細描述預期為整合之暫態電壓抑制器電路之各種組態之描述，但不預期代表可能實踐本文中所描述之概念之唯一組態。出於提供對各種概念的透徹理解之目的，該詳細描述包括特定細節。然而，對於熟習此項技術者而言，以下情境將為顯而易見的：可在無此等特定細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示以便避免混淆此等概念。
國際電工委員會(International Electrotechnical Commission，IEC)頒佈之IEC61000-4-5標準提供對於雷電及工業保護之標準，其中受保護裝置必須能夠在被稱作電湧事件之事件期間耐受高達80 V的高電湧電流，其通常被稱作電湧信號。為符合該標準，當受保護裝置經歷電湧信號時必須滿足特定指標。該指標中之三個為：受保護裝置不應在電湧事件之後被損壞；受保護裝置不應在電衝擊事件期間被重置；及受保護裝置應在電衝擊事件之後繼續播放音訊。
用於抑制暫態電壓的現存解決方案通常使用暫態電壓抑制(transient-voltage-suppression，TVS)二極體，其係用於保護電子裝置免遭由連接至電子裝置之導線誘發之電壓劇增之電子組件。當誘發之電壓超出突崩擊穿電勢時，TVS二極體操作以分流過量電流。可被TVS二極體保護之電子裝置之實例係積體電路，其通常被稱作晶片。由於此等TVS二極體被放置在受保護之晶片外部，因此此等現存解決方案對板佈局及RF濾波器佈置敏感，此致使它們係低效的且同時仍極複雜且昂貴而不能實施。
圖1說明情境100，其中根據先前技術方法，暫態信號保護組態102被用於提供用於諸如智慧型電話之裝置中之音訊編解碼器晶片110之暫態信號保護。音訊編解碼器晶片110包括用於左側頭戴式耳機(headphone，HPH)通道(left HPH channel，HPHL)及右側HPH通道(right HPH channel，HPHR)兩者之埠，其各自由功率放大器(headphone power amplifier，HPH PA) 112A、112B供電。各HPH PA 112A、112B 將亦具有實施於音訊編解碼器晶片110上之ESD箝位裝置114A、114B。
音訊編解碼器晶片110之HPHL及HPHR通道使用暫態信號保護組態102中之HPH埠172連接至外部音訊裝置。HPH埠172可能經受電湧信號，其被稱作電衝擊電流，在特定例項中來自不同源。舉例而言，HPH埠172可能在諸如桌上型電腦揚聲器或立體接收器之不恰當接地之音訊裝置時經受電湧信號。即使有ESD箝位裝置114A、114B，足夠大的電湧信號仍將永久地損壞音訊編解碼器晶片110之HPH PA 112A、112B及裝置之其他電子組件。如本文進一步解釋，即使最佳情況，裝置仍可能暫時受不利影響，諸如導致被重置。較佳地，為限制或避免電湧信號之負面效果，需要在電湧信號之電衝擊電流達至音訊編解碼器晶片110之前將其分流至接地。
在先前技術中，一對TVS二極體124A、124B，每個HPHL及HPHR通道一個，被用於暫態信號保護組態102中，以在電湧信號達至音訊編解碼器晶片110之前將其分流至接地。舉例而言，TVS二極體124A、124B係低電容雙向ESD保護二極體。儘管TVS二極體124A、124B可能分流部分電湧信號，但其一部分將仍然保留。另外，為限制電流進入音訊編解碼器晶片110，電阻器122A、122B在音訊編解碼器晶片110之各個路徑中被使用。在該實例中，電阻器可能被放置為與HPHL及HPHR通道之每一者串聯。
繼續參看圖1，電湧信號180被說明為由兩個部分——即，電衝擊電流182、184，構成之電衝擊電流。電衝擊電流182係被TVS二極體124A、124B分流之電衝擊電流部分。電衝擊電流184係隨後繼續經由該等電阻器122A、122B至音訊編解碼器晶片110之電衝擊電流部分。然而，在保護音訊編解碼器芯片110之嘗試中，來自浪湧信號180之剩餘電流，尤其電衝擊電流184，必須由ESD箝位裝置114A，114B定址。
安置音訊編解碼器晶片110之移動裝置通常包括若干其他電路及晶片，其全部被提供標註為「VDD1」之電壓之單個電源供電。圖2說明當經歷具有正電壓之電湧信號，如上述之80 V電湧信號時發生之情境200，其中電源250被用於提供功率至音訊編解碼器晶片110移動裝置之電力柵格中之其他積體電路(圖中未示)。電感器220及電容器222可被用作電源250之部分。一對電容器224、226亦被用於進一步減少提供至電力柵格中之另一積體電路之功率信號中之波動。
在情境200中，電湧信號仍然被表示為自圖1之情境100之電湧信號180，其具有電衝擊電流182、184，及作為達至電源250之電流之額外電衝擊電流186。如上文所論述，TVS二極體124A、124B將僅能夠將說明為電衝擊電流182的電湧信號180中之大致一部分分流至接地，留下說明為電衝擊電流184之殘餘電流至音訊編解碼器晶片110。音訊編解碼器晶片110中之ESD箝位裝置114A、114B將嘗試箝位電衝擊電流184。然而，由於ESD箝位裝置114A、114B具有固持電壓，因此不可接受的高電壓將在電衝擊事件期間出現在音訊編解碼器裝置110之HPH輸出埠處。因此，說明為電衝擊電流186之反向電流將產生在電力柵格中，此係因為VDD1低於HPH輸出埠處之電壓。電衝擊電流186將充電電容器224、226且增加電力柵格經歷之電壓位準。舉例而言，儘管對於電力柵格提供之功率信號通常具有低於2V之電壓位準，但電衝擊電流186將顯著增加電壓位準。
電力柵格歸因於電衝擊電流186之反向電流而經歷之電壓位準增加將導致因過電壓狀態之系統錯誤狀態。該系統錯誤狀態隨後將導致移動裝置之重置。當電湧信號具有負電壓時，暫態信號保護組態102之先前技術方法亦存在問題。在此狀況下，將存在自電力柵格中汲取之過度電流，其將導致歸因於低電壓狀態之系統錯誤狀態，亦導致移動裝置重置。
嘗試解決暫態信號保護組態102之先前技術方法之不足的另一先前技術方法包括多個電源。圖3說明情境300，其中諸如第二電源350之專用電源(其實例係直流/直流轉換器)被用於提供功率至音訊編解碼器晶片110。第二電源350被用於自電源250及裝置中之其他積體電路隔離音訊編解碼器晶片110之電力系統，且因此自暫態信號保護組態102經歷之電衝擊事件中預防主要系統電力柵格中之電壓波動。由此，由於音訊編解碼器晶片110中電力系統獨立於裝置之任何其他電力系統，因此將避免引起裝置重置之自電衝擊事件之系統錯誤狀態。
儘管圖3之先前技術方法最小化系統歸因於電衝擊事件中錯誤及重置之可能性，但增加獨立電力系統增加裝置之複雜度及成本。當裝置係移動裝置時，此係極其不適宜的。另外，此方法並不解決由電衝擊事件產生之任何功能性損壞，諸如歸因於電衝擊事件或音訊靜音之音訊編解碼器晶片重置。
本發明之各種態樣提供對於使用晶片上電路以實施主動箝位電路之一晶片中之積體電路之暫態信號保護。本文中所描述之可能由整合之暫態電壓抑制器電路提供之主動箝位電路可模擬被動TVS二極體功能。主動箝位電路可能實現極低之觸發電壓，且提供動態電阻。若該有待於受保護之積體電路係在諸如音訊編解碼器晶片之一晶片中，則該主動箝位電路可能操作以在較大電氣電湧信號存在之情況下箝位音頻放大器輸出，以防止系統失效。
圖4說明暫態信號保護組態400，其包括主動箝位電路414以對於音訊編解碼器晶片410提供保護，該晶片可包括一對HPH PA通道，每個立體組態中之通道對應一個。然而，展示僅一個HPH PA，一HPH PA 412，以避免使論述變複雜。HPH PA 412耦接至音訊編解碼器晶片410之音訊編解碼器晶片輸出節點420。在HPH埠與音訊編解碼器晶片410之間的音訊編解碼器晶片410外部之支援電路系統包括電阻器422及TVS二極體424。
在本發明之一個態樣中，該主動箝位電路414可能被置放於該HPH PA 412之一HPH PA輸出節點442與音訊編解碼器晶片410之音訊編解碼器晶片輸出節點420之間，以充當音訊編解碼器晶片輸出節點420處之箝位。主動箝位電路414可用於代替先前技術ESD箝位裝置。在本發明之一個態樣中，主動箝位電路414可能模擬TVS二極體之操作，且用以分流音訊編解碼器晶片輸出節點420處之任何電衝擊電流。舉例而言，主動箝位電路414可能針對歸因於可能在電子裝置經受超出裝置之指定限制的電流或電壓時出現之電性過應力(electrical overstress，EOS)或其他熱損壞之此種損壞，提供與常規被動TVS二極體提供之保護相同之保護。然而，如本文進一步描述，主動箝位電路414亦可確保不會因主動箝位電路414提供作為音訊編解碼器晶片410之音訊編解碼器晶片輸出節點420處之目標最大箝位電壓的箝位臨限值而致出現諸如裝置重置或音頻靜音之功能性失效。
在一電衝擊事件期間，主動箝位電路414可能分流自電阻器422到達之電衝擊電流以將音訊編解碼器晶片輸出節點420處之電壓位準維持在極低位準。主動箝位電路414亦可在音訊編解碼器晶片輸出節點420處維持低箝位(或固持)電壓，藉此保證沒有返回至電力柵格之反向電流。舉例而言，考慮到先前論述之實例中所描述之電湧信號，HPH PA 412之HPH PA輸出節點442處之電壓位準將被限制在不會產生返回電力柵格之反向電流之一電壓位準。
大體而言，主動箝位電路414可能在音訊編解碼器晶片輸出節點420處之電壓位準在被稱作觸發電壓範圍之一電壓範圍外部時被觸發。因此，在電衝擊事件期間，主動箝位電路414將偵測且隨後分流致使音訊編解碼器晶片輸出節點420處在電壓位準在觸發電壓範圍之外的電湧信號。另外，只要音訊編解碼器晶片輸出節點420處之電壓位準在被稱作固持電壓範圍之一電壓範圍之外，主動箝位電路414即可能繼續操作。因此，只要音訊編解碼器晶片輸出節點420處在電壓位準仍在固持電壓範圍之外，主動箝位電路414即將繼續分流電湧信號。構成觸發電壓範圍端點之電壓位準可為可調的。類似地，亦可自訂構成固持電壓範圍端點之電壓位準。觸發電壓範圍及固持電壓範圍並不必須相等。因此，主動箝位電路414可能對於觸發電壓範圍及固持電壓範圍使用不同電壓範圍。另外，用於電壓範圍端點之電壓位準可選自諸如電源軌電壓位準或自訂電壓位準之電壓位準。
根據本發明之一態樣，活躍箝位電路414可包括一或多個遲滯比較器，其各者比較主動箝位電路414之輸入(即，音訊編解碼器晶片輸出節點420處之電壓位準)與對應之臨限電壓位準，以偵測電湧信號，及觸發主動箝位電路414之操作以分流電湧信號至接地。另外，比較器可經組態使得主動箝位電路414之固持電壓範圍不同於觸發電壓範圍，使得固持電壓範圍在觸發電壓範圍之內。舉例而言，對於觸發電壓範圍，諸如用於處理具有正電壓之電湧信號之正電壓位準端點相較於用於固持電壓範圍之正電壓位準端點足夠高。類似地，對於觸發電壓範圍，諸如用於處理具有負電壓之電湧信號之負電壓位準端點相較於用於固持電壓範圍之負電壓位準端點足夠低。應注意，儘管本發明提供之論述可能使用具有正電壓位準端點及負電壓位準端點之電壓範圍，但熟習此項技術者應認識到本發明各種態樣對於完全位於正電壓功能域中，或相反地，完全位於負電壓功能域中之電壓範圍之適用性。
圖5說明根據本發明之一態樣組態之主動箝位電路514，其可能被實施為主動箝位電路414。主動箝位電路514可能被用於音訊編解碼器晶片410中之電路之剩餘部分的電源供電。因此，主動箝位電路514可能始終可用以處理電湧信號。主動箝位電路514包括主動箝位電路輸入節點542，其可能耦接至實際上係音訊編解碼器晶片輸出節點420之HPH PA 412之HPH PA輸出節點442。主動箝位電路輸入節點542處所接收之輸入信號(Vin)被提供至第一比較器572及第二比較器574兩者。如本文進一步描述，比較器中之每一者具有耦接為控制電源開關578之輸出，其中各比較器之輸出可能激活電源開關578以隨後分流主動箝位電路輸入節點542處所接收之任何電湧電流至接地。在本發明之一個態樣中，一或(OR)閘極576可用於將第一比較器572及第二比較器574之輸出耦接至電源開關578。
除自主動箝位電路輸入節點542接收輸入信號以外，比較器中之每一者亦接收提供自一電壓範圍之一電壓端點之輸入。此等電壓端點亦可被稱作臨限電壓。在本發明之一個態樣中，比較器中之每一者可用於將主動箝位電路輸入節點542處所接收之輸入信號與臨限值電壓比較。藉由使用兩個比較器，亦即，第一比較器572及第二比較器574，可判定輸入信號何時在由Vpos_ref限定之上界與由Vneg_ref限定之下界限定的電壓範圍之外。由於根據本發明之各種態樣，各比較器經組態為遲滯的(即，各比較器可能跨越一電壓範圍保持激活)，因此此等限制中之每一者可進一步包括其之一上遲滯限制及一下遲滯限制。舉例而言，Vpos_ref包括一Vpos_trigger，其限定對於正極電湧事件之觸發箝位之一觸發電壓位準，及一Vpos_hold，其限定一固持電壓位準，使得直至輸入信號(Vin)落至固持電壓位準以下之前，箝位皆將持續。若無遲滯，則箝位可能振盪，其係不適宜的。Vneg_ref還包括相應地被稱作Vneg_hold及Vneg_trigger之上遲滯限制及下遲滯限制，其中上遲滯限制係指相較於下遲滯限制較高(例如，較不負的負值)之電壓位準。在一個態樣中，此等電壓位準之間之關係可視為： Vpos_trigger ＞ Vpos_hold ＞ 0 ＞ Vneg_hold ＞ Vneg_trigger, (1) 其中，假定Vpos_ref (具有[Vpos_trigger、Vpos_hold]之遲滯範圍)係用於處理正電湧事件，其中輸入信號(Vin)具有正電湧電壓位準；及Vneg_ref (具有[Vneg_hold、Vneg_trigger]之遲滯範圍)係用於處理負電湧事件，其中輸入信號(Vin)具有負電湧電壓位準。
大體而言，Vpos_trigger及Vneg_trigger可能限定觸發電壓範圍之上端點及下端點以觸發箝位操作，而Vpos_hold及Vneg_hold限定固持電壓範圍之上端點及下端點以在已觸發箝位操作之後繼續箝位操作。如本文中進一步詳述，此等範圍控制比較器之操作。舉例而言，在觸發箝位操作之前，第一比較器572可能藉由具一Vpos_trigger電壓位準作為第一臨限電壓之輸入操作，而第二比較器574可能接收具Vneg_trigger電壓位準作為第二臨限電壓之輸入，其中Vpos_trigger及Vneg_trigger電壓位準相應地係觸發電壓範圍之上限及下限。在諸如藉由正電湧事件觸發箝位操作之後，第一比較器572可能藉由具有Vpos_hold電壓位準之輸入操作，藉由該電壓位準比較輸入信號(Vin)之電壓位準，使得若輸入信號(Vin)在電壓位準仍高於Vpos_hold電壓位準，則箝位操作繼續運作。以類似方式，在諸如藉由負電湧事件觸發箝位操作之後，第二比較器574可能藉由具有Vneg_hold電壓位準之輸入操作，藉由該電壓位準比較輸入信號(Vin)之電壓位準，使得若輸入信號(Vin)在電壓位準仍低於Vneg_hold電壓位準，則箝位操作繼續運作。
根據本發明之各種態樣，可分開地選擇觸發電壓範圍及固持電壓範圍之電壓範圍。在本發明之一個態樣中，可基於HPH PA 412之可操作電壓範圍，選擇電壓範圍。舉例而言，可基於HPH PA 412可容許而使得電湧事件將不損壞裝置之程度，選擇觸發電壓範圍。在本發明之另一態樣中，電壓範圍可基於所要之電壓範圍以最小化電湧事件之任何影響，諸如將最小化歸因於至電力柵格之過量反向電流之系統重置錯誤的固持電壓範圍。在本發明之其他各種態樣中，電壓範圍可基於其他參數，包括諸如裝置中所用之電力軌之電壓位準之一參數。
繼續參看圖5，在當輸入信號超出由Vpos_trigger及Vneg_trigger限定之電壓範圍抑或落至低於該電壓範圍的主動箝位電路514之觸發相位期間，電源開關578可能經控制以將主動箝位電路輸入節點542耦接至一儲集器，諸如接地。舉例而言，第一比較器572及第二比較器574可用於判定主動箝位電路514之輸入處偵測到之輸入信號之電壓位準(即，主動箝位電路輸入節點542處之電壓位準)是否在觸發電壓範圍之外，其中當藉由第一比較器572偵測到輸入信號之電壓位準高於Vpos_trigger，抑或藉由第二比較器574偵測到輸入信號之電壓位準低於Vneg_trigger時，輸入信號之電壓位準係在觸發電壓範圍之外。若偵測到輸入信號之電壓位準高於Vpos_trigger，則第一比較器572將輸出信號(POS_SURGE_DETECT)。若偵測到輸入信號之電壓位準低於Vneg_trigger，則第二比較器574將輸出信號(NEG_SURGE_DETECT)。當電源開關578接收或閘極576之輸出(CLAMP_ON)，激活電源開關578時，任一信號將導致電源開關578分流輸入信號至接地。
在本發明之一個態樣中，電源開關578可能被實施為箝位電晶體，其中該電晶體之閘極/基極被第一比較器572及第二比較器574中之一者驅動，該電晶體之汲極/集電極被連接至主動箝位電路輸入節點542，且該電晶體在源極/發射極被連接至接地。舉例而言，電源開關578可能被實施為功率電晶體，諸如場效電晶體(field effect transistor，FET)或雙極接合點電晶體(bipolar junction transistor，BJT)。電源開關578將允許電流自主動箝位電路輸入節點542流動至接地。其他裝置可用於實施電源開關。
如所論述，可使用遲滯比較器實施第一比較器572及第二比較器574，其各者將主動箝位電路414之輸入與電源軌或任何臨限值電壓進行比較。在本發明之一個態樣中，構成電壓端點之範圍之觸發電壓可係可調的。在本發明之另一態樣中，亦可自訂構成用於去激活主動箝位電路414之操作的範圍之端點之固持電壓。第一比較器572及第二比較器574之遲滯性可能允許不同於觸發電壓之固持電壓。舉例而言，一旦主動箝位電路輸入節點542處之電壓落至固持電壓以下(例如，50mV)，則主動箝位電路514將停用其自身。
如上文所論述，低固持電壓提供顯著優勢且避免諸如對於電力柵格產生反向電流之問題。本發明之各種態樣提供相較於被動箝位可實現之程度低得多的固持電壓。舉例而言，TVS二極體無法用作用以箝位電壓至足夠低之位準以預防對電力柵格產生反向電流之編解碼器輸出節點處之二級二極體。換言之，TVS二極體提供之箝位電壓過高。
仍繼續參看圖5，在輸入信號超出由Vpos_trigger及Vneg_trigger限定之電壓範圍抑或降至低於該電壓範圍時，在主動箝位電路514之觸發相位之後，電源開關578可能經控制以繼續將主動箝位電路輸入節點542耦接至儲集器，直至主動箝位電路輸入節點542處之輸入信號(Vin)：1)對於正電湧事件，落至低於Vpos_hold電壓位準；抑或2)對於負電湧事件，升至高於Vneg_hold電壓位準。舉例而言，對於正電湧事件，第一比較器572將繼續輸出信號(POS_SURGE_DETECT)，而輸入信號在電壓位準將繼續被偵測為大於Vpos_hold。對於負電湧事件，若輸入信號之電壓位準繼續被偵測為低於Vneg_hold，則第二比較器574將繼續輸出信號(NEG_SURGE_DETECT)。由於電源開關578將繼續自或閘極576接收輸出信號(CLAMP_ON)，其繼續激活電源開關578，因此任一信號將導致電源開關578繼續分流輸入信號至接地。
圖6說明根據本發明之另一態樣組態之主動箝位電路614，其可能被實施為主動箝位電路414。與主動箝位電路514相似，主動箝位電路614可能被用於音訊編解碼器晶片410中之電路之剩餘部分的電源供電。因此，主動箝位電路614可能始終可用以處理電湧信號。主動箝位電路614包括為主動箝位電路輸入節點之HPH_SENSE節點642，其可能耦接至實際上係音訊編解碼器晶片輸出節點420之HPH PA 412 (標註為「HPH_SENSE」)之HPH PA輸出節點442。主動箝位電路輸入節點642處所接收之輸入信號(Vin)被提供至第一比較器672及第二比較器674兩者。如本文進一步描述，比較器中之每一者具有耦接為控制電源開關678之輸出，其中各比較器之輸出可能激活該電源開關678以隨後分流HPH_PAD節點644處之任何電湧電流至接地。在一些態樣中，HPH_PAD節點644可能被視為與HPH_SENSE節點642係同一節點。在其他態樣中，出於實施之靈活性，HPH_PAD節點644可能與HPH_SENSE節點642為不同節點。
在本發明之一個態樣中，或閘極676可用於將第一比較器672及該第二比較器674之輸出耦接至電源開關678，其中輸出信號(CLAMP_ON)可用於激活電源開關678。在本發明之另一態樣中，CLAMP_DISABLE節點646處提供之信號可藉由控制輸出信號(CLAMP_ON)是否被允許激活電源開關678，以用於控制主動箝位電路614提供之箝位是否活躍。SURGE_DETECT節點648可用於對外部電路提供電湧事件已被偵測到之指示符，其可能獨立於CLAMP_DISABLE節點646處是否提供信號。因此，在本發明之又一態樣中，主動箝位電路614可被用作電湧事件偵測器。
第一比較器672及第二比較器674可能為相應地獨立偵測正電湧事件及負電湧事件之比較器。與第一比較器572及第二比較器574操作之方式相似，第一比較器672或第二比較器674可能在HPH PA 412輸出之HPH PA輸出節點442處之輸出信號超出觸發箝位之設定參考範圍時被觸發。如上文所論述，第一比較器672及第二比較器674中之任一者可隨後激活分流以箝位彼輸出信號。
根據本發明之各種態樣，具有可用於對於各比較器設定觸發點第一參考產生模組682及第二參考產生模組684的一對參考產生模組相應地回應電湧事件。具體來說，參考產生模組682可能對於第一比較器672設定觸發點，且參考產生模組684可能對於第二比較器674設定觸發點。在本發明之一個態樣中各參考產生模組包括第一電阻器R1及第二電阻器R2，其限定可用於設定觸發點之電阻器梯級。自各比較器之輸出之反饋可被提供至相關聯之電阻器梯級，以在箝位觸發時產生遲滯狀態，以避免振盪且確保可靠的箝位，直至電湧事件平息為止。舉例而言，第一參考產生模組682在第二電阻器R2處接收第一比較器672之輸出以產生反饋迴路，其影響用於耦接至第一參考產生模組682之第一電阻器R1與第二電阻器R2之間之接合點的第一比較器672的Vpos_ref輸入。作為另一實例，第二參考產生模組684在第二電阻器R2處接收第二比較器674之輸出以產生反饋迴路，其影響用於耦接至第二參考產生模組684之第一電阻器R1與第二電阻器R2之間之接合點的第二比較器674的Vneg_ref輸入。應注意第一參考產生模組682之第一電阻器R1及第二電阻器R2可相較於第二參考產生模組684之第一電阻器R1及第二電阻器R2具有不同操作特性。
在本發明之一些態樣中，偏移產生模組686可用於在自電源之電壓信號對主動箝位電路614不可用時避免虛假中斷。在本發明之一個態樣中，可藉由偏移產生模組686在輸入處增加高於各比較器之輸入偏移/噪聲之較小偏移，以確保即使全部電源崩潰，各比較器之輸出仍保持低(LOW)。偏移產生模組686可包括具第一電阻器R3及第二電阻器R4之電阻器梯級，其具有界定於其之間之接合點，該接合點耦接至第二比較器674之負輸入。
不同構件可用於提供本文中所描述之暫態電壓抑制方法。根據本發明之一態樣，暫態信號保護電路可包括耦接至經組態以攜載自第一電路輸出之輸出信號至第二電路之信號線的輸入節點，其中信號線經歷自第二電路至第一電路之不合需要的反向信號。該暫態信號保護電路可包括用於在判定該不合需要的反向信號包括落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號之比較器構件，及一電源開關，其耦接至該比較器構件且經組態以在該比較器構件輸出該箝位信號時，將該輸入節點耦接至一儲集節點。大體而言，上述構件可為本文中所描述之任何模組，或一或多個模組，其經組態以執行前述構件中任一者列舉之功能。舉例而言，比較器構件可能藉由第一比較器572及/或第二比較器574實施。作為另一實例，比較器構件可能藉由第一比較器672及/或第二比較器674實施。
圖7說明本文所揭示之整合之暫態電壓抑制器電路之各種態樣之實例操作，諸如圖4之主動箝位電路414之正電湧事件箝位，其中偵測正電湧事件之比較器之操作在圖700中展示，該圖具有沿x軸之電壓及沿y軸之時間。儘管將對圖5之主動箝位電路514作出參考，但應注意該描述同等地適用於圖6之主動箝位電路614。另外，儘管以下描述在描述對於正電湧事件之箝位操作時使用第一比較器572，但應注意應以類似方式描述第二比較器574對於負電湧事件之箝位之操作，且熟習此項技術者將能夠應用此處提供之描述至其他電湧事件，諸如負電湧事件。在圖700中，針對HPH_out 712展示比較器參考702。在一時間t1 722，HPH_out 712超出第一比較器572之觸發電壓位準(Vpos_trigger)，該比較器在一時間t2 724開始嘗試箝位電湧事件。在一時間t3 726，當HPH_out 712已因箝位而降至固持電壓位準(Vpos_hold)以下時，第一比較器572將停用箝位程序。
固持電壓位準(Vpos_hold)可能被認為是下遲滯臨限值。在本發明之一個態樣中，此下遲滯臨限值可能在不同位準處程式化，如藉由一組可程式化下遲滯位準704所說明，其具有處於100mv位準704a、75mv位準704b、50mv位準704c及35mv位準704d之電壓位準。因此，可能藉由比較器參考702(Vpos_trigger)之觸發位準與自遲滯位準704 (Vpos_hold)之可程式化遲滯位準之間之差值，限定遲滯頻帶706。自第一比較器572之反饋被用於在箝位觸發時即刻產生遲滯，直至電湧平息。
圖8說明涉及圖4之主動箝位電路414之主動箝位電路之操作的暫態電壓抑制程序800。
在802處，主動箝位電路414在耦接至經組態以攜載自第一電路輸出之輸出信號至第二電路之信號線的輸入節點上檢測自該第二電路至該第一電路之一不合需要的反向信號。
在804處，主動箝位電路414在偵測到不合需要的反向信號包括落在第一電路之可接受範圍之外的值時，產生箝位信號。在所揭示之方法之一態樣中，可接受範圍具有第一臨限值及第二臨限值，且箝位信號之產生包括在不合需要的反向信號之值超過第一臨限值時提供第一信號；及在不合需要的反向信號之值超過第二臨限值時提供第二信號。實際上，主動箝位電路414將在接收到第一信號或第二信號中之至少一者時，將輸入節點耦接至儲集節點。
在806處，主動箝位電路414基於接收到箝位信號，將輸入節點耦接至儲集節點。在所揭示之方法之一態樣中，當偵測到不合需要的反向信號之值在第二範圍內時，主動箝位電路414將停止產生箝位信號，其中該第二範圍在第一電路之可接受範圍內。
已參考音訊編解碼器晶片提供整合之暫態電壓抑制器電路之若干態樣。如熟習此項技術者將輕易地理解，遍及本發明所描述之各種態樣可能被擴展至可能使用暫態電壓抑制之其他裝置。
結合本文所揭示之態樣描述之不同說明性邏輯區塊、模組及電路可能被實施於積體電路(integrated circuit，「IC」)內。該IC可包含通用處理器、數字信號處理器(digital signal processor，DSP)、特殊應用積體電路(application specific integrated circuit，ASIC)、場可程式化閘陣列(field programmable gate array，FPGA)其他其他可編程邏輯裝置、離散閘或電晶體邏輯、離散硬體組件、電子組件、光學組件、機械組件，或其設計為執行本文中所描述功能之任何組合，且可執行駐存在IC內、IC外或兩者皆具之程式碼或指令。通用處理器可能為微處理器，但在替代方案中，該處理器可為任何常規處理器、控制器、微控制器或狀態機。處理器亦可被實施為計算裝置之組合，例如，DSP及微處理器之組合、複數個微處理器之組合、一或多個結合DSP核心之微處理器之組合，或任何其他此種組態。
應理解，任何所揭示程序中的步驟之任何特定次序或階層係樣本方法之實例。根據設計偏好，應理解，程序中之步驟的特定次序或階層可重新配置，同時保持在本發明之範疇內。隨附方法請求項以樣本次序呈現各個步驟之要素，且並不意欲受限於所呈現之特定次序或層次。
100‧‧‧情境
110‧‧‧音訊編解碼器晶片
112A‧‧‧頭戴式耳機功率放大器
112B‧‧‧頭戴式耳機功率放大器
114A‧‧‧靜電放電箝位裝置
114B‧‧‧靜電放電箝位裝置
122A‧‧‧電阻器
122B‧‧‧電阻器
124A‧‧‧暫態電壓抑制二極體
124B‧‧‧暫態電壓抑制二極體
172‧‧‧頭戴式耳機埠
180‧‧‧電湧信號
182‧‧‧電衝擊電流
184‧‧‧電衝擊電流
200‧‧‧情境
220‧‧‧電感器
222‧‧‧電容器
224‧‧‧電容器
226‧‧‧電容器
250‧‧‧電源
300‧‧‧情境
350‧‧‧專用電源
400‧‧‧暫態信號保護組態
410‧‧‧音訊編解碼器晶片
412‧‧‧頭戴式耳機功率放大器
414‧‧‧主動箝位電路
420‧‧‧音訊編解碼器晶片輸出節點
422‧‧‧電阻器
424‧‧‧暫態電壓抑制二極體
442‧‧‧頭戴式耳機功率放大器輸出節點
514‧‧‧主動箝位電路
542‧‧‧主動箝位電路輸入節點
572‧‧‧第一比較器
574‧‧‧第二比較器
576‧‧‧或閘極
578‧‧‧電源開關
614‧‧‧電源開關
642‧‧‧HPH_SENSE節點/主動箝位電路輸入節點
646‧‧‧CLAMP_DISABLE節點
648‧‧‧SURGE_DETECT節點
672‧‧‧第一比較器
674‧‧‧第二比較器
676‧‧‧或閘極
678‧‧‧電源開關
682‧‧‧第一參考產生模組
684‧‧‧第二參考產生模組
686‧‧‧偏移產生模組
700‧‧‧圖
702‧‧‧比較器參考
704‧‧‧遲滯位準
704a‧‧‧位準
704b‧‧‧位準
704c‧‧‧位準
704d‧‧‧位準
706‧‧‧遲滯頻帶
712‧‧‧HPH_out
722‧‧‧時間
724‧‧‧時間
726‧‧‧時間
800‧‧‧暫態電壓抑制程序
802‧‧‧方塊
804‧‧‧方塊
806‧‧‧方塊
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
將在以下詳細描述及附圖中描述本發明之此等及其他樣本態樣。
圖1係先前技術暫態電壓抑制器電路之電路圖。
圖2係展示為耦接至一電源之圖1之先前技術之暫態電壓抑制器電路之電路圖。
圖3係另一先前技術暫態電壓抑制器電路之電路圖。
圖4係根據本發明之各種態樣組態之整合之暫態電壓抑制器電路之概念圖。
圖5係根據本發明之各種態樣組態之可用於圖4之整合之暫態電壓抑制器電路中之主動箝位電路之電路圖。
圖6係提供對於根據本發明之各種態樣組態之可用於圖4中之整合之暫態電壓抑制器電路之一主動箝位電路之另外細節之電路圖。
圖7係在圖4之整合之暫態電壓抑制器電路對於電湧事件之實例操作期間，音訊編解碼器晶片/頭戴式耳機電路中之各種信號之曲線圖。
圖8係根據本發明之各種態樣操作圖4之整合之暫態電壓抑制器電路之流程圖。
根據慣例，可出於清楚之目的簡化一些圖式。因此，圖式可能不描繪指定設備(例如，裝置)或方法之全部組件。最後，可貫穿說明書及諸圖使用類似附圖標號指代類似特徵。

Claims (21)

  1. 一種暫態信號保護電路，其包含： 一輸入節點，其耦接至經組態以攜載自一第一電路輸出之一輸出信號至一第二電路之一信號線，其中該信號線經歷自該第二電路至該第一電路之一不合需要的反向信號； 一比較器模組，其經組態以在判定該不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號；及 一電源開關，其耦接至該比較器模組且經組態以在該比較器模組輸出該箝位信號時，將該輸入節點耦接至一儲集節點。
  2. 如請求項1之暫態信號保護電路，其中該可接受範圍包含一第一臨限值及一第二臨限值，且該比較器模組包含： 一第一比較器，其耦接至該輸入節點且經組態以在該不合需要的反向信號之該值超過該第一臨限值時，提供一第一信號；及 一第二比較器，其耦接至該輸入節點且經組態以在該不合需要的反向信號之該值超過該第二臨限值時，提供一第二信號。
  3. 如請求項2之暫態信號保護電路，其中該電源開關耦接至該第一比較器及該第二比較器，其中該電源開關經組態以在接收到該第一信號或該第二信號中之至少一者時，將該輸入節點耦接至該儲集節點。
  4. 如請求項1之暫態信號保護電路，其中該電源開關包含一半導體裝置，其包含耦接至該比較器模組以自該比較器模組接收該箝位信號之一閘極、耦接至該輸入節點之一汲極，及耦接至該儲集節點之一源極。
  5. 如請求項1之暫態信號保護電路，其中該比較器模組進一步經組態以在判定該不合需要的反向信號之該值在一第二範圍內時，不輸出該箝位信號。
  6. 如請求項5之暫態信號保護電路，其中該可接受範圍包含該第二範圍。
  7. 如請求項1之暫態信號保護電路，其中當該比較器模組輸出該箝位信號時，該不合需要的反向信號之該值被箝位在一箝位臨限值以下。
  8. 如請求項1之暫態信號保護電路，其中該第一電路包含具有一音訊埠之音訊電路系統，且該暫態信號保護電路駐存在包含該第一電路之一矽基板上，且其中該輸入節點耦接至該音訊埠。
  9. 一種暫態信號保護電路，其包含： 一輸入節點，其耦接至經組態以攜載自一第一電路輸出之一輸出信號至一第二電路之一信號線，其中該信號線經歷自該第二電路至該第一電路之一不合需要的反向信號； 用於在判定該不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，輸出一箝位信號之比較器構件；及 一電源開關，其耦接至該比較器構件且經組態以在該比較器構件輸出該箝位信號時，將該輸入節點耦接至一儲集節點。
  10. 如請求項9之暫態信號保護電路，其中該可接受範圍包含一第一臨限值及一第二臨限值，且該比較器構件包含： 一第一比較器構件，其耦接至該輸入節點，以在該不合需要的反向信號之該值超過該第一臨限值時，提供一第一信號；及 一第二比較器構件，其耦接至該輸入節點，以在該不合需要的反向信號之該值超過該第二臨限值時，提供一第二信號。
  11. 如請求項10之暫態信號保護電路，其中該電源開關耦接至該第一比較器構件及該第二比較器構件，其中當接收到該第一信號或該第二信號中之至少一者時，該電源開關經組態以將該輸入節點耦接至該儲集節點。
  12. 如請求項9之暫態信號保護電路，其中該電源開關包含一半導體裝置，其包含耦接至該比較器構件以自該比較器構件接收該箝位信號之一閘極、耦接至該輸入節點之一汲極，及耦接至該儲集節點之一源極。
  13. 如請求項9之暫態信號保護電路，其中該比較器構件包含用於在判定該不合需要的反向信號之該值在一第二範圍內時，阻止輸出該箝位信號之構件。
  14. 如請求項13之暫態信號保護電路，其中該可接受範圍包含該第二範圍。
  15. 如請求項9之暫態信號保護電路，其中當該比較器構件輸出該箝位信號時，該不合需要的反向信號之該值被箝位在一箝位臨限值以下。
  16. 如請求項9之暫態信號保護電路，其中該第一電路包含具有一音訊埠之音訊電路系統，且該暫態信號保護電路駐存在包含該第一電路之一矽基板上，且其中該輸入節點耦接至該音訊埠。
  17. 一種用於對一暫態信號提供保護之方法，該方法包含： 在耦接至經組態以攜載自一第一電路輸出之一輸出信號至一第二電路之一信號線的一輸入節點上，偵測自該第二電路至該第一電路之一不合需要的反向信號； 當偵測到該不合需要的反向信號包含落在該第一電路之一可接受範圍之外的一值時，產生一箝位信號；及 基於接收到該箝位信號，將該輸入節點耦接至一儲集節點。
  18. 如請求項17之方法，其中該可接受範圍包含一第一臨限值及一第二臨限值，其中該箝位信號之該產生包含： 當該不合需要的反向信號之該值超過該第一臨限值時，提供一第一信號；及 當該不合需要的反向信號之該值超過該第二臨限值時，提供一第二信號。
  19. 如請求項18之方法，其進一步包含： 當接收到該第一信號或該第二信號中之至少一者時，將該輸入節點耦接至該儲集節點。
  20. 如請求項17之方法，其進一步包含當偵測到該不合需要的反向信號之該值在一第二範圍內時，阻止該箝位信號之該產生。
  21. 如請求項20之方法，其中該可接受範圍包含該第二範圍。
TW107119219A 2017-06-23 2018-06-04 整合之暫態電壓抑制器電路 TW201906264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/632,040 2017-06-23
US15/632,040 US20180374705A1 (en) 2017-06-23 2017-06-23 Integrated transient voltage suppressor circuit

Publications (1)

Publication Number Publication Date
TW201906264A true TW201906264A (zh) 2019-02-01

Family

ID=62713118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119219A TW201906264A (zh) 2017-06-23 2018-06-04 整合之暫態電壓抑制器電路

Country Status (3)

Country Link
US (1) US20180374705A1 (zh)
TW (1) TW201906264A (zh)
WO (1) WO2018236570A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753526B (zh) * 2019-08-16 2022-01-21 英商思睿邏輯國際半導體股份有限公司 電壓控制電路
US11522528B2 (en) 2019-08-16 2022-12-06 Cirrus Logic, Inc. Voltage control
TWI901307B (zh) * 2024-08-12 2025-10-11 汎星半導體股份有限公司 一種瞬態電壓抑制器與製作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3480933B1 (en) * 2017-11-01 2021-03-03 Goodix Technology (HK) Company Limited A circuit for a switched mode power supply
US11901832B2 (en) 2019-04-17 2024-02-13 Em Coretech Co., Ltd. Device for compensating for voltage or current
WO2020213997A1 (ko) * 2019-04-17 2020-10-22 이엠코어텍 주식회사 전압 또는 전류를 보상하는 장치
GB2587388A (en) * 2019-09-26 2021-03-31 Continental Automotive Gmbh Digital input humidity countermeasure
US11552434B2 (en) 2020-05-22 2023-01-10 Qualcomm Incorporated Overvoltage protection scheme for connector ports
CN114123146B (zh) * 2020-08-31 2023-08-22 华为技术有限公司 一种音频端口处理电路及浪涌防护方法
US12044712B2 (en) 2022-10-07 2024-07-23 Qualcomm Incorporated Boosting circuits and methods for comparator circuits
US20240162718A1 (en) * 2022-11-14 2024-05-16 Qualcomm Incorporated Negative Transient Voltage Suppression in a Wireless Communication Device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029269A (en) * 1990-04-12 1991-07-02 Rockwell International Corporation Delayed power supply overvoltage shutdown apparatus
US6392266B1 (en) * 2001-01-25 2002-05-21 Semiconductor Components Industries Llc Transient suppressing device and method
JP4624415B2 (ja) * 2005-04-13 2011-02-02 ルネサスエレクトロニクス株式会社 電子装置
US7706112B2 (en) * 2006-12-19 2010-04-27 Akros Silicon Inc. Active clamp protection device
US7561394B2 (en) * 2007-12-10 2009-07-14 Visteon Global Technologies, Inc. System and method for overvoltage protection
EP3044863B1 (en) * 2013-09-09 2021-01-20 Texas Instruments Incorporated Intrinsic comparator delay for output clamping circuit
US10014682B2 (en) * 2014-04-22 2018-07-03 Texas Instruments Incorporated Precision surge clamp with constant clamping voltage and near-zero dynamic resistance under various thermal, power and current levels
US9640988B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. Comparative ESD power clamp
CN106786462B (zh) * 2016-12-30 2019-03-08 福州福大海矽微电子有限公司 一种运放开关型过压保护电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753526B (zh) * 2019-08-16 2022-01-21 英商思睿邏輯國際半導體股份有限公司 電壓控制電路
US11522528B2 (en) 2019-08-16 2022-12-06 Cirrus Logic, Inc. Voltage control
TWI901307B (zh) * 2024-08-12 2025-10-11 汎星半導體股份有限公司 一種瞬態電壓抑制器與製作方法

Also Published As

Publication number Publication date
US20180374705A1 (en) 2018-12-27
WO2018236570A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
TW201906264A (zh) 整合之暫態電壓抑制器電路
US8422187B2 (en) Apparatus and method for electronic circuit protection
US9076807B2 (en) Overvoltage protection for multi-chip module and system-in-package
CN206452095U (zh) 一种过欠压保护电路和机顶盒
US10693292B2 (en) Surge protection circuit with feedback control
CN105281307A (zh) 用于具有正反馈的瞬态过载保护的装置和方法
US20160323115A1 (en) Power Supply Protection System and Method for POE
CA2980314C (en) Digital signal input circuit
TW201306411A (zh) 過壓過流保護電路
CN102790373A (zh) 过流保护电路及具有该过流保护电路的电子装置
KR20190143747A (ko) 전자 장치 및 그 제어 방법
TW201445866A (zh) 電源轉換電路及電子裝置
US10014779B2 (en) Power supply device
TW201337524A (zh) 電源控制電路及電子設備
TWI441400B (zh) 保護電路
US9793257B1 (en) Electrostatic discharge protection device having an adjustable triggering threshold
US8335066B2 (en) Protection circuit and electronic device using the same
TWI641221B (zh) 電子裝置的介面電路
CN106356683A (zh) 一种保护装置和移动终端
TWI506908B (zh) 暫態電壓抑制器
JP5219342B2 (ja) Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成
US20130266153A1 (en) Anti-pop circuit
CN104092181B (zh) 一种电源管理芯片的保护电路
CN109348344B (zh) 静电防护结构、耳机转接器及电子设备
WO2012152025A1 (zh) 一种电源模块和供电系统