TW201906111A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201906111A TW201906111A TW107118619A TW107118619A TW201906111A TW 201906111 A TW201906111 A TW 201906111A TW 107118619 A TW107118619 A TW 107118619A TW 107118619 A TW107118619 A TW 107118619A TW 201906111 A TW201906111 A TW 201906111A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- spacer
- substrate
- bonding material
- semiconductor device
- Prior art date
Links
Classifications
-
- H10W76/40—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
- H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H10W20/40—
-
- H10W42/121—
-
- H10W70/692—
-
- H10W70/695—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
- H01J2237/0437—Semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/045—Diaphragms
- H01J2237/0451—Diaphragms with fixed aperture
- H01J2237/0453—Diaphragms with fixed aperture multiple apertures
-
- H10W70/68—
-
- H10W70/681—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/222—
-
- H10W72/225—
-
- H10W72/232—
-
- H10W72/248—
-
- H10W72/252—
-
- H10W72/253—
-
- H10W72/322—
-
- H10W72/324—
-
- H10W72/325—
-
- H10W72/331—
-
- H10W72/348—
-
- H10W72/352—
-
- H10W72/353—
-
- H10W72/355—
-
- H10W72/381—
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/856—
-
- H10W72/879—
-
- H10W72/884—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electron Beam Exposure (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
Abstract
實施形態的半導體裝置具備:半導體晶片,包含具有多個貫穿孔的區域;基板,具有較區域大的第1開口部、且包含樹脂或陶瓷;間隔件,設置於半導體晶片與基板之間、且具有較區域大的第2開口部;第1接合材,設置於半導體晶片與間隔件之間;以及第2接合材,設置於間隔件與基板之間。
Description
本發明是有關於一種半導體裝置。
為了使多個帶電粒子束偏向,而使用具備具有多個使帶電粒子束穿過的貫穿孔的半導體晶片的偏向器。各個貫穿孔具有一對電極,藉由施加至電極間的電場而使各個帶電粒子束獨立地偏向。
半導體晶片例如接合於具有對應於貫穿孔的開口部的基板上。要求以多個帶電粒子束穿過貫穿孔的方式,以高的位置精度配置貫穿孔。
本發明提供一種具備半導體晶片的半導體裝置,具有以高的位置精度配置的貫穿孔。
本發明的一形態的半導體裝置具備:半導體晶片,包含具有多個貫穿孔的區域;基板,具有較所述區域大的第1開口部,且包含樹脂或陶瓷;間隔件,設置於所述半導體晶片與所述基板之間,且具有較所述區域大的第2開口部;第1接合材,設置於所述半導體晶片與所述間隔件之間;以及第2接合材,設置於所述間隔件與所述基板之間。
本說明書中,有時對於同一或類似的構件,會標註同一個符號,並省略重複的說明。
本說明書中,為了表示零件等的位置關係,有時將圖式的上方向記述為「上」,將圖式的下方向記述為「下」。本說明書中,「上」、「下」的概念未必是表示與重力的方向的關係的用語。
實施形態的半導體裝置具備:半導體晶片,包含具有多個貫穿孔的區域;基板,具有較所述區域大的第1開口部,且包含樹脂或陶瓷;間隔件,設置於所述半導體晶片與所述基板之間,且具有較所述區域大的第2開口部;第1接合材,設置於所述半導體晶片與所述間隔件之間;以及第2接合材,設置於所述間隔件與所述基板之間。
圖1A、圖1B是實施形態的半導體裝置的示意圖。圖1A是剖面圖,圖1B是俯視圖。圖1A是圖1B的AA'剖面圖。
實施形態的半導體裝置是偏向器100,用於多束(Multi-beam)方式的電子束描繪裝置。多束方式的電子束描繪裝置使用多個電子束於試樣上描繪圖案。
偏向器100具備使多個電子束的各者個別地偏向的功能。例如,藉由將偏向器100與遮蔽電子束的光圈組合,可獨立地控制各個電子束朝試樣的照射與非照射。
如圖1A、圖1B所示,偏向器100(半導體裝置)具備:半導體晶片10、基板20、間隔件30、第1接合材40、第2接合材42。間隔件30設置於半導體晶片10與基板20之間。第1接合材40設置於半導體晶片10與間隔件30之間。第2接合材42設置於間隔件30與基板20之間。
於半導體晶片10中,在中央部設置具有多個貫穿孔12的區域14。電子束穿過各個貫穿孔12。於圖1B中例示將橫9個、縱9個的共計81個貫穿孔12配置成陣列狀的情況,但貫穿孔12的個數及配置的形狀並不限定於所述形態。
圖2A、圖2B是實施形態的半導體晶片10的一部分的放大示意圖。圖2A、圖2B是區域14的一部分的放大圖。圖2A是剖面圖,圖2B是俯視圖。圖2A是圖2B的BB'剖面圖。
貫穿孔12貫穿半導體層11。半導體層11例如為矽層。
於半導體層11上,隔著貫穿孔12而設置一對控制電極(13a、13b)。進而,設置用以對控制電極13a施加電壓的電極配線層15a、及用以對控制電極13b施加電壓的電極配線層15b。電極配線層15a、電極配線層15b可設置於半導體層11表面上,亦可作為構成半導體層11的內部的層來設置。藉由控制施加至控制電極13a與控制電極13b之間的電壓,而對穿過貫穿孔12的電子束進行偏向控制。
如圖1B所示,於半導體晶片10中設置控制電路16。控制電路16例如具備控制施加至一對控制電極(13a、13b)中的電壓的功能。控制電路16例如包括包含形成於半導體層11上的多個電晶體的電路。控制電路16與控制電極13a、控制電極13b例如藉由電極配線層15a、電極配線層15b而電性連接。例如,亦可於各個控制電極(13a、13b)中設置控制電路。
半導體晶片10具備多個第1電極墊17。第1電極墊17設置於半導體層11上。第1電極墊17是為了自外部對半導體晶片10施加電壓而設置。第1電極墊17例如與控制電路16或控制電極13a、控制電極13b電性連接。
半導體晶片10的厚度必須是可形成所期望的縱橫比的貫穿孔12的厚度。半導體晶片10的厚度例如必須變得非常薄,以使對半導體晶片10進行照明的電子束於構成縮小光學系統的情況下可傾斜地穿過貫穿孔12。半導體晶片10的厚度例如為10 μm以上、500 μm以下。再者,若照射區域變狹小,則亦可使半導體晶片10的厚度進一步變薄。
基板20例如為電路基板。基板20具備支撐半導體晶片10的功能。另外,基板20具備將自偏向器100的外部所施加的電壓傳導至半導體晶片中的功能。
基板20例如為包含樹脂的印刷基板。另外,基板20例如為包含陶瓷的陶瓷基板。
於基板20上,例如設置未圖示的配線層。為了避免由電子束照射所引起的充電,基板20的表面例如由鍍金等導電性物質包覆。
於基板20中設置第1開口部21。多個電子束穿過第1開口部21。
如圖1B所示,第1開口部21較區域14大。當自半導體晶片10的上面觀察時,第1開口部21是以包圍區域14的周圍的方式設置。如圖1A所示,第1開口部21的直徑(d1)較區域14的直徑(d0)大。
基板20於上表面上具備多個第2電極墊22。第2電極墊22藉由接合線50而與半導體晶片10的第1電極墊17連接。接合線50例如為金線。
間隔件30具備緩和於偏向器100的製造時施加至半導體晶片10中的應力的功能。間隔件30較佳為熱膨脹係數接近半導體晶片10、且壓縮強度高者。間隔件30例如為半導體或絕緣體。間隔件30例如為矽、碳化矽、或石英玻璃。為了避免由電子束照射所引起的充電,間隔件30的表面例如由鍍金等導電性物質包覆。
於間隔件30中設置第2開口部31。多個電子束穿過第2開口部31。
如圖1B所示,第2開口部31較區域14大。第2開口部31的面積較區域14的面積大。另外,例如第2開口部31較區域14大、且較第1開口部21小。第2開口部31的面積較區域14的面積大、且較第1開口部21的面積小。當自半導體晶片10的上面觀察時,第2開口部31是以包圍區域14的周圍的方式設置。另外,第1開口部21是以包圍第2開口部31的周圍的方式設置。第2開口部31的端部位於區域14的端部與第1開口部21的端部之間。
如圖1A所示,第2開口部31的直徑(d2)較區域14的直徑(d0)大。另外,例如第2開口部31的直徑(d2)較第1開口部21的直徑(d1)小。
間隔件30的熱膨脹係數例如較基板20的熱膨脹係數小。間隔件30的熱膨脹係數例如為6 ppm/K以下。
另外,間隔件30的厚度較半導體晶片10的厚度厚。間隔件30的厚度例如為0.2 mm以上、5 mm以下。間隔件30的外周的一邊的長度例如為20 mm以上、50 mm以下。
如圖1A所示,例如在間隔件30與半導體晶片10之間的至少一部分中存在空隙60。空隙60的寬度,即間隔件30與半導體晶片10之間的距離例如為2 μm以上、100 μm以下。
半導體晶片10與間隔件30藉由第1接合材40來接合。第1接合材40的材料例如為導電性材料。第1接合材40例如為銀漿、或焊料。第1接合材40例如為具有200℃以下的硬化溫度或熔點的材料。第1接合材40的厚度例如為1 μm以上、100 μm以下。
圖3A、圖3B是例示實施形態的第1接合材40的配置模式的俯視圖。例如,如圖3A所示,於間隔件30的上表面上,以包圍第2開口部31的周圍的方式連續地設置第1接合材40。另外,例如,如圖3B所示,將第1接合材40分割成多個部分來設置。
間隔件30與基板20藉由第2接合材42來接合。第2接合材42的材料例如為導電性材料。第2接合材42例如為銀漿、或焊料。第2接合材42例如為具有200℃以下的硬化溫度或熔點的材料。第2接合材42的厚度例如為1 μm以上、100 μm以下。
繼而,對實施形態的半導體裝置的作用及效果進行說明。
於使多個電子束偏向的偏向器中,要求以多個電子束穿過設置於半導體晶片中的貫穿孔的方式,以高的位置精度配置貫穿孔。尤其,若貫穿孔的數量增大、或偏向器的尺寸變小,則要求以更高的位置精度配置。例如,藉由經過偏向器的製造中途的熱步驟,存在半導體晶片因應力而翹曲、貫穿孔的位置精度下降之虞。
圖4A、圖4B是比較形態的半導體裝置的示意圖。圖4A是剖面圖,圖4B是俯視圖。圖4A是圖4B的CC'剖面圖。
與實施形態同樣地,比較形態的半導體裝置是用於多束方式的電子束描繪裝置的偏向器900。偏向器900除不具備間隔件30這一點以外,與實施形態的偏向器100相同。半導體晶片10與基板20藉由第2接合材42來接合。
圖5A、圖5B是比較形態的半導體裝置的問題點的說明圖。圖5A、圖5B是比較形態的半導體裝置的示意剖面圖。
圖5A是將半導體晶片10載置於基板20上後,經過伴隨接合及打線接合的熱步驟前的圖。圖5B是經過伴隨接合及打線接合的熱步驟後的圖。
於比較形態的偏向器900中,如圖5B所示,於經過熱步驟後,半導體晶片10因應力而大幅度翹曲。可認為半導體晶片10的翹曲由半導體晶片10與基板20的熱膨脹係數的差引起。可認為半導體晶片10的翹曲是因於熱步驟中的降溫時,由半導體晶片10與基板20的熱收縮所產生的位移量不同而產生。
再者,圖4A是無視由熱步驟所引起的半導體晶片10的翹曲的理想的狀態的剖面圖。
圖6是比較形態的半導體裝置的問題點的說明圖。如圖6所示,因半導體晶片10翹曲,而導致貫穿孔12的橫方向的位置進行位移。再者,其他貫穿孔亦同樣地進行位移。實線為位移前的貫穿孔12,虛線為位移後的貫穿孔12。電子束的尺寸較貫穿孔12的直徑小。因此,例如於半導體晶片10的中心部即便有位移,位移亦小,因此電子束可穿過貫穿孔12。但是,於半導體晶片10的外周部位移大,因此電子束照射至對應的貫穿孔12的外側,而產生電子束的一部分無法穿過貫穿孔這一問題。尤其,於如所述般對半導體晶片10進行照明的電子束構成縮小光學系統的情況下,電子束傾斜地穿過貫穿孔12,因此穿過的範圍進一步變小。
因此,要求減少半導體晶片10的伴隨熱步驟的翹曲量。例如,較佳為使半導體晶片10的翹曲量變成20 μm以下,更佳為變成5 μm以下。
圖7A、圖7B是實施形態的半導體裝置的作用及效果的說明圖。圖7A、圖7B是實施形態的半導體裝置的示意剖面圖。
圖7A是將半導體晶片10載置於間隔件30上後,經過伴隨接合及打線接合的熱步驟前的圖。圖7B是經過伴隨接合及打線接合的熱步驟後的圖。
於實施形態的偏向器100中,如圖7B所示,與比較形態的偏向器900相比,經過熱步驟後的半導體晶片10的翹曲變小。
再者,圖4A是無視由熱步驟所引起的半導體晶片10的翹曲的理想的狀態的剖面圖。
圖8是實施形態的半導體裝置的作用及效果的說明圖。表示半導體晶片10的翹曲量、與間隔件30的厚度與半導體晶片的厚度的比(間隔件厚度/半導體晶片厚度)的關係。
當取得圖8的資料時,將矽用於半導體晶片10,將包含樹脂的印刷基板用於基板20。將矽用於間隔件30。間隔件厚度/半導體晶片厚度為「0」的點表示無間隔件30的比較形態的偏向器900中的半導體晶片10的翹曲量。
如根據圖8而明確般,藉由設置間隔件30,半導體晶片10的翹曲量銳減。若間隔件厚度/半導體晶片厚度變成10以上,則與無間隔件30的情況(間隔件厚/半導體晶片厚≈0)相比,翹曲量變成十分之一以下。
於實施形態的偏向器100中,藉由設置間隔件30,半導體晶片10的翹曲量銳減的原因可認為是藉由間隔件30及第1接合材40變成緩衝材,於熱步驟時因基板20的熱收縮而施加至半導體晶片10中的應力得到緩和。
間隔件30的熱膨脹係數較佳為較基板20的熱膨脹係數小。通常,半導體晶片10的熱膨脹係數較包含樹脂或陶瓷的基板20的熱膨脹係數小。藉由使間隔件30的熱膨脹係數較基板20的熱膨脹係數小,間隔件30與半導體晶片10之間的熱膨脹係數的差變小。因此,因基板20的熱收縮而施加至半導體晶片10中的應力減少,而可減少半導體晶片10的翹曲量。
例如,當基板20為包含樹脂的印刷基板時,熱膨脹係數為15 ppm/K左右。另外,例如當基板20為陶瓷基板時,熱膨脹係數為7 ppm/K左右。
例如,當半導體晶片10為矽時,熱膨脹係數為3 ppm/K左右。另外,例如當半導體晶片10為碳化矽時,熱膨脹係數為4 ppm/K~5 ppm/K左右。
就減小間隔件30與半導體晶片10之間的熱膨脹係數的差的觀點而言,間隔件30的熱膨脹係數較佳為6 ppm/K以下,更佳為5 ppm/K以下。
間隔件30的厚度較佳為遠厚於半導體晶片10的厚度。藉由使間隔件30的厚度較半導體晶片10的厚度厚,間隔件30的剛性相對地變高而難以變形。因此,因基板20的熱收縮而施加至半導體晶片10中的應力減少,而可減少半導體晶片10的翹曲量。若使一者過厚,則偏向器100變得過厚,於形成製程方面、或配置空間方面存在障礙。較佳為間隔件30的厚度與半導體晶片的厚度的比(間隔件厚度/半導體晶片厚度)為5以上、50以下。更佳為8以上、20以下。
第2開口部31較佳為尺寸較區域14大、且儘可能小。藉由間隔件30的大小相對地變大,剛性提高,因基板20的熱收縮而施加至半導體晶片10中的應力減少。另外,藉由已變形的半導體晶片10的下表面與間隔件30的上表面接觸,亦可期待半導體晶片10的翹曲得到抑制。藉此,可減少半導體晶片10的翹曲量。
較佳為在間隔件30與半導體晶片10之間的至少一部分中設置空隙60。第1接合材40的塗佈面積變小,則間隔件30與半導體晶片10的接合面積變小。因此,因基板20的熱收縮而施加至半導體晶片10中的應力減少,而可減少半導體晶片10的翹曲量。
較佳為如圖3B般,將第1接合材40分割成多個部分來設置。第1接合材40的塗佈面積變小,則間隔件30與半導體晶片10的接合面積變小。因此,因基板20的熱收縮而施加至半導體晶片10中的應力減少,而可減少半導體晶片10的翹曲量。
若使第1接合材40的厚度變厚,則第1接合材40的體積增加,施加至半導體晶片10中的應力的緩和效果變大。因此,因基板20的熱收縮而施加至半導體晶片10中的應力減少,而可減少半導體晶片10的翹曲量。若一者過厚,則於導熱方面存在障礙。第1接合材40的厚度較佳為5 μm以上、100 μm以下。
就減少半導體晶片10、基板20、間隔件30於熱步驟中的變形量,並緩和應力的觀點而言,第1接合材40、及第2接合材42的材料較佳為於低溫下凝固。第1接合材40、及第2接合材42較佳為具有200℃以下的硬化溫度或熔點的材料,更佳為具有150℃以下的硬化溫度或熔點的材料。
就緩和施加至半導體晶片10中的應力的觀點而言,第1接合材40、及第2接合材42的材料較佳為低彈性的材料。
以上,根據實施形態,於偏向器100的製造時的熱步驟中施加至半導體晶片10中的應力得到緩和。因此,可提供具備具有以高的位置精度配置的貫穿孔12的半導體晶片10的偏向器100。
於實施形態中,對使用單一的半導體層11來形成半導體晶片10的情況進行了說明,但例如半導體晶片10亦可為將個別地形成於兩個半導體層11上的圖案於圖案形成後貼合而成者。
於實施形態中,以半導體層11為矽層的情況為例進行了說明,但半導體層11亦可為碳化矽層等其他半導體材料。
於實施形態中,以帶電粒子束為電子束的情況為例進行了說明,但帶電粒子束亦可為離子束等其他帶電粒子束。
對本發明的若干實施形態進行了說明,但該些實施形態是作為例子來提示者,並不意圖限定發明的範圍。該些新穎的實施形態能夠以其他各種形態來實施,可於不脫離發明的主旨的範圍內進行各種省略、替換、變更。例如,亦可將一實施形態的構成要素替換或變更成其他實施形態的構成要素。該些實施形態或其變形包含於發明的範圍或主旨內,並且包含於專利申請的範圍中所記載的發明與其均等的範圍內。
10‧‧‧半導體晶片
11‧‧‧半導體層
12‧‧‧貫穿孔
13a、13b‧‧‧控制電極
14‧‧‧區域
15a、15b‧‧‧電極配線層
16‧‧‧控制電路
17‧‧‧第1電極墊
20‧‧‧基板
21‧‧‧第1開口部
22‧‧‧第2電極墊
30‧‧‧間隔件
31‧‧‧第2開口部
40‧‧‧第1接合材
42‧‧‧第2接合材
50‧‧‧接合線
60‧‧‧空隙
100、900‧‧‧偏向器
d0、d1、d2‧‧‧直徑
AA’、BB’、CC’‧‧‧剖線
圖1A、圖1B是實施形態的半導體裝置的示意圖。 圖2A、圖2B是實施形態的半導體晶片的一部分的放大示意圖。 圖3A、圖3B是例示實施形態的第1接合材的配置模式的俯視圖。 圖4A、圖4B是比較形態的半導體裝置的示意圖。 圖5A、圖5B是比較形態的半導體裝置的問題點的說明圖。 圖6是比較形態的半導體裝置的問題點的說明圖。 圖7A、圖7B是實施形態的半導體裝置的作用及效果的說明圖。 圖8是實施形態的半導體裝置的作用及效果的說明圖。
Claims (7)
- 一種半導體裝置,其包括: 半導體晶片,包含具有多個貫穿孔的區域; 基板,具有較所述區域大的第1開口部,且包含樹脂或陶瓷; 間隔件,設置於所述半導體晶片與所述基板之間,且具有較所述區域大的第2開口部; 第1接合材,設置於所述半導體晶片與所述間隔件之間;以及 第2接合材,設置於所述間隔件與所述基板之間。
- 如申請專利範圍第1項所述的半導體裝置,其中所述間隔件的熱膨脹係數較所述基板的熱膨脹係數小。
- 如申請專利範圍第1項所述的半導體裝置,其中所述間隔件的厚度較所述半導體晶片的厚度厚。
- 如申請專利範圍第1項所述的半導體裝置,其中在所述間隔件與所述半導體晶片之間的至少一部分中存在空隙。
- 如申請專利範圍第1項所述的半導體裝置,其中將所述第1接合材分割成多個部分來設置。
- 如申請專利範圍第1項所述的半導體裝置,其中所述第1接合材的厚度為5 μm以上。
- 如申請專利範圍第1項所述的半導體裝置,其中所述半導體晶片具有隔著所述貫穿孔來設置的一對電極,及與所述一對電極分別連接的配線層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017121996A JP6883478B2 (ja) | 2017-06-22 | 2017-06-22 | 半導体装置 |
| JP2017-121996 | 2017-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201906111A true TW201906111A (zh) | 2019-02-01 |
| TWI678780B TWI678780B (zh) | 2019-12-01 |
Family
ID=64693465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107118619A TWI678780B (zh) | 2017-06-22 | 2018-05-31 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10607908B2 (zh) |
| JP (1) | JP6883478B2 (zh) |
| KR (1) | KR102052484B1 (zh) |
| TW (1) | TWI678780B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7492929B2 (ja) * | 2021-02-19 | 2024-05-30 | 株式会社東芝 | 半導体装置、荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム照射装置 |
| JP7592556B2 (ja) * | 2021-06-02 | 2024-12-02 | 株式会社ニューフレアテクノロジー | ブランキングアパーチャアレイユニット |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3489644B2 (ja) * | 1995-11-10 | 2004-01-26 | 富士通株式会社 | 荷電粒子ビーム露光方法及び装置 |
| JP2004282038A (ja) * | 2003-02-28 | 2004-10-07 | Canon Inc | 偏向器、偏向器を製造する方法、偏向器を適用した荷電粒子線露光装置 |
| JP4648087B2 (ja) * | 2005-05-25 | 2011-03-09 | キヤノン株式会社 | 偏向器の作製方法、荷電粒子線露光装置、および、デバイス製造方法 |
| JP2007266525A (ja) * | 2006-03-30 | 2007-10-11 | Canon Inc | 荷電粒子線レンズアレイ、該荷電粒子線レンズアレイを用いた荷電粒子線露光装置 |
| JP5080804B2 (ja) * | 2006-12-28 | 2012-11-21 | 富士フイルム株式会社 | 固体撮像装置の製造方法 |
| JP5679774B2 (ja) * | 2010-11-09 | 2015-03-04 | キヤノン株式会社 | 偏向器アレイ、荷電粒子描画装置、デバイス製造方法、偏向器アレイの製造方法 |
| JP2013102060A (ja) * | 2011-11-09 | 2013-05-23 | Canon Inc | 荷電粒子光学系、及びそれを用いた描画装置 |
| KR102190382B1 (ko) * | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
| US9502347B2 (en) * | 2015-02-23 | 2016-11-22 | Invensas Corporation | Microelectronic assemblies formed using metal silicide, and methods of fabrication |
| US10574198B2 (en) * | 2016-12-22 | 2020-02-25 | Nxp Usa, Inc. | Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof |
-
2017
- 2017-06-22 JP JP2017121996A patent/JP6883478B2/ja active Active
-
2018
- 2018-05-31 TW TW107118619A patent/TWI678780B/zh active
- 2018-06-15 US US16/009,753 patent/US10607908B2/en active Active
- 2018-06-19 KR KR1020180070280A patent/KR102052484B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190000307A (ko) | 2019-01-02 |
| TWI678780B (zh) | 2019-12-01 |
| KR102052484B1 (ko) | 2019-12-05 |
| JP2019009208A (ja) | 2019-01-17 |
| US20180374768A1 (en) | 2018-12-27 |
| US10607908B2 (en) | 2020-03-31 |
| JP6883478B2 (ja) | 2021-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110880456B (zh) | 来自标准和印刷引线框部分的定制引线框 | |
| KR100768493B1 (ko) | 반도체장치 | |
| US11276631B2 (en) | Module and method of manufacturing module | |
| TWI467618B (zh) | 偏轉器陣列、帶電粒子束描繪設備、裝置製造方法、以及偏轉器陣列製造方法 | |
| CN104380460B (zh) | 基台和密封完毕的半导体元件以及它们的制作方法 | |
| TWI678780B (zh) | 半導體裝置 | |
| CN101276765B (zh) | 喷墨印刷引线键合,密封剂和屏蔽 | |
| TW201545218A (zh) | 玻璃構件之製造方法、玻璃構件、及玻璃中介層 | |
| TW202414634A (zh) | 用於低溫接合的結構和方法 | |
| KR102025460B1 (ko) | 반도체 디바이스 | |
| JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
| US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
| JP2017034224A (ja) | 電子モジュール | |
| JP2018093129A (ja) | 半導体装置 | |
| CN102420202B (zh) | 半导体装置及其制造方法 | |
| JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
| CN110911401B (zh) | 半导体装置 | |
| US9214421B2 (en) | Semiconductor device with fine conductive pillar and method of manufacturing the same | |
| JP2585362B2 (ja) | 封止型半導体装置とその製造方法 | |
| US20240072026A1 (en) | Semiconductor device, method of manufacturing same, and semiconductor package | |
| CN104517928B (zh) | 具微细导电柱的半导体元件及其制造方法 | |
| KR20170132396A (ko) | 중립축 위치가 조절된 유연전자소자 및 그 제조방법 | |
| JP5286957B2 (ja) | 半導体装置及びその製造方法 | |
| JP2025144366A (ja) | 電子装置の製造方法及び電子装置 | |
| JP2016021426A (ja) | 半導体装置 |