TW201906107A - 熱壓接合尖端及相關裝置與方法 - Google Patents
熱壓接合尖端及相關裝置與方法 Download PDFInfo
- Publication number
- TW201906107A TW201906107A TW107120270A TW107120270A TW201906107A TW 201906107 A TW201906107 A TW 201906107A TW 107120270 A TW107120270 A TW 107120270A TW 107120270 A TW107120270 A TW 107120270A TW 201906107 A TW201906107 A TW 201906107A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor die
- bonding
- die
- contact area
- tip
- Prior art date
Links
Classifications
-
- H10W99/00—
-
- H10W70/093—
-
- H10W74/012—
-
- H10W72/01304—
-
- H10W72/01336—
-
- H10W72/01351—
-
- H10W72/0198—
-
- H10W72/07141—
-
- H10W72/07178—
-
- H10W72/072—
-
- H10W72/07232—
-
- H10W72/07236—
-
- H10W72/07332—
-
- H10W72/07338—
-
- H10W72/07352—
-
- H10W72/07353—
-
- H10W72/07354—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/321—
-
- H10W72/334—
-
- H10W72/344—
-
- H10W72/856—
-
- H10W74/15—
-
- H10W80/314—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
Abstract
本發明揭示一種用於熱壓接合一底表面之接合尖端,其包含一晶粒接觸區域及覆蓋該底表面之至少一部分之一低表面能材料。該低表面能材料可覆蓋該底表面之實質上全部,或僅覆蓋圍繞該晶粒接觸區域之一周邊部分。該晶粒接觸區域可相對於該周邊部分凹入一深度,該深度至少與將在該經凹入之晶粒接觸區域中所接納之一半導體晶粒之一厚度一樣大。亦揭示一種熱壓接合之方法。
Description
本文中所揭示之實施例係關於用於熱壓接合之接合尖端。更特定言之,本文中所揭示之實施例係關於接合尖端,其等與一非導電膜一起用於經堆疊之電組件(包含但不限於半導體晶粒及其他基板)之導電元件之間的熱壓接合中。
熱壓接合(為簡潔起見在下文亦簡稱為「接合」)已在相當長的一段時間內用於半導體封裝技術中。該程序可用於接合「覆晶」晶粒,其等經組態以具有自一晶粒表面(通常一作用表面)突出之呈凸塊、球狀物、柱形物或螺栓之形式之導電元件。該等導電元件可經組態為:所謂之「C4」凸塊,其等包括凸塊下金屬化層(UBM)上之一焊球;「C2」凸塊,其等包括具有一焊帽之一銅柱形物;及用於Cu至Cu擴散接合(亦被稱為「直接」接合)之銅柱形物。
隨著半導體器件之接針數增加且相鄰導電元件之間的間距顯著減小,C4技術展現在凸塊之相對較大焊料質量回焊期間相鄰焊料凸塊之間短接之可能性增大。C2技術實現一相對較高接針數及較緊密間距,短接趨勢較低。與C4技術相比,Cu至Cu直接接合亦提供較高接針數及較緊密間距,但需要更高精確度之組件對準。
如相較於一組裝後底填充(諸如一毛細管底填充(CUF)),使用應用於待接合之一組件的一預組裝底填充實現C2與Cu擴散接合技術之相對較緊密柱形物與柱形物間距,以及實現組件之間的較窄接合線。預組裝底填充類別可特性化為不流動底填充(NUF)、非導電膠(NCP)底填充及非導電膜(NCF)底填充,其等之後者亦可被稱為晶圓層級底填充(WLUF)。NUF或NCP可藉由一旋塗、針施配或真空輔助程序在晶粒層級施加至一組件(例如,其上具有C2或Cu柱形物之一半導體晶粒),在該晶粒表面上及該等柱形物上方,或在晶圓層級施加至一非單體化半導體晶粒陣列。NCF底填充在晶圓層級藉由膜層壓而施加至其上具有C2或Cu柱形物之一半導體晶粒。在C2柱形物之情況中,NCF亦可包含助焊劑。C2柱形物之實例性尺寸包含最初頂上有一40 µm Sn-Ag焊帽之一10µm Cu柱形物、用2 µm Ni及20 µm Sn予以覆蓋之一26 µm Cu柱形物、用3 µm Ni及15 µm Sn予以覆蓋之一15 µm Cu柱形物。亦已知採用包括5 µm Ni + Sn之導電元件,其中無銅柱形物。具有預組裝底填充(諸如一NUF、NCP或NCF底填充)之柱形物與柱形物間距可小至10 µm,且在採用Cu柱形物時之接合線薄至約20 µm至約30 µm。若未採用Cu柱形物,則接合線可為15 µm或更小。
一晶圓上之NCF底填充層壓可相對快速地實現,均勻地分佈於(例如)一晶粒表面上方,以增強實現一均勻及無空隙底填充之能力。NCF材料習知地使用一載體膜(例如,聚對苯二甲酸乙二酯(PET)膜)施加,其中NCF材料係使用(例如)一滾輪抵靠晶圓表面按壓。接著剝除該載體膜,且可接著視需要移除(例如,切割)該膜深度之一部分以暴露帽之焊料。儘管相較於NUF及NCP技術NCF底填充需要較少底填充材料,從而減小過量底填充自堆疊組件之間流出之可能性,然仍有流出物足以污染接合尖端之足夠風險,該接合尖端亦可被特性化為在一接合操作期間之熱壓接合裝置之接合「工具」。控制NCF材料之膜厚度以及接合程序參數已用於減小在接合線周邊形成底填充之一過大「圓角」之可能性,但未完全成功,從而減小產品產量。
圖1係一習知接合尖端100之一底部正視圖,接合尖端100之底表面102在使用時接觸可承載凸塊下金屬化層(UBM)之一半導體晶粒之背側。導電柱形物自該半導體晶粒之一相對、作用表面突出。接合尖端100固定所至之一熱壓接合裝置之接合頭透過接合尖端100施加熱量及壓力以實現各柱形物與晶粒下面之一組件上之一經對準導電元件之間的一機械及電連接。接合NCF (WLUF)之熱壓接合中所採用之習知接合尖端係按對應於不超過待拾取、放置、加熱及抵靠一基板按壓以用於接合之一半導體晶粒之一長度及一寬度的一長度及一寬度設定大小,以避免底表面102之經暴露之周邊區域與底填充材料(諸如NCF材料)接觸。然而,習知接合尖端不能顯著小於待接合之半導體晶粒而設定大小,以便在用於接合之一晶粒上放置一均勻壓縮力及亦避免可使通常用於多晶粒堆疊中及行動器件晶片總成中之極薄晶粒(例如,約50 µm或更小)破裂之一應力集中。已知小至約30 µm至約40 µm之晶粒厚度。另外,習知接合尖端不能顯著小於待接合之半導體晶粒而設定大小,因為必須跨整個晶粒區域維持具有足以用於接合之一量值之溫度均勻性,否則晶粒邊緣附近、接合尖端周邊之附近或外部之互連件可導致一較差形成及連接之焊料接合處(通常被稱為一「冷接合處」)。
底表面102中之與端口106連通之通道104係用於施加一真空以用熱壓接合裝置之接合頭拾取待接合之一半導體晶粒,且將該晶粒放置於適當位置以接合至一基板(其可但不限於包括另一半導體晶粒)之導電元件。在C2柱形物之情況中,所施加之熱量足以熔化銅柱形物上之焊帽,在此之後接合尖端迅速冷卻以使焊料凝固。在Cu至Cu直接接合之情況中,柱形物之銅擴散接合至基板之銅導電元件。在接合操作期間,層壓至半導體晶粒之作用表面之NCF可自該晶粒之周邊向外流動作為圓角且充分向上流動以接觸及污染接合尖端,不僅損壞接合尖端而且使藉由接合尖端接觸之未來組件處於損壞風險中。另外,若圓角在晶粒之背側上方或甚至在晶粒之背側上流動,則在額外組件堆疊及接合至晶粒上時存在晶粒破裂之風險。
針對接合尖端污染之一種可能解決方案係使用呈條帶形式之一膜,在接合之前將該膜之一片段放置於接觸待接合之電組件(例如,半導體晶粒)之接合尖端之表面上方,接著在各接合操作之後將該膜條帶作記號以用一新的膜片段覆蓋接合尖端。本文中之申請人並不承認前述裝置或方法構成先前技術。
在一項實施例中,一種熱壓接合裝置包括:一接合尖端,其具有包括一晶粒接觸區域之一底表面;及一低表面能(LSE)材料,其覆蓋該底表面之至少一部分。
在另一實施例中,一種熱壓接合包括自其之一表面突出之柱形物之一半導體晶粒之方法包括:用一熱壓接合裝置之一接合尖端之一底表面之一晶粒接觸區域拾取該半導體晶粒,其在該等柱形物自其突出之該表面上方承載一非導電膜(NCF),該底表面具有大於該半導體晶粒之一長度及一寬度的一長度及一寬度,以使該底表面之圍繞該晶粒接觸區域之一周邊部分暴露。藉由該接合尖端將該半導體晶粒移動至其中柱形物與一基板之導電元件對準之一位置;施加熱量至半導體晶粒且將NCF材料轉變為一可流動狀態;在施加熱量期間藉由接合尖端施加力至半導體晶粒以抵靠經對準之導電元件按壓柱形物,用柱形物周圍及之間之可流動NCF材料填充半導體晶粒與基板之間的一接合線且引起該可流動NCF材料之至少一圓角自半導體晶粒之一周邊之至少一部分擠壓且接觸接合尖端之底表面之該暴露之周邊部分之至少部分;將柱形物接合至對準之導電元件且使NCF材料至少部分固化。使接合尖端自半導體晶粒回縮而未將圓角之NCF材料黏合至該暴露之周邊部分。
優先權主張
本申請案主張於2017年6月16日申請之「Thermocompression Bond Tips and Related Apparatus and Methods」之美國專利申請案第15/625,676號之申請日期之權利。
以下描述提供特定細節(諸如尺寸、形狀、材料組合物及定向)以提供本發明之實施例之一透徹描述。然而,一般技術者將理解,可在不一定採用此等特性細節之情況下實踐本發明之實施例。可接合行業中所採用之習知製造技術實踐本發明之實施例。另外,下文提供之描述並未形成一完整程序流程、結構或裝置。僅理解本發明之實施例所需之該等程序動作及結構在下文詳細描述。
本文中提出之圖式僅供圖解說明,且並非意指任何特定材料、組件、結構、器件或系統之實際視圖。預期由於(例如)製造技術及/或容限所致之圖式中所描繪之形狀之變動。因此,本文中所描述之實施例不應被解釋為限於如所繪示之特定形狀或區域,而是應包含由(例如)製造所引起之形狀偏差。例如,繪示或描述為盒形之一區域可具有粗糙及/或非線性特徵,且繪示或描述為圓形之一區域可包含一些粗糙及/或線性特徵。此外,所繪示之表面之間的銳角可為圓形且反之亦然。因此,圖中所繪示之區域本質上係示意性地且其等之形狀並非旨在繪示一區域之精確形狀且並不限制本發明申請專利範圍之範疇。圖式並不一定按比例繪製。
如本文中所使用,術語「包括」、「包含」、「含有」、「以…為特徵」及其等之語法等效物係包含性或開放式術語,該等術語並不排除額外、未敘述元件或方法動作,而包含更具限制性術語「由…組成」及「基本上由…組成」及其等之語法等效物。如本文中所使用,關於一材料、結構、特徵或方法動作之術語「可」指示此係預期用於本發明之一實施例之實施方案中且此術語係優先於更具限制性術語「係」而使用以便避免應或必須排除可接合其一起使用之其他、相容性材料、結構、特徵及方法之任何暗示。
如本文中所使用,術語「縱向」、「垂直」、「橫向」及「水平」係關於一基板(例如,基底材料、基底結構、基底構造等)之一主平面(一或多個結構及/或特徵係形成於該主平面中或上面)且並不一定藉由地球引力場予以定義。一「橫向」或「水平」方向係實質上平行於該基板之該主平面之一方向,而一「縱向」或「垂直」方向係實質上垂直於該基板之該主平面之一方向。基板之主平面係藉由基板之相較於基板之其他表面具有一相對較大區域之一表面予以界定。
如本文中所使用,空間相對術語(諸如「在…下面」、「在…下方」、「下部」、「底部」、「上方」、「上」、「上部」、「頂部」、「前面」、「後面」、「左側」、「右側」及類似者)可為易於描述而用於描述如圖中所繪示之一元件或特徵與另一(些)元件或特徵之關係。除非另有指定,否則該等空間相對術語旨在涵蓋除如圖中所描繪之定向之外之不同材料定向。例如,若將圖中之材料反轉,則描述為在其他元件或特徵「上」或「上方」或「上面」或「頂部上」之元件將接著定向於其他元件或特徵之「下方」或「下面」或「下」或「底部上」。因此,取決於使用術語之背景內容,術語「上」可涵蓋上方及下方兩種定向,此對於一般技術者而言將係顯然的。材料可以其他方式定向(例如,旋轉90度、反轉、翻轉)且相應地解釋本文中所使用之空間相對描述符。
如本文中所使用,除非上下文另有清楚指示,否則單數形式「一」或「一個」及「該」旨在亦包含複數形式。
如本文中所使用,術語「經組態」及「組態」係指至少一結構及至少一裝置之一或多者之以一預定方式促進該結構及該裝置之一或多者之操作之一尺寸、形狀、材料組合物、定向及配置。
如本文中所使用,關於一給定參數、性質或條件之術語「實質上」意謂且包含達到此項技術之一般技術者將理解該給定參數、性質或條件符合一差異度(諸如在可接受製造容限內)之一程度。藉由實例,取決於實質上滿足之特定參數、性質或條件,該參數、性質或條件可滿足至少90.0%、滿足至少95.0%、滿足至少99.0%或甚至滿足至少99.9%。
如本文中所使用,關於一給定參數之術語「大約」包含所述值且具有藉由背景內容所規定之意義(例如,其包含與給定參數之量測相關聯之誤差度)。
揭示一種熱壓接合裝置,其包括:一接合尖端,其具有包括一晶粒接觸區域之一底表面;及一低表面能(LSE)材料,其覆蓋該底表面之至少一部分。
現參考圖式之圖2,繪示根據本發明之一實施例之接合尖端200之底表面202。如同接合尖端100,接合尖端200包含通向一端口(未展示)之通道(未展示)以用於施加真空以固持一半導體晶粒SD (參見圖3A及圖3B)以藉由該半導體晶粒SD之背側204抵靠底表面202接合。然而,不同於接合尖端100,接合尖端200之底表面202係用一低表面能(LSE)材料208覆蓋。例如,LSE材料208可包括聚對二甲苯HT或N材料、含氟聚合物(諸如聚四氟乙烯(PTFE)材料或全氟烷氧基(PFA)材料)、石墨烯或類鑽碳(DLC)。前述類型之一特定材料可或可經配製以適應熱量之施加且在如用於一熱壓接合程序中之(例如)約300°C或更高之一溫度下不分解之情況下保持於一固態。已知熱壓接合溫度高至約400°C且理論上可低至約220°C (Sn之熔點)。按照定義此LSE材料抵抗液體潤濕、與放置於LSE材料之表面上之一液滴呈現一大接觸角,且抵抗黏合至其他材料。LSE材料208可用(例如)約2 µm至約10 µm之一厚度覆蓋底表面202,但可採用其他厚度。例如,可按自約0.1 µm至約76 µm之間之一厚度保形施加聚對二甲苯。本文中之圖式為清楚起見放大LSE材料之厚度,且因此並不按比例繪製。
現參考圖3A,描繪在所施加之熱量及壓力下將半導體晶粒SD接合至基板S之接合尖端200,該壓力在接合尖端200黏附所至之接合頭(未展示)施加一向下力時藉由箭頭210指示。在所施加之熱量及壓力下,自半導體晶粒SD之作用表面212突出之柱形物P穿透先前在單體化之前在晶圓層級施加之NCF 214,以與基板S之對準之導電元件C接觸。由於施加熱量及壓力,NCF材料214 (為清楚起見展示為透明的)變得可流動且自半導體晶粒SD與基板S之間沿著半導體晶粒SD之周邊218向外及向上流動作為圓角216。在接合尖端200之底表面202用LSE材料208覆蓋時,在圓角216可接觸底表面202時,LSE材料208防止污染接合尖端200。顯著地且不同於習知接合尖端,歸因於在底表面202上存在LSE材料208,接合尖端200可具有大於半導體晶粒SD之一寬度及長度的寬度及長度,以防止圓角216到達且污染半導體晶粒SD之背側。僅藉由實例,接合尖端200可延伸超出半導體晶粒SD之周邊218多至約1 mm或以上之一橫向距離。採用具有顯著大於習知接合尖端之尺寸之一接合尖端200之能力使能夠將一個「過大」接合尖端用於許多不同尺寸及形狀之半導體晶粒,從而節省加工成本。
如圖3B中所展示,在接合操作且NCF材料214已部分固化之後,在經接合之總成充分冷卻時可釋放接合尖端200與半導體晶粒SD之接觸,而不會黏合至圓角216之NCF材料且藉由其污染。在晶粒釋放之前可對接合尖端200採用主動式冷卻,但對於節省循環時間可能為不必要的,因為部分固化之NCF可將半導體晶粒SD固持於適當位置,使得在晶粒釋放之後且在接合頭移動以拾取下一半導體晶粒以用於接合時可開始接合尖端冷卻循環。
現參考圖4,繪示根據本發明之一接合尖端300之另一實施例之一底表面302。如同接合尖端200,底表面302包含與一真空端口(未展示)連通之真空通道。如上文參考圖2、圖3A及圖3B所描述之LSE材料208係用於底表面302上。然而,接合尖端300之底表面302僅用LSE材料208部分覆蓋,LSE材料208僅定位於晶粒接觸區域308外部在周邊部分310上。一半導體晶粒SD係用虛線展示於晶粒接觸區域308上。
如圖5A中所描繪,圖5A係接合尖端300之一實施方案之一示意性截面側視圖,底表面302可包含在晶粒接觸區域308外部之一凹入之周邊部分310r,凹入之周邊部分310r之深度D1實質上對應於LSE材料208之一厚度T,使得底表面302之經覆蓋及未經覆蓋之部分實質上共面。關於圖5A之組態,在接合期間NCF材料之一圓角(未展示)可接觸半導體晶粒SD (用虛線展示)之側面以及凹入之周邊部分310r上之LSE材料208,但將排除接觸半導體晶粒SD之背側而藉由與凹入之周邊部分310r上之LSE材料208接觸,在使接合尖端300回縮時該圓角將自凹入之周邊部分310r上之LSE材料208釋放。
如圖5B中所描繪,圖5B係接合尖端300之另一實施方案之一示意性截面側視圖,底表面302跨其整個長度及寬度實質上為平坦的,且一厚度T之LSE材料208係施加至晶粒接觸區域308外部之周邊部分310,使得底表面302之未經覆蓋之晶粒接觸區域308相對於LSE材料之外表面凹入。一半導體晶粒SD係用虛線展示於晶粒接觸區域308上。關於圖5B之組態,NCF材料之一圓角(未展示)歸因於在周邊部分310上方存在自底表面302突出之LSE材料208而在接合期間可防止與相鄰於晶粒接觸區域308之半導體晶粒SD之側面之至少部分接觸,且在使接合尖端300回縮時將自周邊部分310上之LSE材料208釋放。
現參考圖6,繪示根據本發明之一接合尖端400之另一實施例之一底表面402。如同接合尖端200及300,底表面402包含與一端口連通之真空通道。如上文關於圖2至圖5B所描述之LSE材料208係用於底表面402上。然而,如同接合尖端300之底表面302,底表面402僅在晶粒接觸區域408周邊且在晶粒接觸區域408外部在底表面402之周邊部分410上用LSE材料208部分覆蓋。此外,如相較於先前實施例,晶粒接觸區域408可相較於周邊部分410實質上凹入達實質上對應於半導體晶粒SD之一厚度加上小於自半導體晶粒SD之作用表面突出之柱形物P之一高度之一距離的一深度D2 (參見圖7A)。換言之,最大深度D2可與半導體晶粒SD之一厚度加上小於柱形物高度之一值一樣大。最小深度D2可小於半導體晶粒SD之厚度,深度D2略微程序相依。凹部414係按展現一緊密容限之一長度及一寬度設定尺寸,例如,對待接合之半導體晶粒SD之長度及寬度加上約50 µm至約300 µm以實質上防止一NCF圓角在半導體晶粒SD之側面上流動且流動至該半導體晶粒SD之背側上。另外,外接晶粒接觸區域408之凹部414之各垂直側壁412與周邊部分410之一相鄰區域之間的一轉變區域可包括一橫向向外延伸斜面416,在自一膜框架上之一單體化晶圓拾取晶粒時若在接合尖端400與該晶粒之間存在輕微未對準,則橫向向外延伸斜面416可防止半導體晶粒SD之損壞。斜面416可相對於一相關聯側壁412成(例如)約一30°角度至約一60°角度(諸如約一45°角度)。斜面416係與底表面402之周邊部分410連續地用LSE材料208覆蓋。
如圖7A中所展示,當接合尖端400施加熱量及壓力至半導體晶粒SD (當接合至另一基板S)時,NCF材料214之一圓角216(為清楚起見展示為透明的)可圍繞晶粒周邊形成,且來自圓角216之過剩量之NCF材料214可向上流動至斜面416上作為一周邊突部218。不同於接合尖端200及300,凹部414相對於半導體晶粒SD之緊密容限約束圓角216之可能向上程度,使得斜面416提供NCF圓角216可流動至之額外空間體積。因此,NCF圓角216之突部橫向超出半導體晶粒SD之側面之程度可受過量NCF材料214擠壓至該額外空間體積中所限制,使得完整性並不因隨後用一堆疊中或一插入器或其他基板上之其他晶粒包覆半導體晶粒SD上之囊封劑材料而減損。如圖7B中所展示,當NCF材料214至少部分固化時,圓角216將自LSE材料208釋放。如上文所提及,在晶粒釋放之前對接合頭及接合尖端之主動式冷卻對於本發明之實施例之實施方案並非必需的。
揭示一種熱壓接合包括自其之一表面突出之柱形物之一半導體晶粒之方法,該方法包括:用一熱壓接合裝置之一接合尖端之一底表面之一晶粒接觸區域拾取該半導體晶粒,其在該等柱形物自其突出之該表面上方承載一非導電膜(NCF),該底表面具有大於該半導體晶粒之一長度及一寬度的一長度及一寬度,使該底表面之圍繞該晶粒接觸區域之一周邊部分暴露;藉由該接合尖端將該半導體晶粒移動至其中柱形物與一基板之導電元件對準之一位置;施加熱量至半導體晶粒且將NCF材料轉變為一可流動狀態;在施加熱量期間藉由接合尖端施加力至半導體晶粒以抵靠經對準之導電元件按壓柱形物,用柱形物周圍及之間之可流動NCF材料填充半導體晶粒與基板之間的一接合線且引起該可流動NCF材料之至少一圓角自半導體晶粒之一周邊之至少一部分擠壓且接觸接合尖端之底表面之該暴露之周邊部分之至少部分;將柱形物接合至對準之導電元件且使NCF材料至少部分固化;及使接合尖端自半導體晶粒回縮而未將圓角之NCF材料黏合至該暴露之周邊部分。
本發明之實施例可用於(例如但不限於)將一半導體晶粒熱壓接合至一支撐基板(諸如一插入器、一電路板或其他更高層級封裝),或接合至另一半導體晶粒。後者之非限制性實例包含熱壓接合記憶體晶粒以形成(例如)四個、八個、十二個或十六個晶粒之一堆疊,以及形成一邏輯晶粒或一晶片上系統(SoC)晶粒上之記憶體晶粒之一堆疊。可採用本發明之實施例製造之一多晶粒總成之一實例係包括堆疊於一控制器晶粒上之多個(通常四個) DRAM晶粒之一混合記憶體立方體。
技術中熟知熱壓接合裝置。例如,美國專利第8,967,452號、第9,093,549號、第9,425,162號、第9,426,898號、第9,478,516號、第9,576,928號及美國專利公開申請案第2016/0343626號描述此等裝置。根據本發明之實施例之接合尖端可在不修改現有裝置(惟替換一習知接合尖端除外)之情況下與另外一習知熱壓接合裝置一起使用。圖8繪示採用一接合尖端200、300或400之一熱壓接合裝置500之一簡化示意圖。如圖8中所展示,具有包括用焊料504予以覆蓋且自作用表面506突出之銅柱形物502之C2柱形物之一半導體晶粒SD係與呈基板S之終端墊之形式之導電元件508對準。僅藉由實例,基板S係描繪為呈一電路板之形式,基板S支撐於平台510上以用於接合。為相較於一習知接合尖端512而用虛線展示之接合尖端200、300、400已用於拾取半導體晶粒SD且將其放置成與基板S對準以用於接合且施加藉由箭頭514展示之一壓縮力至半導體晶粒SD。如先前所描述,接合尖端200、300及400展現大於半導體晶粒SD之一長度及一寬度的一長度及一寬度。可自接合尖端200、300、400固定所至之一接合頭(未展示)及/或自其他來源通過平台510、通過接合尖端200、300、400施加足以引起焊料504回焊之熱量。在接合之後,使半導體晶粒SD與基板S之總成冷卻,且在使接合尖端200、300、400回縮之後使該總成自平台510移除。
雖然已接合圖描述某些闡釋性實施例,然此項技術之一般技術者將認知及瞭解,本發明所涵蓋之實施例並不限於本文中明確展示及描述之該等實施例。而是,可在不脫離本發明所涵蓋之實施例之範疇(諸如下文所主張之範疇,包含合法等效物)之情況下做出本文中所描述之實施例之許多添加、刪除及修改。另外,來自一所揭示實施例之特徵可與另一所揭示實施例之特徵組合同時仍涵蓋於本發明之範疇內。
100‧‧‧接合尖端
102‧‧‧底表面
104‧‧‧通道
106‧‧‧端口
200‧‧‧接合尖端
202‧‧‧底表面
204‧‧‧背側
208‧‧‧低表面能(LSE)材料
210‧‧‧箭頭/力
212‧‧‧作用表面
214‧‧‧非導電膜(NCF)
216‧‧‧圓角/非導電膜(NCF)圓角
218‧‧‧周邊/周邊突部
300‧‧‧接合尖端
302‧‧‧底表面
308‧‧‧晶粒接觸區域
310‧‧‧周邊部分
310r‧‧‧凹入之周邊部分
400‧‧‧接合尖端
402‧‧‧底表面
408‧‧‧晶粒接觸區域
410‧‧‧周邊部分
412‧‧‧垂直側壁
414‧‧‧凹部
416‧‧‧橫向向外延伸斜面/斜面
500‧‧‧熱壓接合裝置
502‧‧‧銅柱形物
504‧‧‧焊料
506‧‧‧作用表面
508‧‧‧導電元件
510‧‧‧平台
512‧‧‧接合尖端
514‧‧‧箭頭/壓縮力
C‧‧‧導電元件
D1‧‧‧深度
D2‧‧‧深度
P‧‧‧柱形物
S‧‧‧基板
SD‧‧‧半導體晶粒
T‧‧‧厚度
圖1係一熱壓接合裝置之一習知接合尖端之一底部正視圖; 圖2係根據本發明之一實施例之一接合尖端之一底部正視圖; 圖3A係在一半導體晶粒之一接合操作期間之圖2之接合尖端之一示意性側視圖; 圖3B係在接合半導體晶粒之後之圖2之接合尖端之一示意性側視圖; 圖4係根據本發明之另一實施例之一接合尖端之一底部正視圖; 圖5A係圖4之接合尖端之一實施方案之一示意性截面側視圖; 圖5B係圖4之接合尖端之另一實施方案之一示意性截面側視圖; 圖6係根據本發明之另一實施例之一接合尖端之一底部正視圖; 圖7A係在一半導體晶粒之一接合操作期間之圖6之接合尖端之一示意性部分截面側視圖; 圖7B係在接合半導體晶粒之後之圖6之接合尖端之一示意性部分截面側視圖;及 圖8係採用本發明之一實施例之一接合尖端之一熱壓接合裝置之一簡化示意性透視圖。
Claims (23)
- 一種熱壓接合裝置,其包括: 一接合尖端,其具有包括一晶粒接觸區域之一底表面;及 一低表面能(LSE)材料,其覆蓋該底表面之至少一部分。
- 如請求項1之裝置,其中該底表面包括大於該晶粒接觸區域之一長度及一寬度的一長度及一寬度,且該底表面之一周邊部分圍繞該晶粒接觸區域。
- 如請求項2之裝置,其中該LSE材料覆蓋該底表面之實質上全部。
- 如請求項2之裝置,其中該LSE材料僅覆蓋該底表面之在該晶粒接觸區域外部之該周邊部分。
- 如請求項4之裝置,其中該晶粒接觸區域之一長度及一寬度實質上對應於將在該晶粒接觸區域上所接納之一半導體晶粒之一長度及一寬度。
- 如請求項4之裝置,其中該底表面包括一單個平坦表面且覆蓋該周邊部分之該低表面能材料自該底表面突出。
- 如請求項4之裝置,其中該底表面之該周邊部分相對於該晶粒接觸區域凹入達一深度,且該LSE材料之一厚度實質上等於該凹入之周邊部分之該深度。
- 如請求項4之裝置,其中該晶粒接觸區域之一長度及一寬度實質上對應於將在該晶粒接觸區域上所接納之一半導體晶粒之一長度及一寬度,且該底表面之該晶粒接觸區域係自該周邊區域凹入一深度,該深度至少與將在該凹部中所接納之一半導體晶粒之一厚度一樣大。
- 如請求項8之裝置,其中該深度等於將在該凹部中所接納之該晶粒之該厚度加上自該半導體晶粒突出之柱形物之一高度之一部分。
- 如請求項8之裝置,其中該凹入之晶粒接觸區域之該凹部之各側壁與該底表面之該周邊部分之一相鄰區域之間的一轉變區域包括自該側壁橫向向外延伸之一斜面。
- 如請求項10之裝置,其中各斜面相對於一相關聯側壁成約一30°角度至約一60°角度。
- 如請求項11之裝置,其中各斜面相對於該相關聯側壁成約一45°角度。
- 如請求項10之裝置,其中該LSE材料覆蓋該斜面。
- 如請求項1之裝置,其中該低表面能材料係選自由以下各者組成之群組:聚對二甲苯材料、聚四氟乙烯(PTFE)材料、全氟烷氧基(PFA)材料、石墨烯或類鑽碳(DLC)。
- 如請求項1之裝置,其中該低表面能材料係經配製以適應熱量之施加且在熱壓接合所需之一溫度下不分解之情況下實質上保持於一固態。
- 如請求項15之裝置,其中熱壓接合所需之該溫度在約220°C至約400°C之一範圍內。
- 一種熱壓接合包括自其之一表面突出之柱形物之一半導體晶粒之方法,該方法包括: 用一熱壓接合裝置之一接合尖端之一底表面之一晶粒接觸區域拾取該半導體晶粒,其在該等柱形物自其突出之該表面上方承載一非導電膜(NCF),該底表面具有大於該半導體晶粒之一長度及一寬度的一長度及一寬度,以使該底表面之圍繞該晶粒接觸區域之一周邊部分暴露; 藉由該接合尖端將該半導體晶粒移動至其中該等柱形物與一基板之導電元件對準之一位置; 施加熱量至該半導體晶粒且將NCF材料轉變為一可流動狀態; 在施加熱量期間藉由該接合尖端施加力至該半導體晶粒以抵靠該等經對準之導電元件按壓該等柱形物,用該等柱形物周圍及之間之可流動NCF材料填充該半導體晶粒與該基板之間的一接合線且引起該可流動NCF材料之至少一圓角自該半導體晶粒之一周邊之至少一部分擠壓且接觸該接合尖端之該底表面之該暴露之周邊部分之至少部分; 將該等柱形物接合至該等對準之導電元件且使該NCF材料至少部分固化;及 使該接合尖端自該半導體晶粒回縮而未將該至少一圓角之該NCF材料黏合至該暴露之周邊部分。
- 如請求項17之方法,其中將該半導體晶粒之該等柱形物接合至該基板之該等導電元件包括以下之一者:藉由該加熱回焊與該等導電元件接觸之該等柱形物之焊料,及使該焊料冷卻至一固態;及藉由該加熱及該冷卻將該等柱形物之金屬擴散接合至該等導電元件。
- 如請求項17之方法,其中藉由該接合尖端將該半導體晶粒移動至其中該等柱形物與一基板之導電元件對準之一位置包括:將該半導體晶粒移動至其中該等柱形物與另一半導體晶粒之導電元件對準之一位置。
- 如請求項17之方法,其進一步包括在該接合尖端之該底表面之至少該暴露之周邊部分至少在其之鄰近該晶粒接觸區域之一區域中用一低表面能材料覆蓋之情況下拾取該半導體晶粒。
- 如請求項20之方法,其進一步包括在該接合尖端之該底表面之實質上全部用一低表面能材料覆蓋之情況下拾取該半導體晶粒。
- 如請求項17之方法,其中拾取該半導體晶粒進一步包括:在包括該晶粒接觸區域之該接合尖端之該底表面之一凹部中接納該半導體晶粒之一厚度之至少一部分。
- 如請求項22之方法,其進一步包括在藉由該半導體晶粒之至少一側表面及該凹部之一相鄰側壁與該底表面之該周邊部分之間之一斜面之一表面界定之一空間體積中接納該至少一圓角之該可流動NCF材料之至少一部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/625,676 US11024595B2 (en) | 2017-06-16 | 2017-06-16 | Thermocompression bond tips and related apparatus and methods |
| US15/625,676 | 2017-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201906107A true TW201906107A (zh) | 2019-02-01 |
| TWI748106B TWI748106B (zh) | 2021-12-01 |
Family
ID=64657556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107120270A TWI748106B (zh) | 2017-06-16 | 2018-06-13 | 熱壓接合尖端及相關裝置與方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11024595B2 (zh) |
| CN (1) | CN110741469B (zh) |
| TW (1) | TWI748106B (zh) |
| WO (1) | WO2018231509A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6307729B1 (ja) * | 2016-11-30 | 2018-04-11 | 株式会社新川 | ボンディング装置及びボンディング方法 |
| JP7301468B2 (ja) * | 2019-04-17 | 2023-07-03 | 株式会社ディスコ | 被加工物の加工方法、熱圧着方法 |
| KR102707392B1 (ko) * | 2019-04-29 | 2024-09-20 | 삼성전자주식회사 | 접합헤드 및 이를 구비하는 접합 장치 |
| KR20200135586A (ko) | 2019-05-22 | 2020-12-03 | 삼성디스플레이 주식회사 | 연성 회로 필름 본딩 장치 및 이를 이용한 연성 회로 필름 부착 방법 |
| CN116097414A (zh) * | 2020-08-27 | 2023-05-09 | Mrsi系统有限公司 | 自对准尖端 |
| US12368128B2 (en) * | 2022-08-25 | 2025-07-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device bonding apparatus and method of manufacturing a package using the apparatus |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586344B2 (ja) * | 1994-09-30 | 1997-02-26 | 日本電気株式会社 | キャリアフィルム |
| US5817545A (en) * | 1996-01-24 | 1998-10-06 | Cornell Research Foundation, Inc. | Pressurized underfill encapsulation of integrated circuits |
| US6309915B1 (en) * | 1998-02-05 | 2001-10-30 | Tessera, Inc. | Semiconductor chip package with expander ring and method of making same |
| US6160309A (en) * | 1999-03-25 | 2000-12-12 | Le; Hiep | Press-fit semiconductor package |
| US6187613B1 (en) * | 1999-11-04 | 2001-02-13 | Industrial Technology Research Institute | Process for underfill encapsulating flip chip driven by pressure |
| JP4289779B2 (ja) | 2000-11-07 | 2009-07-01 | パナソニック株式会社 | 半導体実装方法および半導体実装装置 |
| US6703299B2 (en) * | 2001-12-21 | 2004-03-09 | Intel Corporation | Underfill process for flip-chip device |
| US20060138643A1 (en) * | 2004-12-28 | 2006-06-29 | Daoqiang Lu | One step capillary underfill integration for semiconductor packages |
| WO2006129520A1 (ja) * | 2005-05-30 | 2006-12-07 | Nitto Denko Corporation | 圧着離型シートおよび巻回体 |
| JP4979288B2 (ja) * | 2006-07-19 | 2012-07-18 | ソニーケミカル&インフォメーションデバイス株式会社 | 熱圧着ヘッドを用いた実装方法 |
| JP5084829B2 (ja) * | 2007-06-28 | 2012-11-28 | パナソニック株式会社 | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール |
| KR101964265B1 (ko) * | 2008-04-09 | 2019-07-31 | 에이전시 포 사이언스, 테크놀로지 앤드 리서치 | 산소 및/또는 수분 민감성 전자 소자들을 밀봉하는 다층막 |
| JP5208205B2 (ja) * | 2008-04-18 | 2013-06-12 | パナソニック株式会社 | フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート |
| JP2010153670A (ja) * | 2008-12-26 | 2010-07-08 | Panasonic Corp | フリップチップ実装方法と半導体装置 |
| KR101114356B1 (ko) | 2009-09-18 | 2012-02-13 | 주식회사 엘지화학 | 내지문성 코팅의 형성을 위한 다공성 구조물, 이를 이용한 내지문성 코팅의 형성 방법, 이에 따라 형성된 내지문성 코팅을 포함하는 기재 및 이를 포함하는 제품 |
| JP2013191669A (ja) * | 2012-03-13 | 2013-09-26 | Shinkawa Ltd | 電子部品実装ツール |
| JP2013206965A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | プリント基板の製造方法 |
| US8967452B2 (en) | 2012-04-17 | 2015-03-03 | Asm Technology Singapore Pte Ltd | Thermal compression bonding of semiconductor chips |
| US9093549B2 (en) | 2013-07-02 | 2015-07-28 | Kulicke And Soffa Industries, Inc. | Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same |
| US9165902B2 (en) | 2013-12-17 | 2015-10-20 | Kulicke And Soffa Industries, Inc. | Methods of operating bonding machines for bonding semiconductor elements, and bonding machines |
| US9426898B2 (en) | 2014-06-30 | 2016-08-23 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly |
| US9576928B2 (en) | 2015-02-27 | 2017-02-21 | Kulicke And Soffa Industries, Inc. | Bond head assemblies, thermocompression bonding systems and methods of assembling and operating the same |
| US9731378B2 (en) | 2015-05-22 | 2017-08-15 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal correction motions using lateral force measurement in thermocompression bonding |
| JP6597056B2 (ja) | 2015-08-26 | 2019-10-30 | 富士通株式会社 | 半導体実装装置の加熱ヘッダ及び半導体の接合方法 |
| KR102500161B1 (ko) * | 2016-01-15 | 2023-02-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102318044B1 (ko) * | 2016-02-29 | 2021-10-28 | 한국전자통신연구원 | 전극체 및 전극체 제조 방법 |
| US9799580B2 (en) * | 2016-03-24 | 2017-10-24 | Nxp Usa, Inc. | Semiconductor device package and methods of manufacture thereof |
-
2017
- 2017-06-16 US US15/625,676 patent/US11024595B2/en active Active
-
2018
- 2018-05-29 CN CN201880038539.2A patent/CN110741469B/zh active Active
- 2018-05-29 WO PCT/US2018/034936 patent/WO2018231509A1/en not_active Ceased
- 2018-06-13 TW TW107120270A patent/TWI748106B/zh active
-
2021
- 2021-04-15 US US17/301,843 patent/US11705425B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20210233887A1 (en) | 2021-07-29 |
| CN110741469A (zh) | 2020-01-31 |
| WO2018231509A1 (en) | 2018-12-20 |
| US11024595B2 (en) | 2021-06-01 |
| US20180366434A1 (en) | 2018-12-20 |
| TWI748106B (zh) | 2021-12-01 |
| CN110741469B (zh) | 2025-04-08 |
| US11705425B2 (en) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI748106B (zh) | 熱壓接合尖端及相關裝置與方法 | |
| US12451408B2 (en) | Package structures | |
| US10867878B2 (en) | Dam for three-dimensional integrated circuit | |
| US8138020B2 (en) | Wafer level integrated interconnect decal and manufacturing method thereof | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| CN107424971B (zh) | 芯片载体上基于腔体的特征 | |
| US9984960B2 (en) | Integrated fan-out package and method of fabricating the same | |
| CN110416097B (zh) | 防止铟金属溢出的封装结构及封装方法 | |
| US9449949B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US10607964B2 (en) | Semiconductor device | |
| CN103208430B (zh) | 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法 | |
| TW201312664A (zh) | 覆晶封裝製造方法 | |
| US11545444B2 (en) | Mitigating cooldown peeling stress during chip package assembly | |
| CN115312399A (zh) | 半导体装置封装及其形成方法 | |
| US20250149495A1 (en) | Semiconductor package and methods | |
| US20250349653A1 (en) | Structure and formation method of package with heat-spreading lid | |
| JP2015076539A (ja) | 半導体装置の製造方法 | |
| CN116705774A (zh) | 用于质量回焊期间的堆叠裸片翘曲控制的方法和设备 | |
| CN104701270B (zh) | 半导体封装结构及半导体工艺 | |
| JP2016051837A (ja) | 半導体装置の製造方法 | |
| TW200522250A (en) | Method for forming an underfilling material under chip from bottom surface of substrate | |
| US20090170244A1 (en) | Method for manufacturing a flip chip package |