TW201906026A - 晶片封裝方法及封裝結構 - Google Patents
晶片封裝方法及封裝結構Info
- Publication number
- TW201906026A TW201906026A TW107116740A TW107116740A TW201906026A TW 201906026 A TW201906026 A TW 201906026A TW 107116740 A TW107116740 A TW 107116740A TW 107116740 A TW107116740 A TW 107116740A TW 201906026 A TW201906026 A TW 201906026A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- cavity
- base
- chip
- packaging method
- Prior art date
Links
Classifications
-
- H10W70/415—
-
- H10W72/071—
-
- H10W70/417—
-
- H10W70/465—
-
- H10W70/614—
-
- H10W70/68—
-
- H10W74/129—
-
- H10W76/05—
-
- H10W76/12—
-
- H10W76/15—
-
- H10W76/47—
-
- H10W90/00—
-
- H10W90/811—
-
- H10W70/05—
-
- H10W70/09—
-
- H10W70/099—
-
- H10W70/60—
-
- H10W70/635—
-
- H10W70/65—
-
- H10W70/652—
-
- H10W70/682—
-
- H10W72/01—
-
- H10W72/07253—
-
- H10W72/073—
-
- H10W72/234—
-
- H10W72/823—
-
- H10W72/874—
-
- H10W72/9413—
-
- H10W90/20—
-
- H10W90/22—
-
- H10W90/271—
-
- H10W90/288—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
發明提供了一種晶片封裝方法及封裝結構,通過在基體中形成腔體,然後再在所述腔體中安裝晶片,所述基體包封被安裝的所述晶片,以作為所述被安裝晶片的保護殼,因而無需採用傳統的塑封製程來形成保護晶片的塑封體,有效的簡化了晶片封裝結構的製程複雜度。此外,所述基體還作為被安裝的所述晶片的承載體,使得所述晶片無需被安裝到預成型的引線框架上,以及在將所述晶片電極引出的過程中,無需採用鍵合引線也無需在晶片上製作凸點,不僅可以進一步簡化製程難度,而且還可以有效的降低晶片封裝結構的厚度。
Description
本發明係有關一種半導體技術領域,尤其是一種晶片封裝方法及封裝結構。
隨著電子元件的小型化,輕薄化及高整合度的需求的增加,對半導體的封裝面積及厚度有著越來越高的要求。 早期出現的封裝方式主要為採用引線鍵合技術實現晶片電極引出的方式,這種封裝方式雖然技術成熟,容易生產,但是由於引線的高度通常需要明顯的高於晶片的高度,使得晶片的封裝厚度較大,且封裝面積也較大。為了減小晶片封裝厚度與面積,倒裝封裝技術被廣泛應用,然而倒裝封裝技術需要製作晶片上的導電凸點及凸點下的金屬層,製程複雜。此外,無論是現有的引線鍵合封裝還是倒裝封裝,在將晶片電連接到引線框架上後。均需要採用塑封製程,使塑封料包封晶片,以形成保護晶片的塑封體,而塑封製程並非一道簡單的工序。 此外,為了提高晶片封裝結構的整合度且又不過多的增加晶片封裝結構的面積,通常會將多塊晶片以疊層的方式進行封裝。然而,無論是採用引線鍵合技術實現的疊層封裝還是採用倒裝技術實現的疊層封裝,均因為需要使用引線或晶片上的凸點將晶片的電極引出,使得疊層封裝結構厚度的減小受到較大的限制。而且在一些疊層封裝中,塑封製程的難度將進一步增加。
有鑑於此,本發明提供了一種晶片封裝方法及封裝結構,以實現無塑封製程的封裝結構,有利於減小晶片封裝結構的厚度和面積,同時還可以降低晶片封裝結構的生產工序的複雜度。 一種晶片封裝方法,其特徵在於,包括: 在基體中形成第一腔體, 在所述第一腔體中安裝第一晶片。 較佳地,在所述第一腔體中安裝第一晶片的步驟包括: 將所述第一晶片放置在所述第一腔體中, 用緩衝材料填充放置了所述第一晶片的所述第一腔體, 將所述第一晶片的電極引出至所述基體的表面以形成第一引腳。 較佳地,所述的晶片封裝方法還包括: 在將所述第一晶片放置在所述第一腔體中前,在所述第一腔體的底部形成緩衝層。 較佳地,在所述基體中形成第二腔體,以及在所述第二腔體中安裝第二晶片。 較佳地,所述第一腔體位於所述基體的第一側,所述第二腔體位於所述基體的第二側,所述基體的第一側與第二側相對。 較佳地,在所述第二腔體中安裝第二晶片的步驟包括: 將所述第二晶片放置在所述第二腔體中, 用緩衝材料填充放置了所述第二晶片的所述第二腔體, 將所述第二晶片的電極引出至所述基體的表面,以形成第二引腳。 較佳地,所述第二引腳包括由所述第二晶片的電極焊盤處延伸至所述基體的第二側表面的第一部分、與所在所述基體第二側表面延伸的第二部分,由所述基體的第二側表面處延伸至所述基體的第一側表面處的第三部分、位於所述基體的第一側表面的四部分。 較佳地,所述的晶片封裝方法還包括,在形成所述第一腔體之前,在所述基體中形成導熱層, 所述導熱層與所述第一腔體的相鄰,以作為所述第一晶片的散熱層。 較佳地,採用機械鑽孔或蝕刻的方法形成所述第一腔體。 一種晶片封裝結構,其特徵在於,包括: 具有第一腔體的基體, 安裝於所述第一腔體中的第一晶片。 較佳地,所述基體還具有第二腔體, 所述第二腔體中安裝有第二晶片。 較佳地,所述第一腔體與第二腔體分別位於所述基體的第一側與第二側,所述基體的第一側與第二側相對。 較佳地,所述的晶片封裝結構還包括: 與所述第一晶片的電極焊盤電連接的第一引腳, 與所述第二晶片的電極焊盤電連接的第二引腳, 所述第一引腳與第二引腳位於所述基體的同一側表面或分別位於所述基體相對的兩側表面。 較佳地,所述基體中還具有導熱層,所述導熱層與所述第一腔體相鄰,以作為所述第一晶片的散熱片。 由上可見,依據本發明提供的晶片封裝方法通過在基體中形成腔體,然後再在所述腔體中安裝晶片,所述基體包封被安裝的所述晶片,以作為所述被安裝晶片的保護殼,因而無需在需要採用傳統的塑封製程來形成保護晶片的塑封體,有效的簡化了晶片封裝結構的製程複雜度。此外,所述基體還作為被安裝的所述晶片的承載體,使得所述晶片無需被安裝到預成型的引線框架上,以及在將所述晶片電極引出的過程中,無需採用鍵合引線也無需在晶片上製作凸點,不僅可以進一步簡化製程難度,而且還可以有效的降低晶片封裝結構的厚度。
以下將參照圖式更詳細地描述本發明。在各個圖式中,相同的組成部分採用類似的圖式標記來表示。為了清楚起見,圖式中的各個部分沒有按比例繪製。此外,可能未示出某些通常知識的部分。為了簡明起見,可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本發明的許多特定的細節,例如每個組成部分的結構、材料、尺寸、處理製程和技術,以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣,可以不按照這些特定的細節來實現本發明。此外,在本申請中,晶片是指半導體裸晶片。 本發明提供了一種晶片封裝方法,其主要包括在一基體中形成第一腔體,然而再在所述第一腔體中安裝第一晶片,以形成晶片封裝結構。在安裝完所述第一晶片後,除所述第一晶片的引腳被裸露在所述基體的表面外,所述第一晶片的其餘部分均被所述基體包封,因此依據本發明提供的晶片封裝方法中,所述基體既能作為所述第一晶片的承載體,起到機械支撐的作用,又能作為所述第一晶片的保護殼,以防止外部熱氣、水汽等對所述第一晶片的影響。採用本發明提供晶片方法封裝晶片時,無需採用塑封料進行塑封製程,且在可以既不用採用引線鍵合的方式又不要採用在晶片上製作導電凸點的方式來將晶片上的電極引出到封裝結構的表面。圖1a-1f為依據本發明的晶片封裝方法的第一實施例的各個步驟的截面示意圖。圖2a-2c為依據本發明的晶片封裝方法的第二實施例的各別步驟的截面示意圖。下面將結合圖11a-1f和圖2a-2c來具體闡述本發明提供的晶片封裝方法。 在依據本發明的晶片封裝方法的第一實施例中,主要包括以下步驟。 步驟1:如圖1a所示,在基體1中形成第一腔體。 例如,可以採用機械鑽孔技術或蝕刻(如光刻)技術,在基體1的第一側表面進行開口,以形成所述第一腔體。所述第一腔體的深度和寬度分別根據後續安裝在其內的晶片厚度和寬度決定,在本實施例中該後續安裝的晶片為所述第一晶片。若第一晶片的厚度、寬度分別為h1、d1,所述第一腔體的深度、寬度分別為h2、d2,則h2=h1+△h,而d2=d1+△d,其中△h、△d均為預設值,△h可以設置為0~60微米中的一個值,如△h=10微米,△d可以設置為0~300微米中的一個值,如△d=100微米。 在本發明中,可以選擇如BT等彈性模量較大的材料作為基體1的形成材料,基體的厚度可根據安裝在其內的晶片的厚度決定。 步驟2:在所述第一腔體中安裝所述第一晶片。 具體的,在第一實施例中,在所述第一腔體中安裝晶片的步驟又可以包括一下步驟: 步驟21:如圖1c所示,將第一晶片3放置在所述第一腔體中,如使第一晶片3以有源面朝上的方式放置於所述第一腔體中,即第一晶片3的背面(與有源面相對的一面)靠近所述第一腔體的底部。第一晶片3在被放置於所述第一腔體之前,可以先進行背面研磨,以減薄其厚度。 步驟22:在放置完第一晶片後,採用緩衝材料4填充所述第一腔體,即整個所述第一腔體中除第一晶片3外的剩餘空間均填滿緩衝材料4。 步驟23:將第一晶片3的電極引出至基體1的表面以形成第一引腳5。 具體的,如圖1d所示,在形成第一引腳5之前,需要先使晶片5上的電極焊盤(圖1d中未畫出)被緩衝材料4裸露在外。使緩衝材料4裸露所述電極焊盤的方式之一為:在步驟22中,填充緩衝材料4時,緩衝材料4覆蓋了第一晶片3的整個有源面,則在填充緩衝材料4之後,需要對位於第一晶片3的有源面之上緩衝材料4進行開口處理,如採用雷射開口技術進行開口,以裸露出所述電極焊盤。使緩衝材料4裸露所述電極焊盤的方式之一二為:在填充緩衝材料4之前,先用遮罩覆蓋在第一晶片3的有源面上,所述遮罩的圖案與第一晶片3上的電極焊盤的圖案互補,即所述遮罩可以遮擋第一晶片3上的電極焊盤,而裸露第一晶片3的有源面上除所述電極焊盤外的剩餘部分,在覆蓋所述遮罩後,填充緩衝材料4,使得緩衝材料4僅覆蓋第一晶片3的有源面上除所述電極焊盤外的剩餘部分,而裸露所述電極焊盤。 在所述電極焊盤被緩衝材料4裸露之後,再在緩衝材料4之上設置引腳遮罩,使得所述引腳遮罩的開口處裸露出所述電極焊盤,然而在所述引腳遮罩的開口處一次進行濺射和電鍍製程,以形成與所述電極焊盤電連接的第一引腳5,顯然,第一引腳5包括由基體1的表面延伸至所述電極焊盤的第一部分,以及與所述第一引腳的第一部分電連接並在基體1的表面延伸的第二部分。其中,所述引腳遮罩可以通過光刻製程形成。由於覆蓋在第一晶片3上的緩衝材料4的厚度較小,其通常小於現有的晶片上的導電凸點的厚度,即第一引腳5的第一部分的厚度較小,因此,採用本發明提供的晶片封裝方法所形成的晶片封裝結構具有比慣用的倒裝封裝結構更小的厚度。 此外,如圖1b所示,為了使第一晶片3在放置所述第一腔體的過程中,不易被損壞,則步驟2還可以進一步包括步驟21`:在將第一晶片3放置在所述第一腔體前,先在所述第一腔體的底部形成緩衝層2。緩衝層2的厚度可以設置為0~30微米中的一個厚度,如10微米,此外,可以選擇彈性模量比基體1的彈性模量小的材料作為緩衝層2的形成材料。 步驟3:在基體1中形成第二腔體。 具體的,如圖1e所示,若所述第一腔體位於基體1的第一側,為了使晶片封裝結構的面積較小,可以使所述第二腔體位於基體1的第二側,其中,基體的第一側與第二側為相對的兩側。形成所述第二腔體的具體方法可以與形成所述第一腔體的具體方法相同,再次不再累述。同樣,所述第二腔體的深度與寬度也分別由後續安裝在其內的第二晶片的厚度與寬度決定。此外,為了盡可能的降低晶片封裝結構的厚度,所述第一腔體與第二腔體之間的距離可設置得盡可能小,例如在採用機械鑽孔或蝕刻的方法對基體1進行開口,以形成所述第二腔體時,可以使得該開口裸露出緩衝層2,這兩樣,可以使得所述第一腔體與第二腔體之間的距離幾乎為零,可最大程度的降低晶片封裝結構的厚度。 步驟4:如圖1f所示,所述第二腔體中安裝第二晶片7。 在所述第二腔體中安裝第二晶片7的具體步驟如下,其與在所述第一腔體中安裝第一晶片3的步驟大致相同。 步驟41:將第二晶片7放置在所述第二腔體中。 具體的,在所述第二腔體中放置第二晶片7的方式可以與在所述第一腔體中放置第一晶片3的方式相同。 步驟42:用緩衝材料8填充放置了第二晶片7的所述第二腔體。 緩衝材料8與緩衝材料4可以相同,且用緩衝材料8填充所述第二腔體的方式也可以與用緩衝材料4填充所述第一腔體的方式相同。 步驟43:將第二晶片7的電極引出至基體1的表面,以形成第二引腳9。 具體的,在第一實施例中,所述第一腔體位於基體1的第一側,而所述第二腔體位於基體1的第二側,則在步驟43中,可以將第二晶片7的電極引出至基體1的第二側的表面,以形成第二引腳9,而在步驟23中,可以將第一晶片3的電極引出至基體1的第一側表面,以形成第一引腳5,即在第一引腳5與第二引腳的焊接面(與外面電路電連接的一面)可以分別基體1的相對的兩個側表面上,在這種情形下,形成第二引腳7的方式與形成第一引腳5的方式相同,且形成的第二引腳7包括由第二晶片7的電極焊盤處延伸至基體1的第二側的表面處的第一部分,位於基體1的第二側的表面上的第二部分。若需要使第二引腳9的焊接面與第一引腳5的焊接面均位於基體1的同一側的側面時,如均位於基體1的一側的表面時,第二引腳9還可以進一步包括由基體1的第二側表面處延伸至基體1的第一側表面處的第三部分,以及位於基體1的第一側表面的四部分,則第一引腳5的第二部分的表面和第二引腳9的第四部分的表面作為各自的焊接面。 依據本發明提供的晶片封裝方法的第二實施例具體如圖2a-2c所示。第二實施例與第一實施例的一個不同之處在於:在形成所述第一腔體之前先在基體1中形成導熱層10,該導熱層10可以為層壓板,其被夾在形成基體1的主材之間,具體如圖2a所示。如圖2b所示,第二實施例與第一實施例的另一不同之處在於:在基體1的第一側形成所述第一腔體A後,不先進行第一晶片3的安裝,而是直接在基體1的第二側形成所述第二腔體B,在形成第一腔體A時,使得第一腔體A裸露導熱層10的一部分,使得導熱層10與第一腔體A的相鄰,以作為後續安裝在第一腔體A中的第一晶片3的散熱層。同樣,在形成第二腔體B時,也可以使得第二腔體B裸露導熱層10的一部分,使得導熱層10與第二腔體相鄰,以使得導熱層10還作為安裝在第二腔體B中的第二晶片7的散熱層。在形成第一腔體A與第二腔體B後,再在第一腔體A與第一腔體B中分別安裝第一晶片3和第二晶片7,且安裝的具體方式與第一實施例大致相同,再次不再一一累述,不同是,為了便於第一晶片3和第二晶片7的散熱,緩衝層2和緩衝層6可均設置為導熱膠,這樣如圖2c所示,第一晶片3與第二晶片7中產生的熱量通過各自的導熱膠層傳遞至導熱層10上,導熱層10沿第一晶片3與第二晶片7疊層的垂直方向延伸至裸露在基體1的側面,從而將熱量散發出去。 本發明還提供了一種晶片封裝結構,其主要包括具有第一腔體的基體,以及安裝於所述第一腔體中的第一晶片。此外,所述基體還具有第二腔體,所述第二腔體中安裝有第二晶片。如圖1f和2c所示,在本發明提供的晶片封裝結構中,所述第一腔體與第二腔體分別位於基體1的第一側與第二側,基體1的第一側與第二側相對。所述晶片封裝結構,還進一步包括:與所述第一晶片3的電極焊盤電連接的第一引腳5、與所述第二晶片7的電極焊盤電連接的第二引腳9、位於所述第一腔體底部的緩衝層2、位於所述第二腔體底部的緩衝層6、填充在所述第一腔體中的緩衝材料4、填充在所述第二腔體中的緩衝材料8。 其中,第一引腳5與第二引腳9位於基體1的同一側表面或分別位於基體1相對的兩側表面。此外,為了便於安裝在基體1中的散熱,基體1中還設置有導熱層10,導熱層分別與所述第一腔體及第二腔體相鄰,以作為第一晶片3和第二晶片7的散熱層。 由上可見,依據本發明提供的晶片封裝方法通過在基體中形成腔體,然後再在所述腔體中安裝晶片,所述基體包封被安裝的所述晶片,以作為所述被安裝晶片的保護殼,因而無需在需要採用傳統的塑封製程來形成保護晶片的塑封體,有效的簡化了晶片封裝結構的製程複雜度。此外,所述基體還作為被安裝的所述晶片的承載體,使得所述晶片無需被安裝到預成型的引線框架上,以及在將所述晶片電極引出的過程中,無需採用鍵合引線也無需在晶片上製作凸點,不僅可以進一步簡化製程難度,而且還可以有效的降低晶片封裝結構的厚度。 依照本發明的實施例如上文所述,這些實施例並沒有詳盡敘述所有的細節,也不限制該發明僅為所述的具體實施例。顯然,根據以上描述,可作很多的修改和變化。本說明書選取並具體描述這些實施例,是為了更好地解釋本發明的原理和實際應用,從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
1‧‧‧基體
2‧‧‧緩衝層
3‧‧‧第一晶片
4‧‧‧緩衝材料
5‧‧‧第一引腳
6‧‧‧緩衝層
7‧‧‧第二晶片
8‧‧‧緩衝材料
9‧‧‧第二引腳
10‧‧‧導熱層
A‧‧‧第一腔體
B‧‧‧第二腔體
通過以下參照圖式對本發明實施例的描述,本發明的上述以及其他目的、特徵和優點將更為清楚,在圖式中: 圖1a-1f為依據本發明的晶片封裝方法的第一實施例的各個步驟的截面示意圖; 圖2a-2c為依據本發明的晶片封裝方法的第二實施例的各別步驟的截面示意圖。
Claims (14)
- 一種晶片封裝方法,其特徵在於,包括: 在基體中形成第一腔體, 在所述第一腔體中安裝第一晶片。
- 根據請求項1所述的晶片封裝方法,其中,在所述第一腔體中安裝第一晶片的步驟包括: 將所述第一晶片放置在所述第一腔體中, 用緩衝材料填充放置了所述第一晶片的所述第一腔體, 將所述第一晶片的電極引出至所述基體的表面以形成第一引腳。
- 根據請求項1所述的晶片封裝方法,其中,還包括: 在將所述第一晶片放置在所述第一腔體中前,在所述第一腔體的底部形成緩衝層。
- 根據請求項1所述的晶片封裝方法,其中,在所述基體中形成第二腔體,以及在所述第二腔體中安裝第二晶片。
- 根據請求項4所述的晶片封裝方法,其中,所述第一腔體位於所述基體的第一側,所述第二腔體位於所述基體的第二側,所述基體的第一側與第二側相對。
- 根據請求項5所述的晶片封裝方法,其中,在所述第二腔體中安裝第二晶片的步驟包括: 將所述第二晶片放置在所述第二腔體中, 用緩衝材料填充放置了所述第二晶片的所述第二腔體, 將所述第二晶片的電極引出至所述基體的表面,以形成第二引腳。
- 根據請求項5所述的晶片封裝方法,其中,所述第二引腳包括由所述第二晶片的電極焊盤處延伸至所述基體的第二側表面的第一部分、與所在所述基體第二側表面延伸的第二部分,由所述基體的第二側表面處延伸至所述基體的第一側表面處的第三部分、位於所述基體的第一側表面的四部分。
- 根據請求項1所述的晶片封裝方法,其中,還包括,在形成所述第一腔體之前,在所述基體中形成導熱層, 所述導熱層與所述第一腔體的相鄰,以作為所述第一晶片的散熱層。
- 根據請求項1所述的晶片封裝方法,其中,採用機械鑽孔或蝕刻的方法形成所述第一腔體。
- 一種晶片封裝結構,其特徵在於,包括: 具有第一腔體的基體, 安裝於所述第一腔體中的第一晶片。
- 根據請求項10所述的晶片封裝結構,其中,所述基體還具有第二腔體, 所述第二腔體中安裝有第二晶片。
- 根據請求項11所述的晶片封裝結構,其中,所述第一腔體與第二腔體分別位於所述基體的第一側與第二側,所述基體的第一側與第二側相對。
- 根據請求項12所述的晶片封裝結構,其中,還包括: 與所述第一晶片的電極焊盤電連接的第一引腳, 與所述第二晶片的電極焊盤電連接的第二引腳, 所述第一引腳與第二引腳位於所述基體的同一側表面或分別位於所述基體相對的兩側表面。
- 根據請求項10所述的晶片封裝結構,其中,所述基體中還具有導熱層,所述導熱層與所述第一腔體相鄰,以作為所述第一晶片的散熱片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710462318.5 | 2017-06-19 | ||
| CN201710462318.5A CN107393836B (zh) | 2017-06-19 | 2017-06-19 | 芯片封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201906026A true TW201906026A (zh) | 2019-02-01 |
| TWI669762B TWI669762B (zh) | 2019-08-21 |
Family
ID=60332449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107116740A TWI669762B (zh) | 2017-06-19 | 2018-05-17 | 晶片封裝方法及封裝結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10699988B2 (zh) |
| CN (1) | CN107393836B (zh) |
| TW (1) | TWI669762B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463174A (zh) * | 2020-03-26 | 2020-07-28 | 深圳第三代半导体研究院 | 半导体器件封装结构及其制造方法 |
| CN111554674B (zh) * | 2020-05-15 | 2022-02-08 | 甬矽电子(宁波)股份有限公司 | 具有电磁屏蔽功能的封装体和封装工艺 |
| CN113758512A (zh) * | 2021-09-08 | 2021-12-07 | 昆山冠翔电子科技有限公司 | 一种传感器封装结构及传感器封装工艺 |
| CN117062298A (zh) * | 2022-05-05 | 2023-11-14 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件和制造该部件承载件的方法 |
| US20230402340A1 (en) * | 2022-05-18 | 2023-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device |
| CN115602642B (zh) * | 2022-12-14 | 2023-03-28 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构和芯片封装结构的制备方法 |
| CN116895573B (zh) * | 2023-07-21 | 2024-03-05 | 鑫祥微电子(南通)有限公司 | 一种免焊线芯片封装设备及其封装方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0179921B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적측형 반도체 패키지 |
| US6709897B2 (en) * | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
| TWI254437B (en) | 2003-12-31 | 2006-05-01 | Advanced Semiconductor Eng | Leadless package |
| US7196411B2 (en) | 2004-09-17 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation for chip-on-chip IC packages |
| US20080217761A1 (en) * | 2007-03-08 | 2008-09-11 | Advanced Chip Engineering Technology Inc. | Structure of semiconductor device package and method of the same |
| JP2009252894A (ja) * | 2008-04-03 | 2009-10-29 | Nec Electronics Corp | 半導体装置 |
| CN102163590A (zh) * | 2011-03-09 | 2011-08-24 | 中国科学院上海微系统与信息技术研究所 | 基于埋置式基板的三维多芯片封装模块及方法 |
| CN102394232A (zh) | 2011-11-29 | 2012-03-28 | 杭州矽力杰半导体技术有限公司 | 一种引线框架及应用其的芯片倒装封装装置 |
| CN102376671A (zh) | 2011-11-29 | 2012-03-14 | 杭州矽力杰半导体技术有限公司 | 引线框架以及应用其的倒装芯片式半导体封装结构 |
| CN102842564B (zh) | 2012-09-12 | 2014-06-25 | 矽力杰半导体技术(杭州)有限公司 | 集成开关电源的倒装封装装置及其倒装封装方法 |
| CN103400819B (zh) | 2013-08-14 | 2017-07-07 | 矽力杰半导体技术(杭州)有限公司 | 一种引线框架及其制备方法和应用其的封装结构 |
| CN103531560A (zh) | 2013-10-31 | 2014-01-22 | 矽力杰半导体技术(杭州)有限公司 | 芯片的封装结构及其制造方法 |
| CN103730444B (zh) | 2014-01-20 | 2017-06-27 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| CN105097571B (zh) | 2015-06-11 | 2018-05-01 | 合肥矽迈微电子科技有限公司 | 芯片封装方法及封装组件 |
| KR20170001238A (ko) * | 2015-06-26 | 2017-01-04 | 에스케이하이닉스 주식회사 | 계단형 기판을 포함하는 반도체 패키지 |
| CN107919345B (zh) | 2015-10-15 | 2023-04-25 | 矽力杰半导体技术(杭州)有限公司 | 芯片的叠层封装结构及叠层封装方法 |
| CN106653709A (zh) * | 2016-12-30 | 2017-05-10 | 三星半导体(中国)研究开发有限公司 | 封装件及其制造方法 |
-
2017
- 2017-06-19 CN CN201710462318.5A patent/CN107393836B/zh active Active
-
2018
- 2018-05-17 TW TW107116740A patent/TWI669762B/zh active
- 2018-06-05 US US15/997,846 patent/US10699988B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI669762B (zh) | 2019-08-21 |
| US10699988B2 (en) | 2020-06-30 |
| CN107393836A (zh) | 2017-11-24 |
| US20180366393A1 (en) | 2018-12-20 |
| CN107393836B (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI669762B (zh) | 晶片封裝方法及封裝結構 | |
| US7259448B2 (en) | Die-up ball grid array package with a heat spreader and method for making the same | |
| CN102280418B (zh) | 带有散热装置的半导体封装 | |
| US8004079B2 (en) | Chip package structure and manufacturing method thereof | |
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| JP5081578B2 (ja) | 樹脂封止型半導体装置 | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| US8399985B2 (en) | Mold design and semiconductor package | |
| CN110098162A (zh) | 包括导热层的半导体封装件 | |
| WO2002067321A2 (en) | Enhanced die-down ball grid array and method for making the same | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| KR101059629B1 (ko) | 반도체 패키지 제조방법 | |
| CN112420628B (zh) | 半导体封装件 | |
| CN115472583A (zh) | 一种硅基三维集成扇出型封装结构及其制造方法 | |
| CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
| CN103426869B (zh) | 层叠封装件及其制造方法 | |
| CN102368484A (zh) | 一种多芯片集成电路封装结构 | |
| KR20230120966A (ko) | 패키지 구조 및 그 제조 방법 | |
| CN103794570A (zh) | 芯片封装结构及封装用线路板制造方法 | |
| CN217955850U (zh) | 一种硅基三维集成扇出型封装结构 | |
| CN101685808A (zh) | 散热封装结构以及封装方法 | |
| KR20080048311A (ko) | 반도체 패키지 및 그 제조방법 | |
| CN106684003A (zh) | 扇出型封装结构及其制作方法 | |
| CN101609818A (zh) | 半导体封装装置、半导体封装结构及其制法 |