TW201906001A - 製造半導體結構的方法 - Google Patents
製造半導體結構的方法Info
- Publication number
- TW201906001A TW201906001A TW106139533A TW106139533A TW201906001A TW 201906001 A TW201906001 A TW 201906001A TW 106139533 A TW106139533 A TW 106139533A TW 106139533 A TW106139533 A TW 106139533A TW 201906001 A TW201906001 A TW 201906001A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- photoresist
- underlayer
- crosslinked
- crosslinking
- Prior art date
Links
Classifications
-
- H10P95/00—
-
- H10P50/695—
-
- H10P50/00—
-
- H10P50/283—
-
- H10P50/692—
-
- H10P50/71—
-
- H10P50/73—
-
- H10W20/075—
-
- H10W20/085—
Landscapes
- Engineering & Computer Science (AREA)
- Drying Of Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本揭露內容描述了使用光阻劑交聯製程和光阻劑去交聯製程製造半導體結構的方法。在製造製程期間,使用交聯底層,並且在去除底層之前,光阻劑去交聯製程去交聯交聯底層。光阻劑去交聯製程和交聯底層的使用之合併提供了用以製造半導體結構之具有成本效益和低缺陷程度的解決方案。
Description
本發明實施例係有關一種製造半導體結構的方法。
半導體技術不斷進步到更小的特徵尺寸和更高的元件密度。隨著特徵尺寸的縮小,降低了多個製造製程中的容許誤差。一個例子是缺陷的容許誤差。隨著元件密度的增加,製造過程中引入的缺陷更可能導致故障(例如短路、斷路)。因為在光微影製程中使用光阻劑和在蝕刻製程中產生副產物,多個製造製程(例如光微影和蝕刻)可能會引入缺陷。作為結果,降低缺陷程度對於提高半導體元件的可製造性至關重要。
一種製造半導體結構的方法,包括形成第一開口於設置在基板上的介電層中。沉積底層(BL)於第一開口上。執行第一處理於底層上。形成圖案於經處理的底層上。 蝕刻到介電層和經處理的底層以形成第二開口。執行第二處理於經處理的底層上。去除經第二處理所處理的底層。
為使本揭露內容之上述及其他目的、特徵和優點更明顯易懂,下文特舉出較佳實施例,並配合所附圖示詳細說明如下。
10a、10b‧‧‧缺陷
101‧‧‧基板
102‧‧‧底層導體
103‧‧‧蝕刻停止層
104‧‧‧蝕刻停止層
105‧‧‧介電層
106‧‧‧抗反射塗佈層
107‧‧‧硬罩幕層
108‧‧‧光阻劑
109‧‧‧開口
110‧‧‧溝槽
111‧‧‧底層
111’‧‧‧去交聯底層
112‧‧‧中間層
113‧‧‧光阻劑
114‧‧‧開口
115‧‧‧通孔
152‧‧‧介電層
160‧‧‧去交聯製程
200‧‧‧方法
202、204、206、208、210、212、214、216、218、220、222、224、226、228‧‧‧操作
311‧‧‧底層
311’‧‧‧去交聯底層
312‧‧‧中間層
313‧‧‧光阻劑
314‧‧‧開口
315‧‧‧通孔
360‧‧‧去交聯製程
400‧‧‧方法
402、404、406、408、410、412、414‧‧‧操作
當結合附圖閱讀時,從以下詳細描述中可以更好地理解本揭露之各個方面。應當注意,依據業界的標準做法,各特徵未按比例繪製。實際上,多個特徵之尺寸可任意增大或縮小,以便使論述明晰。
第1A圖到第1N圖是根據一些實施例的使用光阻劑去交聯製程製造實例半導體結構的橫截面示意圖。
第2圖是根據一些實施例的繪示結合光阻劑去交聯製程製造半導體結構的實例方法的流程圖。
第3A圖到第3G圖是根據一些實施例的使用光阻劑去交聯製程製造實例半導體結構的橫截面示意圖。
第4圖是根據一些實施例的繪示結合光阻劑去交聯製程製造半導體結構的實例方法的流程圖。
以下揭露提供許多不同實施例或實例,以用於實現所提供標的物之不同的特徵。下文描述構件和排列等之特定實例以簡化本揭露。當然,此等僅僅為實例,並不旨在 限制本揭露。舉例而言,在隨後描述中的在第二特徵上方或在第二特徵上形成第一特徵可包括形成直接接觸的第一特徵和第二特徵之實施例,還可以包括在第一特徵及第二特徵之間形成額外特徵,從而使第一特徵和第二特徵不直接接觸之實施例。另外,本揭露在各實例中可重複元件符號及/或字母。此重複係出於簡化及清楚之目的,且本身不指示所論述各實施例及/或構造之間的關係。
另外,空間相對術語,諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」、「之上(over)」及類似者,在此用於簡化描述附圖所示的一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除附圖中描繪之方向外,空間相對術語旨在包含於使用或操作中之裝置的不同方向。設備可為不同之方向(旋轉90度或在其他的方向),並且在此使用之空間相關描述詞也可相應地被解釋。
在本揭露中所描述的多個先進微影製程、方法、以及多種材料可在許多應用中使用,包括多個鰭式場效電晶體(FinFETs)。前述揭露內容非常適合用於此,例如可以圖案化多個鰭片以在特徵之間產生相對較緊密的間隔。此外,在形成多個鰭式場效電晶體的多個鰭片中所使用的多個間隔物,可以根據以下揭露進行處裡。
在這裡所使用的縮寫「FET」,指的是場效電晶體(field effect transistor)。作為場效電晶體之實例是金屬氧化半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)。多個金屬氧化半導體場效電晶體可以是,例如(i)平面結構,其被建置在基板(例如半導體晶圓)的平面上;或(ii)垂直結構。
術語「鰭式場效電晶體」指的是在鰭片上形成的場效電晶體,此鰭片相對於晶圓的平面是垂直的。
「S/D」指的是源極和/或汲極界面,其形成場效電晶體的兩個末端。
在這裡所使用的術語「垂直」意指名義上垂直於基板的表面。
本揭露提供了以光阻劑交聯(photoresist cross link)製程和光阻劑去交聯(photoresist de-cross link)製程形成半導體結構的多個例示性方法。在形成多個開口區域(例如溝槽和通孔)於多個半導體結構中時,定向蝕刻(例如乾式電漿蝕刻)可能在蝕刻光阻劑期間產生多個碳基缺陷(carbon-based defects)。如果沒有適當的處理,這些缺陷可能變得過厚而不能在隨後的清洗步驟中去除。如果沒有去除這些缺陷,可能會導致多個元件故障或產生多個元件可靠性問題。本揭露描述了光阻劑交聯製程和光阻劑去交聯製程,以減少在蝕刻製程期間所形成的多個缺陷。
第1A圖到第1N圖是根據一些實施例的使用光阻劑去交聯製程製造實例半導體結構的橫截面示意圖。第2圖是根據一些實施例的繪示結合光阻劑去交聯製程製造半導體結構的實例方法200的流程圖。提供第1A圖到第1N圖作為實例橫截面示意圖,以便於方法200的說明。
參考第2圖,根據一些實施例,方法200從操作202開始,其形成底層導體(under-layer conductor)於基板上。第1A圖揭示了形成在基板101上的介電層152和底層導體102。基板101可以由矽或一些其他合適的元素半導體,例如鑽石或鍺(Ge);合適的化合物半導體,例如碳化矽(SiC)、砷化銦(InAs)、或磷化銦(InP);或者合適的合金半導體,例如碳化矽鍺(SiGeC)、磷砷化鎵(GaAsP)、或磷化銦鎵(GaInP)所製成。可替換地,基板101可以包括諸如用於薄膜電晶體液晶顯示器(thin-film-transistor liquid crystal display,TFT-LCD)裝置的玻璃之非半導體材料。此外,基板101可以包括絕緣層上半導體(semiconductor on insulator,SOI)。基板101可以包括各種摻雜區域、介電特徵、以及多層互連件。在一些實施例中,基板101可以包括用於各種微電子構件之各種摻雜特徵,例如金屬氧化半導體場效電晶體、鰭式場效電晶體、成像感測器、記憶單元、和/或電容元件。在一些實施例中,基板101可以包括多個導電材料特徵和介電材料特徵,導電材料特徵和介電材料特徵分別用於耦合和隔離各種微電子構件。在一些實施例中,基板101可以包括在其上所形成的一個或多個材料層。
在一些實施例中,介電層152是層間介電(interlayer dielectric,ILD)層,層間介電層由例如氧化矽(SiOx)、氮化矽(SiNx)、或氮氧化矽(SiON)等介電材料所形成。在一些實施例中,底層導體102可以是用於互連件 之金屬的圖案化層,此互連件由介電層152所包圍和絕緣。金屬的圖案化層可以包括多個金屬和/或多個障礙,以防止多個材料從底層導體102擴散,或者擴散到底層導體102中。在一些實施例中,底層導體102可以是導電區域的圖案化層,導電區域在矽(Si)上形成,例如場效電晶體裝置的所注入之多個源極或汲極區域。
參考第2圖,方法200進行到操作204,其形成第一蝕刻停止層於底層導體上。第1B圖揭示了在底層導體102上形成的第一蝕刻停止層103。在一些實施例中,第一蝕刻停止層103可以是含碳氧化矽(SiOC)、氧化矽(SiOx)、四乙氧基矽烷(TEOS)、氧化鋁(AlOx)、合適的高k介電質、或含金屬材料。在一些實施例中,第一蝕刻停止層103可以藉由合適的製程來形成,例如化學氣相沉積(chemical vapor deposition,CVD)製程、電漿輔助化學氣相沉積(plasma enhanced CVD,PECVD)製程、原子層沉積(atomic layer deposition,ALD)製程、旋塗製程、或物理氣相沉積(physical vapor deposition,PVD)製程。在一些實施例中,第一蝕刻停止層103具有在10Å到50Å之間的厚度。在一些實施例中,由於第一蝕刻停止層103在蝕刻製程中的低蝕刻速率,第一蝕刻停止層103可以作為後續蝕刻製程的停止層。
方法200進行到操作206,其形成第二蝕刻停止層於第一蝕刻停止層上。第1C圖揭示了在第一蝕刻停止層103上的第二蝕刻停止層104。在一些實施例中,第二蝕刻 停止層104可以是氧化矽或含碳氧化矽(SiOC)。在一些實施例中,第二蝕刻停止層104可以藉由合適的製程來形成,例如化學氣相沉積製程、電漿輔助化學氣相沉積製程、原子層沉積製程、旋塗製程、或物理氣相沉積製程。在一些實施例中,第二蝕刻停止層104具有在10Å到100Å之間的厚度。在一些實施例中,第二蝕刻停止層104可以作為後續蝕刻製程的軟著陸(soft landing)層,因為它在蝕刻製程中具有比第一蝕刻停止層更高的蝕刻速率。在一些實施例中,第二蝕刻停止層104可以作為黏結層,以改善其上方的結構與第一蝕刻停止層103之間的黏結。
方法200進行到操作208,其形成介電層於第二蝕刻停止層上。第1D圖揭示了在第二蝕刻停止層104上形成的介電層105。在一些實施例中,介電層105是具有小於3.9的介電常數(k值)之低k材料。在一些實施例中,介電層105是k值小於3.5的極低k(extremely low-k,ELK)材料。在一些實施例中,介電層包括例如氧化矽(SiOx)、摻有氟的氧化矽(SiOF)、摻有碳的氧化矽(SiOC)、摻有氫的氧化矽、多個聚合物、以及多個高度多孔之氧化物(highly porous oxides)。在一些實施例中,介電層105可以藉由合適的製程來形成,例如化學氣相沉積製程、電漿輔助化學氣相沉積製程、原子層沉積製程、旋塗製程、或物理氣相沉積製程。在一些實施例中,介電層105具有在300Å到1000Å之間的厚度。在一些實施例中,介電層105作為層間介電層(ILD)。諸如通孔和溝槽之多個互連結構可以形成於介電層105內。
方法200進行到操作210,其形成抗反射塗佈(anti-reflective coating,ARC)層於介電層上。第1E圖揭示了在介電層105上形成的抗反射塗佈(ARC)層106。在一些實施例中,抗反射塗佈層106作為反射減少層,以減少在多個微影曝光製程期間的反射。在一些實施例中,抗反射塗佈層106可以包括頂部抗反射塗佈(top anti-reflective coating,TARC)層和底部抗反射塗佈(bottom anti-reflective coating,BARC)層。在一些實施例中,抗反射塗佈層106可以包括氧化矽(SiOx)、氮化矽(SiNx)、含金屬氧化物、以及含金屬氮化物。在一些實施例中,抗反射塗佈層106的厚度是在100Å到300Å之間。在一些實施例中,抗反射塗佈層106是藉由合適的製程來形成,例如化學氣相沉積製程、電漿輔助化學氣相沉積製程、原子層沉積製程、旋塗製程、以及物理氣相沉積製程。
方法200進行到操作212,其形成硬罩幕層於抗反射塗佈層上。第1F圖揭示了在抗反射塗佈層106上形成的硬罩幕層107。在一些實施例中,硬罩幕層107可以是氮化物層或碳化物層。在一些實施例中,硬罩幕層107可以是氮化鈦(TiN)層。在一些實施例中,硬罩幕層107是藉由合適的製程來形成,例如化學氣相沉積製程、原子層沉積製程、以及物理氣相沉積製程。在一些實施例中,硬罩幕層107具有在200Å到350Å之間的厚度。在一些實施例中,由於硬罩幕層107在蝕刻製程中的低蝕刻速率,硬罩幕層107作為後續蝕刻製程的罩幕層。
方法200進行到操作214,其形成溝槽圖案於硬罩幕層上。第1G圖揭示了在硬罩幕層107上形成的溝槽圖案。在一些實施例中,溝槽圖案包括通過微影技術而在光阻劑108的層中形成的多個開口109。形成溝槽圖案包括多個製程步驟,例如旋轉塗佈光阻劑108;軟烘烤光阻劑108;使用包含所欲形成之溝槽圖案的罩幕在光微影中曝光光阻劑108;烘烤曝光後的光阻劑108;以及顯影光阻劑108。在一些實施例中,光阻劑108是正形光阻(positive tone resist)。在一些實施例中,光阻劑108具有在200Å到1000Å之間的厚度。
方法200進行到操作216,其通過開口蝕刻到介電層,並形成溝槽。第1H圖揭示了溝槽110的形成,其是通過多個開口109蝕刻介電層105的結果。在一些實施例中,蝕刻可以藉由使用不同的多個化學物質來執行,包括例如碳氫氟化合物(CxHyFz)、氯(Cl2)、溴化氫(HBr)、六氟化硫(SF6)、氧(O2)、氮(N2)、氬(Ar)、或其組合。在一些實施例中,蝕刻製程是時控製程(timed process)或具有終點控制(end-point control)的製程。可以在蝕刻製程之前或之後,使用濕式剝除(wet strip)製程以去除殘留的光阻劑108。在一些實施例中,除了濕式剝除製程之外,可以採用額外的清潔步驟來去除在光微影和蝕刻等多個製程期間所產生的多個副產物和/或多個缺陷。在一些實施例中,參考第1H圖,溝槽110的底部在介電層105內。
方法200進行到操作218,其形成交聯底層(bottom layer,BL)於溝槽上。第1I圖揭示了在溝槽110上的交聯底層111。在一些實施例中,交聯底層111填充溝槽110。在一些實施例中,交聯底層111包括多個甲基丙烯酸酯類聚合物,此多個甲基丙烯酸酯類聚合物間具有多個交聯鏈。在一些實施例中,交聯底層111具有在500Å到3000Å之間的厚度(例如大約2000Å)。
在一些實施例中,形成交聯底層包括兩個步驟:(i)沉積非交聯底層,和(ii)交聯非交聯底層。在一些實施例中,非交聯底層包括多個甲基丙烯酸酯類聚合物,此多個甲基丙烯酸酯類聚合物間沒有或具有少數交聯鏈。在一些實施例中,非交聯底層中的多個甲基丙烯酸酯類聚合物包括甲基丙烯酸酯類主鏈。在一些實施例中,非交聯底層中的多個甲基丙烯酸酯類聚合物包括苯類側鏈。在一些實施例中,沉積非交聯底層是藉由合適的製程來執行,例如旋塗製程、化學氣相沉積製程、電漿輔助化學氣相沉積製程、或原子層沉積製程。旋塗製程旋塗交聯試劑和溶劑的水性混合物於溝槽110上,以填充溝槽110。在一些實施例中,交聯試劑包括甲基丙烯酸酯類交聯聚合物。溶劑包括丙二醇甲醚(PGME)或丙二醇甲醚醋酸酯(PGMEA)。在一些實施例中,交聯非交聯底層之第二步驟是藉由合適的製程來執行,例如交聯烘烤。在一些實施例中,在低於350℃的溫度下執行交聯烘烤。在一些實施例中,在75℃到350℃之間的溫度 下執行交聯烘烤。在一些實施例中,交聯烘烤執行的時間小於180秒。
在一些實施例中,交聯製程包括交聯在非交聯底層中的多個交聯試劑之間的多個聚合物鏈。在一些實施例中,在多個交聯試劑之間進行交聯,致使多個交聯聚合物的多個甲基丙烯酸酯類主鏈交聯。在一些實施例中,交聯製程所需的能量由交聯烘烤提供。
參考第2圖,方法200進行到操作220,其形成中間層(ML)於底層(BL)上。第1J圖揭示了在底層111上形成的中間層112。在一些實施例中,中間層112包括旋塗氧化物(spin-on oxide,SOG)。在一些實施例中,中間層112具有在100Å到350Å之間的厚度。在一些實施例中,中間層112是藉由合適的製程來形成,例如旋塗製程。在一些實施例中,旋塗製程使用了溶劑類旋塗氧化物,並且溶劑包括丙二醇甲醚或丙二醇甲醚醋酸酯。在一些實施例中,旋塗製程進一步包括溶劑烘烤步驟,以烘烤出在旋塗氧化物中的多個溶劑而形成中間層。在一些實施例中,在低於350℃的溫度下執行溶劑烘烤步驟。在一些實施例中,在75℃到350℃之間的溫度下執行溶劑烘烤。在一些實施例中,在250℃到350℃之間的溫度下執行溶劑烘烤。在一些實施例中,溶劑烘烤執行的時間在60秒到180秒之間。在一些實施例中,中間層112用於界定在隨後的蝕刻步驟中將形成的特徵之臨界尺寸(critical dimension,CD)。
方法200進行到操作222,其形成通孔圖案於中間層上。第1K圖揭示了在中間層112上形成的通孔圖案。在一些實施例中,通孔圖案包括通過微影技術而在光阻劑113的層中形成的多個開口114。形成通孔圖案包括多個製程步驟,例如旋轉塗佈光阻劑113;軟烘烤光阻劑113;使用包含所欲形成之通孔圖案的罩幕在光微影中曝光光阻劑113;烘烤曝光後的光阻劑113;以及顯影光阻劑113。在一些實施例中,光阻劑113是正形光阻。在一些實施例中,光阻劑113具有在200Å到1000Å之間的厚度。
方法200進行到操作224,其通過由操作222所界定之多個開口蝕刻到介電層,以形成通孔。第1L圖揭示了通過開口114,而被蝕刻以形成通孔115之介電層105。在一些實施例中,蝕刻包括乾式蝕刻製程。在一些實施例中,蝕刻可以藉由使用不同的多個化學物質來執行,例如四氟化碳(CF4)、二氮烯(N2H2)、二氧化碳(CO2)、氫氟化合物(CxHyFz)、氯(Cl2)、溴化氫(HBr)、六氟化硫(SF6)、氧(O2)、氮(N2)、氬(Ar)、或其組合。在一些實施例中,蝕刻製程使用電漿,電漿功率在100W到800W之間。在一些實施例中,蝕刻製程是時控製程或具有終點控制的製程。在一些實施例中,如第1L圖所示,蝕刻製程包括一步蝕刻,其蝕刻通過底層111、硬罩幕層107、抗反射塗佈層106、介電層105、以及第二蝕刻停止層104。蝕刻製程在第一蝕刻停止層103停止。在一些實施例中,形成通孔115的蝕刻製程進一步包括額外的蝕刻步驟,其蝕刻通過第一蝕刻停止 層103,以連接通孔115與底層導體102(在第1L圖中未繪示)。在一些實施例中,蝕刻通過第一蝕刻停止層103的額外的蝕刻步驟,是藉由合適的製程來執行,例如乾式蝕刻製程或濕式蝕刻製程。可以在蝕刻製程之前或之後,使用濕式剝除製程以去除殘留的光阻劑113。在一些實施例中,除了濕式剝除製程之外,可以採用額外的清潔步驟來去除在光微影和蝕刻等多個製程期間所產生的多個副產物和/或多個缺陷。
在一些實施例中,在蝕刻製程期間形成多個缺陷。在一些實施例中,多個缺陷是多個碳基副產物,其是在蝕刻光阻劑113、蝕刻中間層112、蝕刻底層111、蝕刻介電層105、和/或蝕刻第二蝕刻停止層104期間所產生。在一些實施例中,如第1L圖中的10a所示,在接近蝕刻輪廓的頂部形成多個缺陷。在一些實施例中,如第1L圖中的10b所示,在接近蝕刻輪廓的底部形成多個缺陷。
在操作224期間使用交聯底層111的益處是在蝕刻交聯底層111期間去除或減少缺陷10a和10b的量。非交聯底層可能在底層中的多個聚合物之間沒有或具有少數交聯鏈。沒有或具有少數交聯鏈之多個聚合物在蝕刻底層期間容易產生多個碳基缺陷。在一些實施例中,蝕刻非交聯底層可能產生厚度大於例如50Å的多個缺陷。此種厚缺陷可能難以藉由後續的多個清潔製程來去除,並且可能導致元件故障或可靠性問題。相比之下,由於在交聯底層111中的強結合的和重交聯的多個聚合物,交聯底層111較不容易產生多 個厚缺陷。在一些實施例中,蝕刻交聯底層111產生厚度小於例如30Å的多個缺陷。這些厚度的多個缺陷較有可能藉由後續的多個清潔製程來去除。
方法200進行到操作226,其對底層進行去交聯,以形成去交聯底層。第1M圖揭示了執行去交聯製程160於底層111上,以形成去交聯底層111’。在一些實施例中,去交聯製程160包括破壞或打開在交聯底層111中由操作218所形成的交聯的多個聚合物鏈。在一些實施例中,去交聯製程160包括去交聯真空紫外線(vacuum ultraviolet,VUV)輻射。在一些實施例中,去交聯真空紫外線輻射提供了破壞多個聚合物鏈的能量。在一些實施例中,去交聯真空紫外線輻射具有在172nm到283nm之間的波長。選擇此波長是因為具有較高能量的較低波長之紫外線輻射,可能會對在底層111下之介電層105造成損害,而具有較低能量的較高波長之紫外線輻射,將具有較低效率而無法完全去交聯底層111。在一些實施例中,也可以使用波長在172nm到283nm之間的其他紫外線輻射。在一些實施例中,去交聯真空紫外線輻射可以是單波長、多波長、或寬帶波長。在一些實施例中,去交聯真空紫外線輻射具有小於800mJ的能量。在一些實施例中,去交聯真空紫外線輻射具有在100mJ到800mJ之間的能量。在一些實施例中,去交聯真空紫外線輻射執行的時間小於180秒。在一些實施例中,去交聯真空紫外線輻射執行的時間在60秒到180秒之間。在一些實施例中,去交聯真空紫外線輻射在合適的製程工具中執行,例如 光微影工具、獨立操作工具、或組合式濕式清潔工具上的清潔機制(clean track)。
在一些實施例中,去交聯製程160進一步包括去交聯烘烤。在一些實施例中,在低於350℃的溫度下執行去交聯烘烤。在一些實施例中,在75℃到350℃之間的溫度下執行去交聯烘烤。在一些實施例中,在250℃到350℃之間的溫度下執行去交聯烘烤。在一些實施例中,去交聯烘烤執行的時間小於180秒。在一些實施例中,去交聯烘烤執行的時間在60秒到180秒之間。在一些實施例中,去交聯製程160破壞在交聯底層111中的交聯的多個甲基丙烯酸酯類主鏈。作為結果,在去交聯製程160之後,交聯底層111轉變成去交聯底層111’。
參考第2圖,方法200進行到操作228,其去除去交聯底層。第1N圖揭示了去交聯底層111’的去除。在一些實施例中,以濕式製程去除去交聯底層111’。在一些實施例中,用於去除去交聯底層111’之濕式製程使用包括水的多個溶劑型化學物質。在一些實施例中,用於去除去交聯底層111’的溶劑中之含水量小於20%。在一些實施例中,溶劑可以與過氧化氫(H2O2)混合。在一些實施例中,溶劑包括多個活性成分,例如N-甲基-2-吡咯烷酮、環己酮、甲苯腈、二甘醇、二甘醇單丁醚、二甘醇二甲醚、二甲基亞碸、二甲基甲醯胺、聚(乙二醇)雙(胺)、(2-甲基丁基)胺、三(2-乙基己基)胺、聚(乙二醇)甲基醚胺、聚(乙二醇)二胺、氟化銨、氫氟酸、氟化鉀,吡咯烷、丙酮、甲基異丁基酮、碳 酸丙烯酯、1-甲氧基-2-丙醇、二氯甲烷、三氯乙烯、1-氯苯並三唑、5-氯苯並三唑、1-甲基咪唑、甲巰咪唑、具有官能側鏈的唑類、和/或過氧化氫。在一些實施例中,去交聯底層111’的去除製程,去除了去交聯底層111’。在一些實施例中,去交聯底層111’的去除製程沒有破壞介電層104或底層導體102。在一些實施例中,隨著去交聯底層111’的去除,去除了多個缺陷(例如,在去交聯底層111’的去除期間,剝離了多個缺陷10a)。在一些實施例中,可以使用額外的乾式和/或濕式清潔製程來去除多個缺陷10a和10b。作為結果,可以實現如第1N圖所示之溝槽110和通孔115的乾淨蝕刻輪廓。
第3A圖到第3G圖是根據一些實施例的使用光阻劑去交聯製程製造實例半導體結構的橫截面示意圖。第4圖是根據一些實施例的繪示結合光阻劑去交聯製程製造半導體結構的實例方法的流程圖。提供第3A圖到第3G圖作為實例橫截面以方便方法400的解釋。
參考第4圖,方法400從操作402開始,其形成溝槽於基板上。形成溝槽於基板上的實例方法被上述關於方法200的操作202到216以及各別的第1A圖到第1H圖所描述。第3A圖(第1H圖的再現)揭示了在基板101上形成的溝槽110。
方法400進行到操作404,其形成交聯底層於溝槽上。第3B圖揭示了在溝槽110上形成的交聯底層311。在一些實施例中,交聯底層311填充溝槽110。在一些實施例 中,交聯底層311包括在多個聚合物之間具有多個交聯鏈的多個甲基丙烯酸酯類聚合物。在一些實施例中,交聯底層311具有在500Å到3000Å之間的厚度(例如約2000Å)。
在一些實施例中,形成交聯底層311的包括兩個步驟:(i)沉積非交聯底層,和(ii)交聯非交聯底層。在一些實施例中,非交聯底層包括多個甲基丙烯酸酯類聚合物,此多個甲基丙烯酸酯類聚合物間沒有交聯鏈。在一些實施例中,非交聯底層中的多個甲基丙烯酸酯類聚合物包括甲基丙烯酸酯類主鏈。在一些實施例中,非交聯底層中的多個甲基丙烯酸酯類聚合物包括苯類側鏈。在一些實施例中,沉積非交聯底層是藉由合適的製程來執行,例如旋塗製程、化學氣相沉積製程、電漿輔助化學氣相沉積製程、或原子層沉積製程。旋塗製程旋塗交聯試劑和溶劑的水性混合物於溝槽110上,以填充溝槽110。在一些實施例中,交聯試劑包括甲基丙烯酸酯類交聯聚合物。溶劑包括丙二醇甲醚或丙二醇甲醚醋酸酯。在一些實施例中,交聯非交聯底層之第二步驟是藉由合適的製程來執行,例如交聯烘烤。在一些實施例中,在低於350℃的溫度下執行交聯烘烤。在一些實施例中,在75℃到350℃之間的溫度下執行交聯烘烤。在一些實施例中,在250℃到350℃之間的溫度下執行交聯烘烤。在一些實施例中,交聯烘烤執行的時間小於180秒。在一些實施例中,交聯烘烤執行的時間在60秒到180秒之間。
在一些實施例中,交聯製程包括在非交聯底層中的多個交聯試劑之間交聯多個聚合物鏈。在一些實施例 中,在多個交聯試劑之間進行交聯,致使多個交聯聚合物的多個甲基丙烯酸酯類主鏈交聯。在一些實施例中,交聯製程所需的能量由交聯烘烤提供。
參考第4圖,方法400進行到操作406,其形成中間層(ML)於交聯底層(BL)上。第3C圖揭示了在交聯底層311上形成的中間層312。在一些實施例中,中間層312包括旋塗氧化物。在一些實施例中,中間層312具有在100Å到350Å之間的厚度。在一些實施例中,中間層312是藉由合適的製程來形成,例如旋塗製程。在一些實施例中,旋塗製程使用了溶劑類旋塗氧化物,並且溶劑包括丙二醇甲醚或丙二醇甲醚醋酸酯。在一些實施例中,旋塗製程進一步包括溶劑烘烤步驟,以烘烤出在旋塗氧化物中的多個溶劑而形成中間層。在一些實施例中,在低於350℃的溫度下執行溶劑烘烤步驟。在一些實施例中,在75℃到350℃之間的溫度下執行溶劑烘烤。在一些實施例中,在250℃到350℃之間的溫度下執行溶劑烘烤。在一些實施例中,溶劑烘烤執行的時間在60秒到180秒之間。在一些實施例中,中間層312用於界定在隨後的蝕刻步驟中將形成的特徵之臨界尺寸。
方法400進行到操作408,其形成通孔圖案於中間層上。第3D圖揭示在中間層312上形成的通孔圖案。在一些實施例中,通孔圖案包括通過微影技術而在光阻劑313的層中形成的多個開口314。形成通孔圖案包括多個製程步驟,例如旋轉塗佈光阻劑313;軟烘烤光阻劑313;使用包含所欲形成之通孔圖案的罩幕在光微影中曝光光阻劑 313;烘烤曝光後的光阻劑313;以及顯影光阻劑313。在一些實施例中,光阻劑313是正形光阻。在一些實施例中,光阻劑313具有在200Å到1000Å之間的厚度。
方法400進行到操作410,其對交聯底層311進行去交聯,以形成去交聯底層311’。第3E圖揭示了執行去交聯製程360於底層311上,以形成去交聯底層311’。在一些實施例中,去交聯製程360包括破壞或打開在交聯底層311中由操作404所形成的交聯的多個聚合物鏈。在一些實施例中,去交聯製程360包括去交聯真空紫外線輻射。在一些實施例中,去交聯真空紫外線輻射提供了破壞多個聚合物鏈的能量。在一些實施例中,去交聯真空紫外線輻射具有在172nm到283nm之間的波長。在一些實施例中,去交聯真空紫外線輻射可以是單波長、多波長、或寬帶波長。在一些實施例中,去交聯真空紫外線輻射具有小於800mJ的能量。在一些實施例中,去交聯真空紫外線輻射具有在100mJ到800mJ之間的能量。在一些實施例中,去交聯真空紫外線輻射執行的時間小於180秒。在一些實施例中,去交聯真空紫外線輻射執行的時間在60秒到180秒之間。在一些實施例中,去交聯真空紫外線輻射在合適的製程工具中執行,例如光微影工具、獨立操作工具、或組合式濕式清潔工具上的清潔機制。
在一些實施例中,去交聯製程360進一步包括去交聯烘烤。在一些實施例中,在低於350℃的溫度下執行去交聯烘烤。在一些實施例中,在75℃到350℃之間的溫度 下執行去交聯烘烤。在一些實施例中,在250℃到350℃之間的溫度下執行去交聯烘烤。在一些實施例中,去交聯烘烤執行的時間小於180秒。在一些實施例中,去交聯烘烤執行的時間在60秒到180秒之間。在一些實施例中,去交聯製程360破壞在交聯底層311中的交聯的多個甲基丙烯酸酯類主鏈。作為結果,在去交聯製程360之後,交聯底層311轉變成去交聯底層311’。
參考第4圖,方法400進行到操作412,其通過由操作410所界定之多個開口蝕刻到介電層,以形成通孔。第3F圖揭示了通過多個開口314,形成通孔315。在一些實施例中,蝕刻包括乾式蝕刻製程。在一些實施例中,蝕刻可以藉由使用不同的多個化學物質來執行,例如四氟化碳(CF4)、二氮烯(N2H2)、二氧化碳(CO2)、氫氟化合物(CxHyFz)、氯(Cl2)、溴化氫(HBr)、六氟化硫(SF6)、氧(O2)、氮(N2)、氬(Ar)、或其組合。在一些實施例中,蝕刻製程使用電漿,電漿功率在100W到800W之間。在一些實施例中,蝕刻製程是時控製程或具有終點控制的製程。在一些實施例中,如第3F圖所示,蝕刻製程包括一步蝕刻,其蝕刻通過去交聯底層311’、硬罩幕層107、抗反射塗佈層106、介電層105、以及第二蝕刻停止層104。蝕刻製程在第一蝕刻停止層103停止。在一些實施例中,形成通孔315的蝕刻製程進一步包括額外的蝕刻步驟,其蝕刻通過第一蝕刻停止層103,以連接通孔315與底層導體102(在第3F圖中未繪示)。在一些實施例中,蝕刻通過第一蝕刻停止層103 的額外的蝕刻步驟,是藉由合適的製程來執行,例如乾式蝕刻製程或濕式蝕刻製程。可以在蝕刻製程之前或之後,使用濕式剝除製程以去除殘留的光阻劑313。在一些實施例中,除了濕式剝除製程之外,可以採用額外的清潔步驟來去除在光微影和蝕刻等多個製程期間所產生的多個副產物和/或多個缺陷。
在一些實施例中,因為去交聯底層311’具有更多的含有被破壞的或被打開的多個聚合物鏈之多個去交聯聚合物,所以在蝕刻去交聯底層311’期間可能產生更多的聚合物副產物和碳基缺陷。類似於前面描述的非交聯底層,在蝕刻製程期間,與在交聯底層中具有更強鍵之多個交聯聚合物相比,具有鬆散連接的多個聚合物之去交聯底層311’更容易產生厚的多個碳基缺陷。在一些實施例中,在蝕刻去交聯底層311’期間所產生的多個缺陷包括含氧碳氫化合物(CHO)。在一些實施例中,在蝕刻去交聯底層311’期間所產生的多個缺陷之厚度可能大於例如50Å。此種厚缺陷可能難以藉由後續的多個清潔製程來去除,並且可能導致元件故障或可靠性問題。作為結果,可以實施額外的去殼製程以去除在蝕刻去交聯底層311’期間所產生的多個缺陷。
在一些實施例中,在蝕刻去交聯底層311’期間執行去殼製程,以去除在蝕刻去交聯底層311’期間所產生的多個碳基缺陷。在一些實施例中,將去殼製程合併到蝕刻去交聯底層311’中。去殼製程可以包括多個蝕刻步驟和多個去殼步驟的多個循環,其中多個蝕刻步驟使用多個蝕刻氣 體(例如多個氟基或氯基氣體)來蝕刻去交聯底層311’,並且多個去殼步驟使用多個去殼氣體(例如多個氧基氣體)來去除多個蝕刻步驟期間所形成的多個碳基缺陷。將去殼製程合併到蝕刻去交聯底層311’中的一個優點是,可以在多個缺陷的厚度變得太厚(例如50Å)而變得更難去除之前,先去除多個缺陷。在一些實施例中,在蝕刻去交聯底層311’之後,執行去殼製程以去除多個缺陷或減小多個缺陷的厚度,從而在隨後的多個清潔製程之後可以去除多個缺陷。在一些實施例中,去殼製程是藉由合適的製程來執行,例如電容耦合電漿(capacitive coupled plasma,CCP)製程、感應耦合電漿(inductive coupled plasma,ICP)製程、或遠端電漿(remote plasma)製程。在一些實施例中,去殼製程可以使用不同的多個化學物質,例如氧(O2)、二氧化碳(CO2)、氮和氫混合物(N2/H2)、氦和氫混合物(He/H2)、和/或氬(Ar)。在一些實施例中,以小於500W的電漿功率執行去殼製程。在一些實施例中,以50W到500W之間的電漿功率執行去殼製程。在一些實施例中,以小於150mT的壓力下執行去殼製程。在一些實施例中,在10mT到150mT之間的壓力下執行去殼製程。在一些實施例中,去殼製程執行的時間小於120秒。在一些實施例中,去殼製程執行的時間在30秒到120秒之間。
參考第4圖,方法400進行到操作414,其去除去交聯底層。第3G圖揭示了去交聯底層311’的去除。在一些實施例中,以濕式製程去除去交聯底層311’。在一些實 施例中,用於去除去交聯底層311’之濕式製程使用包含水的多個溶劑型化學物質。在一些實施例中,用於去除去交聯底層311’的溶劑中之含水量小於20%。在一些實施例中,溶劑可以與過氧化氫(H2O2)混合。在一些實施例中,溶劑包括多個活性成分,例如N-甲基-2-吡咯烷酮、環己酮、甲苯腈、二甘醇、二甘醇單丁醚、二甘醇二甲醚、二甲基亞碸、二甲基甲醯胺、聚(乙二醇)雙(胺)、(2-甲基丁基)胺、三(2-乙基己基)胺、聚(乙二醇)甲基醚胺、聚(乙二醇)二胺、氟化銨、氫氟酸、氟化鉀,吡咯烷、丙酮、甲基異丁基酮、碳酸丙烯酯、1-甲氧基-2-丙醇、二氯甲烷、三氯乙烯、1-氯苯並三唑、5-氯苯並三唑、1-甲基咪唑、甲巰咪唑、具有官能側鏈的唑類、和/或過氧化氫。在一些實施例中,去交聯底層311’的去除製程,去除了去交聯底層311’。溝槽110和通孔115沒有多個缺陷或多個殘留物。在一些實施例中,去交聯底層311’的去除製程沒有破壞介電層104或底層導體102。
在一些實施例中,用於交聯底層的去交聯製程亦適用於形成半導體結構(例如通孔)的光微影步驟的重工製程(rework process)。在一些實施例中,重工製程從第1K圖所示之半導體結構開始。重工製程繼續去除光阻劑113、中間層112、以及底層111的一部分。重工製程的目的是在光微影期間去除可能具有多個問題的多個現有圖案,以便重新形成多個新的圖案。在一些實施例中,中間層112的去除包括使用多個溶劑,例如丙二醇甲醚醋酸酯。在一些實施例 中,交聯底層111對在重工製程中用於去除中間層的多個溶劑(例如丙二醇甲醚醋酸酯)是有抵抗力的。作為結果,重工製程可以使用包括丙二醇甲醚醋酸酯在內之多個溶劑去除中間層112,而不破壞交聯底層。
在光微影中的光阻劑交聯和去交聯製程之合併,減少了在蝕刻開口結構(例如溝槽或通孔)期間所產生的多個缺陷,從而提高元件的產量和可靠性。光阻劑交聯製程增加了光阻劑中的多個交聯聚合物的量,使得光阻劑在蝕刻製程期間較不易產生多個缺陷。光阻劑去交聯製程對交聯光阻劑進行去交聯,以便可以在乾式或濕式剝除製程中去除光阻劑。此外,光阻劑交聯和光阻劑去交聯製程之合併是一種具有成本效益的解決方案。交聯光阻劑(例如底層)對後續光阻劑(例如中間層)製程中所使用的多個溶劑(例如丙二醇甲醚或丙二醇甲醚醋酸酯)是有抵抗力的,其無須執行用以保護光阻劑層之額外的多個硬化處理步驟。多個製程步驟的減少致使元件製造的成本降低。
在一些實施例中,製造半導體結構的方法包括形成第一開口於基板上的介電層中。方法進一步包括沉積底層(BL)於形成在介電層中的第一開口上。方法進一步包括執行第一處理於底層上。方法進一步包括形成圖案於經處理的底層上。方法進一步包括蝕刻到介電層和經處理的底層以形成第二開口。方法進一步包括執行第二處理於經處理的底層上。方法進一步包括去除經第二處理所處理的底層。
在其他實施例中,第二處理包括真空紫外線(VUV)輻射。
在其他實施例中,真空紫外線輻射具有在172nm到283nm之間的波長。
在其他實施例中,真空紫外線輻射具有在100mJ到800mJ之間的能量。
在其他實施例中,真空紫外線輻射具有在60秒到180秒之間的曝光時間。
在其他實施例中,第二處理進一步包括在250℃到350℃之間的溫度下烘烤,烘烤時間在60秒到180秒之間。
在其他實施例中,底層包括甲基丙烯酸酯類光阻劑。
在其他實施例中,沉積底層包括以旋塗製程、化學氣相沉積(CVD)製程、電漿輔助化學氣相沉積(PECVD)製程、或原子層沉積(ALD)製程沉積底層。
在其他實施例中,第一處理包括在250℃到350℃之間的溫度下烘烤,烘烤時間在60秒到180秒之間。
在其他實施例中,第一開口包括溝槽,並且第二開口包括通孔。
在其他實施例中,形成圖案於經處理的底層上包括形成中間層(ML)於經處理的底層上,形成光阻劑層於中間層上,以及以光微影圖案化光阻劑層。
在一些實施例中,製造半導體結構的方法包括沉積光阻劑層於形成在介電層中的溝槽上。方法進一步包括執行烘烤以在光阻劑層中形成多個交聯。方法進一步包括形成圖案於光阻劑層上。方法進一步包括去交聯在光阻劑層中所形成的多個交聯。方法進一步包括蝕刻到介電層和光阻劑層以形成通孔。方法進一步包括去除光阻劑層。
在其他實施例中,去交聯在光阻劑層中所形成的多個交聯包括執行波長在172nm到283nm之間的真空紫外線(VUV)輻射。
在其他實施例中,烘烤以在光阻劑層中形成多個交聯是在250℃到350℃之間的溫度下執行,烘烤時間在60秒到180秒之間。
在其他實施例中,蝕刻到介電層和光阻劑層以形成通孔包括執行蝕刻步驟和去殼步驟的一或多個循環,其中每個循環包括至少一個蝕刻步驟和至少一個去殼步驟,並且其中蝕刻步驟蝕刻光阻劑,去殼步驟去除在蝕刻步驟期間所形成的碳基缺陷。
在一些實施例中,製造半導體結構的方法包括形成第一結構於基板上的介電層中。方法進一步包括沉積底層(BL)於形成在介電層中的第一結構上。方法進一步包括以第一烘烤交聯底層。方法進一步包括形成圖案於底層上。方法進一步包括蝕刻到介電層以形成第二結構。方法進一步包括以真空紫外線輻射去交聯底層。方法進一步包括以濕式蝕刻製程去除底層。
在其他實施例中,第一結構包括溝槽,並且第二結構包括通孔。
在其他實施例中,真空紫外線輻射具有在172nm到283nm之間的波長,以及100mJ到800mJ之間的能量。
在其他實施例中,底層包括甲基丙烯酸酯類光阻劑。
在其他實施例中,去交聯底層進一步包括對底層進行第二烘烤。
應當理解的是,具體實施方式部分,而不是發明內容和摘要部分,旨在用於解釋申請專利範圍。發明內容和摘要部分可以闡述本揭露的一個或多個但不是全部的示例性實施例,此示例性實施例是由發明人(一個或多個)所設想的,因此,並不旨在以任何方式限制本揭露和所附申請專利範圍。
上文概述若干實施例之特徵,使得熟習此項技術者可更好地理解本揭露之各方面。熟習此項技術者應瞭解,可輕易使用本揭露作為設計或修改其他製程及結構的基礎,以便實施本文所介紹之實施例的相同目的和/或實現相同優勢。熟習此項技術者亦應認識到,此類等效結構並未脫離本揭露之精神及範疇,且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。
Claims (1)
- 一種製造半導體結構的方法,包括:形成一第一開口於設置在一基板上的一介電層中;沉積一底層(BL)於該第一開口上;執行一第一處理於該底層上;形成一圖案於經處理的該底層上;蝕刻到該介電層和經處理的該底層以形成一第二開口;執行一第二處理於經處理的該底層上;以及去除經第二處理所處理的該底層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/628,114 US10032640B1 (en) | 2017-06-20 | 2017-06-20 | Formation of semiconductor structure with a photoresist cross link and de-cross link process |
| US15/628,114 | 2017-06-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201906001A true TW201906001A (zh) | 2019-02-01 |
Family
ID=62874463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106139533A TW201906001A (zh) | 2017-06-20 | 2017-11-15 | 製造半導體結構的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10032640B1 (zh) |
| CN (1) | CN109103092A (zh) |
| TW (1) | TW201906001A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI748286B (zh) * | 2019-11-21 | 2021-12-01 | 華邦電子股份有限公司 | 半導體裝置以及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11133195B2 (en) * | 2019-04-30 | 2021-09-28 | International Business Machines Corporation | Inverse tone pillar printing method using polymer brush grafts |
| CN113097075B (zh) * | 2020-01-08 | 2024-03-22 | 华邦电子股份有限公司 | 半导体装置以及其形成方法 |
| US20240250153A1 (en) * | 2023-01-20 | 2024-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure and methods of forming the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002015971A (ja) * | 2000-06-27 | 2002-01-18 | Matsushita Electric Ind Co Ltd | パターン形成方法及び半導体装置の製造装置 |
| JP3848070B2 (ja) * | 2000-09-27 | 2006-11-22 | 株式会社東芝 | パターン形成方法 |
| US9213234B2 (en) | 2012-06-01 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photosensitive material and method of lithography |
| US9256133B2 (en) | 2012-07-13 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for developing process |
| US9028915B2 (en) | 2012-09-04 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a photoresist layer |
| US9093530B2 (en) | 2012-12-28 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of FinFET |
| US9012132B2 (en) | 2013-01-02 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Coating material and method for photolithography |
| US9223220B2 (en) * | 2013-03-12 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo resist baking in lithography process |
| US9146469B2 (en) * | 2013-03-14 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Middle layer composition for trilayer patterning stack |
| US8796666B1 (en) | 2013-04-26 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with strain buffer layer and methods of forming the same |
| US9548303B2 (en) | 2014-03-13 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET devices with unique fin shape and the fabrication thereof |
| US9536759B2 (en) | 2015-05-29 | 2017-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Baking apparatus and method |
-
2017
- 2017-06-20 US US15/628,114 patent/US10032640B1/en active Active
- 2017-11-15 TW TW106139533A patent/TW201906001A/zh unknown
- 2017-11-21 CN CN201711226117.1A patent/CN109103092A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI748286B (zh) * | 2019-11-21 | 2021-12-01 | 華邦電子股份有限公司 | 半導體裝置以及其形成方法 |
| US11569150B2 (en) | 2019-11-21 | 2023-01-31 | Winbond Electronics Corp. | Semiconductor bonding pad device and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103092A (zh) | 2018-12-28 |
| US10032640B1 (en) | 2018-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
| US9006106B2 (en) | Method of removing a metal hardmask | |
| US10672614B2 (en) | Etching and structures formed thereby | |
| US9818690B2 (en) | Self-aligned interconnection structure and method | |
| US9627215B1 (en) | Structure and method for interconnection | |
| TWI567870B (zh) | 內連接結構及其製造方法 | |
| US7291553B2 (en) | Method for forming dual damascene with improved etch profiles | |
| CN101452879A (zh) | 开口蚀刻后的清洗方法 | |
| CN105789111A (zh) | 半导体结构的形成方法 | |
| KR102159209B1 (ko) | 3층 제거를 위한 화학적 조성물 | |
| TW201906001A (zh) | 製造半導體結構的方法 | |
| TW200522203A (en) | Method for fabricating semiconductor device | |
| TWI744897B (zh) | 形成半導體裝置結構的方法 | |
| CN106684031A (zh) | 半导体结构的制造方法 | |
| CN105826245A (zh) | 半导体结构的形成方法 | |
| TW200414425A (en) | Manufacturing method of semiconductor device | |
| KR100838394B1 (ko) | 하드마스크층을 이용한 반도체소자의 식각 방법 | |
| CN106898575B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN101617389A (zh) | 形成晶体管的接触和通孔开口的方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| KR100617076B1 (ko) | 듀얼 다마신 형성방법 | |
| TWI774415B (zh) | 形成半導體裝置的方法 | |
| US20050260845A1 (en) | Low-K dielectric etch process for dual-damascene structures | |
| JP3821725B2 (ja) | スルーホールの形成方法及び半導体装置の製造方法 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 |