TW201832278A - 用於電漿切割半導體晶圓的方法與設備 - Google Patents
用於電漿切割半導體晶圓的方法與設備 Download PDFInfo
- Publication number
- TW201832278A TW201832278A TW106141383A TW106141383A TW201832278A TW 201832278 A TW201832278 A TW 201832278A TW 106141383 A TW106141383 A TW 106141383A TW 106141383 A TW106141383 A TW 106141383A TW 201832278 A TW201832278 A TW 201832278A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- plasma
- workpiece
- support film
- support
- Prior art date
Links
Classifications
-
- H10P54/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H10P50/242—
-
- H10P72/0428—
-
- H10P72/72—
-
- H10P72/7402—
-
- H10W74/137—
-
- H10P72/7416—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本發明提供一種用於電漿切割基板之方法。該基板具備頂表面及底表面,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構。將該基板置放至框架上的支撐膜上以形成工件。提供具有電漿源之處理腔室。在該電漿處理腔室內提供工件支撐件。將該工件置放至該工件支撐件上。自該電漿處理腔室中之該電漿源產生電漿。使用所產生電漿以及在該支撐膜曝露於該所產生電漿時自該支撐膜產生的副產物來處理該工件。
Description
本發明關於一種用於自半導體晶圓形成個別裝置晶片之設備的使用,且特定而言,是關於一種使用電漿蝕刻將晶圓分離成個別晶粒之設備。
〔對相關申請案之交叉參考〕
本申請案主張來自2016年11月30日申請之題為「用於電漿切割半導體晶圓的方法與設備(METHOD AND APPARATUS FOR PLASMA DICING A SEMI-CONDUCTOR WAFER)」的共同擁有之美國臨時專利申請案第62/428,078號之優先權且與其相關,此臨時專利申請案以引用之方式併入本文中。
半導體裝置被製造於呈薄晶圓形式之基板上。通常將矽用作基板材料,但亦使用諸如III-V族化合物(例如,GaAs及InP)之其他材料。在一些情況(例如,製作LED)下,基板是藍寶石或碳化矽晶圓,在其上沉積半導電材料之薄層。此類基板之直徑的範圍係2吋及3吋直至200mm、300mm及450mm,且存在描述此類基板大小之許多標準(例如,SEMI)。
電漿蝕刻裝備廣泛地用於處理此等基板以產生半導體裝置。此裝備典型地包括真空腔室,該真空腔室配備有高密度電漿源,諸如感應耦合電漿(ICP),該高密度電漿源用以確保對具成本效益之製作必要的高蝕刻速率。為移除在處理期間產生之熱量,典型地將基板夾持至溫控式支撐件。典型地係諸如氦氣之氣體的加壓流體維持於基板與支撐件之間以提供用於熱傳遞之 熱傳導路徑。可使用機械夾持機構,其中向下力經施加至基板之頂側,但由於夾鉗與基板之間的接觸,此可導致污染。當使用機械夾鉗時,亦可出現工件彎曲,此係因為典型地在工件之邊緣處進行接觸且加壓流體對工件之背面施予力。靜電夾盤(ESC)更常用以提供夾持力。
已開發出適於待蝕刻之材料的眾多氣體化學反應。此等化學反應常常使用鹵素(氟、氯、溴或碘)或含鹵素氣體連同額外氣體,該些額外氣體經添加以改良蝕刻品質(例如,蝕刻各向異性、遮罩選擇性及蝕刻均勻性)。諸如SF6、F2、ClF3及/或NF3之含氟氣體可用來以高速率蝕刻矽。特定而言,通常使用將高速率矽蝕刻步驟與鈍化步驟交替以控制蝕刻側壁的製程(Bosch或TDM)以將深特徵蝕刻至矽中。含氯、碘及/或溴氣體通常用以蝕刻III-V族材料。
電漿蝕刻不限於半導電基板及裝置。這樣的蝕刻技術可應用於任何基板類型,其中可使用合適的氣體化學反應來蝕刻基板。其他基板類型可包括含碳基板(包括聚合基板)、陶瓷基板(例如,AlTiC及藍寶石)、金屬基板、玻璃基板及晶粒附著薄膜。
為確保一致結果、低損壞及操作容易性,典型地在製作製程中使用機器人晶圓處置。處置器經設計以在接觸最少之情況下支撐晶圓,從而最少化可能的污染且減少微粒之產生。一般使用單獨的邊緣接觸或僅幾個部位處接近晶圓邊緣之底側接觸(典型地,與晶圓邊緣相距在3至6mm內)。包括晶圓匣、機器人臂及在包括晶圓支撐件及ESC之處理腔室夾具內的處置方案經設計以處置如先前所提到之標準晶圓大小。
在製造於基板上之後,個別裝置(晶粒或晶片)在封裝或用於其他電子電路系統中之前彼此分離。多年來,機械部件已用以將晶粒彼此分離。已包括此類機械部件以沿與基板晶軸對準之刻劃線或藉由使用高速金剛石 鋸來鋸切至晶粒之間的區(切割道)中的基板中或鋸穿該基板來使晶圓斷裂。近年來,雷射已用以促進刻劃製程。
此類機械晶圓切割技術具有影響此方法之成本有效性的限制。沿晶粒邊緣之碎裂及斷裂可減少所產生之良好晶粒之數目,且在晶圓厚度減小時變得更成問題。由鋸條(鋸口)所消耗之區域可大於100微米,其係不可用於晶粒生產之寶貴區域。對於含有小晶粒之晶圓(例如,具有500微米×500微米之晶粒大小的個別半導體裝置),此可表示大於20%之損失。另外,對於具有許多小晶粒且因此具有眾多切割道之晶圓,由於個別地分割每一切割道,因此切割時間增加且生產力下降。機械部件亦限於沿直線之分離及正方形或長方形晶片之生產。此可能不表示基礎裝置拓樸(例如,高功率二極體係圓形)且因此直線晶粒格式導致可使用基板區域之顯著損失。雷射切割亦由於在晶粒表面上留下殘餘材料或將應力誘發至晶粒中而具有限制。
值得注意的係,鋸切技術及雷射切割技術兩者本質上是串列操作。因此,隨著裝置大小之減小,切割晶圓之時間與晶圓上之總切割道長度成比例地增加。
近來,已提議電漿蝕刻技術作為分離晶粒且克服此等限制中之一些的手段。在裝置製造之後,用合適的遮罩材料遮蔽基板,留下晶粒之間的開放區域。接著使用活性氣體電漿來處理經遮蔽基板,該活性氣體電漿蝕刻在晶粒之間曝露的基板材料。基板之電漿蝕刻可部分或完全穿過基板而進行。在部分電漿蝕刻之狀況下,晶粒藉由後續裁切步驟分離,從而留下分離之個別晶粒。技術供應優於機械切割之數個益處:1)斷裂及碎裂減少;2)鋸口尺寸可減小至遠低於20微米;3)隨著晶粒數目增加,處理時間並未顯著增加; 4)對於較薄晶圓,處理時間減少;及5)晶粒拓樸不限於直線格式。
在裝置製造之後但在晶粒分離之前,可藉由機械研磨或類似製程使基板薄化降至幾百微米或甚至小於一百微米之厚度。
在切割製程之前,基板典型地安裝於切割夾具上。此夾具典型地由支撐黏著膜片之剛性框架組成。待切割之基板黏附至該膜片。此夾具固持分離之晶粒以供後續下游操作。用於晶圓切割之大多數工具(鋸或基於雷射之工具)經設計以處置此組態中之基板,且已建立數個標準夾具;然而,此等夾具極不同於其支撐之基板。儘管此等夾具最佳用於當前晶圓切割裝備中,但其無法在已經設計以處理標準基板之裝備中被處理。因此,當前自動電漿蝕刻裝備並不適合於處理經固定用於切割之基板,且難以實現電漿蝕刻技術對於晶粒分離應具有的益處。
因此,需要一種電漿蝕刻設備,其可用於將半導體基板切割成個別晶粒且與處置安裝於帶上且支撐於框架中之基板之已建立晶圓切割技術相容,且亦與標準前側遮罩技術相容。
先前技術不提供伴隨本發明之益處。
因此,本發明之目標係提供一種改良,其克服先前技術裝置之不足且對使用電漿蝕刻設備之半導體基板之切割的改進具有顯著貢獻。
本發明之另一目標係提供一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及底表面之該基板,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構;將該基板置放至框架上之支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;及使用所產生電漿以及在該支撐膜曝露於該所產生電漿時自該支撐膜產生的副產物來處理 該工件。
本發明之又一目標係提供一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及底表面之該基板,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構;將該基板置放至框架上之支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;使用所產生電漿來蝕刻該工件之該基板之表面以自該基板之該表面移除材料且提供經曝露表面;及將一鈍化層沉積至在蝕刻步驟中曝露之該些表面上,該鈍化層包含由曝露於該所產生電漿之該支撐膜而產生的副產物。
本發明之另外又一目標係提供一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及一底表面之該基板,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構;將該基板置放至框架上之支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;及使用電漿蝕刻氣體以及自曝露於所產生電漿之該支撐膜而產生的副產物來蝕刻該工件之該基板之表面,以自該基板之該表面移除材料且提供經曝露表面。
前文已概述本發明之相關目標中之一些。此等目標應視為僅說明所預期本發明之更突出特徵及應用中之一些。許多其他有益結果可藉由以不同方式應用所揭示之本發明或在本發明之範圍內修改本發明來獲得。因此,除由申請專利範圍所界定之本發明的範圍外,藉由參考發明內容及結合隨附圖式進行之較佳具體實例之實施方式來獲得其他目標及對本發明之更全面理解。
本發明描述一種允許電漿切割半導體基板之電漿處理設備。在 裝置製造及晶圓薄化之後,使用習知遮罩技術來遮蔽基板之前側(電路側),其保護電路組件且留下晶粒之間的未受保護區域。該基板安裝於一薄型帶上,該薄型帶係支撐於一剛性框架內。基板/帶/框架總成經轉移至一真空處理腔室中且曝露於活性氣體電漿,在真空處理腔室中,晶粒之間的未受保護區域被蝕刻掉。在此製程期間,該框架及該帶受到保護以免被該活性氣體電漿損壞。處理使晶粒完全分離。在蝕刻之後,基板/帶/框架總成另外曝露於電漿,其自基板表面移除潛在的損害性殘餘物。在將基板/帶/框架總成轉移出該處理腔室之後,使用熟知技術將晶粒自該帶移除且接著視需要進一步處理(例如,封裝)晶粒。
本發明之另一特徵係提供一種用於電漿切割一基板之方法。該基板可具有諸如矽之半導電層及/或該基板可具有諸如GaAs之III-V族層。該基板可具有經圖案化於該基板之電路側上的保護層,諸如光阻層。該基板具備頂表面及底表面,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構。該基板之該複數個切割道中的至少一者可在該基板之邊緣處相交。將該基板置放至框架上之支撐膜上以形成工件。該基板可黏附至該支撐膜。該支撐膜可進一步包含一含碳層。該支撐膜可進一步包含複數個層。該支撐膜可進一步包含黏著層。該工件之該框架可具有導電層及/或金屬層。提供具有電漿源之處理腔室。該電漿源可以是高密度電漿源。在該電漿處理腔室內提供工件支撐件。靜電夾盤可併入至該工件支撐件中。將該工件置放至該工件支撐件上。RF電源可耦接至該工件支撐件以圍繞該工件產生電漿。可藉由將諸如氦氣之加壓氣體自該工件支撐件供應至該工件來提供該工件與該工件支撐件之間的熱連通。自該電漿處理腔室中之該電漿源產生電漿。使用所產生電漿以及在該支撐膜曝露於該所產生電漿時自該支撐膜而產生的副產物來處理該工件。可在處理步驟期間保護該基板上之該至少一個裝置結構。
本發明之又一特徵係提供一種用於電漿切割基板之方法。該基板可具有諸如矽之半導電層及/或該基板可具有諸如GaAs之III-V族層。該基板可具有經圖案化於該基板之電路側上的保護層,諸如光阻層。該基板具備頂表面及底表面,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構。該基板之該複數個切割道中的至少一者可在該基板之邊緣處相交。將該基板置放至框架上之支撐膜上以形成工件。該基板可黏附至該支撐膜。該支撐膜可進一步包含一含碳層。該支撐膜可進一步包含複數個層。該支撐膜可進一步包含黏著層。該工件之該框架可具有導電層及/或金屬層。提供具有電漿源之處理腔室。該電漿源可以是高密度電漿源。在該電漿處理腔室內提供工件支撐件。靜電夾盤可併入至該工件支撐件中。將該工件置放至該工件支撐件上。RF電源可耦接至該工件支撐件以圍繞該工件產生電漿。可藉由將諸如氦氣之加壓氣體自該工件支撐件供應至該工件來提供該工件與該工件支撐件之間的熱連通。自該電漿處理腔室中之該電漿源產生電漿。使用所產生電漿來蝕刻該工件之該基板之表面以自該基板之該表面移除材料且提供經曝露表面。蝕刻步驟可以是各向異性蝕刻。將鈍化層沉積至在該蝕刻步驟中曝露的該些表面上,該鈍化層包含由曝露於所產生電漿之該支撐膜而產生的副產物。在蝕刻步驟期間,該基板上之該至少一個裝置結構可被保護。
本發明之另外又一特徵是提供一種用於電漿切割基板之方法。該基板可具有諸如矽之半導電層及/或該基板可具有諸如GaAs之含III-V族化合物半導體層。該基板可具有經圖案化於該基板之電路側上的保護層,諸如光阻層。該基板具備頂表面及底表面,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構。該基板之該複數個切割道中的至少一者可在該基板之邊緣處相交。將該基板置放至框架上之支撐膜上以形成工件。該基板可黏附至該支撐膜。該支撐膜可進一步包含一含碳層。該支撐膜可進一步包含複數個層。該 支撐膜可進一步包含黏著層。該工件之該框架可具有導電層及/或金屬層。提供具有一電漿源之處理腔室。該電漿源可以是高密度電漿源。在該電漿處理腔室內提供工件支撐件。靜電夾盤可併入至該工件支撐件中。將該工件置放至該工件支撐件上。RF電源可耦接至該工件支撐件以圍繞該工件產生電漿。可藉由將諸如氦氣之加壓氣體自該工件支撐件供應至該工件來提供該工件與該工件支撐件之間的熱連通。自該電漿處理腔室中之該電漿源產生電漿。使用電漿蝕刻氣體及自曝露於所產生電漿之該支撐膜產生之一副產物來蝕刻該工件之該基板之表面,以自該基板之該表面移除材料且提供經曝露表面。在蝕刻步驟期間,該基板上之該至少一個裝置結構可被保護。
前文已相當廣泛地概述本發明之更相關及重要的特徵,以便可更好地理解下文的本發明之實施方式,使得可更充分瞭解本發明對此項技術之貢獻。下文將描述本發明之額外特徵,該些額外特徵形成本發明之申請專利範圍的主題。熟習此項技術者應瞭解,所揭示之概念及特定具體實例可易於用作修改或設計用於實現本發明相同目的之其他結構的基礎。熟習此項技術者亦應認識到,此類等效構造不脫離如在所附申請專利範圍中所闡述的本發明之精神及範圍。
100‧‧‧基板/晶圓
110‧‧‧裝置結構
120‧‧‧切割道區域
200‧‧‧保護材料
300‧‧‧帶
310‧‧‧剛性框架
320‧‧‧工件
400‧‧‧活性電漿蝕刻製程
500‧‧‧晶粒
600‧‧‧真空處理腔室
610‧‧‧氣體入口
620‧‧‧高密度電漿源
630‧‧‧工件支撐件
640‧‧‧RF電源
650‧‧‧真空泵
660‧‧‧保護蓋環
670‧‧‧靜電夾盤(ESC)
680‧‧‧提昇機構
690‧‧‧機械隔板
695‧‧‧穿孔
800‧‧‧尺寸/距離
810‧‧‧基板至框架尺寸
820‧‧‧蓋環至基板距離
830‧‧‧蓋環懸垂尺寸
1000‧‧‧散熱片
1100‧‧‧轉移臂
1110‧‧‧對準夾具
1700‧‧‧密封區/密封條帶/密封表面
1720‧‧‧提昇銷孔
1800‧‧‧離散體積或分區/壓力分區
1810‧‧‧離散體積或分區/壓力分區
2010‧‧‧夾持電極
2025‧‧‧提昇銷
2200‧‧‧重疊區
2320‧‧‧待夾持材料
2340‧‧‧夾持電極
2600‧‧‧穿孔之尺寸/穿孔大小
2610‧‧‧間隔
2700‧‧‧凹口
2720‧‧‧材料
2730‧‧‧材料
圖1係說明藉由切割道分離之個別裝置的半導體基板之自上而下視圖;圖2係說明藉由切割道分離之個別裝置的半導體基板之橫截面圖;圖3係安裝至帶及框架之半導體基板之橫截面圖;圖4係安裝至帶及框架之正藉由電漿製程蝕刻的半導體基板之橫截面圖;圖5係安裝至帶及框架之分離的半導體裝置之橫截面圖; 圖6係真空處理腔室之橫截面圖;圖7係在處理位置中之晶圓/框架之橫截面;圖8係真空處理腔室中之框架及蓋環之放大橫截面圖;圖9係腔室內部之區段之橫截面圖,其中蓋環安裝至腔室壁;圖10係腔室內部之區段之橫截面圖,其中蓋環安裝至內部散熱片;圖11係安裝至藉由轉移臂支撐之帶及框架的半導體基板之自上而下視圖;圖12係安裝至藉由轉移臂支撐之帶及框架的半導體基板之橫截面圖;圖13係在轉移位置中之晶圓/框架之橫截面圖;圖14係篩網之俯視圖;圖15係根據先前技術之靜電夾盤之俯視圖;圖16係根據先前技術之多分區靜電夾盤之俯視圖;圖17係根據本發明之一個具體實例的靜電夾盤之俯視圖;圖18係根據先前技術之靜電夾盤上的基板之橫截面圖;圖19係根據本發明之一個具體實例的靜電夾盤上之工件之橫截面圖;圖20係根據本發明之一個具體實例的靜電夾盤之橫截面圖;圖21係根據本發明之一個具體實例的靜電夾盤之橫截面圖;圖22係根據本發明之一個具體實例的具有多個基板的工件之俯視圖;圖23a至圖23c係根據本發明之機械隔板的變化之橫截面圖;圖24係根據本發明之一個具體實例的經蝕刻特徵之橫截面圖;及圖25係本發明之一個具體實例之流程圖。
遍及所有圖式之若干視圖,類似的元件符號是指類似的部分。
圖1說明在裝置製造之後的典型半導體基板。基板(100)在其 表面上具有數個區域,該數個區域含有藉由切割道區域(120)分離之裝置結構(110),該些切割道區域允許裝置結構分離成個別晶粒。儘管矽常用作基板材料,但常常使用因特定特性而被選取之其他材料。此類基板材料包括砷化鎵及其他III-V族材料或上面已沉積半導電層之非半導體基板。其他基板類型亦可包括絕緣體上矽(SOI)晶圓及安裝於上載體上之半導體晶圓。雖然上文之實例描述藉由切割道分離之晶粒,但本發明之態樣可有益地應用於基板上之其他圖案組態,包括含有鎵之基板、含有銦之基板、含有鋁之基板、含有磊晶層之基板、含有碳之基板、聚合基板、含有一半導體之基板及/或含有多個半導體之基板
在本發明中,如圖2中之橫截面圖中所展示,裝置結構(110)接著藉由保護材料(200)覆蓋,同時切割道區域(120)保持未受保護。此保護材料(200)可以是藉由熟知技術塗覆及圖案化之光阻。作為最終製程步驟,用跨越整個基板而塗覆之諸如二氧化矽或PSG的保護介電層塗佈一些裝置。可藉由用光阻進行圖案化及蝕刻介電材料而自切割道區域(120)選擇性地移除此保護介電層,如工業中所熟知的。此操作使裝置結構(110)受介電材料保護且使基板(100)在切割道區域(120)中實質上未受保護。應注意,在一些狀況下,用以檢查晶圓品質之測試特徵可位於切割道區域(120)中。取決於特定晶圓製造製程流程,此等測試特徵在晶圓切割製程期間可能受到或可能未受到保護。儘管所說明之裝置圖案展示長方形晶粒,但此並非必要的,且個別裝置結構(110)可以是最適用於基板(100)之最佳利用的任何其他形狀,諸如六邊形。值得注意的係,雖然先前實例考慮介電材料作為保護膜,但本發明可藉由包括半導電及導電保護膜之廣泛範圍的保護膜來實踐。此外,保護層可由多種材料組成。亦值得注意的是,保護膜之一些部分可以是最終裝置結構之整體部分(例如,鈍化介電質、金屬結合襯墊等)。此外,本發明亦可有 益地用於塊狀晶圓而不必具有裝置或裝置結構。一個此實例可以是安裝於載體上或未安裝、藉由界定待蝕刻之結構之遮罩材料覆蓋的半導體基板(矽、III-V族化合物等)。該基板亦可含有具有不同材料屬性之至少一個額外層,諸如絕緣層。
基板(100)典型地可藉由研磨製程薄化,其將基板厚度減小至幾百微米至薄達大約30微米或小於30微米如圖3中所展示,經薄化基板(100)接著黏附至帶(300),該帶又安裝於剛性框架(310)中以形成工件(320)。該框架典型地是金屬或塑膠,但其他框架材料是可能的。帶(300)典型地由含碳聚合物材料製成,且可另外具有塗覆至其表面之薄導電層。帶(300)提供對經薄化基板(100)之支撐,否則該經薄化基板可能太過脆弱而無法在不斷裂之情況下進行處置。應注意,圖案化、薄化及接著安裝之順序並非關鍵的,且步驟可經調整以最好地配合特定裝置及基板以及所使用之處理設備。值得注意的是,雖然先前實例考慮由將基板(100)安裝於黏著帶(300)上組成之工件(320),該黏著帶又附接至框架(310),但本發明不受晶圓及載體之組態限制。晶圓載體可由多種材料組成。該載體在電漿切割製程期間支撐基板。此外,晶圓無需使用黏著劑來附接至載體,將晶圓固持至載體且允許基板至陰極之部件熱連通的任何方法係足夠的(例如,靜電夾持式載體、具有機械夾持機構之載體等)。
在將基板(100)與切割框架(310)中之帶(300)安裝之後,將工件(320)轉移至真空處理腔室中。理想地,轉移模組亦在真空下,其允許處理腔室在轉移期間保持於真空,從而減少處理時間且防止處理腔室曝露於大氣及可能污染。如圖6中所展示,真空處理腔室(600)裝備有氣體入口(610)、用以產生諸如感應耦合電漿(ICP)之高密度電漿的高密度電漿源(620)、用以支撐工件(320)之工件支撐件(630)、用以經由工件支撐件 (630)將RF電力耦接至工件(320)之RF電源(640),及用於自處理腔室(600)泵抽氣體的真空泵(650)。在處理期間,使用活性電漿蝕刻製程(400)蝕刻掉基板(100)之未受保護區域(120),如圖4中所展示。此操作使裝置(110)分離成個別晶粒(500),如圖5中所展示。在本發明之另一具體實例中,使用活性電漿蝕刻製程(400)部分地蝕刻掉基板(100)之未受保護區域(120)。在此狀況下,諸如機械斷裂操作之下游操作可用以完成晶粒分離。此等下游方法是此技術中所熟知的。
雖然先前實例描述本發明使用結合高密度電漿(例如,ECR、ICP、螺旋型及磁性增強式電漿源)之真空腔室,但亦有可能使用廣泛範圍之電漿製程來蝕刻基板之未受保護區域。舉例而言,熟習此項技術者可設想到在真空腔室中使用低密度電漿源或甚至使用在大氣壓下或接近大氣壓之電漿的本發明之變化。
當工件(基板/帶/框架總成)(320)處於適當位置中以供電漿處理時,可保護框架(310)以免曝露於電漿(400)。曝露於電漿(400)可引起對框架(310)之加熱,其又可引起對安裝帶(300)之局部加熱。在高於大約100攝氏度之溫度下,帶(300)之實體屬性及其黏著能力可惡化且其將不再黏附至框架(310)。另外,框架(310)曝露於活性電漿氣體可引起框架(310)劣化。由於典型地在晶圓切割之後再使用框架(310),因此此劣化可限制框架(310)之使用壽命。框架(310)曝露於電漿(400)亦可不利地影響蝕刻製程:例如,框架材料可與處理氣體反應,有效地減小其在電漿中之濃度,此可減小基板材料之蝕刻速率,因此增加處理時間。為保護框架(310),如圖6、圖7及圖8中所展示之保護蓋環(660)定位於框架(310)上方。在一個具體實例中,由於接觸框架(310)(該接觸將在至處理腔室(600)中之轉移期間發生)可產生不合需要的粒子,因此蓋環(660)不觸碰 框架(310)。
在圖8中,尺寸(800)表示蓋環(660)與框架(310)之間的距離。此尺寸之範圍可大於大約0.1mm至小於大約20mm,其中最佳值是4mm。若距離(800)過大,則電漿將接觸框架(310)且蓋環(660)之益處將失去。
在一個具體實例中,蓋環(660)是溫控的。在無冷卻之情況下,蓋環(660)溫度可由於曝露於電漿而升高,且又經由熱輻射對帶(300)及框架(310)加熱,從而引起如上文所提到之劣化。對於蓋環(660)經冷卻之狀況,蓋環(660)之冷卻係藉由使其與冷體直接接觸來實現,該冷體諸如圖9中所展示的處理腔室(600)之壁或圖10中所展示的位於處理腔室(600)內之散熱片(1000)。為確保熱量自蓋環(660)充分移除至散熱片(1000),蓋環(660)應由具有良好熱導率之材料製成。此類材料包括許多金屬,例如鋁,但可使用其他導熱材料,諸如氮化鋁及其他陶瓷。蓋環材料之選項係選取為與所使用之電漿處理氣體相容。雖然對於氟基製程,鋁係令人滿意的,但在使用氯基製程時,諸如氮化鋁之替代材料或諸如氧化鋁之保護塗層的添加可係必要的。在電漿處理期間之蓋環(660)的操作溫度之範圍係約25攝氏度至約350攝氏度。較佳地,蓋環(660)之溫度保持在50攝氏度至90攝氏度之範圍內,其最少化至帶(300)及框架(310)之熱輻射且確保帶(300)維持其機械完整性。替代地,蓋環(660)可藉由使蓋環(660)與溫控流體接觸來進行溫控。此流體可係液體或氣體。在蓋環(660)溫度受流體控制之狀況下,蓋環(660)可含有數個流體通道以促進熱傳遞。此等流體通道可在蓋環(660)內部,附接於外部或在內部及附接於外部兩者之某一組合。
工件(基板/帶/框架總成)(320)藉由轉移臂(1100)轉移至處理腔室(600)中及轉移出處理腔室,該轉移臂支撐框架(310)及基板 (100)使得其維持為幾乎共面,如圖11及圖12中所展示。轉移臂(1100)可支撐帶(300)及框架(310)兩者或單獨支撐框架(310),但重要的係,因為經薄化基板(100)之脆弱性質,所以總成(320)並非單獨在基板(100)區域之下受支撐。轉移臂(1100)具有附接至其之對準夾具(1110),其在框架(310)經轉移至處理腔室(600)中之前將框架對準在可重複位置中。框架(310)亦可藉由半導體處理中所熟知之其他技術(例如,光學對準)來對準。亦可藉由此類熟知技術對基板(100)執行對準。重要的係,在將工件(基板/帶/框架總成)(320)置放於處理腔室(600)內之前對準該工件以避免未命中處理,如下文所解釋。
在圖8中,基板至框架尺寸(810)表示基板(100)之外徑與框架(310)之內徑之間的距離。此距離可係20mm至30mm(例如,Disco公司之切割框架具有用於200mm基板之約250mm的內徑,使得基板至框架尺寸(810)標稱地係25mm)。在將晶圓(100)安裝於框架(310)內之帶(300)上期間,晶圓(100)置放之偏差可多達2mm,使得蓋環至基板距離(820)在總成間亦可變化多至2mm,蓋環至基板距離係基板(100)外徑與蓋環(660)之內徑之間的距離。若在某時,蓋環至基板距離(820)小於零,則蓋環(660)將覆疊基板(100)之邊緣。基板之此區域將經遮蓋且被防止蝕刻,此可防止晶粒分離且在後續處理步驟中引起問題。較佳地,蓋環(660)不與基板(100)重疊。需要基板/帶/框架總成(320)在轉移之前對準以防止此類問題。另外,為另外確保蓋環至基板距離(820)不小於零,蓋環內徑應大於基板(100)之直徑。較佳地,蓋環內徑比基板直徑大5mm(例如,對於200mm基板,蓋環內徑係205mm)。圖8中之蓋環懸垂尺寸(830)表示自蓋環(660)之內徑至框架(310)之內徑的距離。框架(310)在轉移至處理腔室(600)中之前的對準確保蓋環懸垂尺寸(830)對於圍繞基板(100)之整 個周界保持基本上恆定,且帶(300)之未由靜電夾盤(ESC)(670)接觸的任何部分實質上被遮蓋以免受電漿。在一較佳具體實例中,未與ESC(670)熱接觸之任何帶(300)與蓋環(660)重疊。
當工件(例如,基板/帶/框架總成)(320)經轉移至處理腔室(600)中時,其經置放至提昇機構(680)上及自轉移臂(1100)移除。在將工件(例如,基板/帶/框架總成)(320)移出處理腔室(600)期間,發生相反製程。提昇機構(680)觸碰框架(310)區域且不提供至基板(100)之點接觸。由於帶(300)之可撓性可使晶粒彼此接觸且出現損壞,因此特定而言,在晶粒分離及卸載工件(320)之後,至基板(100)之點接觸可引起對基板(100)之損壞。圖13展示自底側提昇框架(310)之提昇機構(680);然而,亦可使用夾持裝置藉由接觸框架(310)之頂表面、底表面、外徑或此等之任何組合而自轉移臂(1100)移除框架(310)。為具有足夠空隙來將工件(320)置放於工件支撐件(630)上以處理基板(100),框架(310)、工件支撐件(630)及蓋環(660)可相對於彼此移動。此移動可藉由移動蓋環(660)、工件支撐件(630)或提昇機構(680)或三者之任何組合來實現。
在電漿處理期間,熱量經傳遞至電漿觸碰之所有表面,包括基板(100)、帶(300)及框架(310)。蓋環(660)將最少化至帶(300)及框架(310)之區域的熱傳遞,但基板(100)必須曝露於電漿(400)以供處理。
可用數種方式配置機械隔板(690)中之穿孔(695)。圖14展示具有以直線圖案均勻地分佈之穿孔(695)之圖案的機械隔板(690)之俯視圖。雖然圖14展示穿孔(695)之直線圖案,但可使用包括六邊形、蜂巢形或圓形穿孔圖案之替代組態。跨越機械隔板(690),穿孔之尺寸(2600)可發生變化(例如,圖23b及圖23c)。
在一替代具體實例中,機械隔板(690)中之穿孔圖案可經設計使得穿孔之間的間隔(2610)可變(例如,圖23b及圖23c)。在又一具體實例中,跨越機械隔板(690),穿孔之大小及/或形狀可發生變化。機械隔板(690)可具有穿孔圖案使得跨越隔板,穿孔大小(2600)及間隔(2610)兩者發生變化。
圖15展示如此項技術中已知之靜電夾盤之俯視圖。ESC(670)將通常具有一或多個密封區(1700)以將加壓流體限定於ESC與正被夾持之基板(100)之間。通常在ESC之周邊附近且圍繞否則可使加壓流體洩漏且使熱傳遞劣化之任何特徵來使用密封區(1700)。一些ESC利用多個同心密封條帶(1700),如圖16中所展示,以產生離散體積或分區(1800、1810),其允許獨立控制各別分區內之流體壓力。此等ESC通常描述為多壓力分區ESC。亦有可能壓力分區(1800、1810)不離散且加壓流體中之一些在分區之間漏泄。寬密封區(1700)典型地並非較佳的。典型地,跨越與該寬密封區重疊之工件區域的熱梯度可負面地影響蝕刻之某一特性。相反,若密封區不足夠寬,則加壓流體可洩漏且熱傳遞可劣化。如圖15中所展示,在先前技術中,上文所描述之密封區或條帶(1700)並不延伸超過基板(100),此係因為如此做將使密封條帶(1700)之密封表面曝露於潛在腐蝕性電漿氣體,該些氣體可減少ESC之壽命。圖18展示如此項技術中已知之靜電夾盤上的剛性基板(100)之橫截面圖。應注意,密封條帶(1700)與基板(100)重疊。此外,在此項技術中典型地使基板(100)延伸超出密封表面(1700)之邊緣以便適應在將晶圓置放於ESC(670)上期間之任何置放誤差。在先前技術中亦值得注意的係,用以將基板提離ESC之提昇銷孔(1720)及提昇銷(2025)亦位於基板(100)下方處於最外密封條帶(1700)內部或內。最後,此項技術中已知之ESC具有限於基板(100)之下的區域的夾持電極(2010)。因此,夾持電極(2010)係在由 外部密封條帶(1700)界定之區域內部,夾持電極及外部密封條帶兩者在晶圓周邊內部。
圖19展示本發明之一個具體實例的橫截面圖。當夾持可撓性工件(例如,含有帶(300)之工件(320)等)時,較佳使至少一個夾持電極(2010)與密封區(1700)重疊,如圖19中所描繪。此在工件之可撓性區與密封區(1700)重疊時尤其重要。夾持電極(2010)與可撓性工件(300)之重疊有助於最少化氦氣洩漏。較佳地,此重疊區(2200)大於1mm寬。重疊區(2200)可以是沿內部密封條帶周邊、外部密封條帶周邊、在密封條帶內或三者之某一組合。
圖20及圖21展示夾持電極(2340)不具有插入於夾持電極(2340)與待夾持材料(2320)之間的電絕緣體。在ESC夾持電極(2340)經曝露(未被電絕緣體覆蓋)且夾持電極(2340)至少部分地接觸待夾持材料(2320)之狀況下,接觸ESC電極(2340)之待夾持材料(2320)之底表面必須電絕緣。
如圖22中所展示,在工件(320)含有大於一個基板(100)之狀況下,ESC(670)較佳延伸超出至少一個基板(100)之邊緣,較佳延伸超出所有基板(100)之邊緣。為將冷卻氣體(典型地,氦氣)限定於基板後方,帶(300)必須形成靜電夾盤(670)與帶(300)之間的密封表面。此密封表面常常被稱作密封條帶(1700)。在一個具體實例中,密封表面(1700)係連續的且形成環繞所有基板(100)之區。在另一具體實例中,密封條帶(1700)可能不連續且環繞至少一個基板。在又一具體實例中,每一基板(100)由個別密封條帶(1700)環繞。在另一具體實例中,基板(100)可覆疊密封條帶,或替代地,密封條帶可處於基板(100)外部。
如圖24中所展示,當蝕刻基板下至由具有不同相對介電常數之 兩種材料(例如,圖24中之2720及2730)(例如,絕緣體上矽(SOI)結構)之接觸界定的界面時,關於與界面處之帶電相關聯之蝕刻的問題係熟知的。此類問題可以是電性的或實體性的,且通常被稱為凹口(例如,參見圖24中之2700)、開槽、特徵輪廓劣化。此等問題典型地出現所處的界面實例係絕緣體上矽(SOI)、安裝於絕緣載體上之半導體基板、安裝於帶上之半導體晶圓(例如,GaAs、Si)及含有至少一個電絕緣層之基板。對於裝置良率及效能,此等問題是不合需要的。舉例而言,當使用在絕緣體(例如,SiO2)上停止之分時多工(例如,TDM、DRIE或波希法(Bosch))製程來蝕刻矽時,底切(或凹口)將出現在矽/絕緣體界面處是此技術中已知的。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,基板具備頂表面及底表面,該基板之頂表面具有複數個切割道區域及至少一個裝置結構。該基板之該複數個切割道中的至少一者可在該基板之一邊緣處相交。至少一個切割道可安置於至少兩個裝置之間。至少一個切割道可包圍至少一個晶粒之周邊。至少一個切割道可包圍大部分晶粒之周邊。切割道可定位於製程控制監測器與裝置之間。在基板上可存在多個裝置。該裝置可在基板之前側或基板之兩側上。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,基板上之至少一個裝置結構在處理步驟期間可受到保護。該保護可藉由以下各者提供:光阻遮罩、硬式遮罩、三層遮罩、雷射開槽(剝蝕)遮罩、機械界定遮罩、鋸界定遮罩、刻劃界定遮罩及/或水溶性遮罩(Hogomax)。保護層可係裝置結構之一部分,諸如裝置鈍化層、結合襯墊、層間介電質及/或背面金屬層。該保護可藉由裝置結構及所塗覆遮罩層來達成。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,將基板置放至框架上之支撐膜上以形成工件。該基板或多個基板可黏附至支撐 膜。該些基板可具有相同材料或該些基板可具有不同材料。該些基板可係相同大小或不同大小。該些基板可係相同厚度或不同厚度。基板可黏附在與裝置相對之側上,或基板可黏附至面向帶之裝置側。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,支撐膜可進一步包含一含碳層,可以是聚合的,可以是彈性的,可以是切割帶或研磨帶。該支撐膜可進一步包含複數個層。該支撐膜可進一步包含一黏著層。該黏著層可進一步包含丙烯酸基黏著劑、橡膠基黏著劑、UV釋放黏著劑及/或熱釋放黏著劑。該黏著層之厚度可介於大約5至200微米之間。該支撐膜可含有基層。該基層可進一步包含聚烯烴、PVC(聚氯乙烯)、EVA(乙烯乙酸乙烯酯)、聚乙烯、聚酯PET(聚對苯二甲酸伸乙酯)及/或聚醯亞胺。該支撐膜可含有釋放層及/或抗靜電層。該支撐膜之組成物可依據支撐膜之厚度而改變。該支撐膜可含有具有梯度組成物(組成物依據膜厚度而以非離散方式改變)之區。該支撐膜可經設計以耐受大約60攝氏度之溫度或高達大約300攝氏度之溫度。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,工件之框架可具有導電層及/或金屬層。該框架可黏附至該支撐膜。該支撐膜可與該框架重疊,該支撐膜可與該框架完全重疊及/或該支撐膜可能不會延伸超過框架之外徑。該框架可係剛性的。該框架可由金屬、硬化磁性不鏽鋼、電拋光材料及/或樹脂(例如,丙烯腈丁二烯苯乙烯)製成。該框架之厚度可係大約1至5mm.該基板可經定位使得基板與框架不存在重疊。框架之內徑可大於基板之外徑。基板可平移及/或旋轉地轉位(index)至框架。框架之外徑可含有轉位特徵及/或框架之內徑可含有轉位特徵。基板及框架可係同心的。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,提供具有電漿源之處理腔室。該電漿源可係一高密度電漿源。在該電漿處理腔 室內提供一工件支撐件。一靜電夾盤可併入至該工件支撐件中。將該工件置放至該工件支撐件上。一RF電源可耦接至該工件支撐件以圍繞該工件產生一電漿。可藉由將諸如氦氣之一加壓氣體自該工件支撐件供應至該工件來提供該工件與該工件支撐件之間的一熱連通。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,自電漿處理腔室中之電漿源產生電漿。整個工件可曝露於所產生電漿及/或整個基板可曝露於所產生電漿。支撐膜曝露於所產生電漿可將支撐膜組成物改質。支撐膜曝露於所產生電漿可將材料沉積至支撐膜上。支撐膜曝露於所產生電漿可用化學方法將支撐膜組成物改質。支撐膜曝露於所產生電漿可薄化支撐膜。支撐膜曝露於所產生電漿可蝕刻支撐膜。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,支撐膜的與基板重疊之至少一部分並不曝露於所產生電漿。支撐膜的在基板之周邊外部的一部分可曝露於所產生電漿。在基板之周邊外部的支撐膜可曝露於所產生電漿。支撐膜的鄰近於基板之周邊的一部分可曝露於所產生電漿。鄰近於基板之周邊的支撐膜可曝露於所產生電漿。支撐膜的與工件支撐件重疊之一部分可曝露於電漿。與工件支撐件重疊之支撐膜可曝露於電漿。支撐膜表面的不接觸工件支撐件之一部分可曝露於電漿。可與框架重疊之支撐膜可曝露於所產生電漿。可與框架重疊之支撐膜可不曝露於所產生電漿。支撐膜的在框架之內徑內部的一部分可曝露於所產生電漿。在框架之內徑內部的支撐膜可曝露於所產生電漿。支撐膜的鄰近於框架之內徑的一部分可曝露於所產生電漿。鄰近於框架之內徑的支撐膜可曝露於所產生電漿。支撐膜在曝露於所產生電漿期間可保持完好。支撐膜在曝露於所產生電漿後可適合於膨脹操作。在基板曝露於所產生電漿之前,支撐膜可經蝕刻。在製程之一部分中,相比基板,可選擇性地較快蝕刻支撐膜。(例如,對於製程之至少一部分,支撐膜蝕刻速率大於基 板蝕刻速率)。在基板曝露於所產生電漿之前,支撐膜層可經薄化。
在用於電漿切割基板之方法的根據本發明之任何具體實例中,可在支撐膜曝露於所產生電漿期間偵測到支撐膜組成物之可能改變。可使用輻射(例如,光)來監測支撐膜表面組成物。可自外部光源(例如,雷射或寬頻光源)發射輻射。可自電漿發射輻射。可藉由光學發射光譜測定法(OES)、雷射發射光譜測定法(LES)、光學發射干涉量測法(OEI)來偵測支撐膜組成物。可預先判定改變支撐膜組成物所需之處理時間。支撐膜組成物之可能改變可改變基板蝕刻速率。支撐膜組成物之可能改變可改變支撐膜蝕刻速率。支撐膜組成物之可能改變可改變蝕刻遮罩蝕刻速率。支撐膜組成物之可能改變可影響晶粒側壁輪廓。支撐膜組成物之可能改變可增加蝕刻各向異性。支撐膜組成物之可能改變可維持垂直晶粒側壁。
在根據本發明之一個具體實例中,使用所產生電漿以及在支撐膜曝露於所產生電漿時自支撐膜而產生的副產物來處理工件。
在根據本發明之另一具體實例中,使用所產生電漿來蝕刻工件之基板之表面以自基板之表面移除材料且提供曝露表面。蝕刻步驟可具有某種程度之各向異性。蝕刻步驟可係各向異性的。將包含自曝露於所產生電漿之該支撐膜產生之一副產物的一鈍化層沉積至在該蝕刻步驟中曝露之該些表面上。來自支撐膜之反應副產物可沉積於基板上。來自支撐膜之副產物可促成基板中之經蝕刻特徵的各向異性。來自支撐膜之副產物可沉積於經蝕刻至基板中之特徵側壁上。可藉由調整支撐膜蝕刻速率來調整基板中之經蝕刻特徵的各向異性。支撐膜之蝕刻速率可在製程期間改變以便修改及/或維持基板中之所要蝕刻特徵輪廓。可藉由調整電漿製程參數來調整支撐膜之蝕刻速率。可幾乎獨立於基板蝕刻速率來調整支撐膜之蝕刻速率。在基板含有化合物半導體(例如,包括GaAs、InP、AlGaAs等之第III-V族半導體)之狀況下,可藉由調整施加至工 件之RF偏壓來調整支撐膜蝕刻速率。舉例而言,當在含氯製程中蝕刻GaAs時,增加工件上之RF偏壓顯著增加支撐膜蝕刻速率,其中對GaAs蝕刻速率僅具有適度影向。用於電漿切割之GaAs的蝕刻速率可自十分之幾微米/分鐘至超過50微米/分鐘。支撐膜蝕刻速率之範圍典型地係0.01微米/分鐘至數十微米/分鐘。GaAs:支撐膜之選擇率(GaAs之蝕刻速率對支撐膜之蝕刻速率的比率)的範圍可係接近1:1直至大約100:1。GaAs對支撐膜之典型的蝕刻速率選擇率可接近10:1。減小GaAs:支撐膜蝕刻選擇率典型地向經蝕刻至GaAs基板中之特徵提供更多側壁鈍化。換言之,降低GaAs:支撐膜選擇率可增加GaAs蝕刻之各向異性。在另一具體實例中,支撐膜之組成物的改變可影響基板上之蝕刻效能。支撐膜組成物之改變可影響基板材料之蝕刻速率。支撐膜組成物之改變可影響經蝕刻至基板中之特徵的各向異性程度。在支撐膜由多於一個層組成之狀況下,回應於支撐膜組成物之改變而修改蝕刻製程可係有益的。舉例而言,當電漿切割支撐膜上之含GaAs基板時,基於支撐膜組成物而修改電漿製程條件可係有益的。可使用含氯製程來蝕刻GaAs。製程可含有Cl2作為氯源且可含有添加劑以有助於蝕刻各向異性或表面拓樸(例如,表面粗糙度)。典型的添加劑包括含氫氣體(例如,H2、HCl、HBr、HI、CH4等)、含氮氣體(例如,N2及NH4等)、含硼氣體(例如,BCl3、BF3、BBr3等)、含矽氣體(例如,SiCl4等)、含碳氣體(例如,CCl4、CHCl3、CxHyClz等)或惰性氣體(Ar、He、Kr、Xe等)及含氧氣體(例如,O2、N2O、CO、CO2、H2O、NO2、SO2等)。本發明人已觀察到,在使用含氯電漿蝕刻製程(例如,BCl3/Cl2基製程)蝕刻支撐膜(例如,在膜基層上方含有含丙烯酸黏著層之切割帶)上之含GaAs基板時,一旦支撐膜之黏著層之一部分已由電漿消耗,GaAs蝕刻速率便可急劇減小。由於膜之基層之一部分曝露於電漿,因此GaAs基板之蝕刻速率減小。膜之基層可含有聚對苯二甲酸伸乙酯(PET)。可使用光學發射光譜測定法來偵測 在電漿製程期間黏著層之耗盡。在切割帶之黏著層被耗盡時,GaAs蝕刻速率之減小可藉由增加含氧處理氣體之濃度(例如,流動速率)來緩解。增加含氧處理氣體之濃度可增加GaAs蝕刻速率。在一較佳具體實例中,使用氣體噴射器將含氧氣體噴射至電漿腔室中,該噴射可與用於另一處理氣體之氣體引入分離。在一較佳具體實例中,獨立於含硼處理氣體(例如,BCl3)將含氧氣體引入至電漿腔室中。在另一較佳具體實例中,獨立於含矽處理氣體(例如,SiCl4)將含氧氣體引入至電漿腔室中。
在圖25中說明此具體實例之一般形式。對工件(例如,藉由框架安裝於支撐膜上之至少一個基板)起始電漿製程,在電漿製程期間監測支撐膜之條件(例如,藉由監測電漿之發射強度持續至少一個波長。在一較佳具體實例中,該波長可與含氧分子相關聯),從而在電漿製程期間偵測支撐膜之條件的改變(例如,膜中之黏著層的耗盡,從而曝露基層),回應於偵測到的支撐膜條件之改變而修改至少一個電漿參數(例如,改變處理進料氣體之組成物。在一較佳具體實例中,增加至少一種含氧處理氣體之濃度),及繼續電漿製程。
在根據本發明之另一具體實例中,使用電漿蝕刻氣體以及自曝露於所產生電漿之支撐膜產生之副產物來蝕刻工件之基板的表面,以自基板之表面移除材料且提供經曝露的基板表面。
本發明包括所附申請專利範圍中所含內容,以及前述說明書之內容。儘管已經以本發明之較佳形式在具有某種程度之特殊性的情況下描述本發明,但應理解,較佳形式之本發明已僅藉由實例進行且可在不脫離本發明之精神及範圍的情況下採用構造細節以及部分之組合及配置的眾多改變。
本發明現已被描述。
Claims (25)
- 一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及底表面之該基板,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構;將該基板置放於框架上的支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;及使用所產生電漿以及在該支撐膜曝露於該所產生電漿時由該支撐膜產生之副產物來處理該工件。
- 如請求項1所述之方法,其中該基板進一步包含化合物半導體。
- 如請求項1所述之方法,其進一步包含在處理步驟期間保護該基板上之該至少一個裝置結構。
- 如請求項1所述之方法,其中該基板之該複數個切割道中之至少一者與該基板之邊緣相交。
- 如請求項1所述之方法,其中該基板黏附至該支撐膜。
- 如請求項5所述之方法,其中該支撐膜進一步包含一含碳層。
- 如請求項1所述之方法,其中該支撐膜進一步包含複數個層。
- 如請求項7所述之方法,其中該支撐膜進一步包含黏著層。
- 一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及底表面之該基板,該基板之該頂表面具有複數個切割道 區域及至少一個裝置結構;將該基板置放至框架上的支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;使用所產生電漿來蝕刻該工件之該基板之表面以自該基板之該表面移除材料且提供經曝露表面;及將鈍化層沉積至在蝕刻步驟中被曝露的該些表面上,該鈍化層包含由曝露於該所產生電漿的該支撐膜而產生的副產物。
- 如請求項9所述之方法,其中該蝕刻步驟是各向異性蝕刻。
- 如請求項9所述之方法,其中該基板進一步包含化合物半導體。
- 如請求項9所述之方法,其進一步包含在處理步驟期間保護該基板上之該至少一個裝置結構。
- 如請求項9所述之方法,其中該基板之該複數個切割道中之至少一者與該基板之邊緣相交。
- 如請求項9所述之方法,其中該基板黏附至該支撐膜。
- 如請求項14所述之方法,其中該支撐膜進一步包含一含碳層。
- 如請求項9所述之方法,其中該支撐膜進一步包含複數個層。
- 如請求項16所述之方法,其中該支撐膜進一步包含黏著層。
- 一種切割基板之方法,該方法包含:提供具有電漿源之電漿處理腔室;在該電漿處理腔室內提供工件支撐件;提供具有頂表面及底表面之該基板,該基板之該頂表面具有複數個切割道區域及至少一個裝置結構; 將該基板置放至框架上的支撐膜上以形成工件;將該工件置放至該工件支撐件上;自該電漿處理腔室中之該電漿源產生電漿;及使用電漿蝕刻氣體以及由曝露於所產生電漿之該支撐膜而產生的副產物來蝕刻該工件之該基板之表面,以自該基板之該表面移除材料且提供經曝露表面。
- 如請求項18所述之方法,其中該基板進一步包含化合物半導體。
- 如請求項18所述之方法,其進一步包含在處理步驟期間保護該基板上之該至少一個裝置結構。
- 如請求項18所述之方法,其中該基板之該複數個切割道中之至少一者與該基板之邊緣相交。
- 如請求項18所述之方法,其中該基板黏附至該支撐膜。
- 如請求項22所述之方法,其中該支撐膜進一步包含一含碳層。
- 如請求項18所述之方法,其中該支撐膜進一步包含複數個層。
- 如請求項24所述之方法,其中該支撐膜進一步包含黏著層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662428078P | 2016-11-30 | 2016-11-30 | |
| US62/428,078 | 2016-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201832278A true TW201832278A (zh) | 2018-09-01 |
| TWI679691B TWI679691B (zh) | 2019-12-11 |
Family
ID=62191043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106141383A TWI679691B (zh) | 2016-11-30 | 2017-11-28 | 用於電漿切割半導體晶圓的方法與設備 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US10269641B2 (zh) |
| EP (1) | EP3510625B1 (zh) |
| JP (1) | JP6617222B1 (zh) |
| KR (1) | KR102103129B1 (zh) |
| CN (1) | CN109804453B (zh) |
| TW (1) | TWI679691B (zh) |
| WO (1) | WO2018102364A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI783395B (zh) * | 2021-03-03 | 2022-11-11 | 華泰電子股份有限公司 | 晶圓薄化方法 |
| TWI814011B (zh) * | 2020-08-25 | 2023-09-01 | 南韓商杰宜斯科技有限公司 | 基板處理裝置 |
| TWI843533B (zh) * | 2022-09-09 | 2024-05-21 | 大陸商無錫華瑛微電子技術有限公司 | 半導體處理裝置及方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI679691B (zh) * | 2016-11-30 | 2019-12-11 | 美商帕斯馬舍門有限責任公司 | 用於電漿切割半導體晶圓的方法與設備 |
| US20230253252A1 (en) * | 2016-11-30 | 2023-08-10 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| JP6782215B2 (ja) * | 2017-10-18 | 2020-11-11 | 古河電気工業株式会社 | プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法 |
| JP7154686B2 (ja) * | 2018-06-06 | 2022-10-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7143019B2 (ja) * | 2018-06-06 | 2022-09-28 | 株式会社ディスコ | ウェーハの加工方法 |
| GB201811873D0 (en) * | 2018-07-20 | 2018-09-05 | Oxford Instruments Nanotechnology Tools Ltd | Semiconductor etching methods |
| JP7154698B2 (ja) * | 2018-09-06 | 2022-10-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7175560B2 (ja) * | 2018-09-06 | 2022-11-21 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7171134B2 (ja) * | 2018-10-17 | 2022-11-15 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7503886B2 (ja) * | 2018-11-06 | 2024-06-21 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7199786B2 (ja) * | 2018-11-06 | 2023-01-06 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7251898B2 (ja) * | 2018-12-06 | 2023-04-04 | 株式会社ディスコ | ウェーハの加工方法 |
| CN109671672A (zh) * | 2018-12-06 | 2019-04-23 | 武汉华星光电半导体显示技术有限公司 | 一种柔性基板切割方法 |
| JP7246825B2 (ja) * | 2018-12-06 | 2023-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
| TWI772722B (zh) * | 2018-12-14 | 2022-08-01 | 美商應用材料股份有限公司 | 處置與處理易碎基板上的雙面元件 |
| JP7229636B2 (ja) * | 2019-01-17 | 2023-02-28 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7224719B2 (ja) * | 2019-01-17 | 2023-02-20 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7282452B2 (ja) * | 2019-02-15 | 2023-05-29 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7282453B2 (ja) * | 2019-02-15 | 2023-05-29 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7282455B2 (ja) * | 2019-03-05 | 2023-05-29 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7277019B2 (ja) * | 2019-03-05 | 2023-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7313767B2 (ja) * | 2019-04-10 | 2023-07-25 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020174100A (ja) * | 2019-04-10 | 2020-10-22 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7345304B2 (ja) * | 2019-07-23 | 2023-09-15 | 株式会社ディスコ | ウェーハの加工方法 |
| CN110793679B (zh) * | 2019-12-06 | 2025-03-18 | 联合微电子中心有限责任公司 | 一种柔性集成式阵列传感器及其晶圆级制造工艺 |
| GB201918333D0 (en) * | 2019-12-12 | 2020-01-29 | Spts Technologies Ltd | A semiconductor wafer dicing process |
| KR20220161452A (ko) * | 2020-03-31 | 2022-12-06 | 램 리써치 코포레이션 | 염소 (chlorine) 를 사용한 고 종횡비 유전체 에칭 |
| US20230307284A1 (en) * | 2020-07-31 | 2023-09-28 | Bondtech Co., Ltd. | Chip bonding system and chip bonding method |
| JP2022096079A (ja) * | 2020-12-17 | 2022-06-29 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| EP4276880B1 (fr) * | 2022-05-10 | 2025-02-19 | Rubattel et Weyermann S.A. | Procédé de modification de l état de surface d'une pièce par bombardement ionique |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5064985B2 (ja) * | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | 半導体ウェハの処理方法 |
| US9082839B2 (en) * | 2011-03-14 | 2015-07-14 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US9252057B2 (en) * | 2012-10-17 | 2016-02-02 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application |
| US11195756B2 (en) * | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| JP6490459B2 (ja) * | 2015-03-13 | 2019-03-27 | 古河電気工業株式会社 | ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ |
| TWI679691B (zh) * | 2016-11-30 | 2019-12-11 | 美商帕斯馬舍門有限責任公司 | 用於電漿切割半導體晶圓的方法與設備 |
-
2017
- 2017-11-28 TW TW106141383A patent/TWI679691B/zh active
- 2017-11-28 US US15/824,166 patent/US10269641B2/en active Active
- 2017-11-29 CN CN201780062430.8A patent/CN109804453B/zh active Active
- 2017-11-29 EP EP17817521.2A patent/EP3510625B1/en active Active
- 2017-11-29 JP JP2019529199A patent/JP6617222B1/ja active Active
- 2017-11-29 WO PCT/US2017/063629 patent/WO2018102364A1/en not_active Ceased
- 2017-11-29 KR KR1020197018211A patent/KR102103129B1/ko active Active
-
2019
- 2019-02-19 US US16/279,560 patent/US10818552B2/en active Active
-
2020
- 2020-10-02 US US17/061,943 patent/US11651999B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI814011B (zh) * | 2020-08-25 | 2023-09-01 | 南韓商杰宜斯科技有限公司 | 基板處理裝置 |
| TWI783395B (zh) * | 2021-03-03 | 2022-11-11 | 華泰電子股份有限公司 | 晶圓薄化方法 |
| TWI843533B (zh) * | 2022-09-09 | 2024-05-21 | 大陸商無錫華瑛微電子技術有限公司 | 半導體處理裝置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10269641B2 (en) | 2019-04-23 |
| JP2020501359A (ja) | 2020-01-16 |
| US11651999B2 (en) | 2023-05-16 |
| WO2018102364A1 (en) | 2018-06-07 |
| US20190189513A1 (en) | 2019-06-20 |
| US20180151435A1 (en) | 2018-05-31 |
| EP3510625B1 (en) | 2020-08-05 |
| JP6617222B1 (ja) | 2019-12-11 |
| EP3510625A1 (en) | 2019-07-17 |
| CN109804453A (zh) | 2019-05-24 |
| US10818552B2 (en) | 2020-10-27 |
| CN109804453B (zh) | 2020-04-10 |
| US20210020513A1 (en) | 2021-01-21 |
| KR20190087553A (ko) | 2019-07-24 |
| KR102103129B1 (ko) | 2020-05-26 |
| TWI679691B (zh) | 2019-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI679691B (zh) | 用於電漿切割半導體晶圓的方法與設備 | |
| US10741447B2 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| TWI543255B (zh) | 用於電漿切割半導體晶圓的方法及裝置 | |
| JP6463278B2 (ja) | 半導体ウェハをプラズマ・ダイシングするための方法及び装置 | |
| EP3039715B1 (en) | Method for plasma dicing a semi-conductor wafer | |
| JP6072851B2 (ja) | 半導体ウェーハをプラズマ・ダイシングする方法及び装置 | |
| US9202737B2 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| EP3114703B1 (en) | Method for plasma dicing a semi-conductor wafer | |
| US20230253252A1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| US20230343647A1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer |