[go: up one dir, main page]

TW201830581A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201830581A
TW201830581A TW106131398A TW106131398A TW201830581A TW 201830581 A TW201830581 A TW 201830581A TW 106131398 A TW106131398 A TW 106131398A TW 106131398 A TW106131398 A TW 106131398A TW 201830581 A TW201830581 A TW 201830581A
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
stop layer
opening
hard mask
Prior art date
Application number
TW106131398A
Other languages
English (en)
Other versions
TWI743199B (zh
Inventor
陳乃嘉
郭研究
鄭宇利
趙俊泓
周俊利
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830581A publication Critical patent/TW201830581A/zh
Application granted granted Critical
Publication of TWI743199B publication Critical patent/TWI743199B/zh

Links

Classifications

    • H10W20/081
    • H10W20/076
    • H10P50/283
    • H10P50/73
    • H10W20/056
    • H10W20/075
    • H10W20/088
    • H10W20/072
    • H10W20/077

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

半導體裝置與其形成方法包括將蝕刻停止層置於導電單元上,且蝕刻停止層的材料可為氧化鋁。將介電層置於蝕刻停止層上,並將硬遮罩置於介電層上。硬遮罩層的材料可為氮化鈦。形成開口至蝕刻停止層,選擇性地移除硬遮罩材料,接著選擇性地移除蝕刻停止層的材料,使開口延伸穿過蝕刻停止層。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置的形成方法。
半導體裝置已用於多種電子應用,比如個人電腦、手機、數位相機、與其他電子設備。一般而言,半導體裝置的製程為依序沉積絕緣或介電層、導電層、與半導體的材料於半導體基板上,並以微影與蝕刻製程圖案化多種材料層,以形成電路構件與單元於其上。
半導體產業持續縮小最小結構尺寸,以持續改良多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度,使更多構件整合至單位面積中。然而在縮小最小結構尺寸時,每一製程將產生更多問題以待解決。
本發明一實施例提供之半導體裝置的形成方法,包括:形成開口穿過硬遮罩層與介電層,其中開口露出蝕刻停止層;選擇性地移除硬遮罩層,且實質上不移除蝕刻停止層的材料;以及在移除硬遮罩層後,選擇性地移除部份蝕刻停止層。
D1‧‧‧第一深度
D3‧‧‧第三深度
T1‧‧‧第一厚度
T2‧‧‧第二厚度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
Wv‧‧‧通孔寬度
101‧‧‧基板
103‧‧‧金屬化層
105‧‧‧導電單元
107‧‧‧第一蝕刻停止層
109‧‧‧第二蝕刻停止層
111‧‧‧第一介電層
113‧‧‧抗反射層
115‧‧‧第一硬遮罩
118‧‧‧第一光阻
119‧‧‧溝槽開口
121‧‧‧第一蝕刻製程
123‧‧‧第二開口
201‧‧‧第二蝕刻製程
203‧‧‧第二光阻
205‧‧‧通孔開口
206‧‧‧通孔底部
207‧‧‧通孔頸部
301‧‧‧第一濕蝕刻製程
401‧‧‧第二濕蝕刻製程
501‧‧‧內連線
502‧‧‧通孔部份
503‧‧‧第一阻障層
504‧‧‧溝槽部份
第1圖係一些實施例中,圖案化介電層以形成溝槽開口的圖式。
第2圖係一些實施例中,圖案化介電層以形成通孔開口的圖式。
第3圖係一些實施例中,移除硬遮罩的圖式。
第4圖係一些實施例中,延伸通孔開口以穿過蝕刻停止層的圖式。
第5圖係一些實施例中,形成內連線的圖式。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說,形成第一構件於第二構件上的敘述包含兩者直接接觸,或兩者之間隔有其他額外構件而非直接接觸。此外,本發明的多種例子中可重複標號以簡化與清楚說明,但不表示多種實施例及/或設置之間具有相同標號的單元具有相同的對應關係。
此外,空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件,而非侷限於圖示方向。元件亦可轉動90°或其他角度,因此方向性用語僅用以說明圖示中的方向。
如第1圖所示,第1圖中的基板101具有主動裝置(未分開圖示)、基板101上的金屬化層103、金屬化層103中的導電單元105、第一蝕刻停止層107、第二蝕刻停止層109、與第一介電層111。在一實施例中,基板101可包含摻雜或未摻雜的基 體矽,或絕緣層上矽基板的主動層。一般而言,絕緣層上矽基板包含半導體材料層如矽、鍺、矽鍺、絕緣層上矽、絕緣層上矽鍺、或上述之組合。其他可用基板包含多層基板、組成漸變基板、或混合方向基板。
主動裝置可包含廣泛的多種主動裝置,比如電晶體或類似物。被動裝置可包含電容、電阻、電感、或類似物。上述裝置可用以產生所需結構與設計的功能部份。主動裝置與被動裝置的形成方法可採用任何合適方法,且可形成於基板101之中或之上。
金屬化層103形成於基板101與主動裝置上,且設計為連接多種主動裝置,以形成用於設計的功能電路。在一實施例中,金屬化層103形成為介電材料與導電材料的交替層狀物,且其形成方法可為任何合適製程如沉積、鑲嵌、雙鑲嵌、或類似方法。在一實施例中,金屬化層的一至四層與基板101之間可隔有至少一層間介電層,但金屬化層的確切數目視設計而定。
導電單元105可形成於金屬化層103的較上部份中,且可為物理與電性連接至內連線501(未圖示於第1圖,但將圖示於第5圖)的區域。在一實施例中,導電單元105之材料可為銅,且其形成方法可採用鑲嵌或雙鑲嵌製程形成開口於金屬化層103的較上部份中,再將導電材料如銅填入及/或過填滿開口,之後進行平坦化製程使導電材料埋置於金屬化層103中。然而可採用任何合適材料與任何合適製程形成導電單元105。
第一蝕刻停止層107用以保護下方結構,並提供用於後續蝕刻製程(比如穿過第二蝕刻停止層109的蝕刻製程)的控制點。在一實施例中,第一蝕刻停止層107之組成可為氮化矽,且其形成方法採用電漿增強化學氣相沉積。不過其他材料如氮化物、碳化物、硼化物、上述之組合、或類似物,以及其他技術如低壓化學氣相沉積、物理氣相沉積、或類似技術亦可用以形成第一蝕刻停止層107。第一蝕刻停止層107的厚度可介於約50Å至約2000Å之間,比如約200Å。
在形成第一蝕刻停止層107覆蓋導電單元105後,形成第二蝕刻停止層109於第一蝕刻停止層107上。在一實施例中,第二蝕刻停止層109之組成材料為氧化鋁,但亦可採用任何其他合適材料如氮化鋁。第二蝕刻停止層109的材料的形成方法可採用沉積製程,比如化學氣相沉積、物理氣相沉積、原子層沉積、或類似製程,且其沉積厚度可介於約10Å至約200Å之間(比如約40Å)。然而第二蝕刻停止層109亦可採用任何合適製程或厚度。
在形成第二蝕刻停止層109後,可形成第一介電層111以助隔離內連線501與其他相鄰的電性繞線。在一實施例中,第一介電層111可為低介電常數的介電膜,以助隔離內連線與其他結構。藉由隔離內連線501,可降低內連線501的電阻電容延遲,進而改善整體效能與穿過內連線501的電速。
在一實施例中,第一介電層111可為孔洞材料如SiOCN、SiCN、或SiOC,且其形成方法可先形成前驅物層於第二蝕刻停止層109上。前驅物層可包含基質材料與成孔劑插置 其中,或者只含基質材料而不含成孔劑。在一實施例中,前驅物層的形成方法可為電漿增強化學氣相沉積,以同時共沉積基質與成孔劑,使形成的前驅物層具有一起混合的基質材料與成孔劑。然而本技術領域中具有通常知識者應理解,同時採用電漿增強化學氣相沉積的共沉積製程,並非形成前驅物層的唯一製程。任何合適製程均可用於形成前驅物層,比如預混合基質材料與成孔劑材料成液體後,再旋轉塗佈混合物於金屬化層103上。
前驅物層的厚度需足以提供第一介電層111所需的隔離與繞線性質。在一實施例中,前驅物層可具有第一厚度T1,其介於約10Å至約1000Å之間(比如約300Å)。然而上述厚度僅用以說明而非侷限實施例的範疇,且前驅物層的精確厚度可為任何合適的所需厚度。
基質材料(或主要介電材料)的形成製程可為電漿增強化學氣相沉積,但可採用任何合適製程如化學氣相沉積、物理氣相沉積、甚至是旋轉塗佈。電漿增強化學氣相沉積製程可採用前驅物如甲基二乙氧基矽烷,但亦可為其他前驅物如其他矽烷、烷基矽烷(如三甲基矽烷或四甲基矽烷)、烷氧基矽烷(如甲基三乙氧基矽烷、甲基三甲氧基矽烷、甲基二甲氧基矽烷、三甲基甲氧基矽烷、或二甲基二甲氧基矽烷)、線狀矽氧烷或環狀矽氧烷(如八甲基環四矽氧烷或四甲基環四矽氧烷)、上述之組合、或類似物。然而如本技術領域中具有通常知識者所知,上述材料與製程僅用以舉例而非侷限本發明實施例,且可採用任何其他合適的基質前驅物。
基質材料設定為形成孔洞於其中,而成孔劑為可自基質材料移除的分子,以形成孔洞於基質中並降低第一介電層111之整體介電常數。成孔劑的材料需大到足以形成孔洞,亦需小到能讓個別的孔洞不會過度取代基質材料。如此一來,成孔劑可包含有機分子,比如含甲基的分子或含乙基的分子。
在形成前驅物層(包含成孔劑分散於基質材料中)後,自基質材料移除成孔劑以形成孔洞於基質材料中。在一實施例中,移除成孔劑的方法為回火製程,其可破壞並蒸發成孔劑材料,使成孔劑材料擴散並離開基質材料,以保留結構完整的孔洞狀介電材料作為第一介電層111。舉例來說,回火製程的溫度可介於約200℃至約500℃之間(比如約400℃),且可歷時約10秒至約600秒之間(比如200秒)。
然而本技術領域中具有通常知識者應理解,上述熱製程並非自基質材料移除成孔劑以形成第一介電層111的唯一方法。此外可採用其他合適製程,比如紫外線照射成孔劑以分解成孔劑,或者微波分解成孔劑等方法。這些製程與任何其他合適製程可移除所有或部份的成孔劑,且屬實施例的範疇。
第1圖亦顯示形成抗反射層113。在一實施例中,抗反射層113為無氮的抗反射塗層,且可包含聚合物樹脂、催化劑、與交聯劑,且上述組成均置入溶劑中以分散。聚合物樹脂包含的聚合物鏈具有重複單元,比如交聯單體以及具有發色單元的單體。在一實施例中,具有發色團單元的單體可包含乙烯基化合物,其含有取代或未取代的苯基、取代或未取代的蒽基、取代或未取代的菲基、取代或未取代的萘基、取代或未取 代的雜環基(含異原子如氧、硫、或上述之組合)如吡喃基或吖啶基。上述單元的取代基可為烴基團,且可進一步含有異原子(如氧、硫、或上述之組合),比如撐烷、酯、醚、上述之組合、或類似物,且其碳數介於約1至12之間。
交聯單體可用於使單體與高分子樹脂中的其他高分子交聯,以改良抗反射層113的溶解性。交聯單體可視情況具有酸敏基團。在一特定實施例中,交聯單體可包含碳氫鏈,且可包含羥基、羧酸基、羧酸酯基、環氧基、脲基、醯胺基、上述之組合、或類似物。
催化劑可為用以產生化學活性物種,以起始高分子樹脂中的高分子之間之交聯反應的化合物,其可為熱酸產生劑、光酸產生劑、光鹼產生劑、上述之合適組合、或類似物。在一實施例中,催化劑為熱酸起始劑,可在足後的熱能施加至抗反射層113之後產生酸。熱酸產生劑的具體例子包含丁烷磺酸、三氟甲磺酸、九氟丁烷磺酸、甲苯磺酸硝基苄基酯(如甲苯磺酸-2-硝基苄基酯、甲苯磺酸-2,4-二硝基苄基酯、甲苯磺酸2,6-二硝基苄基酯、或甲苯磺酸-4-硝基苄基酯),苯磺酸酯(如4-氯苯磺酸-2-三氟甲基-6-硝基苄基酯或4-硝基苯磺酸-2-三氟甲基-6-硝基苄基酯)、酚磺酸酯如4-甲氧基苯磺酸苯酯、有機酸的烷基銨鹽(如10-樟腦磺酸三乙基銨鹽)、上述之組合、或類似物。
交聯劑亦可加入抗反射層113中。交聯劑與抗反射層113中的高分子樹脂中的高分子反應,有助於增加抗反射層的交聯密度並改善其圖案及抗乾蝕刻性。在一實施例中,交聯 劑為三聚氰胺為主的試劑、脲為主的試劑、乙烯脲為主的試劑、丙基脲為主的試劑、甘脲為主的試劑、具有羥基、羥烷基或上述之組合的脂環烴、脂環烴的含氧衍生物、甘脲化合物、醚化的胺基樹脂、聚醚多元醇、聚甘脲醚、乙烯基醚、三嗪、上述之組合、或類似物。
抗反射層113的材料可置入溶劑中以分散。在一實施例中,溶劑可為有機溶劑,且可包含任何合適溶劑如酮、醇、多元醇、醚、二醇醚、環醚、芳族烴、酯、丙酸鹽、乳酸鹽、乳酸酯、烷撐基二醇單烷基醚、烷基乳酸鹽、烷基烷氧基丙酸鹽、環內酯、含環的單酮化合物、烷撐基碳酸酯、烷基烷氧基醋酸鹽、烷基丙酮酸鹽、乳酸酯、乙二醇烷基醚乙酸酯、二乙二醇、丙二醇烷基醚乙酸酯、烷撐基二醇烷基醚酯、烷撐基二醇單烷基酯、或類似物。
在製備抗反射層113的材料後,可先將用於抗反射層113的材料施加至第一介電層111上。用於抗反射層113的材料可施加至介電層111,使其塗佈第一介電層111其露出的上表面。上述抗反射層113的材料之施加製程可為旋轉塗佈製程、浸潤塗佈方法、氣刀塗佈方法、簾塗佈製程、線棒塗佈製程、凹版塗佈製程、壓合方法、押出塗佈方法、上述之組合、或類似方法。在一實施例中,用於抗反射層113的材料可施加為具有約50nm至約500nm之間的厚度,比如約300nm。
在形成抗反射層113後,可形成第一硬遮罩115於抗反射層113上。在一實施例中,第一硬遮罩115可為蝕刻選擇性不同於第二蝕刻停止層109之遮罩材料如氮化鈦,但亦可採 用其他合適材料如氧化鈦。第一硬遮罩115的形成方法可為沉積製程如化學氣相沉積、物理氣相沉積、原子層沉積、上述之組合、或類似製程,且其起始的第二厚度T2可介於約50Å至約800Å之間(如約300Å)。然而第一硬遮罩115亦可採用任何合適厚度。
在形成第一硬遮罩115後,可圖案化第一硬遮罩115以提供後續蝕刻製程所用的遮罩層。蝕刻製程可為下述的第一蝕刻製程121,其可形成溝槽開口119。在一實施例中,第一硬遮罩115的圖案化方法可為將第一光阻118置於第一硬遮罩115上,接著曝光與顯影第一光阻118以形成圖案化的光阻。在圖案化第一光阻118後,採用非等向蝕刻製程(如反應性離子蝕刻製程)將第一光阻118的圖案轉移至第一硬遮罩115。然而上述轉移圖案的製程可採用任何合適的製程。
在一實施例中,可圖案化第一硬遮罩115以形成用於溝槽開口119的遮罩。如此一來,可圖案化第一硬遮罩115使溝槽開口119的第一寬度W1介於約10nm至約300nm之間(比如約40nm)。然而溝槽開口可採用任何合適尺寸。
此外,在圖案化第一遮罩115以形成溝槽開口119時,亦可圖案化第一遮罩115以形成第二開口123。在一實施例中,第二開口123可形成為通孔(未圖示於第1圖中,但將圖示於第5圖中如下述)的一部份,且分開形成通孔與內連線501。在一實施例中,第二開口123的通孔寬度Wv可介於約10nm至約300nm之間(如約20nm)。然而第二開口可採用任何合適尺寸。
在圖案化第一硬遮罩115後,可採用第一蝕刻製程 121將第一硬遮罩115的圖案轉移至第一介電層111。在一實施例中,第一蝕刻製程121可為非等向蝕刻製程(如反應性離子蝕刻),且其蝕刻品適於蝕刻第一介電層111。然而上述蝕刻製程可採用任何合適的蝕刻方法或其組合。
藉由第一蝕刻製程121與第一硬遮罩115,可將第一硬遮罩115的圖案轉移至抗反射層113,接著轉移至第一介電層111,以形成溝槽開口119。在一實施例中,將圖案自第一硬遮罩115轉移至第一介電層111中,有助於內連線501之溝槽部份504形成至第一介電層111中。在特定實施例中,內連線501的溝槽部份504延伸至第一介電層111的第一深度D1介於約200Å至約2000Å之間(如約800Å)。然而溝槽部份延伸至第一介電層的深度可採用任何合適深度。
如第2圖所示,在形成溝槽開口119後,移除第一光阻118。在一實施例中,第一光阻118的移除方法可為灰化製程,即加熱第一光阻118直到其熱分解溫度,以輕易移除第一光阻118。然而第一光阻118的移除方法可為任何其他合適製程(如乾蝕刻或濕蝕刻),或甚至以形成溝槽開口119的相同蝕刻製程移除第一光阻118。
在移除第一光阻118後,可沉積並圖案化第二光阻203以形成開口,以利經由溝槽開口119形成通孔開口205的圖案化步驟。在一實施例中,第二光阻203為三層光阻,其具有底抗反射塗層、中間遮罩層、與頂光阻層(未分別圖示於第2圖中)。然而第二光阻可採用任何合適的光敏材料或其組合。
在將第二光阻203置於第一硬遮罩115及溝槽開口 119上之後,圖案化第二光阻203。在一實施例中,第二光阻203的圖案化方法可為以穿過光罩之圖案化的能量源(如光),曝光第二光阻203中的光敏材料(比如三層光阻中的頂光阻層),圖案化的能量源導致光敏材料中被能量撞擊的部份(如曝光部份)產生化學反應,進而調整光阻之曝光部份的物理性質,使第二光阻203的曝光部份與未曝光部份具有不同的物理性質。第二光阻203的顯影方法可採用顯影劑(未特別圖示),以分隔第二光阻203的曝光部份與未曝光部份,並可使頂光阻層的圖案延伸穿過中間遮罩層與底抗反射塗層。
在一實施例中,第二光阻203經圖案化後,可用於形成穿過第一介電層111的通孔開口205。如此一來,第二光阻203可具有第二開口,且第二開口的第二寬度W2介於約10nm至約300nm之間(如約20nm)。然而第二開口可採用任何合適尺寸。
在形成與圖案化第二光阻203後,可進行第二蝕刻製程201以形成通孔開口205,其將填入材料以作為內連線501的通孔部份502。在一實施例中,第二蝕刻製程201可與第一蝕刻製程121類似。舉例來說,第二蝕刻製程201可為非等向蝕刻製程如反應性離子蝕刻製程,其採用之蝕刻品可選擇性地蝕刻第一介電層111。
第二蝕刻製程201可使通孔開口205自溝槽開口119延伸穿過第一介電層111,並露出下方的第二蝕刻停止層109。第二蝕刻停止層109之材料擇以停止或至少減緩第二蝕刻製程201,以避免第二蝕刻製程201蝕穿第二蝕刻停止層109。如此一來,通孔開口205可延伸至(但未穿過)第二蝕刻停止層 109,因此通孔底部206在第二蝕刻停止層109的第三深度D3介於約10Å至約200Å之間(如約40Å),且通孔開口205之底部的第三寬度W3介於約10nm至約300nm之間(如約20nm)。然而通孔底部的深度與寬度可採用任何合適尺寸。
如第3圖所示,當完成第二蝕刻製程201後,可在露出導電單元105前先移除第二光阻203與第一硬遮罩115。在一實施例中,第二光阻203的移除方法可為灰化製程,即加熱第二光阻203直到其熱分解溫度,以輕易移除第二光阻203。然而第二光阻203的移除方法可為任何其他合適製程(如乾蝕刻或濕蝕刻),或甚至以形成通孔開口205的相同蝕刻製程移除第二光阻203。
在移除第二光阻203後,可採用第一濕蝕刻製程301(以符號X標示)移除第一硬遮罩115。在一實施例中,第一濕蝕刻製程301可採用液態的第一蝕刻品,其沿著保留的結構接觸第一硬遮罩115。舉例來說,第一硬遮罩115可浸入第一蝕刻品的液體池,且池溫可介於約25℃至約80℃之間(如約60℃)。然而可採用任何合適方法,使第一蝕刻品接觸第一硬遮罩115。
此外,第一蝕刻品係擇以選擇性地移除第一硬遮罩115的材料(如氮化鈦),而實質上不移除第二蝕刻停止層109的材料(如氧化鋁)。如此一來,第一蝕刻品的材料將取決於第一硬遮罩115的材料選擇。在一實施例中,第一硬遮罩115的材料為氮化鈦,而第二蝕刻停止層109的材料為氧化鋁時,第一蝕刻品可包含過氧化氫於有機溶劑(如乙二醇、丙二醇單甲基 醚、二乙二醇單乙基醚、二乙二醇單丁基醚、環丁碸、二甲基亞碸、N,N-二甲基乙醯胺、4-甲基嗎啡啉、4-甲基-N-氧化嗎啡啉、4-甲氧基吡啶-N-氧化物水合物、氫氧化銨、氫氧化四甲基銨、氫氧化四乙基銨、上述之混合物、或類似物。在特定實施例中,有機溶液中的過氧化氫濃度可介於約5%至約20%之間(如約16%)。在此實施例中,第一濕蝕刻製程301可持續約60秒至約1200秒之間(如約300秒)。然而第一濕蝕刻製程可採用任何合適的過氧化氫濃度與持續時間。
如第4圖所示,在選擇性地移除第一硬遮罩115且實質上不移除第二蝕刻停止層109的材料後,通孔開口205可延伸穿過第二蝕刻停止層109。在一實施例中,使通孔開口205穿過第二蝕刻停止層109的步驟為第二濕蝕刻製程401(以符號X標示)。在一實施例中,第二濕蝕刻製程401可採用液態的第二蝕刻品,其沿著保留的結構接觸第二蝕刻停止層109。舉例來說,第二蝕刻停止層109可浸入第二蝕刻品的液體池,且池溫可介於約25℃至約80℃之間(如約60℃)。然而可採用任何合適方法,使第二蝕刻品接觸第二蝕刻停止層109。
此外,第二蝕刻品係擇以選擇性地移除第二蝕刻停止層109的材料(如氧化鋁),且一實施例的第二蝕刻品不同於第一蝕刻品,甚至第二濕蝕刻製程401與第一濕蝕刻製程301分別在不同機台中進行。如此一來,第二蝕刻品的材料將取決於第二蝕刻停止層109的材料選擇。在一實施例中,第二蝕刻停止層109為氧化鋁,而第二蝕刻品可包含氟系成份於水相溶液中。在特定例子中,第二蝕刻品可為水相溶液中的氟化銨。舉 例來說,第二蝕刻品之水相溶液中的氟化銨濃度可介於約100ppm至約1%之間(如約400ppm)。然而第二濕蝕刻製程可採用任何合適的氟系成份濃度。
此外,在通孔開口205延伸穿過第二蝕刻停止層109時,可控制第二濕蝕刻製程401的時間使通孔開口205完全延伸穿過第二蝕刻停止層109,並使第二蝕刻停止層109的任何橫向蝕刻維持最小化。舉例來說,一實施例之第二蝕刻停止層109為氧化鋁及/或氮化鋁,而第二蝕刻品為氟化銨,則蝕刻製程可歷時約10秒至約120秒之間(如約60秒)。然而上述蝕刻製程可採用任何合適時間。
如第5圖所示,可進行其他製程以形成內連線501。在一實施例中,在圖案化第二蝕刻停止層109以延伸通孔開口205後,通孔開口205可延伸穿過第一蝕刻停止層107。在一實施例中,通孔開口205延伸穿過第一蝕刻停止層107,以露出下方的導電單元105。上述延伸通孔開口205的步驟可採用濕蝕刻製程或乾蝕刻製程。然而上述步驟可採用任何合適的圖案化或移除製程。
在露出導電單元105後,可在將材料填入通孔開口205之前,先以襯墊移除步驟移除已進入通孔開口205的第一蝕刻停止層,並稍微修飾擴大通孔開口205。在一實施例中,襯墊移除步驟可採用蝕刻製程如乾蝕刻。舉例來說,當襯墊移除為乾蝕刻時,其可採用蝕刻工藝移除第一蝕刻停止層107並稍微加寬並圓滑化通孔頸部207,且加寬後的通孔頸部207的第四寬度W4大於第三寬度W3。在特定例子中,第四寬度W4可介於 約10nm至約300nm之間(如約20nm)。然而加寬後的通孔頸部207可採用任何合適寬度。
在露出導電單元105並視情況進行襯墊移除步驟後,可視情況清潔通孔開口205與溝槽開口119的表面。在一實施例中,可在形成第一阻障層503前先視情況進行電漿灰化清潔製程,以清潔溝槽開口119與通孔開口205的側壁(即第一阻障層503形成處)。電漿灰化清潔製程可自清潔前驅物如氧或類似物產生電漿,接著在鈍氣環境(如氮、氬、或類似物)中將第一介電層111暴露至電漿。然而其他實施例可採用任何合適的清潔製程。
在完成清潔製程後,可沉積第一阻障層503以利隔離並保護後續形成的導電材料(見下述內容)。在一實施例中,第一阻障層503可包含阻障材料如鈦、氮化鈦、上述之組合、或類似物,且其形成製程可採用化學氣相沉積、物理氣相沉積、原子層沉積、或類似方法。第一阻障層503的厚度可介於約0.1奈米至約20奈米之間(如約0.5奈米)。
在形成第一阻障層503以襯墊通孔開口205與溝槽開口119後,將導電材料填入通孔開口205與溝槽開口119以沿著內連線501的通孔部份502(在通孔開口205中)與溝槽部份504(在溝槽開口119中)形成通孔。上述通孔部份502與溝槽部份504之間以虛線分隔,不過虛線分隔可為或不為物理分隔。導電材料可包含銅,但亦可為其他合適材料如鋁、合金、摻雜的多晶矽、上述之組合、或類似物。導電材料的形成方法可為沉積晶種層(未分開圖示)、電鍍銅至晶種層上、以及填滿並過填通孔 開口205及溝槽開口119。當填滿通孔開口205與溝槽開口119後,可採用平坦化製程如化學機械研磨移除多餘的抗反射層113、部份第一介電層111、以及超出第一介電層111其表面的第一阻障層503、晶種層、與導電材料。然而亦可採用任何合適的移除製程移除超出開口的多餘材料。
藉由分別選擇性地移除第一硬遮罩115與移除第二蝕刻停止層109,在後續填滿溝槽開口119與通孔開口205時,第一硬遮罩115將不會位於結構上。如此一來,可改善填隙的製程容忍度。此外,第二蝕刻停止層的材料(如氧化鋁)存在,有利於避免導電單元205產生不希望的擊穿與凹陷,亦有助於避免底蝕刻(可能阻止合適的電性接點)。
此外,上述內容以分開的濕蝕刻機台與不同的化學品分別移除第一硬遮罩115與第二蝕刻停止層109僅用以說明而非侷限本發明實施例。相對地,可採用任何合適的方法選擇性蝕刻第一硬遮罩115與第二蝕刻停止層109,比如在單一階段及單一機台製程中採用分開的化學品。機台與化學品的任何合適組合均可用,且這些組合均屬實施例的範疇。
在一實施例中,半導體裝置的形成方法包括:形成開口穿過硬遮罩層與介電層,其中開口露出蝕刻停止層;以及選擇性地移除硬遮罩層,且實質上不移除蝕刻停止層的材料。在移除該硬遮罩層後,選擇性地移除部份蝕刻停止層。
在一些實施例中,上述方法移除硬遮罩層之步驟採用第一蝕刻品,移除蝕刻停止層之步驟採用第二蝕刻品,且第二蝕刻品不同於第一蝕刻品。
在一些實施例中,上述方法中的硬遮罩層為氮化鈦。
在一些實施例中,上述方法中的蝕刻停止層為氧化鋁。
在一些實施例中,上述方法之第一蝕刻品包含過氧化氫。
在一些實施例中,上述方法之第二蝕刻品包含氟化銨。
在一些實施例中,上述方法形成開口之步驟更包含使開口穿過硬遮罩層與介電層之間的無氮抗反射層。
在另一實施例中,半導體裝置的形成方法包括:沉積介電層於第一蝕刻停止層上,以及沉積抗反射層於介電層上。沉積硬遮罩於抗反射層上;圖案化硬遮罩以形成第一開口,且第一開口具有第一寬度。經由第一開口形成第二開口於介電層中,且第二開口的第二寬度等於第一寬度;經由第一開口與第二開口形成第三開口,第三開口露出第一蝕刻停止層並具有第三寬度,且第三寬度小於第二寬度。以第一移除製程移除硬遮罩,且實質上不移除第一蝕刻停止層的材料;以及以第二移除製程移除第三開口露出的部份第一蝕刻停止層,且第二移除製程不同於第一移除製程。
在一些實施例中,上述方法之第一移除製程為採用第一蝕刻品的濕蝕刻。
在一些實施例中,上述方法之第二移除製程為採用第二蝕刻品的濕蝕刻,且第二蝕刻品不同於第一蝕刻品。
在一些實施例中,上述方法之第一蝕刻品包含過氧化氫。
在一些實施例中,上述方法之硬遮罩包含氮化鈦。
在一些實施例中,上述方法之第二蝕刻品包含氟化銨。
在一些實施例中,上述方法之第一蝕刻停止層為氧化鋁。
在又一實施例中,半導體裝置的形成方法包括:沉積第一蝕刻停止層於基板的導電區上;以及沉積第二蝕刻停止層於第一蝕刻停止層上並與其物理接觸,且第二蝕刻停止層為氧化鋁。沉積介電層於第二蝕刻停止層上並與其物理接觸;以及沉積無氮抗反射層於介電層上並與其物理接觸。沉積並圖案化氮化鈦的硬遮罩於無氮抗反射層上;形成溝槽開口於介電層中,溝槽開口具有側壁對準硬遮罩,且溝槽開口具有第一寬度;經由介電層中的溝槽開口形成通孔開口到部份的第二蝕刻停止層中。在形成通孔開口後,以第一蝕刻製程移除硬遮罩;以及以第二蝕刻製程使通孔開口延伸穿過第二蝕刻停止層,以露出第一蝕刻停止層,且第二蝕刻製程不同於第一蝕刻停止層。
在一些實施例中,上述方法在第一蝕刻機台中進行第一蝕刻製程,在第二蝕刻機台中進行第二蝕刻製程,且第一蝕刻機台不同於第二蝕刻機台。
在一些實施例中,上述方法在第一蝕刻機台中進行第一蝕刻製程,且在第一蝕刻機台中進行第二蝕刻製程。
在一些實施例中,上述方法之第一蝕刻製程採用的第一蝕刻品包含過氧化氫。
在一些實施例中,上述方法之第二蝕刻製程採用的第二蝕刻品包含氟化銨。
在一些實施例中,上述方法經由介電層中的溝槽開口形成通孔開口至部份第二蝕刻停止層中的步驟,通孔開口進入第二蝕刻停止層的距離介於約10Å至約200Å之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎,設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解,這些等效置換並未脫離本發明精神與範疇,並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置的形成方法,包括:形成一開口穿過一硬遮罩層與一介電層,其中該開口露出一蝕刻停止層;選擇性地移除該硬遮罩層,且實質上不移除該蝕刻停止層的材料;以及在移除該硬遮罩層後,選擇性地移除部份該蝕刻停止層。
TW106131398A 2016-11-29 2017-09-13 半導體裝置的形成方法 TWI743199B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427460P 2016-11-29 2016-11-29
US62/427,460 2016-11-29
US15/464,057 US10755972B2 (en) 2016-11-29 2017-03-20 Semiconductor device and method
US15/464,057 2017-03-20

Publications (2)

Publication Number Publication Date
TW201830581A true TW201830581A (zh) 2018-08-16
TWI743199B TWI743199B (zh) 2021-10-21

Family

ID=62190980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131398A TWI743199B (zh) 2016-11-29 2017-09-13 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US10755972B2 (zh)
CN (1) CN108122830B (zh)
TW (1) TWI743199B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122820B (zh) * 2016-11-29 2020-06-02 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US11393754B2 (en) 2018-09-28 2022-07-19 Intel Corporation Contact over active gate structures with etch stop layers for advanced integrated circuit structure fabrication
US12374583B2 (en) * 2021-05-12 2025-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
US20040048203A1 (en) * 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
CN102097390B (zh) * 2007-12-26 2013-04-24 友达光电股份有限公司 像素结构的制作方法
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
KR102068677B1 (ko) * 2013-04-10 2020-01-22 삼성전자 주식회사 반도체 소자 제조 방법
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US9040417B2 (en) * 2013-10-04 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9761572B2 (en) * 2015-04-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device layout, semiconductor device, and method of manufacturing memory device
US9397008B1 (en) * 2015-04-21 2016-07-19 United Microelectronics Corp. Semiconductor device and manufacturing method of conductive structure in semiconductor device

Also Published As

Publication number Publication date
US20180151421A1 (en) 2018-05-31
US10755972B2 (en) 2020-08-25
TWI743199B (zh) 2021-10-21
CN108122830B (zh) 2022-12-02
CN108122830A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
US11264321B2 (en) Semiconductor devices employing a barrier layer
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US9230854B2 (en) Semiconductor device and method
US12300593B2 (en) Semiconductor device and method of manufacture
US6893985B2 (en) UV-activated dielectric layer
CN108987300B (zh) 半导体器件制造工具及其制造方法
TWI743199B (zh) 半導體裝置的形成方法
US7157373B2 (en) Sidewall sealing of porous dielectric materials
TWI706459B (zh) 半導體裝置的製造方法
US20150108652A1 (en) Semiconductor device and fabrication method
US12112953B2 (en) Semiconductor devices and methods of manufacturing
TW202133225A (zh) 形成半導體結構的方法
KR20050046061A (ko) 반도체 소자의 금속 배선 형성 방법