[go: up one dir, main page]

TW201839985A - 高電子遷移率電晶體 - Google Patents

高電子遷移率電晶體 Download PDF

Info

Publication number
TW201839985A
TW201839985A TW106113401A TW106113401A TW201839985A TW 201839985 A TW201839985 A TW 201839985A TW 106113401 A TW106113401 A TW 106113401A TW 106113401 A TW106113401 A TW 106113401A TW 201839985 A TW201839985 A TW 201839985A
Authority
TW
Taiwan
Prior art keywords
layer
electron mobility
high electron
fluorine
disposed
Prior art date
Application number
TW106113401A
Other languages
English (en)
Inventor
陳志諺
楊弦龍
Original Assignee
聯穎光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯穎光電股份有限公司 filed Critical 聯穎光電股份有限公司
Priority to TW106113401A priority Critical patent/TW201839985A/zh
Priority to US15/805,156 priority patent/US20180308925A1/en
Publication of TW201839985A publication Critical patent/TW201839985A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一種高電子遷移率電晶體包括一通道層、一氮化物層、一源極電極、一汲極電極、一閘極電極、一含氟區域以及一表面電漿處理區域。氮化物層設置於通道層之上。源極電極與汲極電極設置於通道層之上。閘極電極設置於氮化物層之上，且閘極電極係於一第一方向上至少部分設置於源極電極與汲極電極之間。含氟區域設置於氮化物層中，而表面電漿處理區域至少部分設置源極電極與汲極電極之間的氮化物層的上表面，且表面電漿處理區域係與含氟區域互相分離或表面電漿處理區域之氟濃度不同於含氟區域之氟濃度。

Description

高電子遷移率電晶體
本發明係關於一種高電子遷移率電晶體(high electron mobility transistor，HEMT)，尤指一種具有含氟區域以及表面電漿處理區域之高電子遷移率電晶體。
III-V族半導體化合物由於其半導體特性而可應用於形成許多種類的積體電路裝置，例如高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor，HEMT)。在高電子遷移率電晶體中，兩種不同能帶隙(band-gap)的半導體材料係結合而於接面(junction)形成異質接面(heterojunction)而為載子提供通道。近年來，氮化鎵(GaN)系列的材料由於擁有較寬能隙與飽和速率高的特點而適合應用於高功率與高頻率產品。氮化鎵系列的高電子遷移率電晶體由材料本身的極化效應產生二維電子氣(2DEG)，其電子速度及密度均較高，故可用以增加切換速度。
在GaN高電子遷移率電晶體中，一般常利用場效板(field plate)來部分空乏(deplete)其所覆蓋區域下方之二維電子氣，藉此減弱於關閉狀態(off-state)下的電場。藉由場效板來改變電場分佈可達到提升崩潰電壓(breakdown voltage)與抑制電流崩潰(current collapse)的效果，然而，由於導入場效板會形成額外的寄生電容，對於電晶體的操作上會產生負面影響，例如降低電晶體的切換速度等問題。除此之外，當在電晶體閘極導入metal-insulator-semiconductor (MIS) 介面時，因絕緣層與半導體之間的能帶差異及缺陷電荷累積，導致此MIS結構在電晶體表面產生一寄生的常開式通道，影響其下方的HEMT常關式通道操作。因此，如何藉由結構或/及製程上的設計改變來改善上述問題以提升高電子遷移率電晶體的電性表現一直是相關領域人員持續努力的課題。
本發明提供了一種高電子遷移率電晶體，於氮化物層的上表面形成與位於氮化物層中之含氟區域互相分離或氟濃度有明顯差異的表面電漿處理區域，表面電漿處理區域可用以調整表面能態(surface energy state)，達到抑制於氮化物層表面形成通道的效果，並可因此改善高電子遷移率電晶體之臨界電壓(threshold voltage)的遲滯效應。此外，藉由調整表面電漿處理區域的分布位置，亦可達到降低表面電場(reduced surface field，RESURF)、提升崩潰電壓(breakdown voltage)以及消除汲極導致能障高度降低(drain induced barrier lowering，DIBL)現象等效果。
根據本發明之一實施例，本發明提供了一種高電子遷移率電晶體，包括一通道層、一氮化物層、一源極電極、一汲極電極、一閘極電極、一含氟區域以及一表面電漿處理區域。氮化物層設置於通道層之上。源極電極與汲極電極設置於通道層之上。閘極電極設置於氮化物層之上，且閘極電極係於一第一方向上至少部分設置於源極電極與汲極電極之間。含氟區域設置於氮化物層中，而表面電漿處理區域至少部分設置源極電極與汲極電極之間的氮化物層的上表面，且表面電漿處理區域係與含氟區域互相分離或表面電漿處理區域氟濃度不同於含氟區域之氟濃度。
請參閱第1圖。第1圖所繪示為本發明第一實施例之高電子遷移率電晶體的示意圖。如第1圖所示，本實施例提供一種高電子遷移率電晶體101，包括一通道層30、一氮化物層40、一源極電極51、一汲極電極52、一閘極電極90、一含氟區域60以及一表面電漿處理區域70。氮化物層40設置於通道層30之上。通道層30可包括氮化鎵(gallium nitride，GaN)或/及氮化銦鎵(indium gallium nitride，InGaN)等材料，而氮化物層40可包括氮化鋁鎵(alumium gallium nitride，AlGaN)、氮化鋁銦(alumium indium nitride，AlInN)、氮化鋁鎵銦(alumium gallium indium nitride，AlGaInN)、氮化鋁(alumium nitride，AlN)或/及氮化矽等材料。源極電極51與汲極電極52設置於通道層30之上。閘極電極90設置於氮化物層40之上，且閘極電極90係於一第一方向D1上至少部分設置於源極電極51與汲極電極52之間。在一些實施例中，源極電極51與汲極電極52可設置於氮化物層40之上，但並不以此為限。在一些實施例中，亦可視需要將源極電極51與汲極電極52設置於通道層30之上而未設置氮化物層40之上。源極電極51、汲極電極52與閘極電極90可分別包括金屬導電材料或其他適合之導電材料。上述之金屬導電材料可包括金(Au)、鎢(W)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉬(Mo)、銅(Cu)、鋁(Al)、鉭(Ta)、鈀(Pd)、鉑(Pt)、上述材料之化合物、複合層或合金，但並不以此為限。含氟區域60設置於氮化物層40中，而表面電漿處理區域70係至少部分設置源極電極51與汲極電極52之間的氮化物層40的上表面40S，且表面電漿處理區域70係與含氟區域60互相分離或表面電漿處理區域70之氟濃度不同於含氟區域60之氟濃度。值得說明的是，本發明中所指的氟濃度可包括氟離子濃度或其他型態之氟濃度。
在一些實施例中，氮化物層40可包括多層的氮化物層，例如氮化物層40可包括一氮化物蓋層42以及一氮化物阻障層41設置於氮化物蓋層42與通道層30之間，但並不以此為限。在另一些實施例中，氮化物層40亦可僅為單一材料層而當作高電子遷移率電晶體中的阻障層。當氮化物層40包括氮化物蓋層42與氮化物阻障層41時，表面電漿處理區域70可設置於源極電極51與汲極電極52之間的氮化物蓋層42的上表面(也就是上表面40S)，且含氟區域60係設置於氮化物阻障層41中。在一些實施例中，氮化物蓋層42可包括氮化鎵、氮化鋁、氮化鋁鎵或/及氮化矽等材料，而氮化物阻障層41可包括氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或/及氮化鋁等材料，但並不以此為限。此外，高電子遷移率電晶體101可更包括一緩衝層20設置於通道層30之下，而高電子遷移率電晶體101可設置於一基底10上，但並不以此為限。在一些實施例中，緩衝層20可包括例如氮化鎵、氮化鋁鎵或其他適合之緩衝材料，而基底10可包括矽基底、碳化矽(SiC)基底、氮化鎵基底、藍寶石(sapphire)基底或其他適合材料所形成之基底。
在本實施例中，表面電漿處理區域70中的離子例如帶負電荷之氟離子(F- )可用以改變氮化物層40表面的能帶(energy band)狀況，可抑制於氮化物層40之上表面40S附近區域之載子捕捉(carrier trapping)狀況，故可用以改善高電子遷移率電晶體101中可能發生之漏電流狀況與電流崩潰(current collapse)等問題。此外，表面電漿處理區域70中的離子並不以上述之氟離子為限，其他適合之成分(例如氯離子其他種類的負離子)亦可用以形成表面電漿處理區域70。在一些實施例中，當表面電漿處理區域70中的離子為氟離子時，表面電漿處理區域70之一上部的氟濃度較佳係高於表面電漿處理區域70之一下部的氟濃度，而此濃度差異可藉由控制形成表面電漿處理區域70之製程方法或/及製程參數來達成，例如可利用兩步驟(2 steps)來形成此濃度差異分布，但並不以此為限。此外，在一些實施例中，表面電漿處理區域70中的離子濃度變化可於表面電漿處理區域70中於一垂直之第二方向D2上由上至下具有漸減之變化，但並不以此為限。
如第1圖所示，在一些實施例中，表面電漿處理區域70的厚度(亦可被視為深度)可小於氮化物蓋層42的厚度，但並不以此為限。此外，表面電漿處理區域70可於第二方向D2上至少部分設置於閘極電極90之下，而表面電漿處理區域70於第一方向D1上的長度可小於閘極電極90於第一方向D1上的長度，但並不以此為限。此外，含氟區域60係至少部分設置於氮化物阻障層41中，但並不以此為限。含氟區域60中可包括氟離子，氟離子可提供靜止的強烈負電荷而可有效地空乏(deplete)載子通道的電子，使通道載子濃度降低或使通道中斷，而使載子通道成為經常性關閉狀態，故可使高電子遷移率電晶體101成為一常關式(normally-off)電晶體，但並不以此為限。含氟區域60的大小以及深度可藉由調整形成含氟區域60的製程例如離子植入製程或電漿處理製程的製程參數來控制。舉例來說，含氟區域60的最上表面(topmost surface)可低於氮化物層40的最上表面40S，而含氟區域60的最底表面(bottommost surface)可高於氮化物層40的最底表面，但並不以此為限。在本發明的一些其他實施例中，亦可視需要使含氟區域60接觸氮化物層40的最底表面。在一些實施例中，當氮化物層40之上表面40S附近區域之載子捕捉狀況較為嚴重時，可藉由增加表面電漿處理區域70之氟濃度來抑制此狀況，故表面電漿處理區域70之氟濃度可高於含氟區域60之氟濃度，但並不以此為限。在一些實施例中，當含氟區域60中需要較多的氟離子以達到所需之空乏載子效果時，表面電漿處理區域70之氟濃度亦可相對低於含氟區域60之氟濃度。此外，在一些實施例中，含氟區域60之一上部的氟濃度可高於含氟區域60之一下部的氟濃度，或者含氟區域60之氟濃度可於第二方向D2上由上至下具有漸減之變化，但並不以此為限。值得說明的是，由於含氟區域60係形成於氮化物層40中而表面電漿處理區域70係形成於氮化物層40的表面，故形成含氟區域60之製程中的電漿功率(plasma power)或射頻功率(RF power)較佳係高於形成表面電漿處理區域70之製程中的電漿功率或射頻功率。此外，含氟區域60較佳係於表面電漿處理區域70之前形成，但本發明並不以此為限。在一些實施例中，亦可視需要先形成表面電漿處理區域70之後再形成含氟區域60。
下文將針對本發明的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第2圖。第2圖所繪示為本發明第二實施例之高電子遷移率電晶體的示意圖。如第2圖所示，與上述第一實施例不同的地方在於，本實施例之高電子遷移率電晶體102可更包括一閘極介電層80設置於氮化物層40上，部分之閘極介電層80係於第二方向D2上設置於氮化物層40與閘極電極90之間。在一些實施例中，閘極介電層80亦可延伸以覆蓋源極電極51、汲極電極52以及氮化物層40與通道層30的側面，但並不以此為限。在一些實施例中，閘極介電層80可為單層或多層材料層堆疊的結構，例如可包括一第一介電層81與一第二介電層82，但並不以此為限。閘極介電層80的材料可包括氮化鋁、氮化矽(例如Si3 N4 )、氧化矽(例如SiO2 )、氧化鋁(例如Al2 O3 )、氧化鉿(例如HfO2 )、氧化鑭(例如La2 O3 )、氧化(例如Lu2 O3 )、氧化鑭(LaLuO3 )或其他適合之介電材料。在本實施例中，表面電漿處理區域70中的離子例如帶負電荷之氟離子可用以改變氮化物層40表面的能帶，可將空乏型(depletion mode，D-mode)的表面通道狀況轉變為增強型(enhancement mode，E-mode)而具有較高臨界電壓，故對於臨界電壓的穩定性與汲極電流的提升等方面有正面幫助。
請參閱第3圖、第4圖與第5圖。第3圖所繪示為本發明第三實施例之高電子遷移率電晶體103的示意圖，第4圖所繪示為本發明第四實施例之高電子遷移率電晶體104的示意圖，而第5圖所繪示為本發明第五實施例之高電子遷移率電晶體105的示意圖。在本發明之高電子遷移率電晶體中，可藉由改變表面電漿處理區域70的形成位置來達到所需之抑制漏電流、抑制電流崩潰、改善臨界電壓的遲滯效應、改善臨界電壓的穩定性或/及提升汲極電流等效果。舉例來說，如第3圖所示，在一些實施例中，表面電漿處理區域70可部分設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S。或者，如第4圖所示，在一些實施例中，表面電漿處理區域70亦可部分設置於閘極電極90與源極電極51之間的氮化物層40之上表面40S。此外，如第5圖所示，在一些實施例中，表面電漿處理區域70於第一方向D1上的長度可大於閘極電極90於第一方向D1上的長度，且表面電漿處理區域70可部分設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S且部分設置於閘極電極90與源極電極51之間的氮化物層40之上表面40S。在一些實施例中，亦可視需要使表面電漿處理區域70於第一方向D1上的長度大體上等於閘極電極90於第一方向D1上的長度，且表面電漿處理區域70可於第二方向D2上完全與閘極電極90互相重疊，但並不以此為限。此外，在上述第3圖至第5圖的實施例中，亦可視需要未設置閘極介電層80而使閘極電極90直接接觸氮化物層40之上表面40S。
請參閱第6圖。第6圖所繪示為本發明第六實施例之高電子遷移率電晶體的示意圖。如第6圖所示，與上述第五實施例不同的地方在於，在本實施例之高電子遷移率電晶體106中，表面電漿處理區域70之厚度(例如第6圖中所示之第二厚度T70)可大於氮化物蓋層42之厚度(例如第6圖中所示之第一厚度T42)，且表面電漿處理區域70可更部分設置於氮化物阻障層41中。在一些實施例中，表面電漿處理區域70之第二厚度T70亦可視需要大體上等於氮化物蓋層42之第一厚度T42，但並不以此為限。此外，高電子遷移率電晶體106可更包括一間隙層35設置於氮化物阻障層41與通道層30之間，且間隙層35之材料可不同於氮化物阻障層41之材料以及通道層30之材料。舉例來說，間隙層35可包括氮化鋁、氮化鋁銦或其他適合之III-V族化合物。此外，本實施例之間隙層35亦可視需要應用於其他實施例中。
請參閱第7圖。第7圖所繪示為本發明第七實施例之高電子遷移率電晶體的示意圖。如第7圖所示，與上述第一實施例不同的地方在於，本實施例之高電子遷移率電晶體201可更包括一絕緣層85以及一溝槽85V。絕緣層85設置於氮化物層40上，且溝槽85V係貫穿絕緣層85而暴露出部分之氮化物層40。在一些實施例中，閘極電極90可部分設置於溝槽85V中且部分設置於絕緣層85之上表面上，但並不以此為限。絕緣層85之設置可使得閘極電極90形成一T型結構，而位於絕緣層85上之閘極電極90可形成場效板(field plate)的效果，藉此達到更進一步抑制漏電流之目的。絕緣層85的材料可包括氮化鋁、氮化矽、氧化矽、氧化鋁或其他適合之絕緣材料。在一些實施例中，表面電漿處理區域70可對應位於溝槽85V中的閘極電極90，故表面電漿處理區域70可未與絕緣層85重疊，但並不以此為限。
請參閱第8圖。第8圖所繪示為本發明第八實施例之高電子遷移率電晶體的示意圖。如第8圖所示，與上述第七實施例不同的地方在於，本實施例之高電子遷移率電晶體202可更包括閘極介電層80，且閘極介電層80可設置於溝槽85V中。閘極介電層80之厚度(例如第8圖中所示之第三厚度T80)較佳係小於絕緣層85之厚度(例如第8圖中所示之第四厚度T85)，藉此使得閘極電極90仍維持一T型結構。此外，在一些實施例中，閘極介電層80亦可部分設置於溝槽85V中且部分設置於溝槽85V之外。
請參閱第9圖、第10圖與第11圖。第9圖所繪示為本發明第九實施例之高電子遷移率電晶體203的示意圖，第10圖所繪示為本發明第十實施例之高電子遷移率電晶體204的示意圖，而第11圖所繪示為本發明第十一實施例之高電子遷移率電晶體205的示意圖。在本發明之高電子遷移率電晶體中，可藉由改變表面電漿處理區域70的形成位置來達到所需之抑制漏電流、抑制電流崩潰、改善臨界電壓的遲滯效應、改善臨界電壓的穩定性或/及提升汲極電流等效果。舉例來說，如第9圖所示，在一些實施例中，表面電漿處理區域70可部分設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S，且表面電漿處理區域70可部分與絕緣層85重疊。或者，如第10圖所示，在一些實施例中，表面電漿處理區域70亦可部分設置於閘極電極90與源極電極51之間的氮化物層40之上表面40S，且表面電漿處理區域70可部分與絕緣層85重疊。此外，如第11圖所示，在一些實施例中，表面電漿處理區域70於第一方向D1上的長度可大於閘極電極90於第一方向D1上的長度，表面電漿處理區域70可部分與絕緣層85重疊，且表面電漿處理區域70可部分設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S且部分設置於閘極電極90與源極電極51之間的氮化物層40之上表面40S。此外，在上述第9圖至第11圖的實施例中，亦可視需要未設置閘極介電層80而使位於溝槽85V中之閘極電極90直接接觸氮化物層40之上表面40S。
請參閱第12圖。第12圖所繪示為本發明第十二實施例之高電子遷移率電晶體的示意圖。如第12圖所示，與上述第一實施例不同的地方在於，在本實施例之高電子遷移率電晶體301中，表面電漿處理區域70可包括互相分離之一第一部P1與一第二部P2。第一部P1係部分設置於閘極電極90之下且部分設置於閘極電極90與源極電極51之間的氮化物層40之上表面40S，而第二部P2係部分設置於閘極電極90之下且部分設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S。換句話說，表面電漿處理區域70之第一部P1與第二部P2係於第一方向D1上設置於閘極電極90相對兩側之氮化物層40的上表面40S。藉由將表面電漿處理區域70分成互相分離之第一部P1與第二部P2，可使得利用表面電漿處理區域70來抑制電流崩潰與臨界電壓遲滯效應的同時仍可維持較低的閘極電阻。
請參閱第13圖。第13圖所繪示為本發明第十三實施例之高電子遷移率電晶體的示意圖。如第13圖所示，與上述第十二實施例不同的地方在於，本實施例之高電子遷移率電晶體302可更包括閘極介電層80設置於氮化物層40上，部分之閘極介電層80可於第二方向D2上設置於閘極電極90與表面電漿處理區域70之第一部P1之間，且部分之閘極介電層80可於第二方向D2上設置於閘極電極90與表面電漿處理區域70之第二部P2之間。
請參閱第14圖。第14圖所繪示為本發明第十四實施例之高電子遷移率電晶體的示意圖。如第14圖所示，與上述第十二實施例不同的地方在於，本實施例之高電子遷移率電晶體303可更包括絕緣層85以及溝槽85V。閘極電極90可部分設置於溝槽85V中且部分設置於絕緣層85之上表面上而形成一T型結構，且表面電漿處理區域70之第一部P1與第二部P2係至少部分設置於絕緣層85之下。設置於絕緣層85下方之表面電漿處理區域70之第一部P1與第二部P2可用以分別降低閘極電極90與源極電極51之間的寄生電容(Cgs)以及閘極電極90與汲極電極52之間的寄生電容(Cgd)，對於高電子遷移率電晶體303的電性表面有正面的幫助。
請參閱第15圖。第15圖所繪示為本發明第十五實施例之高電子遷移率電晶體的示意圖。如第15圖所示，與上述第十四實施例不同的地方在於，本實施例之高電子遷移率電晶體304可更包括閘極介電層80，且閘極介電層80可設置於溝槽85V中。閘極介電層80之第三厚度T80較佳係小於絕緣層85之第四厚度T85，藉此使得閘極電極90仍可維持一T型結構，而設置於絕緣層85下方之表面電漿處理區域70之第一部P1與第二部P2可用以分別降低閘極電極90與源極電極51以及閘極電極90與汲極電極52之間的寄生電容。
請參閱第16圖。第16圖所繪示為本發明第十六實施例之高電子遷移率電晶體的示意圖。如第16圖所示，與上述第二實施例不同的地方在於，在本實施例之高電子遷移率電晶體401中，表面電漿處理區域70可包括一第一區71設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S。設置於閘極電極90與汲極電極52之間的氮化物層40之上表面40S的第一區71可用以形成降低表面電場(reduced surface field，RESURF)之效果，進而可使得高電子遷移率電晶體401的崩潰電壓獲得提升。此外，第一區71之氟濃度亦可不同於含氟區域60之氟濃度。舉例來說，當於閘極電極90與汲極電極52之間的氮化物層40之上表面40S發生載子捕捉狀況較為嚴重時，需要離子濃度較高之表面電漿處理區域70之第一區71來降低表面電場，故表面電漿處理區域70之第一區71的氟濃度可高於含氟區域60之氟濃度，但並不以此為限。在一些實施例中，當含氟區域60中需要較多的氟離子以達到所需之空乏載子效果時，表面電漿處理區域70之第一區71的氟濃度亦可相對低於含氟區域60之氟濃度。此外，在一些實施例中，表面電漿處理區域70之第一區71的氟濃度可於第二方向D2上由上至下具有漸減之變化，但並不以此為限。此外，在一些實施例中，表面電漿處理區域70之第一區71的氟濃度可由靠近閘極電極90之一側至靠近汲極電極52之一側具有漸增之變化，藉此可在高電子遷移率電晶體401為短通道(short channel)的設計下經由第一區71的氟濃度變化形成較為平順的電場分布，進而達到消除汲極導致能障高度降低(drain induced barrier lowering，DIBL)之現象，及實現表面低電場(reduced surface field, RESURF)結構，但並不以此為限。
請參閱第17圖。第17圖所繪示為本發明第十七實施例之高電子遷移率電晶體的示意圖。如第17圖所示，與上述第十六實施例不同的地方在於，在本實施例之高電子遷移率電晶體402中，表面電漿處理區域70可更包括第四區74設置於閘極電極90下方之氮化物層40之上表面40S，且第四區74之氟濃度亦可不同於含氟區域60之氟濃度。表面電漿處理區域70之第四區74可用以消除電晶體表面的空乏型(D-mode)通道，故對於臨界電壓的穩定性與汲極電流的提升等方面有正面幫助。
請參閱第18圖。第18圖所繪示為本發明第十八實施例之高電子遷移率電晶體的示意圖。如第18圖所示，與上述第十七實施例不同的地方在於，在本實施例之高電子遷移率電晶體403中，表面電漿處理區域70可更包括一第二區72設置於氮化物層40之上表面40S且設置於第一區71與汲極電極52之間。此外，相對較靠近汲極電極52之第二區72之氟濃度較佳係高於相對較靠近閘極電極90之第一區71之氟濃度，藉此消除汲極導致能障高度降低(DIBL)之現象，及優化表面低電場(reduced surface field, RESURF)結構，但並不以此為限。
請參閱第19圖。第19圖所繪示為本發明第十九實施例之高電子遷移率電晶體的示意圖。如第19圖所示，與上述第十八實施例不同的地方在於，在本實施例之高電子遷移率電晶體404中，表面電漿處理區域70可更包括一第三區73設置於氮化物層40之上表面40S且設置於第二區72與汲極電極52之間。相對較靠近汲極電極52之第三區73之氟濃度較佳係高於第一區71以及第二區72之氟濃度，藉此消除汲極導致能障高度降低(DIBL)之現象，及優化表面低電場(reduced surface field, RESURF)結構，但並不以此為限。
請參閱第20圖。第20圖所繪示為本發明第二十實施例之高電子遷移率電晶體的示意圖。如第20圖所示，與上述第二實施例不同的地方在於，本實施例之高電子遷移率電晶體501可更包括一抗極化(anti-polarization)層45設置於緩衝層20與通道層30之間。在一些實施例中，高電子遷移率電晶體501可為一鎵極性(Ga-polarity)之GaN高電子遷移率電晶體，而位於通道層30上方之氮化物阻障層41可用來維持於通道層30中或/及通道層30與氮化物阻障層41之間所形成的二維電子氣。由於氮化物阻障層41與通道層30之間的整體極化電荷(polarization charge)為正極性，故會於介面處形成一位能下降(potential dip)，而離子化載子受到極化場(polarization field)分布的影響而會聚集於potential dip並因此形成二維電子氣。藉由於通道層30下方設置與氮化物阻障層41之厚度或/及極化場(polarization field)相當的抗極化層45，可改變通道層30以下的位能傾斜狀況，使得通道層30可提供更多的游離載子至氮化物阻障層41與通道層30之間的位能下降處，進而可減少高電子遷移率電晶體表面501的極化電荷，故可達到降低表面電場(RESURF)以及改善電流崩潰之目的。在一些實施例中，在考量可行之製程變異控制的狀況下，抗極化層45之厚度(例如第20圖中所示之第六厚度T45)係以寬容度為±25%的狀況下大體上等於氮化物阻障層41之厚度(例如第20圖中所示之第五厚度T41)。換句話說，抗極化層45之第六厚度T45較佳係等於氮化物阻障層41之第五厚度T41，但抗極化層45之第六厚度T45可介於氮化物阻障層41之第五厚度T41的0.75倍至第五厚度T41的1.25倍之間，而在此厚度範圍之下的抗極化層45仍可具有相當之效果。在一些實施例中，上述之寬容度可視需要更進一步縮小成±10%或甚至±5%，藉以確保多個高電子遷移率電晶體501之間的電性均勻性，但並不以此為限。
此外，在一些實施例中，抗極化層45之材料較佳係與氮化物阻障層41之材料相同。也就是說，抗極化層45可包括氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或/及氮化鋁等材料，但並不以此為限。在一些實施例中，抗極化層45以及氮化物阻障層41可分別包括一III-V族化合物，且此III-V族化合物可包括一第一III族元素以及一第二III族元素。例如氮化鋁鎵中的第一III族元素可為鋁，而第二III族元素可為鎵，但並不以此為限。抗極化層45中之各III族元素的原子比例較佳係與氮化物阻障層41相同，然而，在考量可行之製程變異控制的狀況下，抗極化層45中之第一III族元素的原子比例可以在寬容度為±25%的狀況下大體上等於氮化物阻障層41中之第一III族元素的原子比例，而在此範圍之下的抗極化層45仍可具有相當之效果。舉例來說，當抗極化層45與氮化物阻障層41均為氮化鋁鎵時，氮化物阻障層41的材料組成狀況可為AlX Ga1-X N，抗極化層45的材料組成可為AlY Ga1-Y N，而其中Y可介於0.75倍的X至1.25倍的X之間，但並不以此為限。此外，在一些實施例中，抗極化層45中之第一III族元素(例如Al)的原子比例可於抗極化層45中由上至下具有漸減之變化。換句話說，抗極化層45中與緩衝層20相連的部分可具有較少的鋁成分或可無鋁成分，藉此避免因緩衝層20與抗極化層45之間的極化狀況差異所另外形成之寄生二維電子氣或/及造成基底10於製程中發生彎曲等問題，但並不以此為限。在一些實施例中，抗極化層45亦可視需要摻雜碳或鐵來達到提升介面阻抗而抑制寄生二維電子氣所可能造成之漏電路徑，但並不此為限。此外，本實施例之抗極化層45亦可視需要應用於上述其他實施例中。
綜上所述，在本發明之高電子遷移率電晶體中係於氮化物層的上表面形成與位於氮化物層中之含氟區域互相分離或氟離子濃度有明顯差異的表面電漿處理區域。含氟區域可空乏載子通道而使載子通道成為經常性關閉(normally-off)狀態。表面電漿處理區域可用以調整表面能態，藉此可消除空乏型通道而對於臨界電壓的穩定性、遲滯效應以及汲極電流的提升等方面產生正面幫助。此外，藉由調整表面電漿處理區域的分布位置，亦可達到降低表面電場(RESURF)、提升崩潰電壓等效果，以及消除汲極導致能障高度降低(DIBL)之現象。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基底
20‧‧‧緩衝層
30‧‧‧通道層
35‧‧‧間隙層
40‧‧‧氮化物層
40S‧‧‧上表面
41‧‧‧氮化物阻障層
42‧‧‧氮化物蓋層
45‧‧‧抗極化層
51‧‧‧源極電極
52‧‧‧汲極電極
60‧‧‧含氟區域
70‧‧‧表面電漿處理區域
71‧‧‧第一區
72‧‧‧第二區
73‧‧‧第三區
74‧‧‧第四區
80‧‧‧閘極介電層
81‧‧‧第一介電層
82‧‧‧第二介電層
85‧‧‧絕緣層
85V‧‧‧溝槽
90‧‧‧閘極電極
101-106‧‧‧高電子遷移率電晶體
201-205‧‧‧高電子遷移率電晶體
301-304‧‧‧高電子遷移率電晶體
401-404‧‧‧高電子遷移率電晶體
501‧‧‧高電子遷移率電晶體
D1‧‧‧第一方向
D2‧‧‧第二方向
P1‧‧‧第一部
P2‧‧‧第二部
T41‧‧‧第五厚度
T42‧‧‧第一厚度
T45‧‧‧第六厚度
T70‧‧‧第二厚度
T80‧‧‧第三厚度
T85‧‧‧第四厚度
第1圖所繪示為本發明第一實施例之高電子遷移率電晶體的示意圖。 第2圖所繪示為本發明第二實施例之高電子遷移率電晶體的示意圖。 第3圖所繪示為本發明第三實施例之高電子遷移率電晶體的示意圖。 第4圖所繪示為本發明第四實施例之高電子遷移率電晶體的示意圖。 第5圖所繪示為本發明第五實施例之高電子遷移率電晶體的示意圖。 第6圖所繪示為本發明第六實施例之高電子遷移率電晶體的示意圖。 第7圖所繪示為本發明第七實施例之高電子遷移率電晶體的示意圖。 第8圖所繪示為本發明第八實施例之高電子遷移率電晶體的示意圖。 第9圖所繪示為本發明第九實施例之高電子遷移率電晶體的示意圖。 第10圖所繪示為本發明第十實施例之高電子遷移率電晶體的示意圖。 第11圖所繪示為本發明第十一實施例之高電子遷移率電晶體的示意圖。 第12圖所繪示為本發明第十二實施例之高電子遷移率電晶體的示意圖。 第13圖所繪示為本發明第十三實施例之高電子遷移率電晶體的示意圖。 第14圖所繪示為本發明第十四實施例之高電子遷移率電晶體的示意圖。 第15圖所繪示為本發明第十五實施例之高電子遷移率電晶體的示意圖。 第16圖所繪示為本發明第十六實施例之高電子遷移率電晶體的示意圖。 第17圖所繪示為本發明第十七實施例之高電子遷移率電晶體的示意圖。 第18圖所繪示為本發明第十八實施例之高電子遷移率電晶體的示意圖。 第19圖所繪示為本發明第十九實施例之高電子遷移率電晶體的示意圖。 第20圖所繪示為本發明第二十實施例之高電子遷移率電晶體的示意圖。

Claims (23)

  1. 一種高電子遷移率電晶體(high electron mobility transistor，HEMT)，包括： 一通道層； 一氮化物層，設置於該通道層之上； 一源極電極以及一汲極電極，設置於該通道層之上； 一閘極電極，設置於該氮化物層之上，其中該閘極電極係於一第一方向上至少部分設置於該源極電極與該汲極電極之間； 一含氟區域，設置於該氮化物層中；以及 一表面電漿處理區域，至少部分設置該源極電極與該汲極電極之間的該氮化物層的上表面，其中該表面電漿處理區域係與該含氟區域互相分離或該表面電漿處理區域之氟濃度不同於該含氟區域之氟濃度。
  2. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域於該第一方向上的長度係小於該閘極電極於該第一方向上的長度。
  3. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域於該第一方向上的長度係大於該閘極電極於該第一方向上的長度。
  4. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域係至少部分設置於該閘極電極之下。
  5. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域係至少部分設置於該閘極電極與該源極電極之間的該氮化物層之上表面。
  6. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域係至少部分設置於該閘極電極與該汲極電極之間的該氮化物層之上表面。
  7. 如請求項1所述之高電子遷移率電晶體，其中該氮化物層包括： 一氮化物蓋層；以及 一氮化物阻障層，設置於該氮化物蓋層與該通道層之間，其中該表面電漿處理區域係設置於該源極電極與該汲極電極之間的該氮化物蓋層的上表面，且該含氟區域係設置於該氮化物阻障層中。
  8. 如請求項7所述之高電子遷移率電晶體，其中該表面電漿處理區域之厚度係大於該氮化物蓋層之厚度，且該表面電漿處理區域更部分設置於該氮化物阻障層中。
  9. 如請求項7所述之高電子遷移率電晶體，更包括： 一緩衝層，設置於該通道層之下；以及 一抗極化層，設置於該緩衝層與該通道層之間，其中該抗極化層之厚度係以寬容度為±25%的狀況下大體上等於該氮化物阻障層之厚度。
  10. 如請求項9所述之高電子遷移率電晶體，其中該抗極化層以及該氮化物阻障層分別包括一III-V族化合物，且該III-V族化合物包括一第一III族元素以及一第二III族元素，該抗極化層中之該第一III族元素的原子比例係以寬容度為±25%的狀況下大體上等於該氮化物阻障層中之該第一III族元素的原子比例。
  11. 如請求項1所述之高電子遷移率電晶體，更包括： 一絕緣層，設置於該氮化物層上；以及 一溝槽貫穿該絕緣層而暴露出部分之該氮化物層，其中該閘極電極係部分設置於該溝槽中且部分設置於該絕緣層之上表面上。
  12. 如請求項11所述之高電子遷移率電晶體，更包括： 一閘極介電層，設置於該閘極電極與該氮化物層之間，其中該閘極介電層係至少部分設置於該溝槽中。
  13. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域包括： 一第一部，部分設置於該閘極電極之下且部分設置於該閘極電極與該源極電極之間的該氮化物層之上表面；以及 一第二部，部分設置於該閘極電極之下且部分設置於該閘極電極與該汲極電極之間的該氮化物層之上表面，其中該第一部與該第二部互相分離。
  14. 如請求項13所述之高電子遷移率電晶體，更包括： 一絕緣層，設置於該氮化物層上；以及 一溝槽貫穿該絕緣層而暴露出部分之該氮化物層，其中該閘極電極係部分設置於該溝槽中且部分設置於該絕緣層之上表面上，且該表面電漿處理區域之該第一部與該第二部係至少部分設置於該絕緣層之下。
  15. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域之一上部的氟濃度係高於該表面電漿處理區域之一下部的氟濃度。
  16. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域包括： 一第一區，設置於該閘極電極與該汲極電極之間的該氮化物層之上表面，其中該第一區之氟濃度係不同於該含氟區域之該氟濃度。
  17. 如請求項16所述之高電子遷移率電晶體，其中該第一區之該氟濃度係高於該含氟區域之該氟濃度。
  18. 如請求項16所述之高電子遷移率電晶體，其中該第一區之該氟濃度係低於該含氟區域之該氟濃度。
  19. 如請求項16所述之高電子遷移率電晶體，其中該表面電漿處理區域更包括： 一第二區，設置於該氮化物層之該上表面且設置於該第一區與該汲極電極之間，其中該第二區之氟濃度係高於該第一區之該氟濃度。
  20. 如請求項19所述之高電子遷移率電晶體，其中該表面電漿處理區域更包括： 一第三區，設置於該氮化物層之該上表面且設置於該第二區與該汲極電極之間，其中該第三區之氟濃度係高於該第二區之該氟濃度。
  21. 如請求項16所述之高電子遷移率電晶體，其中該表面電漿處理區域更包括： 一第四區，設置於該閘極電極下方之該氮化物層之該上表面，其中該第四區之氟濃度係不同於該含氟區域之該氟濃度。
  22. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域之該氟濃度係高於該含氟區域之該氟濃度。
  23. 如請求項1所述之高電子遷移率電晶體，其中該表面電漿處理區域之該氟濃度係低於該含氟區域之該氟濃度。
TW106113401A 2017-04-21 2017-04-21 高電子遷移率電晶體 TW201839985A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106113401A TW201839985A (zh) 2017-04-21 2017-04-21 高電子遷移率電晶體
US15/805,156 US20180308925A1 (en) 2017-04-21 2017-11-07 High electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106113401A TW201839985A (zh) 2017-04-21 2017-04-21 高電子遷移率電晶體

Publications (1)

Publication Number Publication Date
TW201839985A true TW201839985A (zh) 2018-11-01

Family

ID=63854137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113401A TW201839985A (zh) 2017-04-21 2017-04-21 高電子遷移率電晶體

Country Status (2)

Country Link
US (1) US20180308925A1 (zh)
TW (1) TW201839985A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636876B2 (en) * 2018-07-26 2020-04-28 Globalfoundries Inc. Devices with channel extension regions
JP7016311B2 (ja) * 2018-11-06 2022-02-04 株式会社東芝 半導体装置
KR102456957B1 (ko) * 2019-05-17 2022-10-21 한국전자통신연구원 전계효과 트랜지스터
CN114725211B (zh) * 2021-01-04 2025-08-15 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN112864243B (zh) * 2021-01-12 2022-06-24 电子科技大学 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN113053742B (zh) * 2021-03-12 2024-06-11 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113035938A (zh) * 2021-03-12 2021-06-25 浙江集迈科微电子有限公司 多栅GaN器件及制备方法
CN113675269A (zh) * 2021-08-20 2021-11-19 电子科技大学 一种抑制短沟道效应的p-GaN HEMT器件

Also Published As

Publication number Publication date
US20180308925A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR101992565B1 (ko) 고 전자이동도 트랜지스터 및 그 제조 방법
US10418459B2 (en) High electron mobility transistor including surface plasma treatment region
TW201839985A (zh) 高電子遷移率電晶體
US10388744B2 (en) Nitride semiconductor device
US9406792B2 (en) Semiconductor device having GaN-based layer
TWI736600B (zh) 高電子遷移率電晶體
US10256332B1 (en) High hole mobility transistor
US20120193688A1 (en) ION IMPLANTED AND SELF ALIGNED GATE STRUCTURE FOR GaN TRANSISTORS
TWI725433B (zh) 半導體裝置的製作方法
US11594625B2 (en) III-N transistor structures with stepped cap layers
US10002956B1 (en) High electron mobility transistor
US20180040726A1 (en) Nitride-semiconductor field-effect transistor
US10243049B2 (en) Nitride semiconductor device
JP2020047741A (ja) 半導体装置
US20180301528A1 (en) High electron mobility transistor
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
US20170069747A1 (en) Semiconductor device
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
JP2015072940A (ja) トランジスタおよびその製造方法
CN110875379B (zh) 一种半导体器件及其制造方法
WO2024108488A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US10424659B1 (en) High electron mobility transistor
CN110034171A (zh) 高电子移动率晶体管