[go: up one dir, main page]

TW201839818A - 積體電路裝置的製造方法 - Google Patents

積體電路裝置的製造方法 Download PDF

Info

Publication number
TW201839818A
TW201839818A TW106141147A TW106141147A TW201839818A TW 201839818 A TW201839818 A TW 201839818A TW 106141147 A TW106141147 A TW 106141147A TW 106141147 A TW106141147 A TW 106141147A TW 201839818 A TW201839818 A TW 201839818A
Authority
TW
Taiwan
Prior art keywords
layer
fin
fin structure
etching
unprotected
Prior art date
Application number
TW106141147A
Other languages
English (en)
Inventor
曾晉沅
林緯良
林立德
劉如淦
敏 曹
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201839818A publication Critical patent/TW201839818A/zh

Links

Classifications

    • H10P76/4088—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/695—
    • H10P76/405—
    • H10P76/4083—
    • H10P76/4085—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供關於某些實施例的方法，上述方法包括：形成一材料層，其具有一鰭狀物結構陣列，其中至少一個鰭狀物結構在一第一側壁具有一第一材料且在上述第二側壁的相反側的一第二側壁具有一第二材料，上述第一材料與上述第二材料不同。上述方法更包括使上述至少一個鰭狀物結構的上述第二側壁曝露；以及移除上述至少一個鰭狀物結構。

Description

積體電路裝置的製造方法
本發明是關於積體電路裝置的製造方法，特別是關於半導體裝置的製造方法。
半導體積體電路(integrated circuit；IC)工業已歷經快速的成長。在積體電路革命的過程，功能密度(例如每單位晶片面積的互連的裝置的數量)已逐漸增加，同時減少幾何尺寸(例如使用一製程可以製作的最小構件(或線))。這個尺寸縮減的過程通常藉由增加產品效率與降低關聯成本而獲得效益。然而這樣的尺寸縮減亦伴隨著增加與這些積體電路結合的裝置的設計及製造上的複雜度，並且為了實現其發展，在這些裝置的製造也要作相似的研發。
作為一例，已努力引進多閘極裝置，以藉由增加閘極-通道耦合(gate-channel coupling)來改善閘極控制(gate control)、減少關閉狀態電流(OFF-state current)以及減少短通道效應(short-channel effects)。一種已被引進的此類多閘極裝置為鰭式場效電晶體(fin field-effect transistor；FinFET)。上述鰭式場效電晶體是以從一基底延伸並形成於此基底上的鰭狀結構而得名，上述鰭狀結構是用來形成場效電晶體的通道區。鰭式場效電晶體是相容於傳統的互補式金屬-氧化物-半 導體(complementary metal-oxide-semiconductor；CMOS)製程，且其三維結構可使其尺寸大幅縮減但仍維持閘極控制並減輕短通道效應。然而，要持續鰭式場效電晶體裝置的尺寸縮減，需要在光微影製程有一致的改善。目前的微影製程在例如對準的精確性、所使用的設備(例如一光微影步進電動機(stepper))以及所能印出的最小特徵尺寸，可能有其限制。因此，目前的微影工具無法提供足夠的製程餘裕(process margin)，特別是在使用現有的光微影製程時。因此，鰭式場效電晶體的關鍵尺寸(critical dimensions；CDs)會因為圖形對不準或其他微影誤差而直接受到衝擊，其會導致裝置效能的降低及/或裝置失效。因此，現存的技術尚未被證實可以在所有方面都得到完全滿意的表現。
本揭露的一實施例是提供一種積體電路裝置的製造方法。上述方法包括：形成一材料層，其具有一鰭狀物結構陣列，其中至少一個鰭狀物結構在一第一側壁具有一第一材料且在上述第二側壁的相反側的一第二側壁具有一第二材料，上述第一材料與上述第二材料不同。上述方法更包括使上述至少一個鰭狀物結構的上述第二側壁曝露；以及移除上述至少一個鰭狀物結構。
本揭露的一實施例是提供一種積體電路裝置的製造方法。上述方法包括：在一基底的上方形成複數個心棒(mandrel)；在上述心棒的側壁上形成複數個鰭狀物結構在上述複數個鰭狀物結構的上方沉積一保護材料層，其中上述保護材 料層的蝕刻劑敏感性異於上述心棒的蝕刻劑敏感性；移除上述保護材料層的一部分以局部曝露上述複數個鰭狀物結構的一個鰭狀物結構；以及移除被局部曝露的上述鰭狀物結構。
本揭露的一實施例是提供一種積體電路裝置的製造方法。上述方法包括：在一基底上形成一犧牲層；圖形化上述犧牲層以形成一組心棒(mandrel)；在上述組心棒的側壁上沉積間隔物；在上述間隔物之間沉積一保護材料，其中上述保護材料相對於上述組心棒展現蝕刻選擇性；施行一第一蝕刻製程，以移除上述保護材料的一部分，藉此曝露上述間隔物的一子集團的側壁；施行一第二蝕刻製程，以移除上述間隔物的上述子集團；以及施行一第三蝕刻製程，以移除上述組心棒。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122、124‧‧‧步驟
200‧‧‧工件(裝置)(半導體裝置)
210‧‧‧基底
220‧‧‧材料層
222‧‧‧底層
224‧‧‧中間層
226‧‧‧上層
230‧‧‧蓋層
240‧‧‧犧牲層
240A‧‧‧心棒
250‧‧‧阻劑層
252‧‧‧底層
254‧‧‧中間層
256‧‧‧頂層
260‧‧‧鰭狀物結構(間隔物結構)
260-1、260-2‧‧‧未被保護的鰭狀物結構
260a-1、260a-2‧‧‧切邊
266、268‧‧‧側壁
267‧‧‧頂表面
270‧‧‧保護材料層
270a‧‧‧邊緣
280‧‧‧圖形化的罩幕層(阻劑層)
280a‧‧‧邊緣
282‧‧‧開口
290‧‧‧鰭狀物層
292‧‧‧鰭狀物
L‧‧‧距離
S‧‧‧間隔
W‧‧‧寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖是一流程圖，顯示關於本揭露的各種實施形態的半導體裝置的製造方法。
第2圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第3圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第4圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第5A圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第5B圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第6圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第7圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第8圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第9圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第10圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第11圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第12圖是一剖面圖，顯示關於某些實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第13A圖是一剖面圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第13B圖是一俯視圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第13C圖是一俯視圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第14A圖是一剖面圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第14B圖是一俯視圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
第14C圖是一俯視圖，顯示關於某些其他實施例的半導體裝置的製造方法在各種製造階段的半導體裝置。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。以下將配合所附圖式詳述本發明之實施例，其中同樣或類似的元件將盡可能以相同的元件符號表示。在圖式中可能誇大實施例的形狀與厚度以便清楚表面本發明之特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本說明書以下的揭露內容可能在各個範例中使用重複的元件符號，以使說明內容更加簡化、明確，但是重複的元件符號本身並未指示不同的實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如「在...下方」、「下方」、「較低的」、「下」、「在…上方」、「較高的」、「上」及類似 的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
本揭露主要關於積體電路裝置的製造，特別關於用以以微影來圖形化一工件以便形成一組構件的系統與技術。為了追求裝置特徵的關鍵尺寸的進一步縮減，可重複施行多重微影圖形化來定義一圖形。同樣地，可以以包含沉積與蝕刻的其他技術來補強阻劑的微影圖形化，以進一步定義一圖形，在將其轉移至下層之前。將這樣的組合加入製造步驟，其亦可提供較大的控制性並可以得到大範圍的可形成的圖形。因此，儘管會增加更多的挑戰，圖形化技術與材料的嶄新組合具有潛力來進一步強化關鍵尺寸的控制、克服現有的關鍵尺寸限制以及藉此得以製造更好的電路裝置。
第1圖是一流程圖，顯示關於本揭露的各種實施形態的用以製造一積體電路(integrated circuit；IC)裝置的方法100。在某些實施例中，上述積體電路裝置包括一鰭式場效電晶體(fin field-effect transistor；FinFET)裝置，其主要關於任何鰭狀物相關的電晶體裝置，例如鰭狀物相關的多閘極電晶體。如在後文的更詳細的解釋，藉由使用具有不同的蝕刻劑選擇性的圖形化材料，方法100可以放寬在例如鰭狀物形成(fin-formation)與鰭狀物切斷(fin-cut)等的微影製程之間的對準需求。方法100是一例子，而並非用來將本揭露限定在如申 請專利範圍所明確記載的範圍。附加的步驟可以放在方法100之前、之中及之後，而且某些敘述的步驟可以被移動、取代或刪減，作為方法100的其他實施例。後續參考第2圖至第12圖而敘述的方法100，其呈現關於方法100的一實施例在各個製程步驟的工件200的剖面圖。
工件200可以是在一積體電路或其一部分的製程當中所製造的一中間裝置，其可包含：靜態隨機存取記憶體(static random access memory；SRAM)及/或邏輯電路；例如電阻器、電容器及電感器等的被動元件；以及例如p型場效電晶體(pFETs)、n型場效電晶體(nFETs)、鰭式場效電晶體、金屬-氧化物-半導體場效電晶體(metal-oxide semiconductor field effect transistors；MOSFET)、互補式金屬-氧化物-半導體(complementary metal-oxide-semiconductor；CMOS)電晶體、雙極性電晶體(bipolar transistors)、高電壓電晶體(high voltage transistors)、高頻電晶體(high frequency transistors)、其他的記憶胞及上述之組合的主動元件。另外，在本揭露的各實施例中，是提供包含電晶體、閘極堆疊結構、主動區、隔離結構及其他構件，以簡化敘述並有助於了解本揭露，而並非用以將本揭露的範圍限制在裝置的任何形式、裝置的任何數量或是結構或區域的任何配置。
在步驟102，方法100(第1圖)取得一工件200(第2圖)來作圖形化。例示的工件200包括一基底210，在基底210還可形成其他材料。用於積體電路製造的基底210的一共通形式為塊矽基底(bulk silicon substrate)。因此，亦將工件200稱為半 導體裝置200或裝置200。基底210可在上述形態附加包含以下材料或包含以下材料而取代上述形態：另一種元素(單一元素)半導體，例如結晶結構的鍺；一化合物半導體，例如矽鍺(silicon germanium)、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；一非半導體材料，例如鈉鈣玻璃(soda-lime glass)、熔凝二氧化矽(fused silica)、熔凝石英(fused quartz)及/或氟化鈣(CaF2)；及/或上述之組合。可能的基底210包括一絕緣層上覆矽(silicon-on-insulator；SOI)基底。絕緣層上覆矽基底是使用氧離子佈植隔離(separation by implantation of oxygen；SIMOX)、晶圓接合及/或其他適當的方法。在其他例子中，基底210可包括一多層半導體結構。
基底210可包含各種摻雜區(例如p型井或n型井)。上述摻雜區可以被摻雜有p型摻雜物及/或n型摻雜物，上述p型摻雜物例如為磷或砷，上述n型摻雜物例如為硼或BF2，依設計需求而定。可以將上述摻雜區直接形成在基底210上、一p型井結構中、一n型井結構中、一雙井結構(dual-well structure)中或使用一抬高結構(raised structure)。上述摻雜區的形成可藉由摻雜物原子的佈植、臨場(in-situ)摻雜的磊晶成長及/或其他適當的技術。在某些實施例中，上述摻雜區包含環形/口袋區(halo/pocket region)，其可減少短通道效應(例如擊穿效應(punch-through effects))，並可以藉由傾角離子佈植(tilt-angle ion implantation)或其他適當的技術來形成。
有多種材料層可形成在基底210上。在本實施例中，將要被圖形化的一材料層220，是被形成在基底210的上 方。材料層220可更包括多層結構，例如三層堆疊結構，其包括一底層222、一中間層224與一上層226。要瞭解的是，基底210可具有任何數量之形成於其上的材料層、罩幕層、犧牲層、阻劑層及/或其他層。用於這些層的適當材料，在某種程度上可基於蝕刻劑選擇性來作選擇。例如，在上述三層堆疊結構中，底層222、中間層224與上層226可以被構成為具有不同材料，而使每一層可各自使用一對應的蝕刻劑來移除而不會對其他層造成明顯的蝕刻。換句話說，底層222、中間層224與底層包括的材料具有不同的蝕刻速率。在某些實施例中，上層226可作為用於圖形化中間層224、底層222及/或基底210的一蝕刻罩幕；中間層224可作為用於圖形化底層222及/或基底210的一蝕刻罩幕；以及底層222可作為用於圖形化基底210的一蝕刻罩幕。在某些實施例中，底層222、中間層224與上層226具有不同的半導體材料及/或不同的介電材料以達成所需要的蝕刻選擇比，例如矽、非晶矽、半導體的氧化物(例如氧化矽(SiO2))、半導體的氮化物(例如氮化矽(SiN))、半導體的氧氮化物(例如氧氮化矽(SiON))及/或半導體的碳化物(例如碳化矽(SiC))、其他半導體材料及/或其他介電材料。例如在某些實施例中，底層222包括氧化矽、中間層224包括氮化矽以及上層226包括不同的阻劑材料以達成所需要的蝕刻選擇比。在某些實施例中，底層222與上層226包含有機材料，而中間層224則包含無機材料。上述三層堆疊結構的每一層可藉由例如化學氣相沉積(chemical vapor deposition；CVD)或一旋轉塗布製程來形成。材料層220可以額外或視需求，在上述三層堆疊結構上具有一 蓋層230。
繼續進行本實施例，在材料層220的上方，形成一犧牲層240。犧牲層240包括不同於材料層220(例如蓋層230)的材料成分。蓋層230是被構成為具有不同於犧牲層240及即將在後續直接形成於其上的其他裝置構件的蝕刻劑選擇性，而使得可使用一對應的蝕刻劑來移除直接沉積於蓋層230上的裝置構件而不會明顯對蓋層230蝕刻，而對剩餘的材料層220提供保護。在各種實施例中，犧牲層240包括一半導體材料及/或一介電材料，例如一半導體的氧化物、半導體的氮化物、半導體的氧氮化物及/或其他介電材料，而蓋層230包含具有蝕刻劑選擇性的一不同材料，例如一不同的半導體、半導體的氮化物、半導體的氧氮化物及/或金屬氧化物。例如，犧牲層240包括非晶矽，而蓋層230包括金屬氧化物(例如氧化鋁(AlOx)或氧化鈦(TiOx))，而這些材料展現不同的蝕刻劑選擇性。
請參考方法100(第1圖)的步驟104，在犧牲層240(第3圖)上形成一阻劑層(例如：三層光阻)250，之後將其圖形化。任何適當的材料或成分可用於阻劑層250，且所述三層光阻為其一例。例示的阻劑層250包括一底層252、一中間層254與一頂層256，其每一個具有不同或至少無關的材料。例如，底層252可包括一富碳聚合物材料(例如：CxHyOz)，中間層254可包括一富矽聚合物材料(例如：SiCxHyOz)，而頂層256可包括具有一光敏性成分而使頂層256被曝露於輻射時會歷經性質改變的一富碳聚合物材料(例如：CxHyOz)。此性質改變可用來選擇性地移除阻劑層250的已曝露(在正形阻劑的情況)或未曝露 (在負形阻劑的情況)的部分。要瞭解的是在其他實施例中，可以省略上述三層光阻的一或更多層，且可提供附加層作為上述三層光阻的一部分。
在本實施例中，先將阻劑層250的頂層256圖形化。可使用包括光微影及/或直寫微影(direct-write lithography)的任何適當的微影技術來施行其圖形化。一例示的微影圖形化製程包括阻劑層250的軟烤(soft baking)、圖罩對準、曝光、曝光後烘烤、將阻劑層250顯影、清洗與烘乾(例如：硬烤(hard baking))。一例示的直寫圖形化製程包括以一電子束或其他能量源掃描阻劑層250的表面，此時改變上述能量源的強度以改變阻劑層250的各個不同區域收到的照射量。如以下敘述所明示，形成於材料層220的最終圖形是基於這個第一圖形，但是在完成方法100之前，其他的中間圖形化步驟會改變上述圖形。
請參考第1圖的方法100的步驟106並參考第4圖，將上述圖形從阻劑層250轉移至犧牲層240，以在犧牲層240中形成一或更多個心棒(mandrels)240A。心棒240A是一特徵形狀，其可用來對準後續形成的間隔物而不是直接將材料層220圖形化。將圖形轉移至犧牲層240，可包含一或多道蝕刻製程，以使形成於阻劑層250的開口向下擴展。在此方法，阻劑層250(及/或其頂層256)是用於此蝕刻製程的一罩幕。上述轉移可包括任何適當的蝕刻製程，其包含溼蝕刻、乾蝕刻、反應性離子蝕刻、灰化(ashing)及/或其他適當的技術。可以選擇上述蝕刻製程及/或蝕刻劑，以蝕刻犧牲層240而未明顯蝕刻材料層220。如有任何殘留的阻劑層250，可以在圖形化犧牲層240之 後，將殘留的阻劑層250移除。在步驟106之後，圖形化的犧牲層240包括心棒240A。
請參考第1圖的方法100的步驟108並參考第5A與5B圖，在心棒240A的側壁上形成間隔物結構260。在後續的步驟，間隔物結構260的圖形將會被轉移至基底210以形成複數個鰭狀物，因此可將間隔物結構260稱為鰭狀物結構260。鰭狀物結構260的材料包括任何適當的半導體、半導體的氧化物、半導體的氮化物、半導體的氧氮化物、其他介電質及/或其他適當的材料，且可以選擇鰭狀物結構260的材料以使其具有不同於蓋層230與心棒240A的蝕刻劑選擇性。例如，在蓋層230包括金屬氧化物與心棒240A包括非晶矽的一實施例中，鰭狀物結構260包括氮化矽。
用以將鰭狀物結構260形成在心棒240A的側壁上而實質上不會將間隔物材料殘留在工件200的水平表面的一項技術，是如第5A與第5B圖所示的一沉積及蝕刻製程。請先參考第5A圖，在一實施例中，藉由包括原子層沉積(atomic layer deposition；ALD)、化學氣相沉積(chemical vapor deposition；CVD)、電漿增益化學氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)或其他適當地沉積技術之任何適當的製程，將鰭狀物結構260的材料沉積在心棒240A上並沉積在材料層220上。可以使用共形(conformal)沉積技術，不在乎將材料沉積在如第5A圖所示的水平表面上。如第5B圖所示，為了移除此多餘的材料，可施行例如一乾蝕刻或電漿蝕刻等的一異向性蝕刻，以將鰭狀物結構260的上述材料之沉積在心棒 240A與材料層220的水平表面上的那些部分予以回蝕及移除。在此一方法，只留下上述間隔物之沉積在心棒240A的側壁上的那些部分。在各種例子中，調整沉積厚度及蝕刻技術，以控制間隔物結構260的一寬度(W)，其中相鄰的鰭狀物結構260是藉由一間隔(S)而分離。鰭狀物結構260具有一截距P，其中截距(pitch)一般是指一IC構件的寬度(例如：W)與鄰接此IC構件的一間隔(例如：鰭狀物結構260之間的S)的寬度之和，換句話說，P=W+S。在某些實施例中，截距P是藉由用於一提供的技術節點的一微影製程所能在鰭狀物結構260之間達成的一最小截距。鰭狀物結構260的寬度(W)是與即將形成於材料層220之間的構件的厚度相關，而且在許多實施例中，可利用沉積與蝕刻以利於比僅使用微影所能達成者還要更精確地控制構件的厚度。在某些實施例中，寬度(W)是在從約8nm至約15nm的範圍，而間隔(S)是在從約8nm至約15nm的範圍。
請參考第1圖的方法100的步驟110並參考第6圖，在藉由鰭狀物結構260與心棒240A所劃定的間隔，形成一保護材料層270。在本實施例中，保護材料層270亦被沉積在鰭狀物結構260與心棒240A的上方，覆蓋間隔物結構260與心棒240A。保護材料層270可包括任何適當的半導體、半導體的氧化物、半導體的氮化物、半導體的氧氮化物、及/或其他適當的材料，並作選擇而使其與鰭狀物結構260、心棒240A及蓋層230具有不同的蝕刻劑選擇性，而使得可使用一對應的蝕刻劑來移除保護材料層270而不會對鰭狀物結構260、心棒240A及蓋層230造成明顯蝕刻，反之亦然。換句話說，保護材料層270、 鰭狀物結構260、心棒240A及蓋層230各包括具有不同的蝕刻劑敏感性的材料。例如，在蓋層230包括金屬氧化物、心棒240A包括非晶矽及鰭狀物結構260包括氮化矽的一實施例中，保護材料層270包括氧化矽。如果材料層220的上層226包括展現不同於保護材料層270、鰭狀物結構260與心棒240A的蝕刻速率的材料，則蓋層230並非必要的構件，並可省略蓋層230，而使上層226可以直接與保護材料層270、鰭狀物結構260與心棒240A交界。保護材料層270的沉積可包括原子層沉積、化學氣相沉積、電漿增益化學氣相沉積、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition；HDPCVD)、金屬有機化學氣相沉積(metal organic chemical vapor deposition；MOCVD)、遠距離電漿化學氣相沉積(remote plasma chemical vapor deposition；RPCVD)、低壓化學氣相沉積(low-pressure chemical vapor deposition；LPCVD)、原子層化學氣相沉積(atomic layer chemical vapor deposition；ALCVD)、大氣壓化學氣相沉積(atmospheric pressure chemical vapor deposition；APCVD)、物理氣相沉積(physical vapor deposition；PVD)、旋轉塗布法(spin coating)、鍍膜法(plating)、其他沉積法或上述之組合。在保護材料層270的沉積之後，可以施行一或學機械研磨/平坦化(chemical-mechanical polishing/planarization；CMP)製程，將工件200的一上表面平坦化。
在步驟112，方法100(第1圖)是在保護材料層270(第7圖)的上方形成一圖形化的罩幕層280(或是阻劑層280)。例如，圖形化的罩幕層280可以是一硬罩幕層或是一光 阻層。在一例子中，圖形化的罩幕層280是三層的光阻層，具有類似於參考第3圖所示的阻劑層250的層結構。在一實施例中，一微影製程形成圖形化的罩幕層280。上述微影製程可包括：在保護材料層270上形成一阻劑層(例如，藉由旋轉塗布法)；施行一曝光前烘烤製程；使用一罩幕施行一曝光製程；施行一曝光後烘烤製程；以及施行一顯影製程。在上述曝光的過程中，是將上述阻劑層曝光於輻射能量(例如紫外光(UV)、深紫外光(Deep Ultraviolet；DUV)或是極紫外光(Extreme Ultraviolet；EUV))，其中依據上述罩幕的罩幕圖形及/或罩幕形式，上述罩幕會阻擋輻射線、將輻射線傳輸至上述阻劑層及/或將輻射線反射至上述阻劑層，而將對應於上述罩幕圖形的一影像投影到上述阻劑層上。由於上述阻劑層對於輻射能量敏感，上述阻劑層的被曝露的部分發生化學變化，依據上述阻劑層的特性及用於顯影製程的一顯影液的特性，上述阻劑層的被曝露(或是未被曝露的部分)會在顯影製程的過程中被溶解。此外，可以以例如無罩幕微影(maskless lithography)、電子束寫入(e-beam writing)、離子束寫入(ion-beam writing)及/或奈米壓印(nanoimprint)技術，來實施或取代上述微影製程。在顯影之後，圖形化的罩幕層280包含對應於上述罩幕圖形的一切割圖形(cut pattern)，其中上述切割圖形劃定一開口282，開口282重疊於(未遮罩)鰭狀物結構260的一子集團(subset)，藉此從其他被保護(需要)的鰭狀物結構260劃定出一組未被保護(不需要)的鰭狀物結構(例如：未被保護的鰭狀物結構260-1與260-2)。未被保護的鰭狀物結構將會在鰭狀物切割製程中被移除，這部 分將會再作更詳細的敘述。
在本實施例中，每個未被保護的鰭狀物結構260-1與260-2各包括一頂表面267，頂表面267是被劃定在被保護材料層270覆蓋的一側壁266與被心棒240A覆蓋的一側壁268之間，其中保護材料層270與心棒240A由於不同的材料組成而呈現蝕刻選擇性。圖形化的罩幕層280並未對側壁266提供遮罩，藉此曝露保護材料層270之覆蓋側壁266的一部分。在某些實施例中，開口282局部地未對未被保護的鰭狀物結構的頂表面267(例如：未被保護的鰭狀物結構260-1的頂表面267)提供遮罩，而使側壁268仍被遮罩。在某些實施例中，開口282完全未對未被保護的鰭狀物結構的頂表面267(例如：未被保護的鰭狀物結構260-2的頂表面267)提供遮罩，藉此對於上述未被保護的鰭狀物結構的側壁266與268均未提供遮罩。此外，在本實施例中，二個未被保護的鰭狀物結構260-1與260-2在開口282中而未被遮罩，而本揭露亦提供鰭狀物結構260的子集團可包含任何數量的未被保護的鰭狀物結構的實施例。例如，鰭狀物結構260之未被上述切割圖形遮罩的子集團可包括單個未被保護的鰭狀物結構，其中上述切割圖形未對上述單個未被保護的鰭狀物結構的一部分(例如至少一個側壁266)提供遮罩。在另一個例子中，鰭狀物結構260之未被上述切割圖形遮罩的子集團可包括超過二個未被保護的鰭狀物結構，其中上述切割圖形局部地未對上述切割圖形的一周界附近的未被保護的鰭狀物結構提供遮罩(例如，藉由未對至少一個側壁266提供遮罩)並對於上述切割圖形的上述周界附近的未被保護的心棒之間設置的未被保 護的心棒完全未提供遮罩(例如，藉由不對頂表面267及劃定未被保護的鰭狀物結構之側壁266與側壁268提供遮罩)。
在步驟114，方法100(第1圖)是將圖形化的罩幕層280中的上述切割圖形轉移至保護材料層270(第8圖)，藉此形成圖形化的保護材料層270，此圖形化的保護材料層270局部地曝露出未被保護的鰭狀物結構，例如在本實施例的未被保護的鰭狀物結構260-1與260-2。在某些實施例中，一蝕刻製程將被曝露在圖形化的罩幕層280所劃定的開口282中的保護材料層270(例如，覆蓋未被保護的鰭狀物結構260-1與260-2的頂表面267與側壁266的保護材料層270)移除。上述蝕刻製程亦將開口282往下擴展。某些覆蓋側壁268的心棒240A可被圖形化的保護材料層270覆蓋，並避免被曝露於開口282中(例如，覆蓋未被保護的鰭狀物結構260-1的側壁268之心棒240A)，或者某些心棒240A可具有被曝露於開口282的一部分(例如，覆蓋未被保護的鰭狀物結構260-2的側壁268之心棒240A)。在某些實施例中，蓋層230的頂表面的一部分是被曝露在開口282中。上述蝕刻製程為一乾蝕刻製程、一溼蝕刻製程或上述之組合。在本實施例中，保護材料層270是相對於未被保護的鰭狀物結構260-1與260-2的部分而被選擇性地蝕刻，其中未被保護的鰭狀物結構260-1與260-2、心棒240A及蓋層230由於各自不同的蝕刻劑選擇性而未被蝕刻(或是未被明顯蝕刻)。可以調整各種蝕刻參數以選擇性地蝕刻保護材料層270，上述參數例如為蝕刻劑組成、蝕刻溫度、蝕刻溶液濃度、蝕刻時間、蝕刻壓力、來源功率、射頻偏壓(RF bias voltage)、射頻功率(RF bias power)、蝕 刻劑流量、其他適用的蝕刻參數或上述之組合。在某些實施例中，使用例如一以氫氟酸(hydrofluoric acid；HF)為基底的溶液、一以硫酸(sulfuric acid；H2SO4)為基底的溶液、一以鹽酸(hydrochloric；HCl)為基底的溶液、一以氫氧化銨(ammonium hydroxide；NH4OH)為基底的溶液、其他適用的蝕刻溶液或上述之組合等的適當的蝕刻溶液，一溼蝕刻製程可以選擇性地蝕刻保護材料層270。在步驟114之後，心棒240A實質上被保留在側壁268上。
在步驟116，方法110(第1圖)移除被曝露於開口282的未被保護的鰭狀物結構(例如，未被保護的鰭狀物結構260-1與260-2)(第9圖)。例如，施行一蝕刻步驟，以移除未被保護的鰭狀物結構260-1與260-2。未被保護的鰭狀物結構260-1與260-2是被選擇性地蝕刻，而未蝕刻(或是，未明顯蝕刻)圖形化的保護材料層270、心棒240A與材料層220(特別是蓋層230)。上述蝕刻製程為一乾蝕刻製程、一溼蝕刻製程或上述之組合。可以調整各種蝕刻參數以選擇性地蝕刻未被保護的鰭狀物結構，上述參數例如為蝕刻劑組成、蝕刻溫度、蝕刻溶液濃度、蝕刻時間、蝕刻壓力、來源功率、射頻偏壓、射頻功率、蝕刻劑流量、其他適用的蝕刻參數或上述之組合。在某些實施例中，使用例如一以氫氟酸為基底的溶液、一以硫酸為基底的溶液、一以鹽酸為基底的溶液、一以氫氧化銨為基底的溶液、其他適用的蝕刻溶液或上述之組合等的適當的蝕刻溶液，一溼蝕刻製程可以選擇性地蝕刻未被保護的鰭狀物結構。其後，例如藉由一剝除製程(stripping process)，可移除圖形化的罩幕層 280。
在步驟118，例如藉由如前述參考第8圖所述的一選擇性的蝕刻製程，方法110(第1圖)移除任何留下來的保護材料層270與心棒240A(第10圖)，而留下置於材料層220的上方的鰭狀物結構260。藉由將未被保護的鰭狀物結構移除，鰭狀物結構260是被大於S的間隔所分離，而使鰭狀物結構260具有大於P的截距。
在步驟120，使用鰭狀物結構260之留下來的部分作為一硬罩幕，方法100(第1圖)將材料層220圖形化(第11圖)。材料層220的圖形化步驟可以包括任何適用的蝕刻技術，例如溼蝕刻、乾蝕刻、反應性離子蝕刻、灰化及/或其他適當的技術。在此方法，在材料層220上形成最終圖形。其後，可以移除鰭狀物結構260之任何殘留的部分。
在步驟122，使用圖形化的材料層220作為一罩幕，方法100(第1圖)將基底210圖形化(第12圖)。例如藉由一蝕刻製程，將部分的基底210移除，以形成一鰭狀物層290。鰭狀物層290包括複數個鰭狀物292的陣列，其對應於鰭狀物結構260的陣列。上述蝕刻製程為一乾蝕刻製程、一溼蝕刻製程或上述之組合。在某些實施例中，可以在形成鰭狀物層290之後，移除圖形化的材料層220。
在將基底210圖形化之後，可將裝置200提供於在方法100(第1圖)的步驟124的進一步的製造程序。圖形化的基底210可被用於搭配任何蝕刻製程、沉積製程、佈植製程、磊晶製程及/或其他製造程序。例如，可以在鰭狀物292之間形成一 或複數個隔離構件，藉此將裝置200的各種主動區隔離。上述隔離構件包括氧化矽、氮化矽、氧氮化矽、其他適當的隔離材料或上述之組合。上述隔離構件可包括不同的結構，例如淺溝槽隔離(shallow trench isolation；STI)結構、深溝槽(deep trench isolation；DTI)結構及/或矽的局部氧化(local oxidation of silicon；LOCOS)結構。在某些實施例中，是藉由以絕緣材料填充鰭狀物292之間的間隔來形成上述隔離構件(例如：藉由使用一化學氣相沉積製程或一旋轉塗布製程)。可施行一化學機械研磨製程，以移除多餘的絕緣材料及/或將上述隔離構件的一頂表面平坦化。在某些實施例中，是藉由在基底210的上方沉積一絕緣材料層而形成上述隔離構件，而使上述絕緣材料層填充鰭狀物292之間的間隔，然後對上述絕緣材料層進行回蝕。在某些實施例中，上述隔離構件包括一多層結構，例如在一熱氧化襯墊層的上方放置一氮化矽層的結構。後續的製程可包括一道或複數道的佈植製程(例如：植入鰭狀物292)，可包括一或複數個磊晶成長層(可包含被摻雜層)的形成，並可包括閘極結構(例如：高介電常數介電質/金屬閘極的堆疊結構)的形成。此外，後續的製程可包括在基底210的上方之側壁間隔物的形成(例如，形成在高介電常數介電質/金屬閘極的堆疊結構上)、源極/汲極結構(例如：磊晶成長的源極/汲極結構)的形成、一或複數個蝕刻停止層的形成、一或複數個層間介電質(interlayer dielectric；ILD)層的形成、複數個接觸開口的形成、接觸金屬的形成、還有各種接觸/介層窗/線及多層互連結構(multilayer interconnection)(例如：複數個金屬層與複數個層間 介電質層)的形成，其被配置為連接各種構件以形成一功能性的電路，上述功能性的電路可包括一或複數個鰭式場效電晶體裝置。在上述例子的細節，一多層互連結構可包括例如為複數個介層窗或複數個接點等的複數個垂直互連以及例如為複數個金屬線等的複數個水平互連。各種互連結構可使用包含銅、鎢及/或矽化物等的各種導體材料。在一例子中，可使用一鑲嵌(damascene)及/或雙鑲嵌(dual damascene)製程，以形成銅相關的多層互連結構。
由於方法100將鰭狀物結構之即將被移除的子集團局部曝露，未如習知技術一般而將鰭狀物結構之即將被移除的子集團完全曝露，而將方法100當作一局部開口圖形的蝕刻(partial open pattern etching；POPE)製程。另外，由於方法100在上述鰭狀物結構的上述子集團的側壁上使用具有蝕刻劑選擇性的至少二種不同材料，並且各自分開作選擇性地蝕刻，因此可以將方法100當作一隔離材料局部開口圖形的蝕刻(separated material partial open pattern etch；S-POPE)製程。如在後文的進一步敘述，方法100可以增加例如疊層(overlay)的製程範圍等的圖形化的製程範圍(process windows)、增加鰭狀物切斷的對稱性、簡單地提升積體電路的生產能力及/或增加積體電路設計佈局的彈性。
第13A圖顯示在一實施例的方法100(第1圖)的步驟114的一裝置200的剖面圖。一疊層錯位(overlay rmisalignment)會導致圖形化的罩幕層280較為偏向其中一個鰭狀物結構，例如圖示的未被保護的鰭狀物結構260-2。上述切割圖形曝露未 被保護的鰭狀物結構260-1與260-2的側壁266以及未被保護的鰭狀物結構260-2的頂表面267，但是僅局部曝露未被保護的鰭狀物結構260-1的頂表面267。上述隔離材料局部開口圖形的蝕刻製程可以將被局部曝露的鰭狀物結構移除。請參考第13B圖，顯示沿著第13A圖的“X-X”線的裝置200的俯視圖。雖然有圖形化的罩幕層280與裝置200之間的疊層錯位，未被保護的鰭狀物結構260-1與260-2都具有被心棒240A覆蓋的一個側壁以及曝露於開口282的另一個側壁，使蝕刻劑可以被塗佈於其上，藉此仍提供一對稱的蝕刻環境。當施加一蝕刻劑286而使其進入開口282，來自不同的即將被移除的鰭狀物結構之面對開口282的側壁仍對稱地在上述蝕刻製程的作用之下。第13C圖顯示在方法100(第1圖)的步驟116。基於上述切割圖形，未被保護的鰭狀物結構260-1與260-2的一部分已被移除。依據所施加的蝕刻製程與所選擇的蝕刻劑，由於水平方向的蝕刻，未被保護的鰭狀物結構260-1與260-2的切邊260a-1與260a-2，可以從圖形化的保護材料層270的邊緣270a內凹一距離L。由於用於未被保護的鰭狀物結構260-1與260-2的對稱性的蝕刻環境，切邊260a-1與260a-2是實質上對準。請回去參考第13A圖，上述隔離材料局部開口圖形的蝕刻製程可將疊層(切割)預算(budget)從習知鰭狀物切斷製程的S/2增加至P/2，而使圖形化的罩幕層280的邊緣280a可以在任何方向偏移一距離P/2，仍可以使未被保護的鰭狀物結構被移除。在某些實施例中，上述隔離材料局部開口圖形的蝕刻製程可以使疊層(切割)餘裕增加百分之四十至百分之五十。
受惠於心棒240A與保護材料層270包括不同材料而呈現可靠的蝕刻劑選擇性，得以藉由上述隔離材料局部開口圖形的蝕刻製程的分別的蝕刻步驟來移除側壁材料。作為比較，第14A圖顯示在另一實施例的方法100(第1圖)的步驟114的一裝置200的剖面圖。在第14A圖中的裝置200是類似於第13A圖中的裝置200，除了心棒240A與保護材料層270是相同的材料外。一疊層錯位會導致圖形化的罩幕層280較為偏向其中一個鰭狀物結構，例如圖示的未被保護的鰭狀物結構260-2。由於覆蓋未被保護的鰭狀物結構260-2的側壁268的心棒240A是局部地被曝露於開口282中，保護材料層270的蝕刻將會一起將心棒240A之曝露於開口282中的部分移除。因此，此製程不被認為是一隔離材料局部開口圖形的蝕刻製程，但仍被認為是一局部開口圖形的蝕刻製程。未被保護的鰭狀物結構260-2的二個側壁在蝕刻之後被曝露，而未被保護的鰭狀物結構260-1則只有一個側壁被曝露。請參考第14B圖，顯示沿著第14A圖的“X-X”線的裝置200的俯視圖。與第13A圖比較，未被保護的鰭狀物結構260-1與260-2是在非對稱的蝕刻環境。未被保護的鰭狀物結構260-1具有被心棒240A覆蓋的一個側壁以及曝露於開口282的一個側壁。未被保護的鰭狀物結構260-2具有的側壁都曝露於開口282。當施加一蝕刻劑286而使其進入開口282，蝕刻劑286僅從一側蝕刻未被保護的鰭狀物結構260-1，而從二側蝕刻未被保護的鰭狀物結構260-2。其結果，如第14C圖所示，對未被保護的鰭狀物結構260-2的蝕刻比對未被保護的鰭狀物結構260-1的蝕刻有效率，而切邊260a-2所受到的從邊緣 270a的內凹量，會大於切邊260a-1從邊緣270a的內凹量，在第14圖中，將其差值標為△L。未被保護的鰭狀物結構260-1與260-2的切割圖形變得不對稱。與在第13C圖所示的隔離材料局部開口圖形的蝕刻製程比較，隔離材料局部開口圖形的蝕刻製程提供線的端點對端點的控制能力的改善。
以下敘述並非用以限制本揭露的內容，本揭露的一或多個實施例對於半導體裝置及其製造方法提供了許多有利功效，例如增加例如圖形化的製程範圍(例如：疊層的製程範圍)、改善線的端點對端點的控制能力、簡單地提升積體電路的生產能力及/或增加積體電路設計佈局的彈性。本揭露敘述了可藉由方法100的各種實施例製造的鰭式場效電晶體裝置。方法100亦可應用於鰭狀物切斷在後的製程(fin cut last process)，其中已經先在基底210形成鰭狀物，然後再將二個不同材料分別形成在即將被移除的鰭狀物的每個側壁上。雖然應用於此處的方法100是用以形成鰭式場效電晶體裝置的鰭狀物，但是方法100能夠以數種方式應用來形成積體電路裝置的其他積體電路構件。作為數個例子之一，此處揭露的隔離材料局部開口圖形的蝕刻製程可用來形成閘極結構及/或其他積體電路構件，其中較大的圖形化的製程範圍是有益於簡單地提升積體電路的生產能力及/或增加積體電路設計佈局的彈性。上述局部開口圖形的蝕刻製程包括使用一切割圖形來曝露上述閘極結構的一子集團(或其他積體電路構件)，其中上述切割圖形局部地曝露上述閘極結構的上述子集團的至少一個閘極結構(或其他積體電路構件)，然後移除上述閘極結構(或其他積體 電路構件)的上述已曝露的子集團。
在一例示的形態，本揭露是關於一種積體電路裝置的製造方法。上述方法包括：形成一材料層，其具有一鰭狀物結構陣列，其中至少一個鰭狀物結構在一第一側壁具有一第一材料且在上述第二側壁的相反側的一第二側壁具有一第二材料，上述第一材料與上述第二材料不同。上述方法更包括使上述至少一個鰭狀物結構的上述第二側壁曝露；以及移除上述至少一個鰭狀物結構。在一實施例中，使該至少一個鰭狀物結構的該第二側壁曝露的步驟包括：移除該第二材料的一部分，而該第一材料仍留在該第一側壁上。在一實施例中，使該第二側壁曝露的步驟包括：在該材料層的上方形成一圖形化的罩幕層，該圖形化的罩幕層具有被劃定於其內的一開口，該開口至少部分地重疊於該至少一個鰭狀物結構；以及移除該第二材料之被曝露於該開口的部分。在一實施例中，該開口部分地重疊於在該至少一個鰭狀物結構的該第一側壁上的該第一材料的一部分。在一實施例中，移除該第二材料之被曝露於該開口的部分之步驟，包括選擇式地蝕刻該第二材料。在一實施例中，移除該至少一個鰭狀物結構的步驟包含選擇式地移除該至少一個鰭狀物結構。在一實施例中，該材料層的形成包括：在一基底的上方形成一心棒(mandrel)陣列，其中該心棒陣列包含該第一材料；在該心棒陣列的側壁上形成該鰭狀物結構陣列；以及沉積該第二材料以填充該鰭狀物結構陣列之間的空間。在一實施例中，該鰭狀物結構陣列包括氮化矽；該心棒陣列包括非晶矽；以及該第二材料包括氧化矽。
在另一例示的形態，本揭露是關於一種積體電路裝置的製造方法。上述方法包括：在一基底的上方形成複數個心棒(mandrel)；在上述心棒的側壁上形成複數個鰭狀物結構在上述複數個鰭狀物結構的上方沉積一保護材料層，其中上述保護材料層的蝕刻劑敏感性異於上述心棒的蝕刻劑敏感性；移除上述保護材料層的一部分以局部曝露上述複數個鰭狀物結構的一個鰭狀物結構；以及移除被局部曝露的上述鰭狀物結構。在一實施例中，沉積上述保護材料層的步驟包括在上述複數個鰭狀物結構的側壁上沉積上述保護材料層。在一實施例中，局部曝露上述鰭狀物結構的步驟包括從上述鰭狀物結構的一第一側壁移除上述保護材料層，而使上述鰭狀物結構的一第一側壁維持與上述心棒成物理性接觸。在一實施例中，移除上述保護材料層的上述部分的步驟包括選擇性地蝕刻上述保護材料層。在一實施例中，移除上述保護材料層的上述部分的步驟更包括在上述保護材料層的上方形成一圖形化的罩幕層，上述圖形化的罩幕層具有被劃定於其內的一開口，上述開口部分地重疊於上述鰭狀物結構，且上述保護材料層的上述部分是在上述開口的範圍內被選擇性地蝕刻。在一實施例中，移除被局部曝露的上述鰭狀物結構的步驟包括選擇性地移除被局部曝露的上述鰭狀物結構。在一實施例中，上述方法更包含在移除被局部曝露的上述鰭狀物結構之後，以上述鰭狀物結構為一罩幕，將一圖形轉移至上述基底。
在另一例示的形態，本揭露是關於一種積體電路裝置的製造方法。上述方法包括：在一基底上形成一犧牲層； 圖形化上述犧牲層以形成一組心棒(mandrel)；在上述組心棒的側壁上沉積間隔物；在上述間隔物之間沉積一保護材料，其中上述保護材料相對於上述組心棒展現蝕刻選擇性；施行一第一蝕刻製程，以移除上述保護材料的一部分，藉此曝露上述間隔物的一子集團的側壁；施行一第二蝕刻製程，以移除上述間隔物的上述子集團；以及施行一第三蝕刻製程，以移除上述組心棒。在一實施例中，施行上述第一蝕刻步驟包括在上述保護材料上形成一圖形化的阻劑層，上述圖形化的阻劑層中劃定有一開口，上述開口在上述保護材料之散佈於上述間隔物的上述子集團之間的部分上。在一實施例中，配置上述第一蝕刻製程以實質上避免移除上述組心棒的一部分。在一實施例中，上述保護材料覆蓋上述組心棒與上述間隔物。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (1)

  1. 一種積體電路裝置的製造方法，包含：形成一材料層，其具有一鰭狀物結構陣列，其中至少一個鰭狀物結構在一第一側壁具有一第一材料且在該第二側壁的相反側的一第二側壁具有一第二材料，該第一材料與該第二材料不同；使該至少一個鰭狀物結構的該第二側壁曝露；以及移除該至少一個鰭狀物結構。
TW106141147A 2017-04-28 2017-11-27 積體電路裝置的製造方法 TW201839818A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762491355P 2017-04-28 2017-04-28
US62/491,355 2017-04-28
US15/684,282 US10535520B2 (en) 2017-04-28 2017-08-23 Fin patterning methods for increased process margins
US15/684,282 2017-08-23

Publications (1)

Publication Number Publication Date
TW201839818A true TW201839818A (zh) 2018-11-01

Family

ID=63917481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141147A TW201839818A (zh) 2017-04-28 2017-11-27 積體電路裝置的製造方法

Country Status (3)

Country Link
US (2) US10535520B2 (zh)
CN (1) CN108807269A (zh)
TW (1) TW201839818A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
US10573528B2 (en) 2017-12-14 2020-02-25 Tessera, Inc. Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic
US10573520B2 (en) * 2018-06-12 2020-02-25 International Business Machines Corporation Multiple patterning scheme integration with planarized cut patterning
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
CN112563200B (zh) * 2019-09-26 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114141620B (zh) * 2020-09-03 2025-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11682558B2 (en) * 2021-09-22 2023-06-20 International Business Machines Corporation Fabrication of back-end-of-line interconnects
CN116072536B (zh) * 2023-03-03 2023-07-04 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US8906807B2 (en) * 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8932957B2 (en) 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9023695B2 (en) 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning features of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9263287B2 (en) 2013-05-27 2016-02-16 United Microelectronics Corp. Method of forming fin-shaped structure
US9209076B2 (en) 2013-11-22 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9184054B1 (en) 2014-04-25 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
WO2016007811A1 (en) * 2014-07-11 2016-01-14 The Procter & Gamble Company Methods for assessing vaginal atrophy
US9337101B1 (en) 2014-12-05 2016-05-10 Globalfoundries Inc. Methods for selectively removing a fin when forming FinFET devices
US9397099B1 (en) 2015-01-29 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a plurality of fins and method for fabricating the same

Also Published As

Publication number Publication date
US20200152464A1 (en) 2020-05-14
US10535520B2 (en) 2020-01-14
US11081354B2 (en) 2021-08-03
CN108807269A (zh) 2018-11-13
US20180315602A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US11854902B2 (en) Integrated circuits with buried interconnect conductors
TWI813550B (zh) 半導體元件及其製造方法
TWI622129B (zh) 半導體結構及其製造方法
CN102254899B (zh) 具有对准标记的半导体结构及其形成方法
US11081354B2 (en) Fin patterning methods for increased process margins
US10026811B2 (en) Integrated circuit structure and method with solid phase diffusion
TWI662712B (zh) 積體電路裝置及其製造方法
US8969974B2 (en) Structure and method for FinFET device
TWI648773B (zh) 半導體裝置及其形成方法
US11552083B2 (en) Integrated circuits with contacting gate structures
TWI706450B (zh) 半導體裝置與其形成方法
CN109390218B (zh) 制造集成电路器件的方法
TW202029339A (zh) 積體電路結構及其形成方法
KR20190002273A (ko) FinFET을 위한 하이브리드 방위를 갖는 집적 회로 구조물 및 방법
US20210408014A1 (en) Memory devices and methods of manufacturing thereof
CN107437506A (zh) 半导体结构的形成方法
US10957551B2 (en) Fin-like field effect transistor patterning methods for increasing process margins
CN111244175B (zh) 电路器件及其形成方法
CN103165461B (zh) 制作半导体器件的方法
US20250366040A1 (en) Semiconductor structures and methods of forming the same