[go: up one dir, main page]

TW201834403A - 具有低密度奇偶檢查碼之交錯器位置 - Google Patents

具有低密度奇偶檢查碼之交錯器位置 Download PDF

Info

Publication number
TW201834403A
TW201834403A TW107102523A TW107102523A TW201834403A TW 201834403 A TW201834403 A TW 201834403A TW 107102523 A TW107102523 A TW 107102523A TW 107102523 A TW107102523 A TW 107102523A TW 201834403 A TW201834403 A TW 201834403A
Authority
TW
Taiwan
Prior art keywords
data stream
encoded data
rate
bit
circular buffer
Prior art date
Application number
TW107102523A
Other languages
English (en)
Inventor
陳威任
陳儒雅
張晏碩
傑費斯 提摩西 培林 費雪
邱茂清
徐誠羿
李重佑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201834403A publication Critical patent/TW201834403A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本發明描述了與利用低密度奇偶檢查(LDPC)碼之交錯器位置有關之概念和方案。裝置之處理器對資料進行編碼以提供編碼資料流。該處理器還對編碼資料進行速率匹配以提供經速率匹配之編碼資料流。該處理器還對經速率匹配之編碼資料流進行交錯。在對編碼資料進行速率匹配時，所述處理器在循環緩衝器中緩衝所述編碼資料流，且循環緩衝器用作對編碼資料流進行速率匹配之速率匹配塊。在對經速率匹配之編碼資料流進行交錯時，所述處理器對經速率匹配之編碼資料流執行位元級交錯以提供交錯資料流。

Description

具有低密度奇偶檢查碼之交錯器位置 【交叉引用】
本發明要求如下優先權：編號為62/449,677，申請日為2017年1月24日的美國臨時專利申請以及編號為62/522,149，申請日為2017年6月20日的美國臨時專利申請。上述美國臨時專利申請在此一併作為參考。
本發明係有關於一種資訊編碼技術。更具體地，本發明涉及利用低密度奇偶檢查(low-density parity-check,LDPC)碼之交錯器位置。
除非本文另有說明，否則在本部分中描述之方法不作為針對下面列出之申請專利範圍之現有技術，不因包括在該部分中而被承認是現有技術。
在第五代(5th-generation,5G)新無線電(New Radio,NR)行動通信中，LDPC被用於NR資料通道。一般來說，LDPC包括基礎矩陣和變位係數表(shift-coefficient table)。然而，沒有定義利用LDPC碼之交錯器之位置。
以下發明內容僅僅是例示性的，並不意在以任何方式進行限制。即，提供如下發明內容來引入本文所述之新穎 且非顯而易見之技術之概念、要點、益處以及優點。在下面之詳細描述中進一步描述選擇實現方式。因此，如下發明內容不是旨在標識所要求保護之主題之基本特徵，也不旨在用於確定所要求保護之主題之範圍。
本發明之目的是提出與利用LDPC碼之交錯器之位置有關之各種新穎之概念和方案。具體而言，在本發明中提出了位級交錯器(bit-level interleaver)相對於循環緩衝器(circular buffer)之潛在位置。根據第一個所提議方案，位級交錯器之位置可以在循環緩衝器前。根據第二個所提議方案，位級交錯器之位置可以在循環緩衝器後。
在一個方面，一種方法可以涉及對編碼資料流進行速率匹配。該方法還可以涉及將所述編碼資料流傳遞通過位元級交錯器以提供交錯資料流。
在一個方面，一種方法可以涉及將編碼資料流傳遞通過位元級交錯器以提供交錯資料流。該方法還可以涉及對所述交錯資料流進行速率匹配。
在一個方面，一種裝置可以包括收發器和耦接至該收發器之處理器。所述收發器能夠與無線網路之至少一個網路節點進行無線通訊。所述處理器能夠對資料進行編碼以提供編碼資料流。所述處理器還能夠對所述編碼資料執行速率匹配和交錯操作。
值得注意的是，儘管下面在5G NR無線通訊之背景下提供了對所提出方案和各種示例之描述，但所提出之概念、方案及其任何變型例/衍生例可以在根據實現方式適合之其它 協定、標準以及規範之通信中實現。因此，所提議方案之範圍不限於本文所提供之描述。
100、200‧‧‧編碼器架構
110、210、322‧‧‧LDPC編碼器
120、230、328‧‧‧位元級交錯器
130、220、326‧‧‧循環緩衝器
300‧‧‧裝置
310‧‧‧處理器
320‧‧‧編碼器
330‧‧‧解碼器
340‧‧‧收發器
332‧‧‧LDPC解碼器
324‧‧‧速率匹配和位元級交錯塊
334‧‧‧去速率匹配和位元級去交錯塊
336‧‧‧去速率匹配器
338‧‧‧位元級去交錯器
400、500‧‧‧進程
410、420、510、520‧‧‧框
412、414、416、512、514、516‧‧‧子框
附圖被包括進來以提供對本發明之進一步理解，並且被併入且構成本發明之一部分。附圖例示了本發明之實現方式，並與本詳細描述一起用於說明本發明之原理。可以理解的是，為了清楚地例示本發明之構思，一些元件可能被顯示為與實際實現方式中之尺寸不成比例，因此附圖不必按比例進行繪製。
第1圖例示了根據本發明實現方式之示例編碼器架構。
第2圖例示了根據本發明另一實現方式之示例編碼器架構。
第3圖係根據本發明實現方式之示例裝置之框圖。
第4圖係根據本發明實現方式之示例進程之流程圖。
第5圖係根據本發明實現方式之示例進程之流程圖。
本文公開了要求保護之主題之詳細實施方式和實現方式。然而，應當明白，所公開之實施方式和實現方式僅僅是對可以以各種形式具體實施之所要求保護之主題之例示。然而，本發明可以按許多不同形式具體實施，而不應解釋為對本文所闡述之示例性實施方式和實現方式進行限制。相反，提供這些示例性實施方式和實現方式，以使本發明之描述透徹和完整，並且向本領域技術人員充分表達本發明之範圍。在下面之描述中，可以省略已知特徵和/或技術之細節以避免不必要地 使所呈現之實施方式和實現方式模糊不清。
概述
根據第一個所提議方案，位級交錯器之位置可以在循環緩衝器前。循環緩衝器可以等同於速率匹配塊。因此，輸入至循環緩衝器之資料可以被交錯。這樣，循環緩衝器中之交錯資料可以具有最低碼率，並且可以執行速率匹配以傳遞通過碼塊級聯。在接收器處，LDPC解碼器可以利用最低碼率來對接收到之碼字進行解碼。碼率較低之解碼器之複雜度較高。第一個所提議方案可能給接收器引入相對更大之解碼器複雜度。
根據第二個所提議方案，位級交錯器之位置可以在循環緩衝器後。循環緩衝器可以等同於速率匹配塊。因此，資料可以被速率匹配，然後被傳遞通過位級交錯器。因為資料與合適之碼率進行速率匹配，所以接收器處之解碼器可以利用對應碼率對接收到之資料進行解碼。因此，第二個所提議方案中之解碼器之複雜度會低於第一個所提議方案中之解碼器之複雜度。從解碼器複雜度之角度來看，第二個所提議方案可以優選用於交錯器。
第1圖例示了根據本發明實現方式之示例編碼器架構100。編碼器架構100可以是基於第一個所提議方案之架構。參照第1圖，編碼器架構100可以包括：LDPC編碼器110、位元級交錯器120以及循環緩衝器130。
LDPC編碼器110可以被配置、設計或以其它方式適用於對輸入資料執行LDPC編碼以提供編碼資料流。位元級交 錯器120可以被配置、設計或以其它方式適用於從LDPC編碼器110接收編碼資料流並對編碼資料執行位元級交錯以提供交錯資料流(例如，包括系統位元、資訊位元以及奇偶檢查位元)。循環緩衝器130可以被配置、設計或以其它方式適用於從位元級交錯器120接收交錯資料流並緩衝交錯資料流。
利用編碼器架構100，循環緩衝器130中之交錯資料可以具有最低碼率，並且可以執行速率匹配以傳遞通過碼塊級聯。在接收器處，LDPC解碼器可以利用最低碼率對接收到之碼字進行解碼。考慮到LDPC編碼之性質，編碼器側使用之碼率越低，解碼器側之解碼複雜度就越高。因此，當在編碼器側使用相對較低之碼率時，該設計可能導致更高複雜度之解碼器。
第2圖例示了根據本發明之實現方式之示例編碼器架構200。編碼器架構200可以是基於第二個所提議方案之架構。參照第2圖，編碼器架構200可以包括LDPC編碼器210、循環緩衝器220以及位級交錯器230。
LDPC編碼器210可以被配置、設計或以其它方式適用於對輸入資料執行LDPC編碼以提供編碼資料流。循環緩衝器220可以被配置、設計或以其它方式適用於從LDPC編碼器210接收編碼資料流並緩衝編碼資料流。位元級交錯器230可以被配置、設計或以其它方式適用於從循環緩衝器220接收編碼資料流並對編碼資料執行位元級交錯以提供交錯資料流(例如，包括系統位元、資訊位元以及奇偶檢查位元)。因此，資料可以被速率匹配，然後被傳遞通過位級交錯器230。因為資 料可以與合適之碼率(例如，相對較高之碼率)進行速率匹配，所以接收器處之解碼器可以利用對應碼率來對接收到之資料進行解碼。有利的是，具有編碼器架構200之解碼器之複雜度可以低於具有編碼器架構100之解碼器之複雜度。
例示性實現方式
第3圖例示了根據本發明之實現方式之示例裝置300。裝置300可以作為通信裝置來執行各種功能，以實現本文所述之與利用LDPC碼之交錯器之位置有關之概念、方案、技術、處理以及方法，包括上面參照第1圖和第2圖描述之內容，以及下面描述之進程400和500。
裝置300可以是電子裝置之一部分，電子裝置可以是通信裝置、計算裝置、可擕式或行動裝置或者可穿戴裝置。例如，可以在使用者設備、基站、智慧型電話、智慧手錶、智慧手鐲、智慧項鍊、個人數位助理，或計算設備(如平板電腦、膝上型電腦、筆記本電腦、臺式電腦或伺服器)中實現裝置300。另選之是，裝置300可以以一個或更複數個積體電路(IC)晶片之形式來實現，舉例來說，例如並且不限於，一個或複數個單核處理器、一個或複數個多核處理器或者一個或複數個複雜指令集計算(complex-instruction-set-computing,CISC)處理器。
裝置300可以包括第3圖所示之元件中之至少一些元件。例如，裝置300至少可以包括處理器310。另外，裝置300可以包括收發器340，該收發器340被配置成通過與無線網路之至少一個網路節點無線地發送和接收資料來參與無線通訊(例 如，遵照一個或更複數個3GPP和5G NR標準、協定、規範和/或任何適用之無線協議和標準)。裝置300還可以包括與本發明之所提議方案不相關之其它元件(例如，記憶體、供電系統、顯示裝置以及使用者介面設備)，因而，為了簡單和簡潔起見，這些元件沒有在第3圖中示出，也沒有在本文中描述。
在一個方面，處理器310可以以一個或複數個單核處理器、一個或複數個多核處理器或者一個或複數個CISC處理器之形式來實現。也就是說，即使本文使用單數術語“一個處理器”來指代處理器310，根據本發明，處理器310在一些實現方式中也可以包括複數個處理器並且在其它實現方式中可以包括單個處理器。在另一方面，處理器310可以以具有電子元件之硬體(並且，可選為固件)之形式來實現，所述電子元件包括，例如但不限於，被配置和設置成實現根據本發明之特定目的之一個或複數個電晶體、一個或複數個二極體、一個或複數個電容器、一個或複數個電阻器、一個或複數個電感器、一個或複數個憶阻器(memristor)和/或一個或複數個變容器。換句話說，在至少一些實現方式中，處理器310是被專門設計、設置並配置成執行特定任務之專用機器，所述特定任務包括根據本發明之各種實現方式之利用LDPC碼之交錯器之位置。
作為專用機器之處理器310可以包括非通用及專門設計之硬體電路，所述硬體電路被設計、設置並配置成執行與根據本發明之各種實現方式之利用LDPC碼之交錯器之位置有關之特定任務。在一個方面，處理器310可以執行一組或多組代碼、程式和/或指令(例如，存儲在可通過處理器310訪問 之記憶體中)，以執行用於實施(render)根據本發明之各種實現方式之利用LDPC碼之交錯器之位置之各種操作。在另一方面，處理器310可以包括編碼器320和解碼器330，該編碼器320和解碼器330一起執行特定任務和功能以實施根據本發明之各種實現方式之利用LDPC碼之交錯器之位置。在一些實現方式中，編碼器架構100及其上述之功能和能力可以在編碼器320中或由編碼器320實現。另選地或者另外地，編碼器架構200及其上述之功能和能力可以在編碼器320中或由編碼器320實現。編碼器320和解碼器330中之每一個都可以採用具有電子電路之硬體之形式來實現。另選地，編碼器320和解碼器330中之每一個都可以採用軟體之形式來實現。還另選之是，編碼器320和解碼器330中之每一個都可以採用硬體和軟體之組合之形式來實現。
在一些實現方式中，編碼器320可以包括LDPC編碼器322以及速率匹配和位元級交錯塊324，並且編碼器320能夠對傳出資料進行編碼以提供作為編碼資料之第一資料。例如，LDPC編碼器322可以對傳出資料進行編碼以提供編碼資料流。此外，速率匹配和位元級交錯塊324可以對編碼資料執行速率匹配和交錯來提供用於由收發器340發送之第一資料。在一些實現方式中， 在一些實現方式中，在對資料進行編碼以提供編碼資料流時，處理器310之編碼器320之LDPC編碼器322可以對資料執行LDPC編碼以提供編碼資料流。
在一些實現方式中，在對編碼資料執行速率匹配 和交錯時，處理器310之編碼器320之速率匹配和位元級交錯塊324可以對編碼資料流進行速率匹配。此外，速率匹配和位元級交錯塊324可以對經速率匹配之編碼資料流執行交錯以提供交錯資料流。
在一些實現方式中，在對編碼資料流進行速率匹配時，處理器310之編碼器320之速率匹配和位元級交錯塊324之循環緩衝器326可以緩衝編碼資料流，且循環緩衝器326用作與編碼資料流進行速率匹配之速率匹配塊。
在一些實現方式中，循環緩衝器326可以將編碼資料流與由接收器處之解碼器用來對通過該接收器接收之資料進行解碼之碼率相匹配。
在一些實現方式中，在對經速率匹配之編碼資料流進行交錯時，處理器310之編碼器320之速率匹配和位元級交錯塊324可以對經速率匹配之編碼資料流執行位元級交錯以提供交錯資料流。
在一些實現方式中，在對編碼資料執行速率匹配和交錯時，速率匹配和位元級交錯塊324可對編碼資料流進行交錯以提供交錯資料流。此外，速率匹配和位元級交錯塊324可以對交錯資料流進行速率匹配以提供經速率匹配之交錯資料流。
在一些實現方式中，在對編碼資料流進行交錯時，速率匹配和位元級交錯塊324之位級交錯器328可以對編碼資料流執行位元級交錯以提供交錯資料流。
在一些實現方式中，在對交錯資料流進行速率匹 配時，循環緩衝器326可以緩衝交錯資料流，且循環緩衝器326用作與交錯資料流進行速率匹配之速率匹配塊。
在一些實現方式中，循環緩衝器326可以將交錯資料流與由接收器處之解碼器用來對通過該接收器接收之資料進行解碼之碼率進行速率匹配。
在一些實現方式中，解碼器330可以包括LDPC解碼器332以及去速率(de-rate)匹配和位級去交錯塊334，並且解碼器330能夠對作為從收發器340接收之編碼資料之第二資料進行解碼，以提供解碼資料。例如，去速率匹配和位元級去交錯塊334可以處理第二資料以提供經處理之資料。此外，LDPC解碼器332可以利用LDPC碼來對經處理之資料進行解碼以提供解碼資料。在一些實現方式中，去速率匹配和位元級去交錯塊334可以包括去速率匹配器336和位元級去交錯器338。位元級去交錯器338可以對第二資料執行位元級去交錯以提供去交錯資料流。去速率匹配器336可以對去交錯資料流進行去速率匹配來提供經處理之資料以供LDPC解碼器332進行解碼。
例示性進程
第4圖例示了根據本發明之實現方式之示例進程400。進程400可以表示實現所提議概念和方案之一方面，如上面參照第2圖描述之概念和方案。更具體地說，進程400可以表示所提議概念和方案之與利用LDPC碼之交錯器之位置有關之一方面。進程400可以包括如由框410和420以及子框412、414和416中之一個或複數個所示之一個或複數個操作、動作或功能。儘管例示為離散框，但進程400之各個框可以根據希望之 實現方式而被劃分成附加框、被組合成更少之框或被消除。此外，進程400之框/子框可以按照第4圖所示之次序執行，或者另選地以不同次序執行。進程400可以由裝置300及其任何變型來實現。例如，進程400在裝置300中實現或者通過裝置300實現。僅出於例示性目的並且在不限制所述範圍之情況下，下面在裝置300之背景下對進程400進行描述。進程400可以在框410開始。
在410，進程400可以利用裝置300之處理器310之編碼器320對編碼資料流進行速率匹配。進程400可以從410進行至420。
在420，進程400可以利用處理器310之編碼器320將編碼資料流傳遞通過位元級交錯器以提供交錯資料流。
關於對編碼資料流進行速率匹配，進程400可以利用處理器310執行如由子框412、414以及416表示之複數個操作。
在412，進程400可以利用處理器310之編碼器320之LDPC編碼器322對資料進行編碼以提供編碼資料流。進程400可以從412進行至414。
在414，進程400可以利用處理器310之編碼器320之速率匹配和位元級交錯塊324之循環緩衝器326從LDPC編碼器322接收編碼資料流。進程400可以從414進行至416。
在416，進程400可以利用處理器310之編碼器320之速率匹配和位元級交錯塊324之循環緩衝器326緩衝編碼資料流。
在一些實現方式中，循環緩衝器326可以用作對編碼資料流進行速率匹配之速率匹配塊。
在一些實現方式中，循環緩衝器326可以將編碼資料流與由接收器處之解碼器用來對通過該接收器接收之資料進行解碼之碼率進行速率匹配。
在一些實現方式中，在將編碼資料流傳遞通過位元級交錯器時，進程400可以利用處理器310之編碼器320之速率匹配和位元級交錯塊324之位級交錯器328從循環緩衝器326接收編碼資料流。此外，進程400可以利用位元級交錯器328對編碼資料流執行位元級交錯以提供交錯資料流。
第5圖例示了根據本發明之實現方式之示例進程500。進程500可以表示實現所提議概念和方案之一方面，如上面參照第1圖描述之概念和方案。更具體地說，進程500可以表示所提議概念和方案之與利用LDPC碼之交錯器之位置有關之一方面。進程500可以包括如由框510和520以及子框512、514以及516中之一個或複數個所示之一個或複數個操作、動作或功能。儘管例示為離散框，但進程500之各個框可以根據希望之實現方式而被劃分成附加框、被組合成更少之框或被消除。此外，進程500之框/子框可以按照第5圖所示之次序執行，或者另選地以不同次序執行。進程500可以由裝置300及其任何變型來實現。例如，進程500在裝置300中實現或者通過裝置300實現。僅出於例示性目的並且在不限制所述範圍之情況下，下面在裝置300之背景下對進程500進行描述。進程500可以在框510開始。
在510，進程500可以利用裝置300之處理器310之編碼器320將編碼資料流傳遞通過位元級交錯器以提供交錯資料流。進程500可以從510進行至520。
在520，進程500可以利用處理器310之編碼器320對交錯資料流進行速率匹配。
關於將編碼資料流傳遞通過位元級交錯器，進程500可以利用處理器310執行如由子框512、514以及516表示之複數個操作。
在512，進程500可以利用處理器310之編碼器320之LDPC編碼器322對資料進行編碼以提供編碼資料流。進程500可以從512進行至514。
在514，進程500可以利用處理器310之編碼器320之速率匹配和位元級交錯塊324之位級交錯器328從LDPC編碼器322接收編碼資料流。進程500可以從514進行至516。
在516，進程500可以利用位元級交錯器328對編碼資料流執行位元級交錯以提供交錯資料流。
在一些實現方式中，在對交錯資料流進行速率匹配時，進程500可以利用處理器310之編碼器320之速率匹配和位元級交錯塊324之循環緩衝器326從位級交錯器328接收交錯資料流。此外，進程500可以利用循環緩衝器326緩衝交錯資料流。
在一些實現方式中，循環緩衝器326可以用作對交錯資料流進行速率匹配之速率匹配塊。
在一些實現方式中，循環緩衝器326可以將交錯資 料流與由接收器處之解碼器用來對通過該接收器接收之資料進行解碼之碼率進行速率匹配。
其它注意事項
本文所述主題有時例示了包含在不同之其它元件內或與不同之其它元件相連接之不同元件。要理解的是，這樣描繪之架構僅僅是示例，而實際上，可以實現獲得相同功能之許多其它架構。在概念上，用於獲得相同功能之元件之任何佈置都有效地“關聯”，從而獲得希望之功能。因而，在此為獲得特定功能而組合之任意兩個元件都可以被看作彼此“相關聯”，從而獲得希望之功能，而與架構或中間組件無關。同樣地，這樣關聯之任意兩個元件還可以被視為彼此“可操作地連接”，或“可操作地耦接”，以獲得希望之功能，並且能夠這樣關聯之任意兩個元件也可以被視為彼此“可操作地耦接”，以獲得希望之功能。可操作地耦接之具體示例包括但不限於，物理上可配對和/或物理上交互之元件和/或可無線地交互和/或無線地交互之元件和/或邏輯上交互和/或邏輯上可交互之元件。
而且，針對在此實質上使用之任何複數和/或單數術語，本領域技術人員可以針對上下文和/或應用在適當時候從複數轉變成單數和/或從單數轉變成複數。為清楚起見，各種單數/複數置換在此可以確切地闡述。
此外，本領域技術人員應當明白，一般來說，在此使用的，而且尤其是在所附申請專利範圍(例如，所附申請專利範圍之主體)中使用之術語通常旨在作為“開放式”術語，例如，術語“包括”應當解釋為“包括但不限於”，術語“具有”應 當解釋為“至少具有”，術語“包含”應當解釋為“包含但不限於”等。本領域技術人員還應當明白，如果想要特定數量之介紹申請專利範圍列舉，則這種意圖將在該申請專利範圍中明確地陳述，並且在沒有這些陳述之情況下，不存在這種意圖。例如，為幫助理解，下面所附申請專利範圍可以包含使用介紹性短語“至少一個”和“一個或複數個”來介紹申請專利範圍列舉。然而，使用這種短語不應被理解為，暗示由不定冠詞“一(a)”或“一個(an)”介紹之申請專利範圍列舉將包含這種介紹申請專利範圍列舉之任何特定申請專利範圍限制為只包含一個這種列舉之實現方式，即使在相同之申請專利範圍包括介紹性短語“一個或複數個”或“至少一個”以及諸如“一”或“一個”之不定冠詞(例如，“一”或“一個”)應被解釋為表示“至少一個”或“一個或複數個”；其對於介紹申請專利範圍列舉之定冠詞之使用同樣適用。另外，即使明確地陳述特定數量之介紹申請專利範圍列舉，本領域技術人員也將認識到，這種列舉應當被解釋成，表示至少所陳述之數量，例如，“兩個列舉”之裸列舉在沒有其它修飾語之情況下意指至少兩個列舉，或者兩個或複數個列舉。而且，在使用類似於“A、B以及C等中之至少一個”之慣例之那些例子中，一般來說，這種句法結構希望本領域技術人員應當理解這種慣例，例如，“具有A、B以及C中之至少一個之系統”應當包括但不限於具有單獨A、單獨B、單獨C、A和B一起、A和C一起、B和C一起，和/或A、B以及C一起等之系統。在使用類似於“A、B或C等中之至少一個”之慣例之那些例子中，一般來說，這種句法結構希望本領域技術人員應當理解 這種慣例，例如，“具有A、B或C中之至少一個之系統”應當包括但不限於具有單獨A、單獨B、單獨C、A和B一起、A和C一起、B和C一起、和/或A、B以及C一起等之系統。本領域技術人員還將理解，實際上，呈現兩個或複數個另選術語之任何轉折詞和/短語(無論在說明書、申請專利範圍、還是附圖中)應當被理解成設想包括這些術語中之一個、這些術語中之任一個或者兩個術語之可能性。例如，短語“A或B”應當被理解成，包括“A”或“B”或“A和B”之可能性。
根據前述內容，將理解，本發明之各個實現方式出於例示之目的而進行了描述，並且在不脫離本發明之範圍和精神之情況下，可以進行各種修改。因此，本文所述各個實現方式並非旨在進行限制，且真實範圍和精神通過下列申請專利範圍指示。

Claims (18)

  1. 一種方法，包括：對編碼資料流進行速率匹配；以及將所述編碼資料流傳遞通過位元級交錯器，以提供交錯資料流。
  2. 如申請專利範圍第1項所述之方法，其中，對所述編碼資料流進行速率匹配之步驟包括以下步驟：由低密度奇偶檢查(LDPC)編碼器對資料進行編碼以提供所述編碼資料流；由循環緩衝器從所述低密度奇偶檢查編碼器接收所述編碼資料流；以及由所述循環緩衝器緩衝所述編碼資料流，其中，所述循環緩衝器用作對所述編碼資料流進行速率匹配之速率匹配塊。
  3. 如申請專利範圍第2項所述之方法，其中，所述循環緩衝器將所述編碼資料流與碼率進行速率匹配，其中，所述碼率是由接收器處之解碼器用來對通過所述接收器接收之資料進行解碼所使用的。
  4. 如申請專利範圍第2項所述之方法，其中，將所述編碼資料流傳遞通過所述位元級交錯器之步驟包括以下步驟：由所述位級交錯器從所述循環緩衝器接收所述編碼資料流；以及由所述位元級交錯器對所述編碼資料流執行位元級交錯，以提供所述交錯資料流。
  5. 一種方法，包括：將編碼資料流傳遞通過位元級交錯器，以提供交錯資料流；以及對所述交錯資料流進行速率匹配。
  6. 如申請專利範圍第5項所述之方法，其中，將所述編碼資料流傳遞通過所述位元級交錯器之步驟包括以下步驟：由低密度奇偶檢查(LDPC)編碼器對資料進行編碼以提供所述編碼資料流；由所述位級交錯器從所述低密度奇偶檢查編碼器接收所述編碼資料流；以及由所述位元級交錯器對所述編碼資料流執行位元級交錯以提供所述交錯資料流。
  7. 如申請專利範圍第6項所述之方法，其中，對所述交錯資料流進行速率匹配之步驟包括以下步驟：由循環緩衝器從所述位級交錯器接收所述交錯資料流；以及由所述循環緩衝器緩衝所述交錯資料流，其中，所述循環緩衝器用作對所述交錯資料流進行速率匹配之速率匹配塊。
  8. 如申請專利範圍第7項所述之方法，其中，所述循環緩衝器將所述交錯資料流與碼率進行速率匹配，其中，所述碼率是由接收器處之解碼器用來對通過該接收器接收之資料進行解碼所使用的。
  9. 一種裝置，包括： 收發器，所述收發器能夠與無線網路之至少一個網路節點進行無線通訊；以及處理器，所述處理器耦接至所述收發器，所述處理器能夠執行以下步驟：對資料進行編碼以提供編碼資料流；以及對編碼資料執行速率匹配和交錯操作。
  10. 如申請專利範圍第9項所述之裝置，其中，在對所述資料進行編碼以提供所述編碼資料流時，所述處理器對所述資料執行低密度奇偶檢查(LDPC)編碼以提供所述編碼資料流。
  11. 如申請專利範圍第9項所述之裝置，其中，在對所述編碼資料執行速率匹配和交錯操作時，所述處理器執行以下操作，包括：對所述編碼資料流進行速率匹配；以及對經速率匹配之編碼資料流進行交錯，以提供交錯資料流。
  12. 如申請專利範圍第11項所述之裝置，其中，在對所述編碼資料流進行速率匹配時，所述處理器執行以下操作，包括：在循環緩衝器中緩衝所述編碼資料流，其中，所述循環緩衝器用作對所述編碼資料流進行速率匹配之速率匹配塊。
  13. 如申請專利範圍第12項所述之裝置，其中，所述循環緩衝器將所述編碼資料流與碼率進行速率匹配，其中，所述碼率是由接收器處之解碼器用來對通過所述接收器接收之資料進行解碼所使用的。
  14. 如申請專利範圍第12項所述之裝置，其中，在對經速率匹 配之編碼資料流進行交錯時，所述處理器執行以下操作，包括：對經速率匹配之編碼資料流執行位元級交錯，以提供所述交錯資料流。
  15. 如申請專利範圍第9項所述之裝置，其中，在對所述編碼資料執行速率匹配和交錯時，所述處理器執行以下操作，包括：對所述編碼資料流進行交錯以提供交錯資料流；以及對所述交錯資料流進行速率匹配，以提供經速率匹配之交錯資料流。
  16. 如申請專利範圍第15項所述之裝置，其中，在對所述編碼資料流進行交錯時，所述處理器執行以下操作，包括：對所述編碼資料流執行位元級交錯以提供所述交錯資料流。
  17. 如申請專利範圍第16項所述之裝置，其中，在對所述交錯資料流進行速率匹配時，所述處理器執行以下操作，包括：在循環緩衝器中緩衝所述交錯資料流，其中，所述循環緩衝器用作對所述交錯資料流進行速率匹配之速率匹配塊。
  18. 如申請專利範圍第17項所述之裝置，其中，所述循環緩衝器將所述交錯資料流與碼率進行速率匹配，其中，所述碼率是由接收器處之解碼器用來對通過所述接收器接收之資料進行解碼所使用的。
TW107102523A 2017-01-24 2018-01-24 具有低密度奇偶檢查碼之交錯器位置 TW201834403A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762449677P 2017-01-24 2017-01-24
US62/449,677 2017-01-24
US201762522149P 2017-06-20 2017-06-20
US62/522,149 2017-06-20
US15/878,350 2018-01-23
US15/878,350 US10432227B2 (en) 2017-01-24 2018-01-23 Location of interleaver with LDPC code

Publications (1)

Publication Number Publication Date
TW201834403A true TW201834403A (zh) 2018-09-16

Family

ID=62907374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102523A TW201834403A (zh) 2017-01-24 2018-01-24 具有低密度奇偶檢查碼之交錯器位置

Country Status (5)

Country Link
US (2) US10432227B2 (zh)
EP (1) EP3571795A4 (zh)
CN (1) CN108633326A (zh)
TW (1) TW201834403A (zh)
WO (1) WO2018137646A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY205797A (en) 2016-08-12 2024-11-13 Ericsson Telefon Ab L M Rate matching methods for qc-ldpc codes
CN110266320B (zh) * 2019-07-01 2021-03-12 京信通信系统（中国）有限公司 Ldpc编码及译码方法、装置和编译码系统
US20220303052A1 (en) * 2022-06-13 2022-09-22 Intel Corporation Low-density parity-check rate matching in communication systems

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296490A3 (en) 2001-08-14 2004-04-14 Hewlett-Packard Company Message broker
US7339885B2 (en) 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
US7660395B2 (en) 2004-02-11 2010-02-09 Aware, Inc. Communication channel capacity estimation
EP1934824A4 (en) 2004-06-25 2010-01-06 Runcom Technologies Ltd MEHRRATEN-LDPC-CODESYSTEM UND -VERFAHREN
EP1846046B1 (en) * 2005-02-04 2010-11-10 The Procter & Gamble Company Absorbent structure with improved water-absorbing material
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
WO2007106366A2 (en) 2006-03-10 2007-09-20 Interdigital Technology Corporation Method and apparatus for scaling soft bits for decoding
CN101119178B (zh) 2006-08-01 2010-08-25 华为技术有限公司 信号发送、接收方法及信号发送、接收装置
US8566676B2 (en) 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
TW201334425A (zh) 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼
KR101455978B1 (ko) 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US7890834B2 (en) 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
WO2009028886A2 (en) 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
CN101388743B (zh) 2007-09-13 2012-05-23 中兴通讯股份有限公司 一种正交频分复用系统的物理信道映射装置及其映射方法
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN101741527B (zh) 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
US8510358B2 (en) 2008-12-29 2013-08-13 Intel Corporation Partially random permutation sequence generator
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8843799B2 (en) 2010-01-04 2014-09-23 Zte Corporation Serial processing method, parallel processing method of bit rate matching and device thereof
CN101841390B (zh) 2010-03-01 2014-03-05 联芯科技有限公司 传输信道编码及复用方法和比特级处理器
CN102237978B (zh) 2010-04-27 2013-12-04 华为技术有限公司 一种协作链路的建立和维护方法及相关设备
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US8595585B2 (en) 2010-08-20 2013-11-26 Nec Laboratories America, Inc. Reverse concatenated encoding and decoding
CN101951264B (zh) 2010-08-31 2014-03-12 宁波大学 一种多码率准循环低密度奇偶校验码解码器
JP5091996B2 (ja) 2010-09-09 2012-12-05 株式会社東芝 誤り訂正復号器、メモリコントローラ及び受信機
CN101984570B (zh) 2010-10-25 2013-09-18 北京邮电大学 一种应用于mimo-ofdm系统下克服弱散射的码本选择调制方法
US8750358B2 (en) 2011-04-06 2014-06-10 Nec Laboratories America, Inc. Method for improving multiuser MIMO downlink transmissions
CN103188044A (zh) * 2011-05-19 2013-07-03 北京新岸线移动多媒体技术有限公司 一种用于数据传输的方法和设备
US9094841B2 (en) 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
EP2879297B1 (en) 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
CN103873186B (zh) 2012-12-11 2018-07-13 中兴通讯股份有限公司 Td-scdma上行传输信道处理方法
JP6465810B2 (ja) 2012-12-21 2019-02-06 サムスン エレクトロニクス カンパニー リミテッド 無線通信システムにおける複数の変調技法を用いた信号送受信方法及び装置
WO2015041480A1 (en) 2013-09-18 2015-03-26 Samsung Electronics Co., Ltd. Transmitter and signal processing method thereof
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6345949B2 (ja) 2014-03-04 2018-06-20 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局、無線通信方法及び無線通信システム
DE112014006841B4 (de) 2014-07-28 2021-06-10 Mitsubishi Electric Corporation Datenaktualisierungssystem für eine mobile Navigationsvorrichtung zum Erzeugen von Differentialdaten und Speichervorrichtung hierfür
CN105471547B (zh) 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法
CN104917588A (zh) 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法
US9853771B2 (en) 2015-05-19 2017-12-26 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10725860B2 (en) 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
EP3264611A1 (en) 2016-05-12 2018-01-03 MediaTek Inc. Qc-ldpc coding methods and apparatus
US10959233B2 (en) 2016-11-13 2021-03-23 Qualcomm Incorporated Method to enable iterative processing and perform closer to constrained capacity
US10778366B2 (en) * 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications

Also Published As

Publication number Publication date
US10432227B2 (en) 2019-10-01
EP3571795A4 (en) 2020-03-04
US20180212626A1 (en) 2018-07-26
US10958290B2 (en) 2021-03-23
CN108633326A (zh) 2018-10-09
US20190372600A1 (en) 2019-12-05
WO2018137646A1 (en) 2018-08-02
EP3571795A1 (en) 2019-11-27

Similar Documents

Publication Publication Date Title
US10630319B2 (en) Structure of interleaver with LDPC code
TWI303521B (en) Method and apparatus for decoding forward error correction codes
US20080301536A1 (en) Channel coding and rate matching for lte control channels
US20180131392A1 (en) NR LDPC With Interleaver
WO2020228126A1 (zh) 数据传输、编码、解码方法、装置、设备及存储介质
TWI652907B (zh) 用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計
MX2009012392A (es) Aparato y metodo para codificar y descodificar señales.
TW201834403A (zh) 具有低密度奇偶檢查碼之交錯器位置
US9154165B2 (en) Apparatus and method for transmitting data using a CTC (convolutional turbo code) encoder in a mobile communication system
US8335970B2 (en) Encoder/decoder with unfolding error correction
CN102405599A (zh) 用于并行turbo解码的扩展turbo交织器
TWI723232B (zh) 資料處理方法、終端設備和網路設備
JP2019515592A (ja) データ送信方法、データ受信方法、送信デバイス、および受信デバイス
CN107863970A (zh) 交织方法与解交织方法及设备
JP2003264533A (ja) ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局
CN116455517A (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
WO2023131003A1 (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
CN102130757B (zh) 交织重传装置及方法
CN106849961A (zh) 一种前向纠错电路、高速串行收发器及可编程逻辑器件
US20180205505A1 (en) High Code-Rate Iterative Decoders With Limited HARQ
WO2025024981A1 (zh) 速率匹配的方法以及通信装置
CN103532660B (zh) 信源信道的解码方法、装置及终端设备
JP2001127648A5 (ja) 符号化装置、復号装置および無線通信装置
KR20010084779A (ko) 무선통신 시스템의 부호화 장치 및 방법
Ma et al. Introduction of FECs and its Applications on Internet & Wireless Communications