TW201822006A

TW201822006A - 通道切換裝置、記憶體儲存裝置及通道切換方法

Info

Publication number: TW201822006A
Application number: TW105140555A
Authority: TW
Inventors: 魏暐庭; 陳維詠; 陳耘頡; 魏大泉
Original assignee: 群聯電子股份有限公司
Priority date: 2016-12-08
Filing date: 2016-12-08
Publication date: 2018-06-16
Also published as: TWI587145B; US20180165241A1

Abstract

一種通道切換裝置、記憶體儲存裝置及通道切換方法。所述通道切換裝置包括訊號分析模組與開關模組。所述訊號分析模組用以分析來自於記憶體儲存裝置的多個連接介面單元中至少一者的非電源訊號。所述開關模組用以根據所述非電源訊號的分析結果導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道，其中所導通的第一通道用於從所述第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至所述第一連接介面單元。藉此，可降低錯誤地致能或禁能記憶體儲存裝置上特定連接介面的機率。

Description

通道切換裝置、記憶體儲存裝置及通道切換方法

本發明是有關於一種記憶體裝置，且特別是有關於一種通道切換裝置、記憶體儲存裝置及通道切換方法。

數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。

為了讓單一記憶體裝置可以支援更多的連接介面標準，某些記憶體裝置上會配置有多種連接介面。以同時具有通用序列匯流排類型(Universal Serial Bus, USB)2.0連接介面與USB 3.0連接介面的記憶體裝置為例，使用者可以透過這兩種連接介面的任一種來將此記憶體裝置連接至主機系統(例如，個人電腦)以對其進行操作。另一方面，記憶體裝置本身則通常是透過偵測哪一個連接介面有電源訊號流過來判斷要致能或禁能特定連接介面。然而，對於部分可經由多個連接介面同時連接至多個主機系統的記憶體裝置來說，單純以連接介面上的電源訊號來判斷要致能或禁能特定連接介面有很高的機率發生誤判。

本發明提供一種通道切換裝置、記憶體儲存裝置及通道切換方法，可降低錯誤地致能或禁能記憶體儲存裝置上特定連接介面的機率。

本發明的一範例實施例提供一種通道切換裝置，其包括訊號分析模組與開關模組。所述訊號分析模組耦接至記憶體儲存裝置的多個連接介面單元。所述開關模組耦接至所述訊號分析模組。所述訊號分析模組用以分析來自於所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號。所述開關模組用以根據所述至少一非電源訊號的分析結果導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道，其中所導通的第一通道用以從所述第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至所述第一連接介面單元。

在本發明的一範例實施例中，所述訊號分析模組分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的操作包括：判斷是否偵測到電壓準位超過第一預設電壓準位的訊號、判斷是否偵測到第一資料訊號、或者判斷是否偵測到第一閒置訊號。

在本發明的一範例實施例中，在導通所述第一通道之前，所述開關模組更用以導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第二連接介面單元的第二通道，其中所導通的所述第二通道用於從所述第二連接介面單元接收第二輸入訊號或將第二輸出訊號傳送至所述第二連接介面單元，其中所述開關模組更用以根據所述分析結果切斷所述第二通道。

在本發明的一範例實施例中，所述訊號分析模組更用以分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。

本發明的另一範例實施例提供一種記憶體儲存裝置，其包括多個連接介面單元、通道切換裝置、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述多個連接介面單元用以耦接至至少一主機系統。所述通道切換裝置耦接至所述多個連接介面單元。所述記憶體控制電路單元耦接至所述通道切換裝置與所述可複寫式非揮發性記憶體模組。所述通道切換裝置用以分析來自於所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號並根據所述至少一非電源訊號的分析結果導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道，其中所述記憶體控制電路單元用以經由所導通的所述第一通道從所述第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至所述第一連接介面單元。

在本發明的一範例實施例中，所述通道切換裝置分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的操作包括：判斷是否偵測到電壓準位超過第一預設電壓準位的訊號、判斷是否偵測到第一資料訊號、或者判斷是否偵測到第一閒置訊號。

在本發明的一範例實施例中，在導通所述第一通道之前，所述通道切換裝置更用以導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第二連接介面單元的第二通道，其中所述記憶體控制電路單元更用以經由所導通的所述第二通道從所述第二連接介面單元接收第二輸入訊號或將第二輸出訊號傳送至所述第二連接介面單元，其中所述通道切換裝置更用以根據所述分析結果切斷所述第二通道。

在本發明的一範例實施例中，所述通道切換裝置更用以分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。

本發明的另一範例實施例提供一種通道切換方法，其用於具有多個連接介面單元的記憶體儲存裝置，所述通道切換方法包括：分析來自於所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號；根據所述至少一非電源訊號的分析結果導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道；以及經由所導通的所述第一通道從所述第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至所述第一連接介面單元。

在本發明的一範例實施例中，所述多個連接介面單元包括所述第一連接介面單元與第二連接介面單元，其中所述第一連接介面單元相容於第一連接介面標準，所述第二連接介面單元相容於第二連接介面標準，且所述第一連接介面標準不同於所述第二連接介面標準。

在本發明的一範例實施例中，所分析的訊號包括來自於所述第一連接介面單元的第一訊號，且所述分析結果呈現所述第一訊號的第一訊號狀態符合對應於所述第一連接介面單元的第一啟動條件。

在本發明的一範例實施例中，分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的步驟包括：判斷是否偵測到電壓準位超過第一預設電壓準位的訊號、判斷是否偵測到第一資料訊號、或者判斷是否偵測到第一閒置訊號。

在本發明的一範例實施例中，所述通道切換方法更包括：在導通所述第一通道之前，導通所述記憶體儲存裝置中耦接至所述多個連接介面單元中的第二連接介面單元的第二通道；經由所導通的所述第二通道從所述第二連接介面單元接收第二輸入訊號或將第二輸出訊號傳送至所述第二連接介面單元；以及根據所述分析結果切斷所述第二通道。

在本發明的一範例實施例中，所述分析結果更呈現不存在第二訊號，其中所述第二訊號對應於所述多個連接介面單元中的第二連接介面單元的第二啟動條件。

在本發明的一範例實施例中，對應於所述第一連接介面單元的所述第一啟動條件不同於對應於所述第二連接介面單元的所述第二啟動條件。

在本發明的一範例實施例中，所述通道切換方法更包括：分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。

基於上述，所述訊號分析模組會分析記憶體儲存裝置的至少一個連接介面單元上的訊號，且所分析的訊號至少包括非電源訊號。根據分析結果，開關模組會導通記憶體儲存裝置中耦接至第一連接介面單元的第一通道，以經由所導通的第一通道來從第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至第一連接介面單元。藉此，可降低錯誤地致能或禁能記憶體儲存裝置上特定連接介面的機率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。

請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。

在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。

請參照圖4，記憶體儲存裝置10包括連接介面單元401_1~401_n、通道切換裝置402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。

連接介面單元401_1~401_n中的每一者用於將記憶體儲存裝置10耦接至一個主機系統。若連接介面單元401_1~401_n中的至少兩者分別耦接至一個主機系統，則所耦接的主機系統的類型可以相同或不同。在本範例實施例中，連接介面單元401_1~401_n的總數為2(即，n為2)。在另一範例實施例中，連接介面單元401_1~401_n的總數亦可以是更多(即，n為大於2的整數)。

在本範例實施例中，連接介面單元401_1~401_n中的每一者可以是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的連接介面標準。

通道切換裝置402耦接至連接介面單元401_1~401_n與記憶體控制電路單元404。通道切換裝置402用以分析來自於連接介面單元401_1~401_n中至少一個連接介面單元的訊號並根據分析結果導通記憶體儲存裝置10中耦接至連接介面單元401_1~401_n中的一個特定連接介面單元的特定通道。然後，記憶體控制電路單元404可經由所導通的特定通道從所述特定連接介面單元接收輸入訊號或將輸出訊號傳送至所述特定連接介面單元。

一般來說，來自於連接介面單元401_1~401_n的訊號可能會包括電源訊號與非電源訊號。在一範例實施例中，電源訊號是指在連接介面單元401_1~401_n中任一者上傳輸的電源。例如，所述電源訊號可以是由連接介面單元401_1~401_n中某一者所耦接的主機系統提供至記憶體儲存裝置10的電源。例如，所述電源可經由連接介面單元上的電源(V_BUS )接腳(pin)傳輸。或者，在一範例實施例中，電源訊號亦可以是指在連接介面單元401_1~401_n中任一者上傳輸且帶有電源資訊的訊號。例如，所述電源訊號可以是由主機系統提供並且帶有與主機系統之電源規格有關的資訊(即電源資訊)。例如，所述電源資訊可經由相容於USB 3.0 type-c的連接介面單元上的定義通道(Configuration channel, CC)接腳或其他類型的連接介面單元上具有相似功能的接腳傳輸。此外，非電源訊號則是指不屬於所述電源訊號的至少一種類型的訊號。例如，在一範例實施例中，所述非電源訊號是指所述電源訊號以外可用來辨識即將(或正在)用來傳遞資料訊號之特定連接介面單元的訊號。

須注意的是，由通道切換裝置402分析的訊號至少會包括非電源訊號。例如，在一範例實施例中，通道切換裝置40可能僅分析來自連接介面單元401_1~401_n中至少一者的非電源訊號並產生所述分析結果。或者，在另一範例實施例中，通道切換裝置402亦可能分析來自連接介面單元401_1~401_n中相同或不同連接介面單元的電源訊號與非電源訊號並產生所述分析結果。

在一範例實施例中，連接介面單元401_1~401_n與通道切換裝置402可與記憶體控制電路單元404封裝在一個晶片中。或者，在另一範例實施例中，連接介面單元401_1~401_n及/或通道切換裝置402是佈設於一包含記憶體控制電路單元404之晶片外。

記憶體控制電路單元404(亦稱為記憶體控制器)用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。

圖5是根據本發明的一範例實施例所繪示的通道切換裝置的示意圖。

請參照圖5，在一範例實施例中，通道切換裝置402包括訊號分析模組51與開關模組52。訊號分析模組51耦接至開關模組52。訊號分析模組51包括訊號分析器511_1~511_n。訊號分析器511_i耦接至端點Vin_i，並且端點Vin_i耦接至連接介面單元401_i，其中0＜i＜(n+1)，且i為正整數。此外，訊號分析器511_i可主動地用以經由端點Vin_i偵測並分析來自連接介面單元401_i的訊號。

須注意的是，雖然圖5的範例實施例是以各自獨立的訊號分析器511_1~511_n作為訊號分析模組51的範例，然而，在另一範例實施例中，訊號分析器511_1~511_n中的至少兩者亦可以合併為一個訊號分析器，本發明不加以限制。

在一範例實施例中，端點Vin_i耦接至連接介面單元401_i的資料接腳，並且訊號分析器511_i至少會用以分析在連接介面單元401_i的資料接腳上傳輸的訊號。一般來說，連接介面單元401_1~401_n各別的資料接腳主要是用於傳輸帶有欲傳輸之資料的資料訊號，然而，在某些情況下，連接介面單元401_1~401_n中至少一者的資料接腳也可以傳輸其他類型的訊號(例如，閒置訊號)。在一範例實施例中，所述資料接腳不會用來傳輸上述電源訊號。在一範例實施例中，經由所述資料接腳傳遞的至少一種(或所有)訊號皆可視為所述非電源訊號。此外，在一範例實施例中，所述資料接腳亦稱為輸入/輸出(I/O)接腳。

在一範例實施例中，若某一連接介面單元相容於USB 2.0 type-a或type-b，則此連接介面單元中的資料接腳可以是指D+接腳或D-接腳。在一範例實施例中，若某一連接介面單元相容於USB 3.0 type-a或type-b，則此連接介面單元中的資料接腳可以是指D+接腳、D-接腳、SSRX+接腳或SSRX-接腳。或者，在一範例實施例中，若某一連接介面單元是相容於USB 3.0 type-c，則此連接介面單元中的資料接腳可以是指SSRXn2接腳、SSRXp2接腳、Dp1接腳、Dn1接腳、SSRXn1接腳、SSRXp1接腳、Dp2接腳或Dn2接腳。在其他未提及的範例實施例中，其他類型的連接介面單元中主要用於傳輸資料訊號的接腳都可以視為是所述資料接腳，在此便不贅述。

回到圖5，開關模組52包括開關單元521_1~521_n及控制器522。開關單元521_i的一端耦接至端點Vin_i，並且開關單元521_i的另一端耦接至端點Vout，其中0＜i＜(n+1)，且i為正整數。端點Vout耦接至記憶體控制電路單元404。控制器522會接收訊號分析器511_1~511_n中至少一者的分析結果並根據此分析結果控制開關單元521_1~521_n。具體來看，控制器522可控制開關單元521_i來導通通道501_i，使得訊號可以經由通道501_i在端點Vin_i與端點Vout之間傳輸。或者，控制器522也可控制開關單元521_i來切斷通道501_i，從而阻止訊號在端點Vin_i與端點Vout之間傳輸。為了說明方便，以下將以n=2作為範例對通道切換裝置402進行說明。

在n=2的範例實施例中，訊號分析模組51包括訊號分析器(亦稱為第一訊號分析器)511_1與訊號分析器(亦稱為第二訊號分析器)511_2。端點Vin_1耦接至連接介面單元(亦稱為第一連接介面單元)401_1。端點Vin_2耦接至連接介面單元(亦稱為第二連接介面單元)401_2。連接介面單元401_1相容於一個連接介面標準(亦稱為第一連接介面標準)。連接介面單元401_2相容於另一個連接介面標準(亦稱為第二連接介面標準)。第一連接介面標準不同於第二連接介面標準。例如，在一範例實施例中，第一連接介面標準是USB 2.0 type-a，而第二連接介面標準則是USB 3.0 type-c。然而，在另一範例實施例中，第一連接介面標準與第二連接介面標準皆可以是其他類型的連接介面標準，及/或第一連接介面標準與第二連接介面標準亦可以是相容於相同的連接介面標準，本發明不加以限制。

訊號分析器511_1耦接至端點Vin_1並且用以分析來自於連接介面單元401_1的訊號。訊號分析器511_2是耦接至端點Vin_2並且用以分析來自於連接介面單元401_2的訊號。更具體來看，訊號分析器511_1會去分析端點Vin_1上的訊號以偵測一特定訊號(亦稱為第一訊號)，其符合對應於連接介面單元401_1的一啟動條件(亦稱為第一啟動條件)。此外，訊號分析器511_2則會去分析端點Vin_2上的訊號以偵測另一特定訊號(亦稱為第二訊號)，其符合對應於連接介面單元401_2的另一啟動條件(亦稱為第二啟動條件)。須注意的是，所述符合第一啟動條件的第一訊號是指第一訊號的訊號狀態(亦稱為第一訊號狀態)符合所述第一啟動條件，並且所述符合第二啟動條件的第二訊號是指第二訊號的訊號狀態(亦稱為第二訊號狀態)符合所述第二啟動條件。例如，所述訊號狀態可以是指訊號的電壓準位、脈波波形及/或頻率。

若訊號分析器511_1與511_2的分析結果呈現來自連接介面單元401_1的第一訊號的第一訊號狀態符合所述第一啟動條件，且不存在來自連接介面單元401_2且符合所述第二啟動條件的第二訊號(亦稱為對應於所述第二啟動條件的第二訊號)，則控制器522會根據此分析結果控制開關單元521_1導通通道501_1並控制開關單元521_2切斷通道501_2。其中，通道501_1亦稱為第一通道並且其為端點Vin_1與Vout之間的訊號路徑，而通道501_2亦稱為第二通道並且其為端點Vin_2與Vout之間的訊號路徑。換言之，在導通通道501_1之後，通道501_1是處於導通狀態而通道501_2是處於切斷狀態。此外，在n大於2的另一範例實施例，若通道501_1是處於導通狀態，則其餘通道501_2~501_n皆是處於切斷狀態。

在導通通道501_1之後，來自連接介面單元401_1的訊號(亦稱為第一輸入訊號)可經由通道501_1傳送至記憶體控制電路單元404，或者來自記憶體控制電路單元404的訊號(亦稱為第一輸出訊號)可經由通道501_1傳送至連接介面單元401_1。例如，根據第一輸入訊號，記憶體控制電路單元404可指示可複寫式非揮發性記憶體模組406執行相應的寫入、讀取或抹除操作。或者，記憶體控制電路單元404可利用第一輸出訊號將從可複寫式非揮發性記憶體模組406讀取的資料傳送至連接介面單元401_1。

在一範例實施例中，在導通通道501_1之前，訊號分析器511_1與511_2的分析結果是呈現來自連接介面單元401_2的第二訊號的第二訊號狀態符合所述第二啟動條件(即存在對應於所述第二啟動條件的第二訊號)，且不存在來自連接介面單元401_1且符合所述第一啟動條件的第一訊號(即不存在對應於所述第一啟動條件的第一訊號)。根據這個分析結果，控制器522會控制開關單元521_1切斷通道501_1並控制開關單元521_2導通通道501_2。換言之，在導通通道501_1之前，通道501_1是處於切斷狀態而通道501_2是處於導通狀態。在此狀態下，來自連接介面單元401_2的訊號(亦稱為第二輸入訊號)可經由通道501_2傳送至記憶體控制電路單元404，或者來自記憶體控制電路單元404的訊號(亦稱為第二輸出訊號)可經由通道501_2傳送至連接介面單元401_2。此外，在n大於2的另一範例實施例，若通道501_2是處於導通狀態，則其餘通道501_1與501_3~501_n皆是處於切斷狀態。

須注意的是，雖然上述範例實施例是以同時根據訊號分析器511_1與511_2(或更多訊號分析器)的分析結果來決定導通通道501_1與501_2(或更多通道)中的哪一個通道，然而，在另一範例實施例中，開關模組52根據訊號分析模組51對於端點Vin_1~Vin_n中某一個端點上的訊號的分析結果即可導通特定的通道，而不需要在獲得對於所有端點Vin_1~Vin_n上的訊號的分析結果後才能執行通道的切換。例如，在一範例實施例中，若訊號分析器511_1的分析結果呈現來自連接介面單元401_1的第一訊號的第一訊號狀態符合所述第一啟動條件，此時，即便尚未獲得訊號分析器511_2~511_n的分析結果，控制器522也可根據訊號分析器511_1的分析結果控制開關單元521_1來導通通道501_1並控制其餘開關單元521_2~521_n切斷通道501_2~501_n。藉此，可提高通道的切換效率。

一般來說，若耦接至連接介面單元401_1~401_n中的特定連接介面單元的主機系統是為了存取記憶體儲存裝置10(例如，從記憶體儲存裝置10中讀取資料或將資料存入記憶體儲存裝置10中)，則來自所述主機系統的訊號會符合對應於此特定連接介面單元的特定條件。以連接介面單元401_1為例，若耦接至連接介面單元401_1的一主機系統(亦稱為第一主機系統)是為了存取記憶體儲存裝置10，則在與記憶體儲存裝置10的一交握(handshake)操作中，第一主機系統可能會發出一個特定訊號，其電壓準位會超過對應於連接介面單元401_1的一個預設電壓準位(亦稱為第一預設電壓準位)。因此，在一範例實施例中，訊號分析器511_1可判斷是否偵測到電壓準位超過所述第一預設電壓準位的訊號。若偵測到電壓準位超過所述第一預設電壓準位的訊號，訊號分析器511_1的偵測結果會呈現偵測到符合第一啟動條件的第一訊號。

在建立第一主機系統與記憶體儲存裝置10之間的連線之後，第一主機系統會以資料訊號的形式傳送資料給記憶體儲存裝置10。因此，在一範例實施例中，訊號分析器511_1亦可判斷是否偵測到第一資料訊號。若偵測到所述第一資料訊號，訊號分析器511_1的偵測結果也會呈現偵測到符合第一啟動條件的第一訊號。

在第一主機系統與記憶體儲存裝置10之間的連線已建立但未傳送資料訊號至記憶體儲存裝置10的期間，第一主機系統可能會發送閒置訊號給記憶體儲存裝置10。此閒置訊號用以在一預設時間範圍內維持第一主機系統與記憶體儲存裝置10之間的連線。因此，在一範例實施例中，訊號分析器511_1亦可判斷是否偵測到第一閒置訊號。若偵測到所述第一閒置訊號，訊號分析器511_1的偵測結果也會呈現偵測到符合第一啟動條件的第一訊號。

上述由訊號分析器511_1判斷是否偵測到符合第一啟動條件的第一訊號的操作亦可套用至其餘的訊號分析器511_2~511_n。須注意的是，在一範例實施例中，連接介面單元401_1~401_n所相容的連接介面標準不同，因此經由連接介面單元401_1~401_n傳輸的各種訊號的訊號狀態(例如，電壓準位、脈波波形及/或頻率)也可能不同。相應地，用來判斷是否在不同連接介面單元上偵測到符合特定啟動條件的訊號的判斷條件也可能不同。例如，在一範例實施例中，連接介面單元401_1相容的第一連接介面標準不同於連接介面單元401_2相容的第二連接介面標準，因此訊號分析器511_2所使用的第二啟動條件亦不同於訊號分析器511_1所使用的第一啟動條件。例如，在分析來自連接介面單元401_2的訊號的操作中，訊號分析器511_2可判斷是否偵測到電壓準位超過另一預設電壓準位(亦稱為第二預設電壓準位)的訊號、判斷是否偵測到第二資料訊號、或者判斷是否偵測到第二閒置訊號。其中，第二預設電壓準位可能不同於第一預設電壓準位，第二資料訊號的訊號狀態(例如，電壓準位、脈波波形及/或頻率)可能不同於第一資料訊號的訊號狀態，並且第二閒置訊號的訊號狀態也可能不同於第一閒置訊號的訊號狀態。

須注意的是，在圖5的範例實施例中，通道501_i可以是指用於將訊號從端點Vin_i傳送至端點Vout的通道(亦稱為接收通道)501_i或者用於將訊號從端點Vout傳送至端點Vin_i的通道(亦稱為發送通道)。然而，在另一範例實施例中，通道切換裝置402亦可以同時導通(或切斷)連接至連接介面單元401_1~401_n中同一個連接介面單元的接收通道與發送通道。

圖6是根據本發明的另一範例實施例所繪示的通道切換裝置的示意圖。

請參照圖6，在一範例實施例中，通道切換裝置402包括訊號分析模組61與開關模組62。訊號分析模組61耦接至開關模組62。訊號分析模組61包括訊號分析器511_1~511_n。開關模組62包括開關單元521_1~521_n以及控制器522。關於訊號分析器511_1~511_n、開關單元521_1~521_n及控制器522的說明已詳述於上，在此便不贅述。

須注意的是，在本範例實施例中，開關模組62更包括開關單元621_1~621_n。開關單元621_i的一端耦接至端點Vin_i’，並且開關單元621_i的另一端耦接至端點Vout’。端點Vin_i’耦接至連接介面單元401_i，端點Vout’耦接至記憶體控制電路單元404，並且開關單元621_i用以導通或切斷端點Vin_i’與端點Vout’之間的通道601_i，其中0＜i＜(n+1)，且i為正整數。

在本範例實施例中，通道501_i與601_i會連接至同一個連接介面單元401_i。例如，若通道501_i為用於將訊號從端點Vin_i傳送至端點Vout的接收通道，則通道601_i即為用於將訊號從端點Vout’傳送至端點Vin_i’的發送通道。或者，若通道501_i為用於將訊號從端點Vout傳送至端點Vin_i的發送通道，則通道601_i即為用於將訊號從端點Vin_i’傳送至端點Vout’的接收通道。

在本範例實施例中，開關單元521_1~521_n與621_1~621_n皆受控於控制器522。控制器522會同步地控制開關單元521_i與621_i，使得通道501_i與601_i會被同步地導通或切斷。例如，在一特定時間點，根據訊號分析模組61的分析結果，控制器522會同步地控制開關單元521_1與621_1導通通道501_1與601_1並且同步地控制開關單元521_2~521_n與621_2~621_n切斷通道501_2~501_n以及601_2~601_n。

在一範例實施例中，導通通道501_i(及/或通道601_i)亦可視為致能連接介面單元401_i，而切斷通道501_i(及/或通道601_i)則可視為禁能連接介面單元401_i。被致能的連接介面單元將可以用來傳輸資料訊號，而被禁能的連接介面單元將無法傳輸資料訊號。在一範例實施例中，無論某一連接介面單元是否被禁能，主機系統皆可以經由此連接介面單元提供電源(或所述電源訊號)給記憶體儲存裝置10。此外，在一範例實施例中，若第一主機系統與第二主機系統皆耦接至記憶體儲存裝置10，則第一主機系統亦可以經由記憶體儲存裝置10對第二主機系統充電。

須注意的是，雖然圖5與圖6的範例實施例皆是以分析非電源訊號並產生所述分析結果做為範例，然而，在圖5或圖6的另一範例實施例中，訊號分析器511_1~511_n中的至少一者在分析非電源訊號時亦可以是利用連接介面單元上的至少一電源訊號及至少一非電源訊號進行分析，並且控制器522再根據此分析結果控制開關單元521_1~521_n導通通道501_1~501_n的其中一者並切斷其餘通道。

圖7是根據本發明的一範例實施例所繪示的通道切換方法的流程圖。

請參照圖7，在步驟S701中，分析來自多個連接介面單元中至少一連接介面單元的非電源訊號。在步驟S702中，根據所述非電源訊號的分析結果導通記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道。在步驟S703中，經由所導通的第一通道從第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至第一連接介面單元。

然而，圖7中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖7中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖7的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，本發明的通道切換裝置會分析記憶體儲存裝置的至少一個連接介面單元上的訊號，且所分析的訊號至少包括非電源訊號。根據分析結果，所述通道切換裝置會導通記憶體儲存裝置中耦接至第一連接介面單元的第一通道，以經由所導通的第一通道來從第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至第一連接介面單元。藉此，針對同時經由多個連接介面單元耦接至外部裝置(例如，主機系統)的記憶體儲存裝置，分析電源訊號以外的訊號將可降低錯誤地致能或禁能特定連接介面的機率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧記憶體儲存裝置

11‧‧‧主機系統

110‧‧‧系統匯流排

111‧‧‧處理器

112‧‧‧隨機存取記憶體

113‧‧‧唯讀記憶體

114‧‧‧資料傳輸介面

12‧‧‧輸入/輸出(I/O)裝置

20‧‧‧主機板

201‧‧‧隨身碟

202‧‧‧記憶卡

203‧‧‧固態硬碟

204‧‧‧無線記憶體儲存裝置

205‧‧‧全球定位系統模組

206‧‧‧網路介面卡

207‧‧‧無線傳輸裝置

208‧‧‧鍵盤

209‧‧‧螢幕

210‧‧‧喇叭

32‧‧‧SD卡

33‧‧‧CF卡

34‧‧‧嵌入式儲存裝置

341‧‧‧嵌入式多媒體卡

342‧‧‧嵌入式多晶片封裝儲存裝置

401_1~401_n‧‧‧連接介面單元

402‧‧‧通道切換裝置

404‧‧‧記憶體控制電路單元

406‧‧‧可複寫式非揮發性記憶體模組

51、61‧‧‧訊號分析模組

511_1~511_n‧‧‧訊號分析器

52、62‧‧‧開關模組

521_1~521_n、621_1~621_n‧‧‧開關單元

522‧‧‧控制器

501_1~501_n、601_1~601_n‧‧‧通道

S701‧‧‧步驟(分析來自多個連接介面單元中至少一連接介面單元的非電源訊號)

S702‧‧‧步驟(根據所述非電源分析結果導通記憶體儲存裝置中耦接至所述多個連接介面單元中的第一連接介面單元的第一通道)

S703‧‧‧步驟(經由所導通的第一通道從第一連接介面單元接收第一輸入訊號或將第一輸出訊號傳送至第一連接介面單元)

Claims

一種通道切換裝置，包括：一訊號分析模組，耦接至一記憶體儲存裝置的多個連接介面單元；一開關模組，耦接至所述訊號分析模組，其中該訊號分析模組用以分析來自所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號，其中該開關模組用以根據所述至少一非電源訊號的一分析結果導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第一連接介面單元的一第一通道，其中所導通的該第一通道用以從該第一連接介面單元接收一第一輸入訊號或將一第一輸出訊號傳送至該第一連接介面單元。
如申請專利範圍第1項所述的通道切換裝置，其中所述多個連接介面單元包括該第一連接介面單元與一第二連接介面單元，其中該第一連接介面單元相容於一第一連接介面標準，該第二連接介面單元相容於一第二連接介面標準，且該第一連接介面標準不同於該第二連接介面標準。
如申請專利範圍第1項所述的通道切換裝置，其中所分析的訊號包括來自於該第一連接介面單元的一第一訊號，且該分析結果呈現該第一訊號的一訊號狀態符合對應於該第一連接介面單元的一第一啟動條件。
如申請專利範圍第3項所述的通道切換裝置，其中該訊號分析模組分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的操作包括：判斷是否偵測到電壓準位超過一第一預設電壓準位的訊號、判斷是否偵測到一第一資料訊號、或者判斷是否偵測到一第一閒置訊號。
如申請專利範圍第1項所述的通道切換裝置，其中在導通該第一通道之前，該開關模組更用以導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第二連接介面單元的一第二通道，其中所導通的該第二通道用於從該第二連接介面單元接收一第二輸入訊號或將一第二輸出訊號傳送至該第二連接介面單元，其中該開關模組更用以根據該分析結果切斷該第二通道。
如申請專利範圍第3項所述的通道切換裝置，其中該分析結果更呈現不存在一第二訊號，其中該第二訊號對應於所述多個連接介面單元中的一第二連接介面單元的一第二啟動條件。
如申請專利範圍第6項所述的通道切換裝置，其中對應於該第一連接介面單元的該第一啟動條件不同於對應於該第二連接介面單元的該第二啟動條件。
如申請專利範圍第1項所述的通道切換裝置，其中該訊號分析模組更用以分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。
一種記憶體儲存裝置，包括：多個連接介面單元，用以耦接至至少一主機系統；一通道切換裝置，耦接至所述多個連接介面單元；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該通道切換裝置與該可複寫式非揮發性記憶體模組，其中該通道切換裝置用以分析來自於所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號並根據所述至少一非電源訊號的一分析結果導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第一連接介面單元的一第一通道，其中該記憶體控制電路單元用以經由所導通的該第一通道從該第一連接介面單元接收一第一輸入訊號或將一第一輸出訊號傳送至該第一連接介面單元。
如申請專利範圍第9項所述的記憶體儲存裝置，其中所述多個連接介面單元包括該第一連接介面單元與一第二連接介面單元，其中該第一連接介面單元相容於一第一連接介面標準，該第二連接介面單元相容於一第二連接介面標準，且該第一連接介面標準不同於該第二連接介面標準。
如申請專利範圍第9項所述的記憶體儲存裝置，其中所分析的訊號包括來自於該第一連接介面單元的一第一訊號，且該分析結果呈現該第一訊號的一第一訊號狀態符合對應於該第一連接介面單元的一第一啟動條件。
如申請專利範圍第11項所述的記憶體儲存裝置，其中該通道切換裝置分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的操作包括：判斷是否偵測到電壓準位超過一第一預設電壓準位的訊號、判斷是否偵測到一第一資料訊號、或者判斷是否偵測到一第一閒置訊號。
如申請專利範圍第9項所述的記憶體儲存裝置，其中在導通該第一通道之前，該通道切換裝置更用以導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第二連接介面單元的一第二通道，其中該記憶體控制電路單元更用以經由所導通的該第二通道從該第二連接介面單元接收一第二輸入訊號或將一第二輸出訊號傳送至該第二連接介面單元，其中該通道切換裝置更用以根據該分析結果切斷該第二通道。
如申請專利範圍第11項所述的記憶體儲存裝置，其中該分析結果更呈現不存在一第二訊號，其中該第二訊號對應於所述多個連接介面單元中的一第二連接介面單元的一第二啟動條件。
如申請專利範圍第14項所述的記憶體儲存裝置，其中對應於該第一連接介面單元的該第一啟動條件不同於對應於該第二連接介面單元的該第二啟動條件。
如申請專利範圍第9項所述的記憶體儲存裝置，其中該通道切換裝置更用以分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。
一種通道切換方法，用於具有多個連接介面單元的一記憶體儲存裝置，該通道切換方法包括：分析來自於所述多個連接介面單元中至少一個連接介面單元的至少一非電源訊號；根據所述至少一非電源訊號的一分析結果導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第一連接介面單元的一第一通道；以及經由所導通的該第一通道從該第一連接介面單元接收一第一輸入訊號或將一第一輸出訊號傳送至該第一連接介面單元。
如申請專利範圍第17項所述的通道切換方法，其中所述多個連接介面單元包括該第一連接介面單元與一第二連接介面單元，其中該第一連接介面單元相容於一第一連接介面標準，該第二連接介面單元相容於一第二連接介面標準，且該第一連接介面標準不同於該第二連接介面標準。
如申請專利範圍第17項所述的通道切換方法，其中所分析的訊號包括來自於該第一連接介面單元的一第一訊號，且該分析結果呈現該第一訊號的一第一訊號狀態符合對應於該第一連接介面單元的一第一啟動條件。
如申請專利範圍第19項所述的通道切換方法，其中分析來自所述多個連接介面單元中至少一個連接介面單元的所述至少一非電源訊號的步驟包括：判斷是否偵測到電壓準位超過一第一預設電壓準位的訊號、判斷是否偵測到一第一資料訊號、或者判斷是否偵測到一第一閒置訊號。
如申請專利範圍第17項所述的通道切換方法，更包括：在導通該第一通道之前，導通該記憶體儲存裝置中耦接至所述多個連接介面單元中的一第二連接介面單元的一第二通道；經由所導通的該第二通道從該第二連接介面單元接收一第二輸入訊號或將一第二輸出訊號傳送至該第二連接介面單元；以及根據該分析結果切斷該第二通道。
如申請專利範圍第19項所述的通道切換方法，其中該分析結果更呈現不存在一第二訊號，其中該第二訊號對應於所述多個連接介面單元中的一第二連接介面單元的一第二啟動條件。
如申請專利範圍第22項所述的通道切換方法，其中對應於該第一連接介面單元的該第一啟動條件不同於對應於該第二連接介面單元的該第二啟動條件。
如申請專利範圍第17項所述的通道切換方法，更包括：分析來自所述多個連接介面單元中至少一個連接介面單元的至少一電源訊號以產生所述分析結果。