[go: up one dir, main page]

TW201821926A - 穩壓器 - Google Patents

穩壓器 Download PDF

Info

Publication number
TW201821926A
TW201821926A TW106141585A TW106141585A TW201821926A TW 201821926 A TW201821926 A TW 201821926A TW 106141585 A TW106141585 A TW 106141585A TW 106141585 A TW106141585 A TW 106141585A TW 201821926 A TW201821926 A TW 201821926A
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
metal oxide
oxide semiconductor
semiconductor field
Prior art date
Application number
TW106141585A
Other languages
English (en)
Inventor
法蘭西斯可 皮尼
Original Assignee
挪威商諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 挪威商諾迪克半導體股份有限公司 filed Critical 挪威商諾迪克半導體股份有限公司
Publication of TW201821926A publication Critical patent/TW201821926A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/618—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series and in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本發明揭示一種穩壓器(2)，該穩壓器配置成接收一輸入電壓(Vin)並產生一經穩壓的輸出電壓(Vout)，並包括：一拉電流型電晶體(Msource)與一灌電流型電晶體(Msink)，其配置成在其間之一節點處提供該輸出電壓；一第一誤差放大器(10)；及一第二誤差放大器(12)。該第一誤差放大器配置成施加一第一控制電壓至該拉電流型電晶體的閘極端，其中該第一控制電壓取決於在回授電壓(Vfb)與參考電壓(Vref)間的電壓差。該第二誤差放大器與該第一誤差放大器是並聯配置，該第二誤差放大器配置成施加一第二控制電壓至該灌電流型電晶體的閘極端，其中該第二控制電壓取決於在該回授電壓與該參考電壓間的電壓差。該回授電壓是來自該輸出電壓。

Description

穩壓器
本發明有關穩壓器，特別是低壓差穩壓器。
低壓差(Low-dropout，LDO)穩壓器是線性直流(DC)穩壓器，能夠在非常低輸入-輸出差動電壓下工作。此穩壓器通常選擇使用，因為其具有低而小的工作電壓、相較於某些其他線性穩壓器則有相對較高的功率效率、與低散熱性。這些特性連同其線性行為和低壓差使典型的LDO穩壓器成為供應或「拉入(Source)」電流至晶片負載(On-chip load)的常用選擇。
一LDO穩壓器通常是利用一誤差放大器(一運算轉導放大器(Operational Transconductance Amplifier，OTA))、一傳輸型場效電晶體(Field-effect-transistor，FET/pass-FET)、與一回授網路構成。負載電流透過傳輸型FET而拉入負載，並透過回授網路將輸出電壓穩壓，假設包括誤差放大器、傳輸型FET、與回授網路之迴路提供足夠的迴路增益。如果迴路增益足夠高，則「輸出電壓」等於「參考電壓」乘以「回授網路衰減的倒數」。
習知的LDO穩壓器亦能夠從輸出節點處吸收或「灌入(Sink)」少量電流。回授網路通常提供從經穩壓的輸出節點至地端的路徑。不過，申請人已明白，此通常僅能在灌入的電流小於回授網路的靜態電流之大小才能工作。
根據一第一態樣，本發明提供一種穩壓器，其配置成接收一輸入電壓，並產生一經穩壓的輸出電壓，該穩壓器包括：一拉電流型電晶體(Current Source Transistor)與一灌電流型電晶體(Current Sink Transistor)，其配置成在其間之一節點處提供該輸出電壓；一第一誤差放大器，其配置成將一回授電壓與一參考電壓相比較，並施加一第一控制電壓至該拉電流型電晶體的閘極端，其中該第一控制電壓取決於在該回授電壓與該參考電壓間的電壓差；一第二誤差放大器，其係與該第一誤差放大器並聯配置，該第二誤差放大器配置成將該回授電壓與該參考電壓相比較，並施加一第二控制電壓至該灌電流型電晶體的閘極端，其中該第二控制電壓取決於在該回授電壓與該參考電壓間的電壓差；其中該回授電壓是來自該輸出電壓。
因此，熟諳此技者應明白，根據本發明之一LDO穩壓器可具有並聯的兩獨立誤差放大器與兩獨立傳輸型FET。這兩傳輸型FET可配置使得當由該第一誤差放大器進行導通時，該拉電流型電晶體能夠將電流拉入該輸出端，而當由該第二誤差放大器進行導通時，該灌電流型電晶體能夠從該輸出端灌入電流。本發明的具體實施例可有利從該輸出端灌入電流，此電流大於回授路徑的靜態電流大小，同時保持經穩壓的輸出電壓的想要值。本發明的具體實施例還可有利允許在正常工作期間(即是在拉電流而不是灌電流期間)以非常低的偏壓電流進行穩壓。
僅當作非限制性示例，本發明在具有於不同工作條件 下使用的多個穩壓器的電路中可能是特別有利。例如，根據本發明的具體實施例之一LDO穩壓器可與另外的穩壓器(例如，一高功率LDO穩壓器)與一DC-DC降壓轉換器並排設置。此另外的穩壓器與降壓轉換器在斷電時可能洩漏電流(例如高達10μA(微安培))，一般是因為和在另外的穩壓器中的傳輸型FET或在降壓轉換器中的電源開關的洩漏電流有關。此洩漏電流視為灌入該LDO穩壓器的該輸出端之一恆定直流電流。
在某些具體實施例中，該穩壓器包括一回授網路，其配置成提供取決於該輸出電壓的回授電壓。雖然該(等)回授網路可利用諸如電阻器、電感器與電容器的被動組件或使用數位控制器構成，不過在至少某些具體實施例中，該(等)回授網路包括二極體連接的金屬氧化半導體場效電晶體的階梯電路。
應明白，該等第一和第二誤差放大器使用的該等參考電壓應相同或至少實質相同。同樣地，第一和第二誤差放大器使用的回授電壓亦應相同或至少實質相同。在本說明書有關參考電壓與回授電壓使用的用語「實質相同」意指除了處理變化以外，其對於每個誤差放大器是相同。參考電壓及/或回授電壓理論上可為值的變化(例如，使用一分壓器)，即是由該等誤差放大器之一者使用以前，其中該等誤差放大器將使局部值進入兩不同的誤差放大器，儘管其最初來自相同電壓，不過這不是最佳，因為這將需要受影響的誤差放大器的對應變化來調適此情況，且可能導致不必要的誤差源與不想要增加晶片面積與功率消耗。
在某些具體實施例中，該拉電流型電晶體包括一p通道金屬氧化半導體場效電晶體(pMOSFET)。在某些可能相互重疊的 具體實施例中，該灌電流型電晶體包括一n通道金屬氧化半導體場效電晶體(nMOSFET)。
在某些具體實施例中，該拉電流型電晶體的源極端連接該輸入電壓。在某些可能相互重疊的具體實施例中，該灌電流型電晶體的源極端是接地。
在某些具體實施例中，該拉電流型電晶體與該灌電流型電晶體的該等個別汲極端連接一起以配置成提供該輸出電壓的節點處。熟諳此技者應明白，根據此具體實施例，拉電流型電晶體與灌電流型電晶體可形成一「推挽」對。
儘管將明白，本質上在技術中已知有許多誤差放大器配置結構，不過在某些具體實施例中，該第一誤差放大器包括第一和第二差動nMOSFET，其中該第一差動nMOSFET的閘極端連接該回授電壓，該第二差動nMOSFET的閘極端連接該參考電壓。
在某些可能相互重疊的具體實施例中，該第一誤差放大器更包括一恆定電流源。在其中該第一誤差放大器包括第一和第二差動nMOSFET的一組具體實施例中，該恆定電流源可連接該等第一和第二差動nMOSFET的源極端。此恆電流源提供一恆定偏壓電流給該第一誤差放大器，使得其在正常工作期間可改變該拉電流型電晶體的導電率。
在一組可能相互重疊的具體實施例中，該第一誤差放大器更包括一第一電流鏡，該第一電流鏡包括第一和第二鏡pMOSFET，其配置使得：該第一鏡pMOSFET的該等閘極和汲極端連接該第二鏡pMOSFET的該閘極端與該第一差動nMOSFET的該汲極端； 該第二鏡pMOSFET的該汲極端連接該第二差動nMOSFET的該汲極端；及該等第一和第二鏡pMOSFET的該等源極端連接該輸入電壓。熟諳此技者應明白，此提供一電流鏡負載給該第一誤差放大器。
在某些此具體實施例中，該第二誤差放大器更包括一尾電晶體，其配置使得其汲極端連接該等第一和第二差動pMOSFET的該等個別源極端，且其閘極端連接該第一鏡pMOSFET的該等閘極和汲極端。在一組具體實施例中，該尾電晶體是一pMOSFET。
在一組可能相互重疊的具體實施例中，該第二誤差放大器包括第一和第二差動pMOSFET，其中該第一差動pMOSFET的該閘極端連接該回授電壓，且該第二差動pMOSFET的該閘極端連接該參考電壓。
在前述的某些具體實施例中，該第二誤差放大器的該偏壓電流可受到該第一誤差放大器的控制，以當不需要灌電流特徵時，降低該LDO穩壓器的整體電流消耗。更普遍係，在一組具體實施例中，該第一誤差放大器配置成改變提供給該第二誤差放大器的偏壓電流。
在一組可能相互重疊的具體實施例中，該第二誤差放大器更包括一第二電流鏡，該第二電流鏡包括第一和第二鏡nMOSFET；該第一鏡nMOSFET的該等閘極和汲極端連接該第二鏡nMOSFET的該閘極端與該第一差動pMOSFET的該汲極端；該第二鏡nMOSFET的該汲極端連接該第二差動pMOSFET的該汲極端；及 該等第一和第二鏡nMOSFET的該等源極端是接地。
2‧‧‧低壓差穩壓器
4‧‧‧晶片區域
6‧‧‧接合線區域
8‧‧‧晶片外區域
10‧‧‧第一誤差放大器
12‧‧‧第二誤差放大器
14‧‧‧回授網路
16‧‧‧電流源
18,20,24‧‧‧節點
22‧‧‧電流源
26‧‧‧地端
現將僅以實例，連同參考附圖的方式來描述本發明的具體實施例，其中：圖1為根據本發明之一具體實施例之低壓降穩壓器的電路圖；圖2為示意說明當灌電流時，圖1所示電路行為的模擬圖；及圖3為進一步示意說明電流灌入圖1所示電路的不同電流值之行為的模擬圖。
圖1顯示根據本發明之一具體實施例的低壓差(LDO)穩壓器(2)。雖然應明白，LDO穩壓器(2)本身包括「晶片(On-chip)」區域(4)中的組件，不過圖1還顯示接合線區域(6)和晶片外(Off-chip)區域(8)。LDO穩壓器(2)包括：一第一誤差放大器(10)；一第二誤差放大器(12)；一回授網路(14)；一拉電流型電晶體(Msource)；及一灌電流型電晶體(Msink)。LDO穩壓器(2)配置成接收一輸入電壓(Vin)並產生一經穩壓的輸出電壓(Vout)。
回授網路(14)可包括二極體連接的pMOS電晶體的階梯電路，其配置成產生一回授電壓(Vfb)，該回授電壓是輸入第一和第二誤差放大器(10、12)。此回授電壓(Vfb)是來自輸出電壓(Vout)並經由誤差放大器(10、12)的每一者而與一參考電壓(Vref)相比較。應明白，雖然兩誤差放大器(10、12)可利用各自來自輸出電壓(Vout)的不同局部回授電壓，但是此可能導致不想要的「不匹配」誤差，再者增加電路面積與功耗消耗，所以最好是每個誤差放大器(10、12)接收相同回授電壓(Vfb)。而且，由於類似的原因，每個誤差放大器(10、 12)最好是使用相同的參考電壓。
第一誤差放大器(10)包括一成對的差動nMOS電晶體(M1、M2)；及一電流鏡負載，其是利用兩pMOS電晶體(M3、M4)構成。該成對的差動nMOS電晶體(M1、M2)配置使得其個別源極端經由一電流源(16)連接地端(26)，該電流源提供該成對的差動電晶體具有恆定偏壓電流。第一nMOS成對的nMOS電晶體(M1)的閘極端連接回授網路(14)的輸出端，使得回授電壓(Vfb)施加至nMOS電晶體(M1)的閘極端。第二nMOS成對的差動電晶體(M2)的閘極端連接參考電壓(Vref)。nMOS電晶體(M1)的汲極端是在節點(18)處連接pMOS電晶體(M3)的汲極端與pMOS電晶體(M3、M4)兩者的閘極端。差動電晶體(M2)的汲極端是在節點(20)處連接pMOS電晶體(M4)的汲極端與拉電流型電晶體(Msource)的閘極端。pMOS鏡電晶體(M3、M4)的個別源極端連接輸入電壓(Vin)。
第二誤差放大器(12)包括一成對的差動pMOS電晶體(M5、M6)與一電流鏡負載，該電流鏡負載包括一成對的nMOS鏡電晶體(M7、M8)。第一pMOS差動電晶體(M5)的閘極端連接回授網路(14)的輸出端，使得回授電壓(Vfb)施加至pMOS電晶體(M5)的閘極端，而pMOS電晶體(M6)的閘極端連接參考電壓(Vref)。pMOS電晶體(M5)的汲極端連接nMOS鏡電晶體(M7)的汲極端與nMOS鏡電晶體(M7、M8)的個別閘極端。pMOS電晶體(M6)的汲極端連接nMOS鏡電晶體(M8)的汲極端與灌電流型電晶體(Msink)的閘極端。nMOS鏡電晶體(M7、M8)、灌電流型電晶體(Msink)的個別源極端連接地端(26)。
成對的pMOS差動電晶體(M5、M6)的個別源極端連接一pMOS尾電晶體(M9)的汲極端，其個別源極端連接輸入電壓(Vin)，且 其閘極端連接節點(18)，如此連接在第一誤差放大器(10)中的nMOS電晶體(M1)和pMOS電晶體(M3)的個別汲極端。
雖然不是穩壓器(2)的一部分，不過接合線(6)的電感與電阻在圖1中是分別描述為電感器(Lbond)和電阻器(Rbond)。顯示的一負載電容(Cload)與等效串聯電阻(RESR)連接穩壓器(2)的輸出端，即是，輸出電壓(Vout)是施加跨於晶片外(Off-chip)區域(8)之類。
現將描述圖1所示的LDO穩壓器(2)的技術性工作。當在正常使用拉入電流時，拉電流型電晶體(Msource)的電導是足夠高，使得電流從輸入電壓(Vin)流至LDO穩壓器(2)的輸出端。回授網路(14)改變回授電壓(Vfb)，以對輸出電壓(Vout)進行穩壓，假設包含誤差放大器(10、12)、對應的傳輸型FET(Msource)、灌電流型電晶體(Msink)與回授網路(14)的每個迴路本質上是採已知的方式提供足夠的增益。
圖2示意說明響應突然流入LDO穩壓器(2)的輸出端之一負載電流(Isink)(如圖1所示的電流源(22))，在LDO穩壓器(2)中的多個電壓與電流行為。假設突然灌電流發生在時間t1，其後看到輸出電 壓(Vout)，由於負載電容的充電呈現線性增加(即是，)。在電流突然變化的時候，電容器是最低阻抗路徑，因此其是灌電流的路徑。此將導致增加隨後偏離參考電壓(Vref)的回授電壓(Vfb)，由於包含nMOS電晶體(M1、M2)的成對差動電晶體的行為，降低在nMOS電晶體(M1)和pMOS電晶體(M3)的個別汲極端間之節點(18)處的電壓。由於pMOS尾電晶體(M9)的增加電導，使得在此節點(18)處的降低電壓將增加提供給第二誤差放大器(12)的偏壓電流。通過負載電容(Cload)的電流(Icload)響應灌入輸出端的增加電流(Isink)而經歷急劇增加，不過當回授電壓(Vfb)達到其最終值時，最終會減小到零。
回授電壓(Vfb)與參考電壓(Vref)間的偏差亦導致pMOS電晶體(M6)和nMOS電晶體(M8)的個別汲極端間之節點(24)處的電壓增加，由於其連接灌電流型電晶體(Msink)的閘極端，灌電流型電晶體(Msink)的導電性因此提供一從電流源(22)至地端(26)的直接路徑，即是通過灌電流型電晶體(Msink)的電流(IMsink)增加。此防止充電負載電容(Cload)，因此限制由於電流灌入LDO穩壓器(2)的輸出端而導致輸出電壓(Vout)的增加。
應明白，第二誤差放大器(12)提供一並聯回授迴路，其僅在電流灌入LDO穩壓器(2)的輸出時才工作，以允許LDO穩壓器(2)甚至在正常操作(即是拉電流工作)期間需要非常低偏壓電流的此情況下，仍繼續對輸出電壓(Vout)進行穩壓，由於pMOS尾電晶體(M9)與第一誤差放大器(10)的節點(18)間的連接之故。
圖3示意說明響應灌入LDO穩壓器(2)的輸出端之負載電流(Isink)(如圖1所示的電流源(22))的不同值，在LDO穩壓器(2)的多個電壓與電流行為。圖3所示的各種圖式是以對數大小表示的電流(Isink)函數。最上面的圖式簡單顯示以線性大小表示的負載電流(Isink)圖式(以微安培為單位)。
第二圖式顯示在節點(18)處的電壓，第三圖式顯示通過pMOS尾電晶體(M9)的電流(IM9)，第四圖式顯示通過拉電流型電晶體(Msource)的電流(IMsource)，第五圖式顯示輸出電壓(Vout)，且所有四個圖式顯示為電流(Isink)的函數。當灌電流(Isink)增加時，通過拉電流型電晶體(Msource)的電流(IMsource)非線性減小，直到特定的臨界電流(Ithreshold)為止，其後，拉電流型電晶體(Msource)完全失能，且電流(IMsource)下降到0A(安培)。當灌入LDO穩壓器(2)的輸出端的電流(Isink)超過此 值(即是，電流(Isink)大於臨界電流(Ithreshold))時，回授電壓(Vfb)會由於電容器(Cload)而增加，因此偏離參考電壓(Vref)，如前所述。此降低在nMOS電晶體(M1)和pMOS電晶體(M3)的個別汲極端間之節點(18)處的電壓，其增加通過pMOS尾電晶體(M9)的電流(IM9)。此增加的電流(IM9)使第二差動放大器(12)造成偏壓，由於施加至差動pMOS電晶體(M5、M6)的個別閘極端之回授電壓(Vfb)和參考電壓(Vref)間的電壓差，導致灌電流型電晶體(Msink)導通及灌入電流(Isink)，如前所述。灌電流型電晶體(Msink)的電導率增加提供從電流源(22)到地端(26)的直接路徑，此將防止負載電容(Cload)的充電，並限制由於電流灌入LDO穩壓器(2)的輸出端而導致輸出電壓(Vout)的增加。
因此可明白，本發明的具體實施例提供一種改善的低壓差穩壓器，其配置使得例如當穩壓器接收來自另一穩壓器的洩漏電流時，電流可從該輸出端灌入。可被灌入的電流可大於回授路徑的靜態電流的數個大小量級，同時保持想要的經穩壓的輸出電壓值。熟諳此技者應明白，前述具體實施例僅是示例性而沒有限制本發明的範疇。

Claims (17)

  1. 一種穩壓器，其配置成接收一輸入電壓並產生一經穩壓的輸出電壓，該穩壓器包括：一拉電流型電晶體與一灌電流型電晶體，該拉電流型電晶體與該灌電流型電晶體配置成在其間之一節點處提供該輸出電壓；一第一誤差放大器，其配置成將一回授電壓與一參考電壓相比較，並施加一第一控制電壓至該拉電流型電晶體的一閘極端，其中該第一控制電壓取決於在該回授電壓與該參考電壓間的電壓差；一第二誤差放大器，其配置成與該第一誤差放大器並聯配置，該第二誤差放大器配置成將該回授電壓與該參考電壓相比較，並施加一第二控制電壓至該灌電流型電晶體的一閘極端，其中該第二控制電壓取決於在該回授電壓與該參考電壓間的電壓差；其中該回授電壓是來自該輸出電壓。
  2. 如請求項1所述之穩壓器，其包括一回授網路，該回授網路配置成提供該回授電壓，該回授電壓為取決於該輸出電壓。
  3. 如請求項2所述之穩壓器，其中該回授網路包括二極體連接的金屬氧化半導體場效電晶體的階梯電路。
  4. 如任何先前請求項所述之穩壓器，其中該拉電流型電晶體包括一p通道金屬氧化半導體場效電晶體。
  5. 如任何先前請求項所述之穩壓器，其中該灌電流型電晶體包括一n通道金屬氧化半導體場效電晶體。
  6. 如任何先前請求項所述之穩壓器，其中該拉電流型電晶體的該源極端連接該輸入電壓。
  7. 如任何先前請求項所述之穩壓器，其中該灌電流型電晶體的該源極端是接地。
  8. 如任何先前請求項所述之穩壓器，其中該拉電流型電晶體與該灌電流型電晶體的該等各別汲極端共同連接在配置成提供該輸出電壓的該節點處。
  9. 如任何先前請求項所述之穩壓器，其中該第一誤差放大器包括第一和第二差動n通道金屬氧化半導體場效電晶體，其配置使得該第一差動n通道金屬氧化半導體場效電晶體的該閘極端連接該回授電壓，且該第二差動n通道金屬氧化半導體場效電晶體的該閘極端連接該參考電壓。
  10. 如請求項1至8之任一項所述之穩壓器，其中該第一誤差放大器包括一恆定電流源。
  11. 如請求項9所述之穩壓器，其中該第一誤差放大器包括一恆定電流源，其連接該等第一和第二差動n通道金屬氧化半導體場效電晶體的該等源極端。
  12. 如請求項9至11之任一項所述之穩壓器，其中該第一誤差放大器包括一第一電流鏡，該第一電流鏡包括第一和第二鏡p通道金屬氧化半導體場效電晶體，其配置使得：該第一鏡p通道金屬氧化半導體場效電晶體的該等閘極和汲極端連接該第二鏡p通道金屬氧化半導體場效電晶體的該閘極端、與該第一差動n通道金屬氧化半導體場效電晶體的該汲極端；該第二鏡p通道金屬氧化半導體場效電晶體的該汲極端連接該第二差動n通道金屬氧化半導體場效電晶體的該汲極端；及該等第一和第二鏡p通道金屬氧化半導體場效電晶體的該等源極端連接該輸入電壓。
  13. 如請求項12所述之穩壓器，其中該第二誤差放大器包括一尾電晶 體，該尾電晶體配置使得其汲極端連接該等第一和第二差動p通道金屬氧化半導體場效電晶體的該等各別源極端，且其閘極端連接該第一鏡p通道金屬氧化半導體場效電晶體的該等閘極和汲極端。
  14. 如請求項13所述之穩壓器，其中該尾電晶體是一p通道金屬氧化半導體場效電晶體。
  15. 如任何先前請求項所述之穩壓器，其中該第一誤差放大器配置成改變提供給該該第二誤差放大器的偏壓電流。
  16. 如任何先前請求項所述之穩壓器，其中該第二誤差放大器包括第一和第二差動p通道金屬氧化半導體場效電晶體，其配置使得該第一差動p通道金屬氧化半導體場效電晶體的該閘極端連接該回授電壓，且該第二差動p通道金屬氧化半導體場效電晶體的該閘極端連接該參考電壓。
  17. 如請求項16所述之穩壓器，其中該第二誤差放大器更包括一第二電流鏡，該第二電流鏡包括第一和第二鏡n通道金屬氧化半導體場效電晶體，其配置使得：該第一鏡n通道金屬氧化半導體場效電晶體的該等閘極和汲極端連接該第二鏡n通道金屬氧化半導體場效電晶體的該閘極端與該第一差動p通道金屬氧化半導體場效電晶體的該汲極端；該第二鏡n通道金屬氧化半導體場效電晶體的該汲極端連接該第二差動p通道金屬氧化半導體場效電晶體的該汲極端；及該等第一和第二鏡n通道金屬氧化半導體場效電晶體的該等源極端是接地。
TW106141585A 2016-11-30 2017-11-29 穩壓器 TW201821926A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1620332.5A GB2557222A (en) 2016-11-30 2016-11-30 Voltage regulator
??1620332.5 2016-11-30

Publications (1)

Publication Number Publication Date
TW201821926A true TW201821926A (zh) 2018-06-16

Family

ID=58762766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141585A TW201821926A (zh) 2016-11-30 2017-11-29 穩壓器

Country Status (4)

Country Link
US (1) US10649480B2 (zh)
GB (1) GB2557222A (zh)
TW (1) TW201821926A (zh)
WO (1) WO2018100382A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109343630A (zh) * 2018-11-28 2019-02-15 中国科学院西安光学精密机械研究所 具有sink电流能力和正电压输出的稳压电路设计方法和稳压电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416014B2 (en) * 2020-02-24 2022-08-16 Semiconductor Components Industries, Llc Triggered sink circuit for a linear regulator
CN115617115B (zh) * 2022-10-31 2023-04-21 北京智芯微电子科技有限公司 基准电压产生电路、芯片及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966004A (en) * 1998-02-17 1999-10-12 Motorola, Inc. Electronic system with regulator, and method
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US7531996B2 (en) * 2006-11-21 2009-05-12 System General Corp. Low dropout regulator with wide input voltage range
US7863878B2 (en) * 2008-08-19 2011-01-04 Oracle America, Inc. Voltage regulator for write/read assist circuit
US9651967B2 (en) 2011-11-09 2017-05-16 Nxp B.V. Power supply with integrated voltage clamp and current sink
CN102707757B (zh) * 2012-06-05 2014-07-16 电子科技大学 一种动态电荷放电电路以及集成该电路的ldo
US9671803B2 (en) * 2013-10-25 2017-06-06 Fairchild Semiconductor Corporation Low drop out supply asymmetric dynamic biasing
US9454167B2 (en) * 2014-01-21 2016-09-27 Vivid Engineering, Inc. Scalable voltage regulator to increase stability and minimize output voltage fluctuations
US9354649B2 (en) * 2014-02-03 2016-05-31 Qualcomm, Incorporated Buffer circuit for a LDO regulator
TWI645279B (zh) * 2016-11-15 2018-12-21 瑞昱半導體股份有限公司 參考電壓緩衝電路
CN108255223A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(北京)有限公司 Ldo电路
US10108211B2 (en) * 2017-02-03 2018-10-23 SK Hynix Inc. Digital low drop-out regulator
US10503187B1 (en) * 2018-11-01 2019-12-10 Silanna Asia Pte Ltd Apparatus for regulating a bias-voltage of a switching power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109343630A (zh) * 2018-11-28 2019-02-15 中国科学院西安光学精密机械研究所 具有sink电流能力和正电压输出的稳压电路设计方法和稳压电路

Also Published As

Publication number Publication date
GB201620332D0 (en) 2017-01-11
GB2557222A (en) 2018-06-20
WO2018100382A1 (en) 2018-06-07
US10649480B2 (en) 2020-05-12
US20200081471A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
US8547077B1 (en) Voltage regulator with adaptive miller compensation
TWI606321B (zh) 具有改善之電源供應抑制之低壓降電壓調節器
US10310530B1 (en) Low-dropout regulator with load-adaptive frequency compensation
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
CN103392159B (zh) 具有基于负载阻抗的电流及电压返送的电压调节器
US7932707B2 (en) Voltage regulator with improved transient response
US8878510B2 (en) Reducing power consumption in a voltage regulator
JP6545692B2 (ja) バッファ回路および方法
CN104035468B (zh) 电压调节器
US11016519B2 (en) Process compensated gain boosting voltage regulator
US9348350B2 (en) Voltage regulator
US20120223688A1 (en) High power supply rejection ratio (psrr) and low dropout regulator
CN101223488A (zh) 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器
US10331152B2 (en) Quiescent current control in voltage regulators
US11106229B2 (en) Semiconductor integrated circuit including a regulator circuit
US10571941B2 (en) Voltage regulator
CN107750351A (zh) 电压调节器
GB2557223A (en) Voltage regulator
US11860659B2 (en) Low drop-out (LDO) linear regulator
JP6624979B2 (ja) ボルテージレギュレータ
TW201821926A (zh) 穩壓器
US9864387B2 (en) Voltage regulator
CN100514246C (zh) 低压降线性稳压器
US7746164B2 (en) Voltage generating circuit
US9588540B2 (en) Supply-side voltage regulator