TW201820565A - 晶片封裝方法及封裝結構 - Google Patents

Abstract

本發明公開了一種晶片封裝方法及封裝結構。所述晶片封裝方法包括：將至少一個待封裝晶片貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板；形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周；形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述密封層；剝離所述載板，露出所述至少一個待封裝晶片的正面；在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝。通過將待封裝晶片的正面貼裝於載板上，並利用密封層將待封裝晶片固定在載板的預定位置上，使得後續工藝中待封裝晶片的位置不易發生移動。

Description

晶片封裝方法及封裝結構

本公開涉及半導體技術領域，尤其涉及一種晶片封裝方法及封裝結構。

已有技術中，一種常見的晶片封裝技術主要包含下述工藝過程：首先將晶片正面通過膠帶黏接在襯底晶圓上，進行晶圓級塑封，將襯底晶圓剝離，然後在晶片正面進行再佈線，形成再佈線層，並植焊錫球，最後將封裝體切成單顆。這種封裝技術由於採用膠帶進行黏接，在塑封的高溫過程中其黏合力較難保證，這就導致晶片在塑封過程中在塑封料模流的衝擊下會產生位移，從而影響後續再佈線工藝，因而封裝工藝難管控且良率不高。另外，晶片直接嵌入到塑封體中，由於晶片與塑封體熱膨脹係數不同，在封裝過程中，溫度的變化勢必會產生應力，使圓片易出現較大的翹曲度，從而影響封裝產品的可靠性，而在使用過程中，由於應力的存在，也易出現晶片在塑封體中移動或脫落，影響封裝產品在使用過程中的可靠性。

第一方面，本公開實施例提供了一種晶片封裝方法，包括： 將至少一個待封裝晶片貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板； 形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周； 形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述密封層； 剝離所述載板，露出所述至少一個待封裝晶片的正面； 在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝。

可選地，所述將至少一個待封裝晶片貼裝於載板上，包括： 在所述載板上形成黏接層； 通過所述黏接層將所述至少一個待封裝晶片貼裝於所述載板的預定位置處。

可選地，所述形成密封層，包括： 利用半導體工藝將密封材料覆蓋在貼裝有所述至少一個待封裝晶片的背面以及露出的黏接層表面； 去除所述至少一個待封裝晶片背面的密封材料； 固化所述密封材料。

可選地，所述密封層高度低於所述至少一個待封裝晶片的高度，且所述密封層採用熱固化或紫外線固化絕緣材料。

可選地，在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝，包括： 在所述至少一個待封裝晶片的正面以及密封層上形成鈍化層； 在所述鈍化層上與所述至少一個待封裝晶片的焊墊相對應的位置處形成第一開口； 形成第一再佈線層，使得所述第一再佈線層通過所述第一開口與所述至少一個待封裝晶片的焊墊電連接； 形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。

可選地，在所述至少一個待封裝晶片的正面通過重佈線工藝完成封裝，還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。

可選地，形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的鈍化層上形成第二包封層，並露出所述第一導電凸柱；或， 形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的鈍化層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第一導電凸柱。

可選地，形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或， 形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第三開口； 在所述第三開口內形成第二導電凸柱。

可選地，所述方法還包括： 在形成密封層之前，將至少一個被動元件貼裝於所述載板上鄰近所述至少一個待封裝晶片的位置處，所述至少一個被動元件的背面朝上，正面朝向所述載板； 且在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝時，同時對所述至少一個被動元件的正面進行再佈線。

可選地，形成密封層時，所述密封層還包裹在所述至少一個被動元件的四周，以固定所述至少一個被動元件的位置不變。

可選地，所述方法還包括以下至少之一： 在所述至少一個被動元件和所述至少一個待封裝晶片的厚度相同時，在形成所述第一包封層之前，將所述至少一個被動元件背面和所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度小於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度大於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個被動元件背面的密封層去除。

第二方面，本公開實施例提供了一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有至少一個內凹的第一腔體； 至少一個待封裝晶片，位於所述第一腔體內，所述至少一個待封裝晶片的背面朝向所述第一包封層； 密封層，形成於所述第一包封層上表面以及包裹在所述至少一個待封裝晶片的四周； 再佈線結構，形成於所述至少一個待封裝晶片的正面，用於將所述至少一個待封裝晶片正面的焊墊引出。

可選地，所述再佈線結構包括： 鈍化層，形成於所述密封層及所述至少一個待封裝晶片的正面，且與所述至少一個待封裝晶片上的焊墊位置相對應處設置有第一開口； 第一再佈線層，形成於所述鈍化層上，且通過所述第一開口與所述至少一個待封裝晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。

可選地，所述晶片封裝結構還包括： 至少一個被動元件，位於所述第一包封層上設置的至少一個內凹的第二腔體內，所述第二腔體鄰近所述第一腔體設置，所述至少一個被動元件的背面朝向所述第一包封層，所述密封層還包裹在所述至少一個被動元件的四周。

可選地，所述至少一個待封裝晶片的背面和所述至少一個被動元件的背面中的其中之一與所述第一包封層直接接觸，另外一個與所述第一包封層之間設置有所述密封層；或者所述至少一個待封裝晶片的背面和所述至少一個被動元件的背面均與所述第一包封層直接接觸。

可選地，所述至少一個被動元件為包括多個導電凸柱的連接元件陣列，所述連接元件陣列通過絕緣材料封裝成一體。

可選地，所述晶片封裝結構還包括： 第二再佈線層，形成於所述第二包封層上，且通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。

可選地，所述待封裝晶片和第一腔體分別包括多個，每個待封裝晶片分別位於一個第一腔體中。

可選地，所述密封層連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述待封裝晶片的四周。

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。

在封裝過程中，待封裝晶片如果發生移動，會導致後續進行再佈線時，無法預估待封裝晶片移動後的位置，即有可能導致再佈線層無法與待封裝晶片上的焊墊精確電連接，尤其在採用大尺寸載板進行扇出封裝時，這種問題尤為突出。為此，已有的一些封裝方法中，會增加再佈線層的線路尺寸，以便待封裝晶片發生移動時，再佈線層依然能夠接觸到待封裝晶片的焊墊。但是這種方式會導致再佈線層的線路尺寸較大，並且載板尺寸越大，待封裝晶片的位移越大，也就導致待封裝晶片的位移越難預估，以至於加大了擴充載板尺寸的難度，限制了一次封裝時晶片的數量。

根據本公開的各個實施例，提供了一種晶片封裝方法。在封裝過程中，將待封裝晶片貼裝於載板上，待封裝晶片的正面朝向所述載板，而背面朝上，即相對載板朝外；之後形成密封層，密封層至少包裹在待封裝晶片的四周，進而固定所述待封裝晶片的位置；形成第一包封層，第一包封層覆蓋在所述載板上，以包封住所述密封層和所述待封裝晶片。在包封完成後，將載板剝離，即去除載板，暴露出待封裝晶片的正面及形成在待封裝晶片周圍的密封層，之後可以在待封裝晶片的正面進行再佈線工藝。本公開的上述實施方式，通過將待封裝晶片的正面貼裝於載板上，並利用密封層將待封裝晶片固定在載板的預定位置上，使得後續工藝中待封裝晶片的位置不易發生移動，有利於擴充載板尺寸，降低了晶片封裝的難度，進而節省了封裝成本。

圖1是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。如圖1所示，晶片封裝方法包括下述步驟101～105。其中：

在步驟101中，將至少一個待封裝晶片貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板。

圖2（a）～（l）示出了本公開一示例性實施例中晶片封裝方法的工藝流程圖。

如圖2（a）所示，待封裝晶片201（圖中示出了多個待封裝晶片）貼裝於載板200。待封裝晶片201與載板200之間通過黏接層202連接。

在一實施例中，待封裝晶片201是通過對一個半導體晶圓進行減薄、切割而成，待封裝晶片201的正面是由晶片內部電路引出至晶片表面的導電電極構成，焊墊或連接點製備在這些導電電極上。

在一實施例中，載板200的形狀可包括：圓形、矩形或其他形狀，本公開對載板200的形狀不做限定。載板200可以是小尺寸的晶圓襯底，也可以是更大尺寸的載板，例如不鏽鋼板、聚合物基板等。利用本公開實施例的晶片封裝方法，可採用的載板尺寸能夠達到600×600 mm，傳統的晶片封裝方法中，在形成包封層時，由於包封材料需要固化，而固化會引起包封材料的收縮，進而帶動晶片偏離原來的貼裝位置，導致後續再佈線時，較難把握晶片實際位置；載板的面積越大，遠離載板中心的晶片的偏移幅度就越大，再佈線難度也就越大。而本公開實施例通過密封層將晶片固定在貼裝位置上，在包封層形成過程中材料發生收縮時，防止或減少的晶片的偏移，減小了封裝難度，同時較現有技術可以選擇更大面積的載板，使得一次封裝的晶片數量更多，能夠進一步降低封裝成本。

在一實施例中，待封裝晶片201可以通過黏接層202貼裝於載板200，且黏接層202可採用易剝離的材料，以便將載板200和背面封裝好的待封裝晶片201剝離開來，例如可採用通過加熱能夠使其失去黏性的熱分離材料。在其他實施例中，黏接層202可採用兩層結構，熱分離材料層和晶片附著層，熱分離材料層黏貼在載板200上，在加熱時會失去黏性，進而能夠從載板200上剝離下來，而晶片附著層用於黏貼待封裝晶片201；而待封裝晶片201從載板200剝離開來後，可以通過化學清洗方式去除其上的晶片附著層。在一實施例中，可通過層壓、印刷等方式，在載板200上形成黏接層202。

在一實施例中，如圖3所示，載板200上預先設置有待封裝晶片201的黏貼位置，在形成黏接層202之後，將待封裝晶片201黏貼在載板200的預定位置A處。在一實施例中，形成黏接層202之前，可採用雷射、機械刻圖、光刻等方式在載板200上預先標識出所有待封裝晶片的黏貼位置，而同時待封裝晶片201上也設有對位標誌，以在黏貼時與載板200上的黏貼位置瞄準對位。可以理解的是，一次封裝過程中，待封裝晶片201可以是多個，即在載板200上同時貼裝多個待封裝晶片201，進行封裝，並在完成封裝後，再切割成多個封裝體；一個封裝體可以包括一個或多個晶片，而多個晶片的位置可以根據實際產品的需要進行設置。

在步驟102中，形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周。

如圖2（b1）～圖2（b2）所示，密封層203形成在待封裝晶片背面和露出的黏接層202上，從而將待封裝晶片201包裹起來。在一實施例中，密封層203可採用聚合物絕緣材料液體或糊狀體，可通過噴塗（spraying）、印刷(printing)、塗覆(Coating)等方式形成，且密封層203的厚度小於待封裝晶片201的厚度。圖2（b1）和圖2（b2）兩種形式的不同主要取決於密封層203材料的不同以及形成工藝的不同，具體根據實際材料以及工藝可以形成其中一種形式。

可選地，在一實施例中，可以將形成在待封裝晶片201背面的密封層203去除，去除待封裝晶片201背面的密封層203後如圖2（b3）所示。例如可採用板子、帶子等物體將待封裝晶片201背面的多餘密封層材料黏除，這樣後續形成第一包封層時，第一包封層的厚度只需要達到能夠包封住待封裝晶片201。通過去除待封裝晶片201背面的密封材料這種方式能夠使得後續的第一包封層的厚度減小，進而使得封裝後的晶片厚度減小。

在實際操作過程中，由於聚合物絕緣材料較佳為液體或者糊狀，因此在噴塗完成後，會流向待封裝晶片201的四周，覆蓋整個載板200的表面，填充待封裝晶片與待封裝晶片之間空隙，並在通過熱固化方式固化後，可以使得密封層203包裹住待封裝晶片201，以使待封裝晶片201的位置固定不變。密封層203的形狀主要取決於形成在載板200上的黏接層材料的黏性、張力等特性。當然，在其他實施例中，密封層203還可以通過注射(Dispensing)等方式，通過空氣或機械產生的壓力將密封層材料注入到待封裝晶片之間的黏接層203上，使密封層材料不會覆蓋待封裝晶片201背面，如圖2（b3）所示。密封層材料須採用可固化材料，並採用高溫或紫外線等方式進行固化。本公開上述實施例，通過密封層203至少包裹住待封裝晶片201的四周，可避免待封裝晶片201在後續工藝中發生位移後，導致由於無法預估發生位移後的待封裝晶片201的位置而造成再佈線層與待封裝晶片201正面的焊墊無法電連接等的情形。

可選地，在形成密封層203時，密封層材料覆蓋在整個載板200上，使得密封層203形成連續的一片，即密封層連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述待封裝晶片的四周，以達到最佳固定晶片的效果。當然，密封層203也能分段覆蓋在整個載板200上，每段密封層包裹住至少一個待封裝晶片，每段密封層之間暴露部分黏接層203表面。可選地，密封層203的厚度小於晶片厚度，使得晶片背面高出密封層203，以在晶片和密封層之間形成固定結構；同時從整體上看，在載板200上形成了凹凸的圖案，這樣在後續形成包封層時，由於凹凸圖案的存在，使得包封層與密封層之間的連接更加緊固，且包封層不易於與密封層發生分層或相對移動。

在步驟103中，形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述密封層。

如圖2（c）所示，第一包封層204形成在密封層203和待封裝晶片201上，用於將密封層203和待封裝晶片201完全包封住，以重新構造一平板結構，以便在將載板200剝離後，能夠繼續在重新構造的該平板結構上進行再佈線和封裝。

可選地，在形成第一包封層204之前，可以執行一些前處理步驟，例如化學清洗、電漿清洗方式，將表面的雜質去除，以便第一包封層與待封裝晶片和第一載板之間能夠連接的更加緊密，不會出現分層或裂開的現象。

在一實施例中，第一包封層204可採用層壓(Lamination)環氧樹脂膜或ABF（Ajinomoto buildup film）的方式形成，也可以通過對環氧樹脂化合物進行射出成型(Injection molding)、壓模成型(Compression molding)或轉移成型(Transfer molding)的方式形成。第一包封層204包括與載板相對的第一表面2041，基本上呈平板狀，且與所述載板200的表面平行。第一包封層204的厚度可以通過對第一表面2041進行研磨或拋光來減薄，在一實施例中，第一包封層204的厚度可減薄至待封裝晶片201的背面。

已有技術中，不使用密封層的情況下，在利用包封材料包封載板時，由於包封層在成型時需要固化，在固化過程中包封材料會發生收縮，進而可能會帶動晶片發生位移，使得後續進行再佈線時，無法正確預估晶片的位置而導致佈線難度增加；此外，基於上述包封層材料固化的原理，使得包封層204內部產生壓力對抗載板200（如果包封層材料是以熱固化，包封層204冷卻後也會發生收縮，增加內部壓力）。剝離載板後，由於包封層204不再被載板200限制，使得包封層204內部壓力被釋放，進而會引起剝離載板後的整個封裝體發生翹曲，翹曲度越大，再佈線難度越大。

而本公開實施例採用密封層將晶片固定在貼裝位置上，不但能減小或者消除晶片發生位移的風險，同時形成在載板和包封層之間的密封層也作為了兩者之間的過渡，緩和了因載板材料和包封材料兩者膨脹係數的差距所產生的內部壓力，減小或者消除剝離載板後的整個封裝體的翹曲。因此，可以通過控制或/和調整密封層厚度與包封層厚度的比例、密封層材料特性（如膨脹係數、彈性係數）等，解決剝離載板後的整個封裝體的翹曲問題。

在步驟104中，剝離所述載板，露出所述至少一個待封裝晶片的正面。

在一實施例中，如圖2（d）所示，可直接機械的從密封層203和待封裝晶片201上剝離載板200；如果載板200與待封裝晶片201之間的黏接層202具有熱分離材料時，還可以通過加熱的方式，使得黏接層202上的熱分離材料在遇熱後降低黏性，進而剝離載板200。載板200剝離後，暴露出了朝向載板200的密封層203下表面和待封裝晶片201的正面。當然，在有些實施例中，如果在待封裝晶片201的正面形成了繞線層（繞線層用於將晶片正面的焊墊繞線至其他位置）和/或保護層（保護層用於覆蓋晶片201正面的焊墊或繞線層），則暴露出的是待封裝晶片201正面的保護層或者繞線層。剝離載板200後，得到了包括至少一個待封裝晶片201、包裹待封裝晶片201周邊的密封層203以及包封密封層203和待封裝晶片201的第一包封層204的平板結構。在形成的上述平板結構上，可以根據實際情況進行再佈線等。

在步驟105中，在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝。

在本實施例中，在完成待封裝晶片201的背面封裝，且剝離載板200露出待封裝晶片201的正面後，具體可以實際應用來對待封裝晶片的正面進行再佈線等。

在一實施例中，步驟105可以包括： 在所述至少一個待封裝晶片正面以及密封層上形成鈍化層； 在所述鈍化層上與所述至少一個待封裝晶片的焊墊相對應的位置處形成第一開口； 形成第一再佈線層，使得所述第一再佈線層通過所述第一開口與所述至少一個待封裝晶片的焊墊電連接； 形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。

本實施例中，待封裝晶片201正面具有晶片內部電路的焊墊，通過在待封裝晶片201正面上進行再佈線，可以將這些焊墊引出。如圖2（e）所示，再佈線時，可以在露出的密封層203以及待封裝晶片201正面形成鈍化層205，以保護待封裝晶片203正面，並為後續的工藝提供平整的表面。鈍化層205可採用聚醯亞胺或聚合物材料，通過網版印刷(Screen-printing)、噴塗(Spray-coating)、層壓(Lamination)等方式形成。可選地，鈍化層205的材料可採用高溫或紫外線固化。

在一實施例中，鈍化層205的材料可以與密封層203的材料相同。

在一實施例中，形成鈍化層205後，在鈍化層205上形成第一再佈線層206，第一再佈線層206通過鈍化層205上的第一開口2051與待封裝晶片201正面的焊墊電連接。如圖2（f）所示，可以在鈍化層205形成後，在鈍化層205上以開孔的方式形成第一開口2051，使得待封裝晶片201正面的焊墊或者從焊墊引出的線路從第一開口2051暴露出來。如果鈍化層材料是雷射反應性材料，可以採用雷射圖形化的方式一次形成一個第一開口2051的方式開孔；如果鈍化層材料是光敏材料，則可以採用光刻圖形化方式，一次形成多個第一開口2051的開孔方式。

在一實施例中，如圖2（g）所示，在鈍化層205的表面上形成第一再佈線層206，第一再佈線層206採用導電材料形成，例如銅、鎳、金等金屬。第一再佈線層206包括填充在第一開口2051的連接部以及形成在鈍化層205表面的圖形化線路，連接部與待封裝晶片201表面的焊墊形成電連接，且圖形化線路與連接部形成電連接。

在一實施例中，如圖2（h）所示，形成第一再佈線層206之後，利用第二包封層207對其進行封裝。在封裝完成後，第一再佈線層206上的圖形化線路通過第一導電凸柱208（例如金屬柱或外突焊墊等）從第二包封層207表面露出。

在一實施例中，形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的連接點，包括：在所述第一再佈線層的連接點上形成第一導電凸柱；在所述第一再佈線層以及露出的鈍化層上形成第二包封層，並露出所述第一導電凸柱。例如，如圖2（i）所示，在第一再佈線層206的圖形化線路上通過光刻和電鍍方式形成第一導電凸柱208，之後再形成第二包封層207，使得第一導電凸柱208嵌入在第二包封層207的第二開口2071內。

在另一實施例中，形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的連接點，包括：在所述第一再佈線層以及露出的鈍化層上形成第二包封層；在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口；在所述第二開口內形成第一導電凸柱。例如，如圖2（j）所示，可以在第一再佈線層206上形成第二包封層207，之後在第二包封層207上通過開孔形成第二開口2071，並在第二開口2071中填充導電材料形成第一導電凸柱208。又另一實施例中，第二開口2071可不被填充，使得完成後的封裝體的第一再佈線層的連接點從第二開口2071中露出。

第一導電凸柱208的形狀優選為圓形，當然也可以是長方形、正方形等其他形狀，且導電凸柱208與第一再佈線層電連接。

在一實施例中，第二包封層207可通過層壓(Lamination)、模壓(Molding)或印刷(Printing)的方式形成，優選採用環氧化合物。第二包封層207覆蓋在鈍化層以及第一再佈線層206上，第一再佈線層206上通過第一導電凸柱208從第二包封層207表面露出。通過先形成第一導電凸柱208，再形成第二包封層207的方式包封時，可以將第二包封層207覆蓋住鈍化層205和第一再佈線層206上的所有露出表面，之後再減薄至第一導電凸柱208的表面。

在一實施例中，在多個待封裝晶片201一起封裝的情況，完成第一再佈線層的封裝後，通過雷射或機械切割方式將整個封裝結構切割成多個僅包括單個晶片的封裝單體，如圖2（k）所示。

在另一實施例中，在所述至少一個待封裝晶片的正面通過重佈線工藝完成封裝還包括： 在包封後的所述第一再佈線層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的連接點電連接； 形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的連接點。

本一實施例中，如圖2（l）所示，在第一再佈線層206上形成第二再佈線層209，第一再佈線層206與第二再佈線層209通過第一導電凸柱208電連接，而第二再佈線層209上的連接點通過第二導電凸柱211引出，並且第二再佈線層209以及露出的第二包封層207由第三包封層210覆蓋，第二導電凸柱211通過第三包封層210上的第三開口引出第二再佈線層209上的連接點。通過這種方式，可以實現多層封裝結構。形成的多層封裝結構的結構圖如圖2（l）所示。

在一實施例中，形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的連接點，包括：在所述第二再佈線層的連接點上形成第二導電凸柱；在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱。在另一實施例中，形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的連接點，包括：在所述第二再佈線層以及露出的第二包封層上形成第三包封層；在所述第三包封層上與所述第二再佈線層的連接點對應的位置處形成第三開口；在所述第三開口內形成第二導電凸柱。

第二再佈線層的形成方式與第一再佈線層的形成方式類似，可以在第二再佈線層形成後，在第二再佈線層上形成第二導電凸柱，之後再形成第三包封層，並通過相應工藝露出所述第二導電凸柱，使得第二導電凸柱能夠將所述第二再佈線層上的連接點引出；還可以先在第二再佈線層上形成第三包封層，然後在第三包封層上形成第三開口，並在第三開口中形成第二導電凸柱，使得第二導電凸柱能夠與第二再佈線層上的連接點電連接。具體細節可參見上述對第一再佈線層的描述，在此不再贅述。

在一實施例中，上述晶片封裝方法還包括： 在形成密封層之前，將至少一個被動元件貼裝於所述載板上鄰近所述至少一個待封裝晶片的位置處，所述至少一個被動元件的背面朝上，正面朝向所述載板；且在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝時，同時對所述至少一個被動元件的正面進行再佈線。

被動元件可以是電容、電阻、電感或者整合被動設備。被動元件包括正面和背面，正面暴露有焊墊，以便與外部電路形成電連接；被動元件的背面遠離載板朝上，而正面朝向載板。

圖4（a）～（m）示出了本公開另一示例性實施例中貼裝被動元件的晶片封裝方法工藝流程圖。如圖4（a），在載板200上形成黏接層202之後，在黏接層202上貼裝被動元件301，被動元件301貼裝於載板200的預定位置B（見圖4（b））處，使得被動元件212位於鄰近待封裝晶片201的位置處。如圖4（b）所示，本實施例中被動元件301位於待封裝晶片201的左右兩側，一個待封裝晶片201對應四個被動元件301。可以理解的是，被動元件301的數量以及佈置方式可以根據需要進行設置，不限於圖4（b）所示的實施例。此外，被動元件301也可以在待封裝晶片201貼裝於載板200上之後，再進行貼裝，具體根據實際情況確定。

如圖4（c）所示，將待封裝晶片201貼裝於預定位置A（見圖4（d））處，貼裝有待封裝晶片201的載板正面如圖4（d）所示，一個待封裝元件201的左右兩側分別貼裝有兩個被動元件301。圖4（d）僅是示意性的一種佈置方式，還可以根據實際情況有其他佈置方式。

如圖4（e）所示，在貼裝有待封裝晶片201和被動元件301的載板上形成密封層203。密封層203至少形成在待封裝晶片201和被動元件301周圍，並覆蓋在露出的黏接層202上。在其他實施例中，密封層203還可以覆蓋在待封裝晶片201和被動元件301的背面，並可以根據實際情況將覆蓋在待封裝晶片201和被動元件301背面的密封層203去除。

密封層203可以採用液體或糊狀的聚合物絕緣材料，通過噴塗（spraying）、印刷(printing)、塗覆(Coating)等方式形成，在噴塗完成後，流向待封裝晶片201和被動元件301的四周，覆蓋黏接層202的表面，填充待封裝元件與待封裝元件之間、被動元件與被動元件之間、以及待封裝元件與被動元件之間的空隙，並通過熱固化方式使得密封層203包裹住待封裝晶片201和被動元件301，以使待封裝晶片201和被動元件301的位置固定不變。密封層203的形狀主要取決於形成在載板200上的黏接層材料的黏性、張力等特性，如圖4（f）所示。在其他實施例中，密封層203還可以通過注射(Dispensing)等方式，通過空氣或機械產生的壓力將密封層材料注入到待封裝晶片之間的的黏接層203上，使密封層材料不會覆蓋待封裝晶片201背面，如圖4（h）所示。本公開上述實施例，通過密封層203至少包裹住待封裝晶片201和被動元件301的四周，可避免待封裝晶片201和被動元件301在後續工藝中發生位移，造成再佈線層與待封裝晶片201正面的焊墊以及被動元件301正面的焊墊無法電連接的情形。

被動元件通常比晶片的體積小，最小的被動元件的體積可以達到0.2×0.4 mm或0.1×0.05 inch；被動元件與黏接層相接觸的面積太小，會使得黏結力很小；因此，在形成包封層時，採用層壓或模壓方式形成時，需要通過壓力將包封材料形成在載板上，而這個壓力施加到較小的被動元件時，會造成被動元件移位，甚至從黏接層上脫落；又或者在形成包封材料時，由於需要固化包封材料，包封材料在固化時收縮產生的拉力也有可能導致較小的被動元件發生移位，甚至從黏接層上脫落。而本公開實施例使用密封層後，將被動元件完全包覆或者包覆在其四周，由於密封層是在無壓（或低壓）的方式下通過噴塗、印刷、塗覆、注射等方式形成的，不會對被動元件（以及封裝晶片）產生任何影響，因此不會在密封層的形成過程中發生移位或者脫落。而在後續形成包封層時（密封層材料固化之後），由於密封層的固定作用，被動元件（以及封裝晶片）不易發生位移或者脫落。

在一實施例中，上述晶片封裝方法還包括： 在所述至少一個被動元件和所述至少一個待封裝晶片的厚度相同時，在形成所述第一包封層之前，將所述至少一個被動元件背面和所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度小於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度大於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個被動元件背面的密封層去除。

圖4（f）僅示出了被動元件301和待封裝晶片201的厚度相同的情況，實際上，被動元件301的厚度可能會比待封裝晶片201的大或小。在被動元件301的厚度大於待封裝晶片201的情況下，可以只去除被動元件301背面的密封層，如圖4（g）所示；而待封裝晶片201的厚度大於被動元件301的情況下，可以只去除待封裝晶片201背面的密封層，如圖4（h）所示，這樣既可以保證被動元件301和待封裝晶片201周圍被密封層203包封住，也可以從整體上降低晶片封裝結構的厚度。

形成密封層203後，在密封層203上形成第一包封層204。如圖4（i）所示，第一包封層204形成在所述密封層203之上，密封層203覆蓋在被動元件301、晶片201以及露出的黏接層表面；且第一包封層204的厚度大於被動元件301、晶片201的厚度。圖4（i）僅示出的是被動元件301和待封裝晶片201的厚度相同的情況，且密封層至少形成在被動元件301和待封裝晶片201的四周，之後的步驟將以此實施例為例，不再贅述。形成第一包封層204，並固化後，將載板200剝離，如圖4（j）所示，載板200的剝離過程具體可參見上述第一實施例，在此不再贅述。

剝離後再對待封裝晶片201和被動元件301的正面進行封裝，具體封裝過程可參見第一實施例，如圖4（k）所示，在被動元件和待封裝晶片201正面進行再佈線，形成鈍化層205和第一再佈線層206，第一再佈線層206通過鈍化層205上形成的第一開口2051與待封裝晶片201和被動元件301電連接，具體細節在此不再贅述。圖4（k）中僅示出了被動元件301的背面與第一再佈線層206有一個連接點的情形，但是可以理解的是，被動元件301與第一再佈線層206可以有兩個以上的連接點。

之後，如圖4（l）所示，在第一再佈線層206上形成第二包封層207，以包封住第一再佈線層206以及露出的鈍化層205。第一再佈線層207上的焊墊或連接點通過第一導電凸柱208引出至第二包封層207的表面。被動元件301和待封裝晶片201之間通過第一再佈線層206電連接。

對於多層佈線的結構，還可以在第二包封層207上形成第二再佈線層209，進而通過第三包封層210將第二再佈線層209進行封裝，第二再佈線層209上的焊墊或連接點通過第二導電凸柱209從第三包封層210的表面引出，如圖4（m）所示，細節類似上述僅包括待封裝晶片的封裝實施例，在此不再贅述。

圖5是根據本公開一示例性實施例提供的上述晶片封裝方法得到的晶片封裝結構（組體、面板級或晶圓級）的結構示意圖。如圖5所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於至少一個所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201的四周； 再佈線結構300，形成於所述待封裝晶片201的正面，用於將所述待封裝晶片201正面的焊墊引出。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中。

本實施例中，圖5中示出的密封層結構僅是示例性的，其也可以是如圖2（b1）或2（b2）中上面的結構形式。上述晶片封裝結構可以通過上述晶片封裝方法以及圖2（a）～（l）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。

圖6是根據本公開另一示例性實施例提供的上述晶片封裝方法得到的晶片封裝結構（組體、面板級或晶圓級）的結構示意圖。如圖6所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 至少一個被動元件301，位於所述第一包封層204上設置的至少一個內凹的第二腔體701內，所述第二腔體鄰近所述第一腔體設置，所述被動元件301的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201和所述被動元件301的四周； 再佈線結構300，形成於所述待封裝晶片201的正面，用於將所述待封裝晶片201正面的焊墊引出。

在一實施例中，所述待封裝晶片201的背面和所述被動元件301的背面中的其中之一與所述第一包封層204直接接觸，另外一個與所述第一包封層204之間設置有所述密封層203；或者所述待封裝晶片201的背面和所述被動元件301的背面均與所述第一包封層204直接接觸。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個，被動元件301和第二腔體701可以包括一個或多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中；被動元件301和第二腔體701也包括多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中。

圖6中示出的密封層結構僅是示例性的，其也可以是如圖4（f）中上面的結構形式。上述實施例中包括被動元件的晶片封裝結構可以通過上述圖4（a）～（m）所示工藝流程製作得到的，具體細節可參見上述對圖4（a）～（m）的描述，在此不再贅述。

圖7是根據本公開一示例性實施例中晶片封裝結構（單體和組體）的結構示意圖。如圖7所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201的四周； 再佈線結構300，包括： 鈍化層205，形成於所述密封層203及所述待封裝晶片201的正面，且與所述待封裝晶片201上的焊墊位置相對應處設置有第一開口2051； 第一再佈線層206，形成於所述鈍化層205上，且通過所述第一開口2051與所述待封裝晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的鈍化層205上，且具有第二開口2071，所述第二開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中。

本實施例中，上述晶片封裝結構可以通過上述晶片封裝方法以及圖2（a）～（l）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。

圖8是根據本公開另一示例性實施例中晶片封裝結構（單體和組體）的結構示意圖。如圖8所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 至少一個被動元件301，位於所述第一包封層204上設置的至少一個內凹的第二腔體701內，所述第二腔體701鄰近所述第一腔體設置，所述被動元件301的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201和所述被動元件301的四周； 再佈線結構300，包括： 鈍化層205，形成於所述密封層203及所述待封裝晶片201的正面，且與所述待封裝晶片201上的焊墊位置相對應處設置有第一開口2051； 第一再佈線層206，形成於所述鈍化層205上，且通過所述第一開口2051與所述待封裝晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的鈍化層205上，且具有第二開口2071，所述第二開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個，被動元件301和第二腔體701可以包括一個或多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中；被動元件301和第二腔體701也包括多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中。

上述實施例中包括被動元件的晶片封裝結構可以通過上述圖4（a）～（l）所示工藝流程製作得到的，具體細節可參見上述對圖4（a）～（l）的描述，在此不再贅述。

圖9是根據本公開另一示例性實施例中晶片封裝結構（單體和組體）的結構示意圖。如圖9所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201的四周； 再佈線結構300，包括： 鈍化層205，形成於所述密封層203及所述待封裝晶片201的正面，且與所述待封裝晶片201上的焊墊位置相對應處設置有第一開口2051； 第一再佈線層206，形成於所述鈍化層205上，且通過所述第一開口2051與所述待封裝晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的鈍化層205上，且具有第二開口2071，所述第二開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208； 第二再佈線層209，形成於所述第二包封層207上，且通過所述第一導電凸柱208與所述第一再佈線層206的焊墊或連接點電連接； 第三包封層210，用於包封所述第二再佈線層209以及露出的第二包封層207，並通過第二導電凸柱211引出所述第二再佈線層209的焊墊或連接點。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中。

本實施例的細節可參見上述晶片封裝方法以及圖2（a）～（l）所示的工藝流程的描述，在此不再贅述。

圖10是根據本公開另一示例性實施例中晶片封裝結構（單體和組體）的結構示意圖。如圖10所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體601； 至少一個待封裝晶片201，位於所述第一腔體601內，所述待封裝晶片201的背面朝向所述第一包封層204； 至少一個被動元件301，位於所述第一包封層204上設置的至少一個內凹的第二腔體701內，所述第二腔體鄰近所述第一腔體設置，所述被動元件301的背面朝向所述第一包封層204； 密封層203，形成於所述第一包封層204上表面以及至少包裹在所述待封裝晶片201和所述被動元件301的四周； 再佈線結構300，包括： 鈍化層205，形成於所述密封層203及所述待封裝晶片201的正面，且與所述待封裝晶片201上的焊墊位置相對應處設置有第一開口2051； 第一再佈線層206，形成於所述鈍化層205上，且通過所述第一開口2051與所述待封裝晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的鈍化層205上，且具有第二開口2071，所述第二開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208； 第二再佈線層209，形成於所述第二包封層207上，且通過所述第一導電凸柱208與所述第一再佈線層206的焊墊或連接點電連接； 第三包封層210，用於包封所述第二再佈線層209以及露出的第二包封層207，並通過第二導電凸柱211引出所述第二再佈線層209的焊墊或連接點。

可選地，對於封裝單體結構而言，所述第一腔體601和待封裝晶片201分別僅包括一個，被動元件301和第二腔體701可以包括一個或多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中；對於封裝組合體而言，所述第一腔體601和待封裝晶片201包括多個，且每個待封裝晶片201對應位於一個第一腔體601中；被動元件301和第二腔體701也包括多個，具體數量根據封裝體結構的實際需求而定，每個被動元件301對應位於一個第二腔體701中。

上述實施例中包括被動元件的晶片封裝結構可以通過上述圖4（a）～（m）所示工藝流程製作得到的，具體細節可參見上述對圖4（a）～（m）的描述，在此不再贅述。

以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。

101～105‧‧‧步驟

200‧‧‧載板

201‧‧‧晶片

202‧‧‧黏接層

203‧‧‧密封層

204‧‧‧包封層

2041‧‧‧第一表面

205‧‧‧鈍化層

2051‧‧‧第一開口

206‧‧‧第一再佈線層

207‧‧‧包封層

2071‧‧‧第二開口

208‧‧‧第一導電凸柱

209‧‧‧第二再佈線層

210‧‧‧包封層

211‧‧‧第二導電凸柱

300‧‧‧再佈線結構

301‧‧‧被動元件

601‧‧‧第一腔體

701‧‧‧第二腔體

A‧‧‧預定位置

圖1是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。 圖2（a）～（l）是本公開一示例性實施例中晶片封裝方法的工藝流程圖。 圖3是根據本公開一示例性實施例提出的載板正面結構示意圖。 圖4（a）～（m）示出了本公開一示例性實施例中帶有被動元件的晶片封裝方法工藝流程圖。 圖5是根據本公開一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖6是根據本公開另一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖7是根據本公開再一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖8是根據本公開再一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖9是根據本公開再一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖10是根據本公開再一示例性實施例中上述晶片封裝方法得到的晶片封裝結構的結構示意圖。

Claims (19)

1. 一種晶片封裝方法，包括： 將至少一個待封裝晶片貼裝於載板上，所述至少一個待封裝晶片的背面朝上，正面朝向所述載板； 形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周； 形成第一包封層，所述第一包封層覆蓋在整個所述載板上，用於包封住所述至少一個待封裝晶片以及所述密封層； 剝離所述載板，露出所述至少一個待封裝晶片的正面； 在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝。
2. 如請求項1所述的方法，其中，所述將至少一個待封裝晶片貼裝於載板上，包括： 在所述載板上形成黏接層； 通過所述黏接層將所述至少一個待封裝晶片貼裝於所述載板的預定位置處。
3. 如請求項2所述的方法，其中，所述形成密封層，包括： 利用半導體工藝將密封材料覆蓋在貼裝有所述至少一個待封裝晶片的背面以及露出的黏接層表面； 去除所述至少一個待封裝晶片背面的密封材料； 固化所述密封材料。
4. 如請求項1～3任一項所述的方法，其中，所述密封層高度低於所述至少一個待封裝晶片的高度，且所述密封層採用熱固化或紫外線固化絕緣材料。
5. 如請求項1所述的方法，其中，在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝，包括： 在所述至少一個待封裝晶片的正面以及密封層上形成鈍化層； 在所述鈍化層上與所述至少一個待封裝晶片的焊墊相對應的位置處形成第一開口； 形成第一再佈線層，使得所述第一再佈線層通過所述第一開口與所述至少一個待封裝晶片的焊墊電連接； 形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
6. 如請求項5所述的方法，在所述至少一個待封裝晶片的正面通過重佈線工藝完成封裝，還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
7. 如請求項5或6所述的方法，其中，形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的鈍化層上形成第二包封層，並露出所述第一導電凸柱；或， 形成第二包封層，用於包封所述第一再佈線層以及露出的鈍化層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的鈍化層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第一導電凸柱。
8. 如請求項6所述的方法，其中，形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或， 形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第三開口； 在所述第三開口內形成第二導電凸柱。
9. 如請求項1所述的方法，還包括： 在形成密封層之前，將至少一個被動元件貼裝於所述載板上鄰近所述至少一個待封裝晶片的位置處，所述至少一個被動元件的背面朝上，正面朝向所述載板； 且在所述至少一個待封裝晶片的正面通過再佈線工藝完成封裝時，同時對所述至少一個被動元件的正面進行再佈線。
10. 如請求項9所述的方法，其中，形成密封層時，所述密封層還包裹在所述至少一個被動元件的四周，以固定所述至少一個被動元件的位置不變。
11. 如請求項10所述的方法，還包括以下至少之一： 在所述至少一個被動元件和所述至少一個待封裝晶片的厚度相同時，在形成所述第一包封層之前，將所述至少一個被動元件背面和所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度小於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個待封裝晶片背面的密封層去除； 在所述至少一個被動元件的厚度大於所述至少一個待封裝晶片的厚度時，在形成所述第一包封層之前，將所述至少一個被動元件背面的密封層去除。
12. 一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有至少一個內凹的第一腔體； 至少一個待封裝晶片，位於所述第一腔體內，所述至少一個待封裝晶片的背面朝向所述第一包封層； 密封層，形成於所述第一包封層上表面以及包裹在所述至少一個待封裝晶片的四周； 再佈線結構，形成於所述至少一個待封裝晶片的正面，用於將所述至少一個待封裝晶片正面的焊墊引出。
13. 如請求項12所述的晶片封裝結構，其中，所述再佈線結構包括： 鈍化層，形成於所述密封層及所述至少一個待封裝晶片的正面，且與所述至少一個待封裝晶片上的焊墊位置相對應處設置有第一開口； 第一再佈線層，形成於所述鈍化層上，且通過所述第一開口與所述至少一個待封裝晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層上，且具有第二開口，所述第二開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
14. 如請求項12或13所述的晶片封裝結構，其中，還包括： 至少一個被動元件，位於所述第一包封層上設置的至少一個內凹的第二腔體內，所述第二腔體鄰近所述第一腔體設置，所述至少一個被動元件的背面朝向所述第一包封層，所述密封層還包裹在所述至少一個被動元件的四周。
15. 如請求項12或13所述的晶片封裝結構，其中，所述至少一個待封裝晶片的背面和所述至少一個被動元件的背面中的其中之一與所述第一包封層直接接觸，另外一個與所述第一包封層之間設置有所述密封層；或者所述至少一個待封裝晶片的背面和所述至少一個被動元件的背面均與所述第一包封層直接接觸。
16. 如請求項12或13所述的晶片封裝結構，其中，所述至少一個被動元件為包括多個導電凸柱的連接元件陣列，所述連接元件陣列通過絕緣材料封裝成一體。
17. 如請求項12或13所述的晶片封裝結構，還包括： 第二再佈線層，形成於所述第二包封層上，且通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
18. 如請求項12～17任一項所述的晶片封裝結構，其中，所述待封裝晶片和第一腔體分別包括多個，每個待封裝晶片分別位於一個第一腔體中。
19. 如請求項18所述的晶片封裝結構，其中，所述密封層連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述待封裝晶片的四周。