[go: up one dir, main page]

TW201829828A - ＴｉＮ系膜及其形成方法、以及記憶媒體 - Google Patents

ＴｉＮ系膜及其形成方法、以及記憶媒體 Download PDF

Info

Publication number
TW201829828A
TW201829828A TW106138895A TW106138895A TW201829828A TW 201829828 A TW201829828 A TW 201829828A TW 106138895 A TW106138895 A TW 106138895A TW 106138895 A TW106138895 A TW 106138895A TW 201829828 A TW201829828 A TW 201829828A
Authority
TW
Taiwan
Prior art keywords
film
tin
gas
tion
forming
Prior art date
Application number
TW106138895A
Other languages
English (en)
Inventor
石坂忠大
小泉正樹
佐野正樹
洪錫亨
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201829828A publication Critical patent/TW201829828A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H10D64/01318—
    • H10P14/412—
    • H10P14/432—
    • H10P14/6339—
    • H10W20/032—
    • H10W20/035—
    • H10W20/425—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10P14/418—
    • H10P14/43—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種縱使因薄膜化而仍可保持高阻絕性來作為阻隔膜，或是可抑制閾值電壓的差異來作為閘極金屬之TiN系膜及其形成方法。
TiN系膜係由於基板上交互地層積有氧含量為50at%以上的TiON膜與TiN膜之層積膜所構成。TiON膜及TiN膜係藉由ALD法所成膜。

Description

TiN系膜及其形成方法、以及記憶媒體
本發明關於一種TiN系膜及其形成方法。
記憶體元件中，連接單元間之字元線或位元線中會使用鎢配線。為了形成鎢配線，雖係使用WF6氣體來作為原料氣體，但使用WF6氣體時，由於成膜中會產生反應性高的F系氣體而成為副生成物，故在鎢膜的成膜前會先形成有TiN膜來作為將其阻隔之阻隔膜(例如專利文獻1)。
近年來，以提升元件性能為目的，隨著半導體元件的微細化日益演進，亦出現了如VNAND般具有3D構造者，伴隨於此，已被要求字元線或位元線的細線化。於是，為了盡可能地擴大配線內之鎢的剖面積來使配線低阻抗化，而亦被要求阻隔膜的薄膜化。但若使TiN膜所構成的阻隔膜薄膜化，則F系氣體會透過粒界而侵入，便有阻絕性劣化之疑慮，因而期望有即便是薄膜化仍能維持良好的阻絕性之阻隔膜。
另一方面，TiN膜雖亦被使用來作為邏輯元件的閘極金屬(例如專利文獻2)，但仍然會隨著半導體元件的微細化而亦讓閘極金屬薄膜化。於是，TiN膜之結晶粒大小的差異所致之閾值電壓的差異便會成為問題。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2003-193233號公報
專利文獻2：日本特開2014-154790號公報
如上述般地，雖係使用TiN膜來作為鎢配線的阻隔膜或閘極金屬，但會隨著元件的微細化而被薄膜化，導致要獲得所欲特性一事變得困難。
於是，本發明之課題為提供一種縱使因薄膜化而仍可保持高阻絕性來作為阻隔膜，或是可抑制閾值電壓的差異來作為閘極金屬之TiN系膜及其形成方法。
為解決上述課題，本發明第1觀點提供一種TiN系膜，係於基板上交互地層積有氧含量為50at%以上的TiON膜與TiN膜之層積膜所構成。
較佳地，該TiN系膜的整體膜厚為3nm以下。又，較佳地，係於該基板上首先形成該TiON膜。再者，較佳地，該TiON膜及該TiN膜係藉由ALD所成膜之膜。
本發明第2觀點提供一種TiN系膜之形成方法，係於基板上交互地成膜氧含量為50at%以上的TiON膜與TiN膜。
上述TiN系膜之形成方法中，較佳地，係於該基板上首先成膜該TiON膜。
較佳地，該TiON膜及該TiN膜係藉由ALD法所成膜。此情況下，該TiON膜可藉由下述方式而成膜：將基板配置於處理容器內之狀態下，將該處理容器內保持為減壓狀態，並以特定的處理溫度交互地重複X次對該處理容器內供應含Ti氣體之步驟，與對該處理容器內供應氮化氣體之步驟來成膜單位TiN膜後，對該處理容器內供應氧化劑來將該單位TiN膜氧化之一連串的處理作為1個循環，而重複複數次上述循環直到成為期望膜厚為止。作為該氧化劑，可使用選自O2氣體、O3氣體、H2O、NO2所構成的群之含氧氣體，或將該含氧氣體電漿化者。該TiN膜可藉由交互地重複以下步驟而成膜：將基板配置於處理容器內之狀態下，將該處理容器內保持為減壓狀態，而以特定的處理溫度來對該處理容器內供應含Ti氣體之步驟；以及對該處理容器內供應氮化氣體之步驟。可適當地使用TiCl4氣體來作為該含Ti氣體，使用NH3氣體來作為該氮化氣體。
較佳地，係在相同的處理容器內連續成膜該TiON膜與該TiN膜。
本發明第3觀點提供一種記憶媒體，係在電腦上動作，而記憶有用以 控制成膜裝置的程式之記憶媒體，其中該程式在實行時會使電腦控制該成膜裝置，來進行如上述第2觀點之方法。
依據本發明，由於係於基板上交互地層積氧含量為50at%以上之TiON膜與TiN膜，故可藉由該等膜之結晶構造的差異及晶格常數的差異來形成結晶尺寸小的TiN系膜。於是，作為膜來使用的情況，則晶界的數量會較傳統的TiN膜增加，縱使薄膜化而仍能顯示高阻絕性。又，藉由結晶尺寸會變小，則當使用於閘極金屬的情況，便可使結晶粒徑的分佈更均等，從而可抑制閾值電壓的差異。
此外，日本特開平5-121356號公報中雖記載在成膜TiNx層後，將基板往氧化性氛圍中搬送來進行氧化處理，藉此便會於其表面形成TiOxNy層而提高阻絕性，但關於藉由交互地層積氧含量為50at%以上的TiON膜與TiN膜來形成結晶尺寸小的TiN系膜這一點則完全未有任何記載，而並未暗示本發明。
1‧‧‧腔室
2‧‧‧晶座
5‧‧‧加熱器
10‧‧‧噴淋頭
20‧‧‧氣體供應機構
21‧‧‧TiCl4氣體供應源
23‧‧‧NH3氣體供應源
25、29‧‧‧N2氣體供應源
27‧‧‧氧化劑供應源
50‧‧‧控制部
100‧‧‧成膜裝置
200‧‧‧基板
201‧‧‧TiN系膜
202‧‧‧TiON膜
203‧‧‧TiN膜
W‧‧‧半導體晶圓
圖1係顯示本發明一實施型態相關之TiN系膜之剖視圖。
圖2係顯示TiN系膜所包含之TiON膜的成膜方法順序一例之時序圖。
圖3係顯示圖2之TiON膜的成膜方法順序一例之流程圖。
圖4係顯示圖2、圖3的順序中，成膜TiON膜之際的成膜狀態之示意圖。
圖5係顯示TiN系膜所包含之TiON膜的成膜方法順序其他例之時序圖。
圖6係顯示圖5之TiON膜的成膜方法順序一例之流程圖。
圖7係顯示TiN系膜所包含之TiN膜的成膜方法順序一例之時序圖。
圖8係顯示本發明一實施型態相關之可成膜TiN系膜的TiON膜與TiN膜之成膜裝置一例之剖視圖。
圖9係顯示針對O含量為50at%以上的TiON膜(樣品A)、O含量為未達50at%的TiON膜(樣品B)及TiN膜(樣品C)，來進行X射線繞射(平面外 測量和平面內側量)後的結果之圖式。
圖10係顯示針對TiON膜及TiN膜分別的單膜，以及TiON膜與TiN膜的層積膜，來測定結晶尺寸(結晶粒徑)後的結果之圖式。
以下，參閱添附圖式來針對本發明之實施型態具體地說明。
<TiN系膜的構造>
首先，針對本發明一實施型態相關之TiN系膜的構造來加以說明。
圖1係顯示本發明一實施型態相關之TiN系膜之剖視圖。如圖1所示，本實施型態之TiN系膜201係在具有特定構造的基板200上被構成為複數次地層積有氧(O)含量為50at%以上的TiON膜202與TiN膜203之層積膜。圖1係顯示層積3次該等膜之例。
作為基板200，係使用對應於欲形成之元件而具有適當的構造者。例如，以TiN系膜201作為鎢配線的阻隔膜來使用的情況，作為基板200，係使用於矽般的半導體所構成之基體上形成有SiO2膜或SiN膜者。又例如，以TiN系膜201作為邏輯元件的閘極金屬來使用的情況，作為基板200，則係使用於矽般的半導體所構成之基體上形成有HfO2膜般的高介電率膜(high-k膜)者。
構成TiN系膜201之TiON膜202及TiN膜203較佳宜藉由以原子層沉積法(Atomic Layer Deposition；ALD)為基礎之成膜方法來成膜。成膜方法的細節將敘述於後。
如此般地，藉由交互地層積O含量為50at%以上的TiON膜202及TiN膜203，便可藉由該等膜之結晶構造的差異及晶格常數的差異來形成結晶尺寸小的膜。
亦即，如表1所示般地，TiON當O含量為未達50at%的情況，相對於結晶構造(結晶系)為與TiN相同的立方晶系(cubic)，且晶格常數a、b、c全部為相同長度，若O含量為50at%以上，則會成為直方晶系(orthorhombic)，且晶格常數a、b、c的長度會不同。又，TiON的晶格常數本身亦會與TiN 大為不同。如此般地，藉由使結晶構造及晶格常數相異的層相鄰接，便可抑制相互的結晶化而使其朝向非晶質化，從而可使TiN系膜201整體的結晶尺寸變小。
如此般地，由於可獲得結晶尺寸小的TiN系膜，故作為阻隔膜使用的情況，晶界的數量會較傳統的TiN膜增加，縱使薄膜化而仍能顯示高阻絕性。又，藉由結晶尺寸會變小，則當使用於閘極金屬的情況，便可使結晶粒徑的分佈更均等，從而可抑制閾值電壓的差異。TiN系膜較佳宜盡可能地薄，整體的膜厚較佳為3nm以下。
TiON膜202及TiN膜203的膜厚較佳皆為2nm以下的薄膜。更佳為0.2~1nm。又，該等膜的層積數並未特別限制，雖係對應於欲成膜之TiN系膜201的總膜厚來適當地設定，但較佳為3層以上。又，首先形成於基板200上者較佳為TiON膜202。此係因為若先形成TiN膜203，則在之後的TiON膜202形成之際，會容易拉扯TiN膜的結晶構造之緣故。
<TiN系膜之形成方法>
接下來，針對TiN系膜之形成方法來加以說明。
TiON膜202及TiN膜203皆係藉由以ALD為基礎之成膜方法所成膜，較佳宜藉由交互地重複該等膜來形成TiN系膜201。此時，較佳係在相同成膜裝置的腔室內連續進行TiON膜202及TiN膜203的成膜。
[TiON膜的成膜工序]
TiON膜202較佳可藉由下述方法來成膜：將基板200收納於腔室內之狀態下，以挾雜著吹淨來交互地重複複數次(X次)含Ti氣體的供應與氮化氣體的供應後，供應氧化劑，之後再將腔室內加以吹淨之循環作為1個循環，而重複此循環來進行複數次循環(Y循環)。
藉由採用上述般的成膜方法，可藉由調整X的次數來調整膜中的氧含量，從而便可成膜出O含量為50at%以上的TiON膜。O含量除了X次數的調整以外，亦可藉由氧化劑的供應量或氧化劑的供應時間，或是調整該等兩者來調整。
以下，具體地說明。
作為在此成膜之際所使用的含Ti氣體，可適當地使用四氯化鈦(TiCl4)氣體。除了TiCl4氣體以外，亦可使用四異丙氧基鈦(TTIP)、四溴化鈦(TiBr4)、四碘化鈦(TiI4)、四乙基甲基胺基鈦(TEMAT)、四(二甲胺基)鈦(TDMAT)、或四(二乙胺基)鈦(TDEAT)等。又，作為氮化氣體，可適當地使用NH3氣體。除了NH3以外，亦可使用單甲基聯胺(MMH)。作為氧化劑，可使用O2氣體、O3氣體、H2O、或NO2等含氧氣體。亦可將含氧氣體電漿化來作為氧化劑。作為吹淨氣體，可使用N2氣體或Ar氣體等稀有氣體。
針對此時的具體順序一例，參閱圖2的時序圖及圖3的流程圖來加以說明。
首先，將含Ti氣體之TiCl4氣體供應至腔室來使TiCl4氣體吸附在下層(步驟S1)，接下來，停止TiCl4氣體的供應，而藉由吹淨氣體之N2氣體來將腔室內吹淨(步驟S2)，接下來，將氮化氣體(例如NH3氣體)供應至腔室，來與所吸附之TiCl4反應而形成TiN(步驟S3)，接下來，停止NH3氣體，而藉由N2氣體來將腔室內吹淨(步驟S4)，並重複X次該等步驟S1~S4。之後，將氧化劑之O2氣體供應至腔室來進行氧化處理(步驟S5)，接著將腔室內吹淨(步驟S6)。以此循環作為1個循環，而藉由重複其Y循環來形成所欲厚度的TiON膜。
將此時的成膜狀態顯示於圖4。如該圖所示，係藉由重複X次步驟S1~S4來成膜出特定膜厚的單位TiN膜301，之後再藉由進行步驟S5的氧化處理與步驟S6的吹淨來使單位TiN膜301氧化。以此作為1個循環，而藉由進 行Y循環，便會形成有特定膜厚的TiON膜。此時，可藉由為步驟S1~S4的重複次數之X來調整TiON膜的氧量。亦即，若減少X，由於氧化的頻率會增加，故膜中的氧攝取量會增加，相反地若增加X，則膜中的氧攝取量會減少。例如，使O2氣體供應量為1400sccm，供應時間為15sec的情況，X為1時，可使膜中的O含量為約62at%，X為6時，可使膜中的O含量為約55at%，X為9時，可使膜中的O含量為約50at%。此外，膜中的O含量除了上述般X次數的調整以外，亦可藉由氧化劑的供應量或氧化劑的供應時間，或是調整該等兩者來調整。
又，藉由重複步驟S1~S4特定次數後再進行步驟S5、S6之循環的循環數Y，便可調整膜厚。
如圖5、6所示，亦可重複複數次(N次)步驟S5的氧化處理與步驟S6的吹淨。藉此，則氧化劑的供應性會變高，從而可提高氧化效率。
在TiON膜成膜之際，為了調整TiN的氧化，可在成膜途中來進行改變X等的調整，又，除了上述步驟S1~S6的基本步驟以外，為了強化氧化或氮化等，而亦可增加附加的步驟。
此外，使用TiCl4氣體來作為Ti原料氣體，使用NH3氣體來作為氮化氣體，使用N2氣體來作為載置氣體．吹淨氣體，使用O2氣體來作為氧化劑情況的成膜條件較佳範圍如以下所述。
處理溫度(晶座溫度)：300~500℃
腔室內壓力：13.33~1333Pa(0.1~10Torr)
TiCl4氣體流量：10~300mL/min(sccm)
NH3氣體流量：1000~10000mL/min(sccm)
N2氣體流量：1000~30000mL/min(sccm)
1次步驟1的時間：0.01~3sec
1次步驟3的時間：0.01~3sec
1次步驟2、4的時間：0.01~3sec
O2氣體流量：10~3000mL/min(sccm)
總O2氣體供應時間：0.1~60sec
(複數次的情況，每1次為0.05~30sec，更佳為0.05~5sec)
[TiN膜的成膜工序]
TiN膜203較佳係藉由將基板200收納在腔室內之狀態下，挾雜著吹淨而交互地重複複數次含Ti氣體的供應與氮化氣體的供應之方法來成膜。此時，作為含Ti氣體、氮化氣體、吹淨氣體，可使用與TiON膜成膜之際相同者。
針對此時之具體順序一例參閱圖7之時序圖來加以說明。
如圖7所示，TiN膜可藉由重複複數次下述工序來成膜：使TiCl4氣體吸附在下層之工序(步驟S11)；停止TiCl4氣體的供應，而藉由吹淨氣體之N2氣體來將腔室內吹淨之工序(步驟S12)；將氮化氣體(例如NH3氣體)供應至腔室，來與所吸附之TiCl4反應而形成TiN之工序(步驟S13)；以及停止NH3氣體，而藉由N2氣體來將腔室內吹淨之工序(步驟S14)。此時，藉由步驟11~14的重複次數，便可調整膜厚。
此外，步驟S11~S14可以和上述TiON膜之成膜工序中的步驟S1~S4相同之條件來進行。
<成膜裝置>
接下來，針對可成膜TiN系膜的TiON膜與TiN膜之成膜裝置一例來加以說明。圖8係顯示上述般成膜裝置一例之剖視圖。
該成膜裝置100係在具有與作為被處理基板之上述基板200相同的構造之半導體晶圓(以下僅記載為晶圓)上交互地成膜出TiON膜與TiN膜者，且具有略圓筒狀的腔室1。在腔室1的內部，作為用以水平地支撐晶圓W之搬送台，由AlN所構成之晶座2係以藉由其中央下部所設置的圓筒狀支撐組件3而被加以支撐之狀態來加以配置。晶座2的外緣部係設置有用以引導晶圓W之導引環4。又，晶座2係埋入有鉬等高熔點金屬所構成之加熱器5，該加熱器5係藉由從加熱器電源6被供電，來將作為被處理基板的晶圓W加熱至特定溫度。
腔室1的頂壁1a係設置有噴淋頭10。噴淋頭10係具有基底組件11與噴淋板12，噴淋板12的外周部係透過貼附防止用之呈圓環狀的中間組件13而藉由螺絲(圖中未顯示)被固定在基底組件11。噴淋板12係呈凸緣狀，且於其內部形成有凹部，基底組件11與噴淋板12之間係形成有氣體擴散 空間14。基底組件11係於其外周形成有凸緣部11a，該凸緣部11a被安裝在腔室1的頂壁1a。噴淋板12係形成有複數氣體噴出孔15，基底組件11係形成有2個氣體導入孔16及17。
氣體供應機構20係具有會供應作為含Ti氣體的TiCl4氣體之TiCl4氣體供應源21，以及會供應作為氮化氣體的NH3氣體之NH3氣體供應源23。TiCl4氣體供應源21係連接有TiCl4氣體供應管22，該TiCl4氣體供應管22係連接於第1氣體導入孔16。NH3氣體供應源23係連接有NH3氣體供應管24，該NH3氣體供應管24係連接於第2氣體導入孔17。
TiCl4氣體供應管22係連接有N2氣體供應管26，該N2氣體供應管26係從N2氣體供應源25而被供應有作為載置氣體或吹淨氣體之N2氣體。
NH3氣體供應管24係連接有氧化劑供應管28，該氧化劑供應管28係從氧化劑供應源27而被供應有作為氧化劑之上述般的含氧氣體。亦可將含氧氣體電漿化來作為氧化劑使用。此時，亦可從氧化劑供應源27來預先供應會將含氧氣體電漿化者而作為氧化劑，或是在噴淋頭10內將含氧氣體電漿化。又，NH3氣體供應管24係連接有N2氣體供應管30，該N2氣體供應管30係從N2氣體供應源29而被供應有作為載置氣體或吹淨氣體之N2氣體。
TiCl4氣體供應管22、NH3氣體供應管24、氧化劑供應管28、N2氣體供應管26、30及ClF3氣體供應管32a係設置有將質流控制器33及質流控制器33挾置其中之2個閥體34。又，ClF3氣體供應管32b係設置有閥體34。
於是，來自TiCl4氣體供應源21之TiCl4氣體以及來自N2氣體供應源25之N2氣體便會透過TiCl4氣體供應管22而從噴淋頭10的第1氣體導入孔16到達噴淋頭10內的氣體擴散空間14，又，來自NH3氣體供應源23的NH3氣體、來自氧化劑供應源27的氧化劑、以及來自N2氣體供應源29的N2氣體則會透過NH3氣體供應管24而從噴淋頭10的第2氣體導入孔17到達噴淋頭10內的氣體擴散空間14，該等氣體會從噴淋板12的氣體噴出孔15朝腔室1內被噴出。
此外，噴淋頭10亦可為獨立地將TiCl4氣體與NH3氣體供應至腔室1 內之後混合形式。
噴淋頭10的基底組件11係設置有用以加熱噴淋頭10之加熱器45。該加熱器45係連接有加熱器電源46，藉由從加熱器電源46對加熱器45供電，來將噴淋頭10加熱至所欲的溫度。基底組件11的上部所形成之凹部處，為了提高加熱器45的加熱效率而設置有絕熱組件47。
腔室1之底壁1b的中央部係形成有圓形的孔35，底壁1b係設置有覆蓋該孔35般而朝向下方突出之排氣室36。排氣室36的側面係連接有排氣管37，該排氣管37係連接有排氣裝置38。然後，藉由使該排氣裝置38作動，便可將腔室1內減壓至特定的真空度。
晶座2係設置有會相對於晶座2的表面來做出沒之用以支撐晶圓W並使其升降之3根(僅圖示2根)晶圓支撐銷39，該等晶圓支撐銷39係被支撐在支撐板40。然後，晶圓支撐銷39係藉由氣壓缸等的驅動機構41而透過支撐板40被升降。
腔室1的側壁係設置有用以在與腔室1鄰接設置之晶圓搬送室(圖中未顯示)之間進行晶圓W的搬出入之搬出入口42，以及會開閉該搬出入口42之閘閥43。
成膜裝置100係具有控制部50。控制部50具有：具有CPU(電腦)之主控制部，該CPU(電腦)會控制成膜裝置100的各構成部，例如加熱器電源6及46、閥體34、質流控制器33、驅動機構41等；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；以及記憶裝置(記憶媒體)。記憶裝置係記憶有成膜裝置100中所執行之各種處理的參數，又，係安裝有記憶媒體，該記憶媒體係儲存有用以控制成膜裝置100所執行的處理之程式(即處理配方)。控制部50的主控制部係依據例如，內建於記憶裝置的記憶媒體、或安裝於記憶裝置的記憶媒體所記憶之處理配方來使成膜裝置100實行特定的動作。
在上述方式構成的成膜裝置100中，係打開閘閥43，且從真空搬送室藉由搬送機構(皆未圖示)而透過搬出入口42來將晶圓W朝腔室1內搬入，並載置於晶座2。晶座2係藉由加熱器5而被加熱至特定溫度，在晶圓W已被載置於晶座2之狀態下，藉由對腔室1內供應N2氣體來將晶圓W加 熱，並在晶圓W的溫度大致穩定之時間點開始TiON膜的成膜。
TiON膜的成膜中，首先，從TiCl4氣體供應源21將TiCl4氣體供應至腔室1來使TiCl4氣體吸附在晶圓W表面，接下來，停止TiCl4氣體的供應，而藉由N2氣體來將腔室1內吹淨，接下來，從NH3氣體供應源23將NH3氣體供應至腔室1來與所吸附之TiCl4反應而形成TiN，接下來，停止NH3氣體，而藉由N2氣體來將腔室1內吹淨，並重複該等步驟X次。之後，從氧化劑供應源27將氧化劑(例如O2氣體)供應至腔室1來進行氧化處理，接著將腔室1內吹淨。以此循環作為1個循環，而藉由重複其Y循環來形成特定膜厚的TiON膜。
此時，係如上所述般地，會控制X的次數來使O含量成為50at%以上。亦可連同X的次數而亦控制氧化劑的流量。
如上述般地成膜TiON膜後，接著進行TiN膜的成膜。
TiN膜的成膜中，首先，從TiCl4氣體供應源21將TiCl4氣體供應至腔室1來使TiCl4氣體吸附在晶圓W表面，接下來，停止TiCl4氣體的供應，而藉由N2氣體來將腔室1內吹淨，接下來，從NH3氣體供應源23將NH3氣體供應至腔室1來與所吸附之TiCl4反應而形成TiN，接下來，停止NH3氣體，而藉由N2氣體來將腔室1內吹淨，並重複該等步驟特定次數。藉此來形成特定膜厚的TiN膜。
重複特定次數上述般之TiON膜的成膜與TiN膜的成膜來形成為該等膜的層積膜之TiN系膜。
成膜處理結束後，將腔室1內吹淨，並打開閘閥43，藉由搬送機構(圖中未顯示)而透過搬出入口42來將晶圓W搬出。
<實驗例>
[實驗例1]
此處，係針對藉由上述般以ALD為基礎的方法而成膜為膜厚約10nm之O含量50at%以上的TiON膜(樣品A)、O含量未達50at%的TiON膜(樣品B)、及TiN膜(樣品C)，而藉由X射線繞射來掌握結晶構造。
X射線繞射係藉由平面外(Out-of-Plane)測定及平面內(In-Plane)測定兩者來進行。相對於平面外測定係針對試料表面來測定平行的格子面之方法， 而平面內測定係針對試料表面來測定垂直的格子面之方法。
此外，樣品A係使上述X為6，O2氣體供應量為1400sccm，供應時間為15sec，O含量為55at%者，樣品B係使O2氣體供應量為300sccm，供應時間為0.2sec，O含量為46at%者。
將結果顯示於圖9。圖9(a)為平面外測定的結果，(b)為平面內測定的結果。如該等圖所示，確認了樣品B及樣品C不論在平面外測定及平面內測定中皆獲得相同的繞射峰，且結晶構造為立方晶系，相對於此，而樣品A則在平面外測定及平面內測定中獲得不同的繞射峰，且結晶構造為直方晶系。
[實驗例2]
此處係針對TiON膜及TiN膜分別的單膜，以及TiON膜與TiN膜的層積膜來測定結晶尺寸(結晶粒徑)。結晶尺寸係由X射線繞射中之繞射峰的半值幅來求得。
此外，TiON膜的單膜係使上述X為6，O2氣體供應量為1400sccm，供應時間為15sec，O含量為55at%者。又，使單膜的膜厚皆為約10nm。又，關於層積膜，為層積3次以下TiON膜與TiN膜的層積膜1~4。層積膜1係使TiON膜的X為6，O2氣體供應量為1400sccm，供應時間為15sec者。層積膜2~4皆係使TiON膜的X為1，O2氣體供應時間為0.2sec，O2氣體供應量分別為50sccm、100sccm、300sccm者。此外，層積膜1~4中之TiON膜的O含量皆為55at%。
將結果顯示於圖10。如圖10所示，相對於TiN膜及TiON膜的單膜中，結晶尺寸(結晶粒徑)分別為8.2nm及8.0nm，在層積有TiN膜與TiON膜之層積膜1~4中，結晶尺寸則分別為6.2nm、5.6nm、5.8nm及4.6nm，而由此確認了結晶尺寸變小。又，關於TiN膜與TiON膜的層積膜，可見到結晶尺寸會因TiON膜的氧量增加而變小之傾向。
由以上確認了可藉由層積O含量為50at%以上的TiON膜與TiN膜，來獲得結晶尺寸小的TiN系膜。
<其他的應用>
以上，雖已針對本發明之實施型態加以說明，但本發明不限於上述實 施型態，可在本發明之技術思想的範圍內做各種變化。
例如，上述實施型態中，雖顯示了藉由ALD來成膜出TiON膜及TiN膜之範例，但不限於此，而亦可藉由其他的薄膜形成方法來成膜。
又，即便是以ALD法來成膜的情況，上述實施型態中所使用之圖8的成膜裝置僅為例示，並未限制於圖8的裝置。
又，上述實施型態中，作為基板，雖已例示使用半導體晶圓般的半導體基體之情況，但並未限定於此，而無需贅言亦可為例如平面顯示器用的玻璃基板，或陶瓷基板等其他基板。

Claims (13)

  1. 一種TiN系膜，係由於基板上交互地層積有氧含量為50at%以上的TiON膜與TiN膜之層積膜所構成。
  2. 如申請專利範圍第1項之TiN系膜，其中該TiN系膜的整體膜厚為3nm以下。
  3. 如申請專利範圍第1或2項之TiN系膜，其中係於該基板上首先形成該TiON膜。
  4. 如申請專利範圍第1或2項之TiN系膜，其中該TiON膜及該TiN膜係藉由ALD所成膜之膜。
  5. 一種TiN系膜的形成方法，係於基板上交互地成膜氧含量為50at%以上的TiON膜與TiN膜。
  6. 如申請專利範圍第5項之TiN系膜的形成方法，其中係於該基板上首先成膜該TiON膜。
  7. 如申請專利範圍第5或6項之TiN系膜的形成方法，其中該TiON膜及該TiN膜係藉由ALD法所成膜。
  8. 如申請專利範圍第5或6項之TiN系膜的形成方法，其中該TiON膜係藉由下述方式所成膜：將基板配置於處理容器內之狀態下，將該處理容器內保持為減壓狀態，並以特定的處理溫度交互地重複X次對該處理容器內供應含Ti氣體之步驟，與對該處理容器內供應氮化氣體之步驟來成膜單位TiN膜後，對該處理容器內供應氧化劑來將該單位TiN膜氧化之一連串的處理作為1個循環，而重複複數次上述循環直到成為期望膜厚為止。
  9. 如申請專利範圍第8項之TiN系膜的形成方法，其中作為該氧化劑，係使用選自O 2氣體、O 3氣體、H 2O、NO 2所構成的群之含氧氣體，或將該含氧氣體電漿化者。
  10. 如申請專利範圍第7項之TiN系膜的形成方法，其中該TiN膜係藉由交互地重複以下步驟而成膜：將基板配置於處理容器內之狀態下，將該處理容器內保持為減壓狀態，而以特定的處理溫度來對該處理容器內供應含Ti氣體之步驟；以及對該處理容器內供應氮化氣體之步驟。
  11. 如申請專利範圍第8項之TiN系膜的形成方法，其中該含Ti氣體為TiCl 4氣體，該氮化氣體為NH 3氣體。
  12. 如申請專利範圍第7項之TiN系膜的形成方法，其中係在相同的處理容器內連續成膜該TiON膜與該TiN膜。
  13. 一種記憶媒體，係在電腦上動作，而記憶有用以控制成膜裝置的程式之記憶媒體，其中該程式在實行時會使電腦控制該成膜裝置，來進行如申請專利範圍第5至12項中任一項之方法。
TW106138895A 2016-11-14 2017-11-10 ＴｉＮ系膜及其形成方法、以及記憶媒體 TW201829828A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-221346 2016-11-14
JP2016221346A JP6755164B2 (ja) 2016-11-14 2016-11-14 ＴｉＮ系膜およびその形成方法

Publications (1)

Publication Number Publication Date
TW201829828A true TW201829828A (zh) 2018-08-16

Family

ID=62107287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138895A TW201829828A (zh) 2016-11-14 2017-11-10 ＴｉＮ系膜及其形成方法、以及記憶媒體

Country Status (5)

Country Link
US (1) US10927453B2 (zh)
JP (1) JP6755164B2 (zh)
KR (1) KR102068879B1 (zh)
CN (1) CN108074976B (zh)
TW (1) TW201829828A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789622B (zh) * 2019-09-18 2023-01-11 日商國際電氣股份有限公司 半導體裝置的製造方法，程式及基板處理裝置
TWI830089B (zh) * 2020-11-25 2024-01-21 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
TWI887319B (zh) * 2019-12-20 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 鈷金屬化的系統和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020059093A1 (ja) * 2018-09-20 2020-03-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置
KR102692564B1 (ko) * 2018-09-21 2024-08-06 삼성전자주식회사 다층 박막 구조물 및 이를 이용한 위상 변환 소자
KR20230165841A (ko) * 2021-04-07 2023-12-05 유제누스 인크. 컨포멀 티타늄 실리콘 질화물-기반 박막 및 이를 형성하는 방법
JP2026011218A (ja) * 2024-07-11 2026-01-23 東京エレクトロン株式会社 酸素を含む窒化金属膜の成膜方法及び成膜装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2893686B2 (ja) * 1988-09-02 1999-05-24 ソニー株式会社 半導体装置の製造方法
JPH05121356A (ja) 1991-09-12 1993-05-18 Sony Corp 配線形成方法
JPH05279846A (ja) * 1992-03-30 1993-10-26 Sony Corp スパッタ用ターゲット及びスパッタＴｉＯＮ膜成膜方法
JPH05343537A (ja) * 1992-06-11 1993-12-24 Sony Corp コンタクトプラグ及びその形成方法
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
JPH08130302A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置及びその製造方法
JPH1167686A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3082840B2 (ja) * 1997-08-29 2000-08-28 日本電気株式会社 半導体装置の製造方法
KR100510473B1 (ko) * 1998-07-03 2005-10-25 삼성전자주식회사 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
KR100783844B1 (ko) 2001-08-14 2007-12-10 동경 엘렉트론 주식회사 텅스텐막의 형성 방법
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
CN102373431A (zh) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 铝合金表面防腐处理方法及其制品
CN102586731A (zh) * 2011-01-17 2012-07-18 鸿富锦精密工业（深圳）有限公司 具有硬质涂层的被覆件及其制备方法
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
CN102412186A (zh) * 2011-03-08 2012-04-11 上海华虹Nec电子有限公司 一种大尺寸通孔的制作方法
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6026914B2 (ja) 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789622B (zh) * 2019-09-18 2023-01-11 日商國際電氣股份有限公司 半導體裝置的製造方法，程式及基板處理裝置
US12278108B2 (en) 2019-09-18 2025-04-15 Kokusai Electric Corporation Substrate processing method, method of manufacturing semiconductor device, non- transitory computer-readable recording medium and substrate processing apparatus
TWI887319B (zh) * 2019-12-20 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 鈷金屬化的系統和方法
TWI830089B (zh) * 2020-11-25 2024-01-21 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置

Also Published As

Publication number Publication date
JP2018080349A (ja) 2018-05-24
CN108074976B (zh) 2021-03-05
KR20180054476A (ko) 2018-05-24
KR102068879B1 (ko) 2020-01-21
US10927453B2 (en) 2021-02-23
US20180135169A1 (en) 2018-05-17
CN108074976A (zh) 2018-05-25
JP6755164B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
TW201829828A (zh) ＴｉＮ系膜及其形成方法、以及記憶媒體
KR101107096B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US9558937B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
KR101814243B1 (ko) 반응관, 기판 처리 장치 및 반도체 장치의 제조 방법
US9472398B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
CN101395297B (zh) 钌膜的成膜方法以及计算机能够读取的存储介质
CN108796471A (zh) 成膜方法和成膜装置
KR101946124B1 (ko) Dram 커패시터의 하부 전극 및 그 제조 방법
US9153430B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and program
TW202307259A (zh) 基板處理方法、基板處理裝置、程式及半導體裝置的製造方法
CN109385613A (zh) 硅膜的形成方法、形成装置以及存储介质
CN114941130B (zh) 基板处理装置、基板处理方法、半导体装置的制造方法和存储介质
TW201907046A (zh) 成膜方法及成膜裝置
CN111868894A (zh) 半导体装置的制造方法、基板处理装置及程序
WO2021210441A1 (ja) タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
JP6030746B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US20110151664A1 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
JP6084070B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP7668093B2 (ja) 成膜方法、成膜装置、および半導体装置の製造方法