TW201813048A - 包括一或多個窗之堆疊式封裝半導體裝置組裝及相關之方法及封裝 - Google Patents

Abstract

用於併入半導體裝置組裝之半導體裝置封裝可包括含有經定位於基板之一下表面上之導電元件之一陣列之一基板。一窗可自該基板之該下表面延伸穿過該基板而至一上表面。導電元件之該陣列可至少部分側向圍繞該窗之一周邊，且該基板可側向延伸超過導電元件之該陣列。半導體裝置可經支撐於圍繞導電元件之該陣列之一周邊之該基板之該上表面上。該半導體裝置可藉由自面向該窗之該等半導體裝置延伸之佈線元件而經電連接至該陣列之至少一些該等導電元件。

Description

包括一或多個窗之堆疊式封裝半導體裝置組裝及相關之方法及封裝

本發明大致係關於採用堆疊式封裝(POP)組態之半導體裝置組裝。更特定言之，所揭示實施例係關於採用加窗POP組態之半導體裝置組裝及相關之方法及封裝。

當可操作地彼此連接個別半導體裝置時，可採用一 堆疊式封裝(POP)組態。可藉由將其上具有一第一半導體裝置之一第一基板放置於其上具有一第二半導體裝置之一第二基板之頂部上方組裝POP組態且將第一基板電及機械固定至第二基板。一些此等POP組態可採用一加窗基板。例如，Kim等人發表於2014年9月18日之美國專利公開案第2014/0264946號(其案之揭示在全文中以引用的方式併入本文中)揭示其中該第一半導體裝置定位於延伸穿過該第二基板之一窗內，且該第二半導體裝置堆疊於該第一半導體裝置之頂部上並藉由引線接合電連接至該第二基板之一加窗POP組態。

優先權主張 本申請案主張2016年8月16日申請之待審美國專利申請案序號第15/238,382號及2016年6月30日申請之美國臨時專利申請案序號第62/356,929號之優先權利，該等案之各者之揭示藉此其全文係以引用的方式併入本文中。 本發明中呈現之繪示並不意謂任何特定半導體裝置組裝、半導體裝置封裝或其組件之實際視圖，而是僅為採用以描述闡釋性實施例之理想化表示。因此，圖式未必按比例繪製。 所揭示之實施例大致係關於採用可減小組裝高度、實現經連接組件之間之更簡單路線且更佳利用可用表面積之加窗POP組態之半導體裝置組裝。更特定言之，揭示可將一第一半導體裝置定位於接近一重疊基板(例如，接合界定該窗之該重疊基板之一部分)中之一窗(例如，在該窗處、鄰近該窗、至少部分穿過該窗接收)且可分佈於圍繞該窗之一周邊之其他半導體裝置之半導體裝置組裝之實施例。 如在本發明中使用，術語「上」、「下」、「重疊」及指示僅方便使用之一相對定向之其他術語，且僅指圖中描繪之定向。當採用本發明之範疇內之半導體裝置組裝及其等組件實際使用時，其等可在對用戶方便且有益之任何方向上定向。例如，當經併入一最終產品及經採用以使用時，事實上在本發明中稱為「上」之表面可向下定向至側面、成一角度或在各種定向之間移動。 參考圖1，展示用於併入一半導體裝置組裝102 (參見圖3 )之一半導體裝置封裝100之一俯視透視圖。半導體裝置封裝100可包括其上承載半導體裝置106之(例如)一基板104。基板104可包括介電或半導體材料之(例如)一薄板、厚板或晶圓。更特定言之，基板104可包括(例如)一印刷電路板或一半導體晶圓。 一窗108可自其一下表面110至其一上表面112延伸穿過基板104。窗108可為提供基板104之下表面與上表面110與112之間之氣流流通之(例如)一孔、開口、空隙、口或其他孔徑。在一些實施例中，窗108之一周邊之形狀可如相同於基板104之一周邊之一形狀，諸如圖1中展示。例如，窗108及基板104之周邊兩者可為矩形(例如，方形)。在其他實施例中，窗108之周邊之形狀可不同於基板104之周邊之形狀，如圖10中展示。在一些實施例中，窗108之一幾何中心可至少實質上與基板104之一幾何中心對準。例如，至窗108之側向周邊之最大平均距離之一點可定位於至少實質上相同於如至基板104之側向周邊之最大平均距離之一點之定位中。在其他實施例中，窗108之幾何中心可自基板104之幾何中心未對準。在一些實施例中，窗108可由基板104之材料側向圍繞。例如，窗108可由圍繞窗108延伸之基板104之一相連表面圍封且窗108之周邊由圍繞窗108延伸之基板104之一相連表面界定。在其他實施例中，窗108可僅由基板104 (諸如(例如)在三個側或兩個側上)之材料部分側向圍繞。儘管圖1中描繪一單一窗108，可採用包括多個窗108之基板104。 半導體裝置106可經支撐及/或經整合在基板104之上表面112上，且可經分佈於接近窗108之一周邊。半導體裝置106可定位於任何數目個其等側上之基板104之周邊與窗108之周邊之間。例如，半導體裝置106可側向鄰近接近其各角隅、其各側上、其等三個側或角隅上、其等兩個相對側或角隅上、其一個側或角隅上或任何側及角隅之組合上之窗108，如圖1中展示。 半導體裝置106可包括(例如)功能組件以可操作地連接至另一半導體裝置封裝122 (參見圖4 )以形成一半導體裝置組裝(參見圖3、圖4 )。更特定言之，半導體裝置106可包括其上具有積體電路之半導體材料(例如，矽、鍺、鎵)之(例如)單粒化晶片(例如，矩形稜鏡)以執行一預定義功能。作為一特定非限制實例，半導體裝置106可包括記憶體晶片(例如，動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可擦除可程式化唯讀記憶體(EPROM)、電可擦除可程式化唯讀記憶體(EEPROM)、快閃記憶體)。在一些實施例中，圖1中表示之一或多個半導體裝置106可包括個別半導體裝置之一堆疊。 在一些實施例中，諸如圖1中展示，一包覆成型件114可定位於至少部分圍繞至少一些半導體裝置106之基板104之上表面112之至少一部分上。例如，包覆成型件114可完全覆蓋基板104之上表面112且完全側向圍繞半導體裝置106。更特定言之，包覆成型件114可完全覆蓋基板104之上表面112且完全覆蓋其上支撐之半導體裝置106。包覆成型件114可包括(例如)一聚合材料(例如，一環氧樹脂)。在其他實施例中，半導體裝置封裝100可缺乏任何包覆成型件114，使基板104及半導體裝置106之上表面112之至少一部分暴露於環境。 圖2係圖1之半導體裝置封裝100之一仰視圖。半導體裝置封裝100可包括定位於下表面110上之導電元件118之一陣列116。導電元件118可包括暴露於基板104之下表面110處之(例如)墊、凸塊、球、柱或導電材料(例如，銅、金、金屬合金)之其他結構。陣列116可定位於鄰近窗108之周邊。例如，陣列116可圍繞窗108之一周邊之至少一部分延伸。更特定言之，陣列116可完全圍繞窗108且定位於直接側向鄰近窗108之周邊，使得陣列116自上表面112 (參見圖1 )上之半導體裝置106及自基板104之一周邊側向隔開。半導體裝置106可側向定位於陣列116之周邊與基板104之周邊之間。 佈線元件120可可操作地將半導體裝置106連接至導電元件118之陣列116之至少一些導電元件118。佈線元件120可包括將半導體裝置106電連接至陣列116之各別導電元件118之導電材料之(例如)線、跡線或通道。佈線元件120可自面向窗108之半導體裝置106至陣列116之各別導電元件118沿著上表面112 (參見圖1 )、下表面110或基板104之材料內延伸。 作為一特定非限制實例，根據此發明，用於併入半導體裝置組裝之半導體裝置封裝可包括含有經定位於該基板之一下表面之導電元件之一陣列之一基板。一窗可自該基板之該下表面至一上表面延伸穿過基板。導電元件之該陣列可至少部分側向圍繞該窗之一周邊，且該基板可側向延伸超過導電元件之該陣列。半導體裝置可經支撐於圍繞導電元件之該陣列之一周邊之該基板之該上表面上。半導體裝置可藉由自面向該窗之該等半導體裝置延伸之佈線元件而經電連接至該陣列之至少一些該等導電元件。 圖3係包括圖1之半導體裝置封裝100之一半導體裝置組裝102之一俯視透視圖，且圖4係圖3之半導體裝置組裝102之一側視圖。共同參考圖3及圖4，半導體裝置封裝100可係與一堆疊式封裝(POP)組態中之另一半導體裝置封裝122組裝，以形成半導體裝置組裝102。其他半導體裝置封裝122 (其可在自底部至頂部檢視時為半導體裝置封裝100及122之一第一者)可包括由第一基板124傳達之(例如)一第一基板124及一第一半導體裝置127。 第一半導體裝置封裝122之第一基板124可構成第二半導體裝置封裝100之第二基板104。第一基板124可包括介電或半導體材料之(例如)一薄板、厚板或晶圓。更特定言之，第一基板124可包括(例如)一印刷電路板或一半導體晶圓。第一基板124可包括經定位於第一基板124之一上表面130上之導電元件128之一陣列126，面向第二基板104之下表面110之上表面130。導電元件128可包括暴露於第一基板124之上表面130處之(例如)墊、凸塊、球、柱、膏，或其他導電材料之結構。 陣列126之至少一些導電元件128可經電連接至陣列116之對應導電元件118。例如，陣列126之導電元件128及陣列116之對應導電元件118可(例如，藉由一焊料連接)係彼此固定，以可操作地將第一半導體裝置127連接至一或多個額外半導體裝置106 (參見圖1、圖2 )，且將第一半導體裝置封裝122機械固定至第二半導體裝置封裝100。在此實施例中，第二基板104之一部分(例如，界定窗108之周邊部分)及第一基板124之一部分可重疊，使得陣列126之導電元件128可經電連接至陣列118之對應導電元件118。例如，界定窗108之周邊及窗108本身之第二基板104之部分可共同覆蓋第一基板124之至少一大部分(例如，一全部)。 第一基板124之上表面130之一表面積可係小於第二基板104之下表面110之一表面積。例如，第二基板104之下表面110之表面積可為第一基板124之上表面130之表面積的至少約1.1倍。更特定言之，第二基板104之下表面110之表面積可為(例如)第一基板124之上表面130之表面積的至少約1.5倍。作為特定非限制實例，第二基板104之下表面110之表面積可為第一基板124之上表面130之表面積的至少約2、2.5或3倍。第二基板104可側向延伸超過至少一個側上之第一基板124之周邊。例如，第二基板104可自兩個側、三個側或全部四個側上之第一基板124側向突出。因為第二基板104係大於第一基板124，所以可存在佈線元件120 (參見圖2 )之更大可用表面積，在需要佈線元件120 (參見圖2 )之尺寸之一減小量的情況下，能夠製成較大數目個連接，減小佈線元件120 (參見圖2 )之間的串擾，且能夠採用較大數目個額外半導體裝置106 (參見圖1、圖2 )。 第一半導體裝置127可包括(例如)功能組件，以可操作地被連接至第二半導體裝置封裝100之一或多個額外半導體裝置106。更特定言之，第一半導體裝置127可包括(例如)其上具有積體電路之半導體材料之一單粒化晶片，以執行一預定義功能。作為一特定非限制實例，半導體裝置127可包括一處理單元(例如，邏輯電路、處理器、微處理器)。儘管在圖3中描繪一單一第一半導體裝置127，在其他實施例中，第一半導體裝置封裝122可包括多個半導體裝置127。 第一半導體裝置127自第二半導體裝置封裝100之第二基板104之下表面110下方至少部分延伸穿過窗108。例如，第一半導體裝置127及窗108可為使第一半導體裝置127能夠自接近第一基板124之上表面130延伸至窗108中及至少部分延伸穿過窗108之一尺寸、形狀及定位，使得第一半導體裝置127之一上表面132可被定位於第二基板104之上表面及下表面112及110之間的窗108內，如圖3中展示。作為另一實例，第一半導體裝置127可自接近第一基板124之上表面130完全延伸穿過窗108，使得第一半導體裝置127之一上表面132係與第二基板104之上表面112共面，或係定位於第二基板104之上表面112上方。更特定言之，第一半導體裝置127可自接近第一基板124之上表面130完全延伸穿過窗108，使得第一半導體裝置127之上表面132自包覆成型件114突出。因為若不存在窗108以接收第一半導體基板及第二半導體基板124及104之間之第一半導體裝置127或其一部分(其將需要一較大間隙，其亦可被特徵化為一支座)，則第二基板104可比其原本更靠近第一基板124，所以可減小半導體裝置組裝102之高度H。在第一半導體裝置封裝122包括多個第一半導體裝置127之實施例中，第二基板104可包括其中至少部分插入至少一些半導體裝置之多個對應窗108，窗108包括(且至多)第一半導體裝置127之各者。 作為一特定非限制實例，根據此發明之半導體裝置組裝可包括包含經定位於該第一基板之一上表面上之導電元件之該第一基板及一第一陣列上之一第一半導體裝置之一第一基板。一第二基板可覆蓋包括經定位於該第二基板之一下表面之導電元件之一第二陣列之該第一基板、該第二基板。該第二陣列之至少一些該等導電元件可經電連接至該第一陣列之對應導電元件。第二基板可包括自該第二基板之該下表面至一上表面延伸穿過該第二基板之一窗。第二基板可經組態以支撐圍繞該窗之一周邊之額外半導體裝置，該第一基板之一外周邊之至少一部分經耦合至界定該窗之該周邊之該第二基板之一內部分。 作為另一特定非限制實例，根據此發明之製造半導體裝置組裝之方法可至少部分透過重疊該第一基板之一第二基板中之一窗而涉及定位經支撐於一第一基板之一上表面上之一處理單元。經定位於該第一基板之該上表面上之導電元件之一第一陣列的至少一些導電元件可係與經定位於該第二基板之該下表面上之導電元件之一第二陣列之至少一些對應導電元件電連接。 圖5係圖4中展示之半導體裝置組裝102之側視圖之一放大部分。第一半導體裝置封裝122可包括經定位於第一基板124之一下表面138上之導電元件136之一陣列134，經定位於與上表面130相對之第一基板124之一側上之下表面138。導電元件136可包括暴露於第一基板124之下表面138處之(例如)墊、凸塊、球、柱，或導電材料之其他導電元件之結構。陣列134之至少一些導電元件136可經電連接至陣列126之對應導電元件128。例如，陣列134之導電元件136及陣列126之對應導電元件128可(例如，藉由佈線元件、通路)經可操作地彼此連接，以可操作地將其半導體裝置組裝102及多種半導體裝置106及127 (參見圖3 )連接至包含(例如)高位準封裝(例如，一主機板)之另一裝置或結構。 圖6係圖4中展示之半導體裝置組裝102之側視圖之一放大部分。在圖6中，特定展示包括窗108及穿過其部分延伸之第一半導體裝置127之一部分之第二基板104之部分。另外，為清楚起見，已省略包覆成型件114。在一些實施例中，諸如圖6中展示，與第一半導體裝置127之上表面130共面之一平面142可與第二基板104交叉。與第二基板104之下表面110共面之另一平面144可與第一半導體裝置127交叉。 在一些實施例中，諸如圖6中展示，一熱管理結構140可經支撐於第一半導體裝置127之上表面130上。熱管理結構140可包括遠離第一半導體裝置127之(例如)一散熱器、散熱片、散熱管、傳熱器、帕耳帖冷卻器、強制空氣冷卻器、流體冷卻器或其他導熱結構。熱管理結構140可直接與上表面130接觸或可包括插入於熱管理結構140與上表面130之間之一選用熱介面材料146 (例如，導熱膏)。因為窗108可允許更直接接達至第一半導體裝置127，所以熱管理結構140可定位於更靠近第一半導體裝置127，改良遠離第一半導體裝置127之熱傳送。 圖7係圖4之半導體裝置組裝102之一電連接148之一進一步放大透視圖。電連接148之一厚度T(包括陣列116及126(參見圖5 )之導電元件118及128)可小於第一半導體裝置127 (參見圖6 )之一厚度。例如，電連接148之厚度T可小於第一半導體裝置127 (參見圖6 )之約75%厚度。更特定言之，電連接148之厚度T可(例如)小於第一半導體裝置127 (參見圖6 )之約50%厚度。作為一特定非限制實例，電連接148之厚度T可小於第一半導體裝置127 (參見圖6 )之約25%厚度。電連接148之所減小厚度T藉由將第一半導體裝置127 (參見圖6 )之至少部分插入至窗108 (參見圖6 )上而實現，相對於利用一較高電連接以提供足夠空間以接收第一基板與第二基板之間之第一半導體裝置，可減小半導體裝置組裝102 (參見圖4 )之總高度H(參見圖4 )。作為一特定非限制實例，陣列116及126之導電元件116及126可分別包括自第二基板104至與第一基板124之上表面132至少實質上共面之導電材料之對應墊直接延伸之導電材料的球。 圖8係圖4之半導體裝置組裝102之一部分之一仰視透視圖。在一些實施例中，第一基板124之周邊可至少實質上相同於 (即使顯示一不同尺寸) 如第二基板104之周邊之形狀。例如，在此實施例中，第一基板及第二基板124及104之各者在形狀上可為矩形(例如，方形)。 除將較大表面積提供至容納佈線元件120以外，第二基板104之表面積可使一或多個電組件150能夠可操作地連接至上表面112、下表面110或兩者。例如，至少一個電組件150可操作地連接至側向定位超過第一基板124之周邊之第二基板104之下表面110之一部分。更特定言之，該電組件或該等組件150可定位於第二基板104之一突出部分之底邊上。電組件150之各者之一厚度t可為(例如)小於或等於第一半導體裝置封裝122之一高度h，如自陣列134之一導電元件136之一最下面部分至第一基板124之上表面132量測。更特定言之，電組件150之各者之厚度t可(例如)在第一半導體裝置封裝122之約10%高度h與約90%高度h之間。作為一特定非限制實例，電組件150之各者之厚度t可在第一半導體裝置封裝122之約40%高度h與約60%高度h之間。在其他實施例中，一或多個電組件150之厚度t可為(例如)大於第一半導體裝置封裝122之高度h，且任何底層結構可包括一凹槽或窗以接收其中至少部分電組件150。電組件150可包括可操作地可連接至半導體裝置之(例如)電阻器、電容器、電感器、積體電路、二極體、電晶體、電池、天線、開關及其他電組件。因為將另外定位於另一裝置或結構(諸如(例如)一主機板)可代替包括在基板104之底邊上之電組件150，所以提供電組件150之額外表面積可允許半導體裝置組裝102之設計中具有更大靈活性，且可減小最終產品之總表面積。 在一些實施例中，一或多個結構支撐件152可自第一基板124下方至距第二基板104之一幾何中心末梢端之第二基板104延伸。更特定言之，一或多個結構支撐件152可自第一基板124下方至接近第二基板104之周邊之第二基板104延伸。該結構支撐件或該等結構支撐件152可減小第二基板104之周邊上之應變，其可另外自第一基板124懸臂。該結構支撐件或該等結構支撐件152可包括自一底層結構(例如，一主機板)至第二基板104之(例如)圓柱、柱、銷、螺釘、螺栓或其他構件延伸。在一些實施例中，該結構支撐件或該等結構支撐件152可經附裝至第二基板104。在其他實施例中，該結構支撐件或該等結構支撐件152可與第二基板104之下表面110接觸或接近第二基板104之下表面110而不將其附裝。 圖9係一半導體裝置組裝202之另一實施例之一俯視圖。當半導體裝置組裝202已完成時，其可可操作地連接至一底層裝置以形成一最終產品。例如，陣列134 (參見圖8 )可經電連接至一主機板254上之一配合陣列以將半導體裝置組裝202附裝至主機板254且形成一最終產品。若有，支撐件結構152 (參見圖8 )可自主機板254至基板104延伸。 在一些實施例中，一第二基板204 (參見圖9 )之周邊之形狀可自第一基板124 (參見圖8 )之周邊之形狀不同。例如，第一基板124 (參見圖8 )之周邊可為矩形，然而類似於相交矩形之一對之第二基板204之周邊可不規則。更特定言之，第二基板204之周邊可在至少實質上平行於底層主機板254之一對應周邊延伸。 雖然已結合圖式所描述之某些闡釋性實施例，但一般技術者將認知及理解，本發明之範疇並不限於本發明中明確展示及描述之該等實施例。確切而言，可在諸如此等特定主張(包含合法等效物)之本發明之範疇內，對此發明中所描述之實施例作出許多添加、刪除及修改以產生實施例。此外，同時仍在如由發明者預期之本發明之範疇內，來自一項所揭示實施例之特徵可與另一所揭示實施例之特徵組合。

100‧‧‧第二半導體裝置封裝

102‧‧‧半導體裝置組裝

104‧‧‧第二半導體基板

106‧‧‧半導體裝置

108‧‧‧窗

110‧‧‧下表面

112‧‧‧上表面/半導體裝置

114‧‧‧包覆成型件

116‧‧‧陣列/導電元件

118‧‧‧陣列/導電元件

120‧‧‧佈線元件

122‧‧‧第一半導體裝置封裝

124‧‧‧第一半導體基板

126‧‧‧陣列

127‧‧‧第一半導體裝置

128‧‧‧導電元件

130‧‧‧上表面

132‧‧‧上表面

134‧‧‧陣列

136‧‧‧導電元件

138‧‧‧下表面

140‧‧‧熱管理結構

142‧‧‧平面

144‧‧‧平面

146‧‧‧熱介面材料

148‧‧‧電連接

150‧‧‧電組件

152‧‧‧結構支撐件/支撐件結構

202‧‧‧半導體裝置組裝

204‧‧‧第二基板

254‧‧‧主機板

H/h‧‧‧高度

t‧‧‧厚度

儘管本發明以申請專利範圍結束，該等申請專利範圍經特別指出且清楚地主張特定實施例，自在結合附圖閱讀時之下列描述，可更易於確定本發明之範疇內之實施例之多種特徵及優點，其中： 圖1係用於併入一半導體裝置組裝之一半導體裝置封裝之一俯視透視圖； 圖2係圖1之半導體裝置封裝之一仰視圖； 圖3係包括圖1之半導體裝置封裝之一半導體裝置組裝之一俯視透視圖； 圖4係圖3之半導體裝置組裝之一側視圖； 圖5係圖4中展示之半導體裝置組裝之側視圖之一放大部分； 圖6係包括一熱管理結構之圖4中展示之半導體裝置組裝之側視圖之一放大部分； 圖7係圖4之半導體裝置組裝之一電連接之一進一步放大透視圖； 圖8係圖4之半導體裝置組裝之一部分之一仰視透視圖；及 圖9係一半導體裝置組裝之另一實施例之一俯視圖。

Claims (20)

1. 一種半導體裝置組裝，其包含： 一第一半導體裝置，其經定位於一第一基板上，一熱管理結構係支撐於該第一半導體裝置之一上表面上，且導電元件之一第一陣列係定位於該第一基板之一上表面上；及 一第二基板，其重疊該第一基板，該第二基板具有經定位於該第二基板之一下表面上之導電元件之一第二陣列，該第二陣列之至少一些該等導電元件經電連接至該第一陣列之對應導電元件； 其中該第二基板包含自該第二基板之該下表面延伸至一上表面之一窗，其中該熱管理結構之至少一部分係定位於該窗之內，且其中該第二基板經組態以支撐圍繞該窗之一周邊之額外半導體裝置，該第一基板之一外周邊之至少一部分經耦合至界定該窗之該周邊之該第二基板之一內部分。
2. 如請求項1之半導體裝置組裝，其中該第一半導體裝置至少部分延伸穿過該窗，使得一平面係與與該第一半導體裝置相交之該第二基板之該下表面共面。
3. 如請求項2之半導體裝置組裝，其中另一平面係與與該第二基板相交之該第一半導體裝置之一上表面共面。
4. 如請求項1之半導體裝置組裝，其中該熱管理結構自該第二基板突出。
5. 如請求項1之半導體裝置組裝，其中該第二基板之該下表面之一表面積係大於該第一基板之該上表面之一表面積。
6. 如請求項5之半導體裝置組裝，進一步包含支撐於側向超過該第一基板之一周邊之該第二基板之該下表面上的至少一個電組件，該至少一個電組件之一厚度係小於該第一基板之一高度。
7. 如請求項1之半導體裝置組裝，其中導電元件之該第二陣列係定位於側向鄰近該窗，且進一步包含支撐於該第二基板之該上表面上之該等額外半導體裝置，該第二基板經定位成側向地鄰近於與該窗相對之其一側上之導電元件之該陣列。
8. 如請求項7之半導體裝置組裝，其中該等額外半導體裝置經組態以定位於接近該第二基板之一周邊。
9. 如請求項8之半導體裝置組裝，其中該等額外半導體裝置經組態以藉由自接近面向該窗之該第二基板之該周邊之該半導體裝置延伸之佈線元件而經操作地連接至該第二陣列之至少一些該等導電元件。
10. 如請求項1至9之任一項之半導體裝置組裝，其中該窗係定位於接近該第二基板之一幾何中心。
11. 如請求項1至9之任一項之半導體裝置組裝，其中該第二基板之一周邊展現如相同於該第一基板之一周邊之一形狀。
12. 如請求項1至9之任一項之半導體裝置組裝，其中該窗係由該第二基板之材料側向圍繞。
13. 如請求項1至9之任一項之半導體裝置組裝，進一步包含自該第一基板下方延伸至距該第二基板之一幾何中心末梢端之該第二基板之一結構支撐件。
14. 如請求項1至9之任一項之半導體裝置組裝，其中該第一陣列及該第二陣列之該等導電元件各別包含自該第二基板直接延伸至至少實質上與該第一基板之該上表面共面之導電材料之對應墊之導電材料的球。
15. 一種半導體裝置封裝之組裝，其包含： 一第一半導體裝置封裝，其包含： 一第一基板，其包含經定位於該第一基板之一上表面上之導電元件之一第一陣列； 一第一半導體裝置，其在該第一基板之該上表面上；及 一熱管理結構，其係支撐於該第一半導體裝置之一上表面上；及 一第二半導體裝置封裝，其係支撐於該第一半導體裝置封裝上，其包含： 一第二基板，其包含經定位於該第二基板之一下表面上之導電元件之一第二陣列； 一窗，其自該第二基板之該下表面延伸至一上表面而穿過該第二基板，導電元件之該第二陣列至少部分側向圍繞該窗之一周邊，該第二基板側向延伸超過導電元件之該第二陣列；及 額外半導體裝置，其係支撐於圍繞導電元件之該陣列之一周邊之該第二基板之該上表面上，該等額外半導體裝置係藉由自面向該窗之該等額外半導體裝置延伸之佈線元件而電連接至該第二陣列之至少一些該等導電元件； 其中該熱管理結構之至少一部分係定位於該窗之內，且其中該第一基板之一外周邊之至少一部分經耦合至界定該窗之該周邊之該第二基板之一內部分。
16. 一種製造一半導體裝置組裝之方法，其包含： 至少部分穿過重疊該第一基板之一第二基板中之一窗來定位經支撐於一第一基板之一上表面上之一處理單元； 至少部分穿過該窗來定位經支撐於該處理單元之一上表面上之一熱管理結構；及 將經定位於該第一基板之該上表面上之導電元件之一第一陣列之至少導電元件與經定位於該第二基板之一下表面上之導電元件之一第二陣列之至少一些對應導電元件電連接。
17. 如請求項16之方法，其中至少部分穿過該第二基板之該窗來定位該處理單元包含側向超過該第一基板之一周邊來定位該第二基板之該下表面之一表面積之至少一部分。
18. 如請求項17之方法，其中至少部分穿過該第二基板之該窗來定位該處理單元包含在經支撐於側向超過該第一基板之該周邊之該第二基板之該下表面上定位至少一個電組件。
19. 如請求項16至18之任一項之方法，進一步包含將距該第二基板之一幾何中心末梢端之該第二基板之一部分支撐於自該第一基板下方延伸之一結構支撐件。
20. 如請求項16至18之任一項之方法，其中將該第一陣列之至少一些導電元件與該第二陣列之至少一些對應導電元件電連接包含自該第二基板直接延伸至至少實質上與該第一基板之該上表面共面之導電材料之對應墊之導電材料的流動球，以將該等球電連接至該等墊。