TW201810601A - 用於堆疊積體電路總成中之器件的方法及裝置 - Google Patents

Abstract

本案提供用於堆疊積體電路總成中之器件的方法及裝置。用於支撐半導體材料之多個晶粒的托盤實現所述晶粒之頂側處理及底側處理兩者。所述晶粒可經取出及放置以用於接合在基板或晶粒堆疊上，而不倒轉所述晶粒，從而避免來自所述晶粒之切割邊緣的微粒碎屑干擾及污染接合製程。在一實行方案中，升離裝置引導氣動氣流以自該托盤提升所述晶粒以用於接合至基板及預先接合的晶粒，而不倒轉所述晶粒。一示例性系統允許在單個循環中處理所述晶粒之頂部表面及底部表面兩者以為接合作準備，且隨後將所述晶粒向上氣動地提升至目標基板，以使得在晶粒堆疊之有效及無倒轉組裝中，所述晶粒之頂側接合至前批晶粒之底側。

Description

用於堆疊積體電路總成中之器件的方法及裝置

本專利申請案主張2016年6月24日申請之Uzoh的美國臨時專利案第62/354,283號之優先權權益，該專利申請案以全文引用方式併入本文中。

用於操縱用於晶片總成之半導體材料的習知晶粒托盤可將顯著缺陷引入至處理步驟中。如圖1中所示，晶粒102在處理每一晶粒102之頂側106之後習知地自一個晶粒托盤100倒裝至另一晶粒托盤110，以便暴露晶粒102之底側以用於底側處理。在習知製程中，將個別晶粒102放置至習知晶粒托盤100之空腔中。保護層104之選擇性移除後面接著清潔製程。晶粒102然後可經歷表面活化及端接(termination)步驟108。晶粒102藉由倒轉晶粒102自第一晶粒托盤100轉移至第二晶粒托盤110。經轉移晶粒102因此在第二晶粒托盤110上面向下(向下暴露頂側106)。晶粒102然後可藉由由抗蝕層112保護之每一晶粒102自第二晶粒托盤110拾起，且附 接至晶圓或基板114之表面以用於例如低溫接合操作。然後可移除保護性抗蝕層112。但正經處理之單一化晶粒102在已發生切割以單一化晶粒之側向側面上具有粗糙表面。晶粒102之粗糙表面在自托盤100至托盤110之倒轉期間容易產生微粒碎屑。晶粒102亦可由於倒轉操作而刻痕、破裂及切片，從而在倒轉操作期間進一步產生半導體材料之碎片及顆粒。鬆散顆粒防止晶粒102與下面的配對及接合表面之間的密切配對。

概述

本揭露內容描述用於堆疊積體電路總成中之器件的示例性方法及裝置。示例性系統及技術允許半導體材料之晶粒經受諸如清潔操作之頂側及底側處理兩者，而位於晶粒托盤中，但不倒轉該等晶粒。晶粒可因此藉由不倒轉該等晶粒之各種技術經轉移以便接合至基板或其他晶粒，從而提供若干優點。習知倒轉操作產生污染後續接合步驟之完整性且損害產率之鬆散微粒碎屑。習知倒轉操作亦隨著晶粒厚度降低成為更大的責任。本文中所描述之示例性系統可提供避免倒轉晶粒之低成本及高產率晶粒至晶粒堆疊製程。此外，示例性系統可操縱極薄晶粒，因為不必倒轉該等晶粒。

示例性系統及方法適用於例如DRAM堆疊之製造。此類DRAM記憶體堆疊可採用DBI^®(直接接合互連)及ZIBOND^®(低溫均勻接合)技術(Ziptronix Inc.,Raleigh,NC；Invensas Corporation，及Tessera Technologies Inc.，San Jose，CA)。但本文中之示例性系統及方法不限於DRAM堆疊之製造，且不限於特定後端(back-end-of-line)(BEOL)製程或特定接合或互連技術， 諸如DBI^®。用於堆疊積體電路總成中之器件的示例性系統及方法可應用於眾多製造製程。

在下文中將參考隨附圖式描述本揭露內容之某些實施例，其中相似參考數字指示相似元件。然而，應理解，隨附圖式例示本文中所描述之各種實行方案且不意味著限制本文中所描述之各種技術的範疇。

圖1為用於堆疊晶粒之先前技術製程的圖。

圖2為用於堆疊器件以製作3D積體電路總成之示例性系統及製程之圖。

圖3為包括使用氣動提升之用於堆疊器件以製作3D積體電路總成的另一示例性系統及製程之圖。

圖4為圖3中所示之用於堆疊器件以製作3D積體電路總成之製程的示例性繼續部分之圖。

圖5為包括使用氣動提升之用於堆疊器件以製作3D積體電路總成的另一示例性製程之圖。

圖6為堆疊器件以製作積體電路總成之示例性方法的流程圖。

圖7為堆疊器件以製作積體電路總成而將保護層置於非接合表面上之適當位置中的另一示例性方法之流程圖。

圖8為堆疊器件以製作積體電路總成之另一示例性方法的流程圖，該方法包括自晶粒之頂部及底部表面移除保護層，以用於晶粒在單個組裝循環中之氣動提升堆疊。

示例性系統及方法

圖2展示用於堆疊器件以製作3D積體電路總成之第一示例性系統及製程。在實行方案中，晶粒200放置於晶粒托盤202中，該晶粒托盤具有允許在每一晶粒200之頂側206及底側208兩者上處理之通孔204/205。示例性晶粒200可為10×10mm晶粒，或10×12mm晶粒，或更小。晶粒200之厚度可為10至50微米，或更薄或更厚。每一晶粒200可在頂側206上具有頂部保護塗層210，且在晶粒200之底側208上具有下部保護塗層212。在一些實施例中，晶粒上僅存在一個保護塗覆層，且保護塗層206為晶粒之頂側或底側。藉由自晶粒之底部表面208選擇性地移除下部保護塗層212，晶粒200之底側208可經準備以用於穿過下部通孔205接合至基板214。在其他實施例中，保護塗層206及212兩者可在托盤202中之清潔操作期間移除。

晶粒200然後可自晶粒托盤202取出，且不倒轉晶粒200，晶粒200之現在暴露的底側208可放置於晶圓或基板214上以用於後續接合步驟216。因為待處理以用於接合216至基板214之晶粒200的底面在晶粒托盤202中保持底側向下，且經由通孔205在下側208上處理，所以晶粒200在此第一示例性製程期間未將底側向上倒轉。

晶粒200與基板214之間，或晶粒200與經組裝之堆疊中的晶粒200之相繼層之間的接合可藉由例如低溫氧化物接合(ZIBOND)，或DBI^®，從而導致接合層216或接合互連層。在接合216之後，上部保護塗層210及/或存在於接合晶粒之後表面上的其他非所要材料或污染物可藉由清 潔基板及接合晶粒自晶粒200移除。

示例性晶粒托盤202可為用於支撐例如半導體材料、介電材料(包括玻璃)、導電材料或任何需要的晶粒、器件或甚至用於頂側206處理及底側208處理之基板的各種不同結構。示例性晶粒托盤202可利用邊框218。如本文中所使用，邊框218為與用於支撐晶粒200之示例性晶粒托盤202相關聯的輪緣、凸緣、凸耳、唇部、曲線、球冠或穹窿、凸舌或其他結構、構件或幾何形狀(例如，5mm或更小)，而允許下側接取(access)支撐於晶粒托盤202中之晶粒200的底側208。例如，邊框218可設置於晶粒托盤202之內部周邊上，以用於在半導體材料之邊緣處支撐該半導體材料。應注意，托盤202或者可經組配來容納比典型晶粒更大的平面或非平面工件，該典型晶粒包括但不限於面板、晶圓、重構工件或類似者。

用於實現接取晶粒200之半導體材料的底側208以用於至少底側處理之晶粒托盤202中的通孔205不排除處理晶粒200之頂側206，包括同時處理晶粒200之頂側206及底側208兩者。

通孔205可實現接取晶粒200之半導體材料的整個底側208以用於底側208處理，除邊框218與晶粒200之半導體材料的邊緣之間的一或多個接觸區域之外。邊框218亦可具有脊部、凸塊、球體220、半球、微球、奈米線或嵌入邊框218之頂部或邊框218之頂部上的銷，以減少邊框218與晶粒200之半導體材料的邊緣之間的一或多個接觸區域，以便增加對半導體材料之整個底側208的接取。

在實行方案中，諸如柔性親水層或塗層之層可應用於晶粒托盤202以排出靜水及水膜，且避免在諸如晶粒200上之清潔操作的處理操作 期間水分子表面附著至晶粒托盤202。親水層亦可經選擇以在此類操作期間提供晶粒托盤202上之抗刮表面，該等操作可進一步包括清潔操作、塗層移除製程、層移除製程、諸如表面之電漿活化的活化製程、利用水或氨的端接製程222、層壓製程、各種接合製程、以及例如前述直接接合互連(DBI)製程。托盤材料202可包含例如氧氣及/或電漿抗蝕材料，或由例如氧氣及/或電漿抗蝕材料製造。在一個實行方案中，托盤材料202可包含氧化鋁或氧化釔(氧化釔(yttria))。在其他實行方案中，托盤202可由例如鋁製造，且該托盤之表面可藉由原子層塗覆方法或電漿噴塗或其他合適技術塗覆有氧化鋁或氧化釔層或兩種材料之組合。

圖3至圖4以離開堆疊中之晶粒200的每一相繼層上之保護層或塗層212，同時移除待接合表面上方之保護層210的方式呈現堆疊晶粒200之示例性方法。

圖3展示可用於堆疊器件以製造3D積體電路總成之示例性方法及裝置，包括用於使晶粒200自氣體層或氣體突發上之晶粒托盤202上浮的升離裝置300，該氣體諸如過濾空氣、氮氣、惰性氣體、或在組裝步驟中化學使用之氣體。在實行方案中，升離裝置300為用於將例如處於3至5psi下之氣動氣流引導至晶粒200之底側，以便將晶粒200自晶粒托盤202直接提升至基板214、晶圓或其他堆疊晶粒以用於接合216之構件。升離總成300可附接至晶粒托盤202且可自晶粒托盤202拆卸。目標基板214、晶圓、或其他堆疊晶粒200可顛倒固持，以使得晶粒200之經準備頂部表面206接合至存在於晶粒200以上之基板214的目標表面。氣動流將晶粒200自晶粒托盤202之支撐件推動至基板214之目標表面，以使得接合表面216 彼此接觸及配對。晶粒200提升之距離取決於實行方案，但可小到40微米，或甚至更小。晶粒200藉由氣動流提升，且基板214或晶粒堆疊上之目標表面可藉由用於接合對準之攝影機及基準對準，其中用於變化之一些公差建立成例如互連線之寬度。

對應製程將晶粒200放置於示例性晶粒托盤202中，該示例性晶粒托盤具有通孔204/205，該等通孔用於允許在晶粒200之頂側206及下側208上處理，從而實現每一晶粒200之頂側206及底側208處理，而晶粒200不離開晶粒托盤202。在一個方案中，如圖3中所示，晶粒200之頂側206經準備以用於藉由選擇性地移除上部保護塗層210接合至基板214，而晶粒200在晶粒托盤202中。當準備108頂側206時，包括例如清潔、活化及/或端接，然後位於晶粒托盤202下面的升離裝置300向晶粒200之底部表面208提供氣動流，該氣動流將晶粒200自晶粒托盤202提升而不倒轉晶粒200，以便將晶粒200之頂部表面接合至可位於晶粒托盤202以上之基板214。

圖4展示圖3中所示之用於堆疊器件以製作3D積體電路總成的製程之示例性繼續部分。在圖4中，圖3或圖2之製程藉由移除放置於基板214上之第一批晶粒200上的保護層212或210來重複多次，如在圖3或圖2中。然後例如藉由活化及端接來處理晶粒200之新暴露的表面208以用於接合。升離裝置300同時可裝載有後續組晶粒400，該組晶粒具有其等如在圖3中處理之頂部表面206。此下一批晶粒400然後藉由氣動流自升離裝置300提升，以便與第一批晶粒200之顛倒的「頂部表面」接合，該頂部表面原先是位於晶粒托盤202以上之晶粒200的原始底部表面208。此製 程可重複多次以建立晶粒至晶粒堆疊總成，而不須自晶粒托盤202倒轉晶粒200及400等等。

圖5展示用於堆疊器件以製作3D積體電路總成之另一示例性製程。區別於圖3至圖4之示例性製程，圖5之示例性方法一次移除頂部及底部保護層210及212兩者，使最近暴露的晶粒表面206及208立即可用於進一步堆疊及與晶粒200之相繼層接合。

在實行方案中，晶粒200放置於晶粒托盤202中，該晶粒托盤具有通孔204/205，該等通孔允許在晶粒200之底側208上自下側處理，不排除在晶粒200之頂部表面206上處理。晶粒200之頂部表面206及晶粒200之底部表面208兩者經準備以用於接合216至基板214或下一批晶粒200之暴露表面。例如，晶粒200可在頂部表面206及底部表面208兩者上具有待移除之極性或非極性抗蝕層。該批晶粒200自晶粒托盤202氣動地提升且不倒轉個別晶粒200，晶粒200接合216至基板214。晶粒200之相對、底部表面208現在經暴露以用於接合216至下一批晶粒200。下一批晶粒200裝載至晶粒托盤202，且此下一批晶粒200亦具有晶粒200之頂部表面206及底部表面208，該等頂部表面及底部表面已經準備以用於在一個準備循環中接合216，亦即，不使晶粒200離開晶粒托盤202。下一批晶粒200之頂部表面206接合至晶粒200的預先接合216至基板之暴露表面208。此製程可重複多次以便將每一下一批晶粒200之頂側206接合至每一前批晶粒200之底側208，該前批晶粒接合至基板214，從而組裝晶粒至晶粒堆疊。在堆疊操作之每一重複的單個循環中，包括準備步驟，且經過整個製程，經堆疊之晶粒200在堆疊組裝期間從不倒轉。

在實行方案中，製程可自晶粒200之相應頂側206及底側208同時移除上部及下部晶粒保護塗層210及212。晶粒200可超薄，因為不存在倒轉操作以損壞晶粒200或產生有害的灰塵及顆粒。薄晶粒200之厚度可為50微米或更小，例如10微米，或甚至更小。

示例性技術亦蝕刻晶粒200之側向側面以降低微粒碎屑在放置或提升期間與晶粒200分離之可能性，且防止微粒碎屑切片、破裂、剝脫及下落至晶粒托盤202上以損害製程之完整性。

示例性方法

圖6展示堆疊器件以製作積體電路總成之示例性方法600。在圖6之流程圖中，在個別方塊中展示示例性方法600之操作。

在方塊602處，將晶粒放置於晶粒托盤中，該晶粒托盤包含允許在每一晶粒之頂側及底側兩者上處理之通孔。

在方塊604處，晶粒之底側經準備用於以接合至基板或其他晶粒。該準備可包括自晶粒之底部移除下部保護塗層，諸如極性或非極性抗蝕層。該準備可進一步包括用於接合之表面活化及端接操作。

在方塊606處，自晶粒托盤取出晶粒而不倒轉，晶粒之底側與基板或其他晶粒接合。

諸如極性或非極性抗蝕層之上部保護塗層可自僅接合至基板之晶粒的頂部移除，以便繼續堆疊循環。當重複時，該製程包括在自已接合至基板之晶粒的頂部移除保護塗層後，將如上述下一批晶粒之底部接合至已接合至基板之晶粒的頂部。

圖7展示堆疊器件以製作積體電路總成之另一示例性方法 700。在圖7之流程圖中，在個別方塊中展示示例性方法700之操作。

在方塊702處，將晶粒放置於晶粒托盤中，該晶粒托盤包含允許在每一晶粒之頂側及底側兩者上處理之通孔。

在方塊704處，晶粒之頂側經準備以用於接合至顛倒固持的基板之表面，或接合至已接合至基板之其他晶粒的底部。

在方塊706處，晶粒自晶粒托盤氣動地提升且不倒轉該等晶粒，晶粒之頂側接合至基板之表面，或接合至已接合至基板之其他晶粒的底部。

圖8展示堆疊器件以製作積體電路總成之另一示例性方法800。在圖8之流程圖中，在個別方塊中展示示例性方法800之操作。

在方塊802處，將晶粒放置於晶粒托盤中，該晶粒托盤包含允許在每一晶粒之頂側及底側兩者上處理之通孔。

在方塊804處，晶粒之頂側及底側兩者都經準備以用於接合至基板或其他晶粒。

在方塊806處，晶粒自晶粒托盤氣動地提升且不倒轉該等晶粒，晶粒之頂側接合至顛倒固持的基板之表面，或接合至已接合至基板之其他晶粒的底部。

在方塊808處，將該方法重複多次以便將每一下一批晶粒之頂側接合至每一前批晶粒之底側(或其他暴露表面)，以產生接合至基板之晶粒的堆疊。晶粒堆疊隨後在惰性周圍環境中或真空中在較高溫度下熱處理。熱處理溫度可介於150至400℃範圍之間15分鐘至小於20小時。溫度越低，熱處理時間越長。

在本說明書及隨附申請專利範圍中：術語「連接(connect、connection、connected、in connection with及connecting)」用來意指「直接連接」或「經由一或多個元件連接」。術語「耦接(couple、coupling、coupled)」、「耦接在一起」及「與...耦接」用來意指「直接耦接在一起」或「經由一或多個元件耦接在一起」。

雖然已關於有限數目之實施例揭露本揭露內容，但具有本揭露內容之權益的熟習此項技術者將瞭解本描述可能給出的眾多修改及變化。隨附申請專利範圍意欲涵蓋如落入本揭露內容之真實精神及範疇內的所有此類修改及變化。

Claims (28)

1. 一種裝置，其包含：一晶粒托盤，其用於支撐一半導體材料以用於頂側處理及底側處理兩者；一邊框，其設置於該晶粒托盤之一內部周邊上，以用於在該半導體材料之一邊緣處支撐該半導體材料；以及該晶粒托盤中之一通孔，其用於實現接取該半導體材料之至少一底側以用於至少該底側處理。
2. 如申請專利範圍第1項之裝置，其中該通孔實現接取該半導體材料之一整個底側以用於該底側處理，除該邊框與該半導體材料之該邊緣之間的一或多個接觸區域之外。
3. 如申請專利範圍第1項之裝置，其進一步包含該邊框上之凸塊、球體、半球、脊部、奈米線、或銷，以減少該邊框與該半導體材料之該邊緣之間的一或多個接觸區域，以便增加對該半導體材料之該底側的接取。
4. 如申請專利範圍第1項之裝置，其中該晶粒托盤同時實現該半導體材料之頂側處理及底側處理。
5. 如申請專利範圍第1項之裝置，其進一步包含該晶粒托盤上之一親水層或塗層。
6. 如申請專利範圍第5項之裝置，其中該親水層包含一抗刮表面。
7. 如申請專利範圍第1項之裝置，其中該通孔實現接取該底側以用於選自由以下各項所組成之群組的一製程：一清潔操作、一塗層移除製程、一層移除製程、一活化製程、一端接製程、一層壓製程、一接合製程及一 直接接合互連製程。
8. 如申請專利範圍第1項之裝置，其中該晶粒托盤使該半導體材料能夠自該晶粒托盤拾取，且使該半導體材料之該底側能夠附接至一基板，而不倒轉該半導體材料。
9. 如申請專利範圍第1項之裝置，其進一步包含一升離構件，該升離構件用於將一氣動氣流引導至該半導體材料之該底側，以便將該半導體材料自該晶粒托盤提升至一基板、一晶圓或一晶粒。
10. 一種系統，其包含：一框架，其用於在暴露一半導體材料之一晶粒之一頂部及一底部以用於處理時固持該晶粒；以及該框架之一內部輪緣，其用於在該晶粒之一邊緣處支撐該晶粒。
11. 如申請專利範圍第10項之系統，其中該內部輪緣包含表面特性以減少該內部輪緣與該晶粒之該邊緣之間的一接觸區域，以便增加該晶粒之該底部的可用於處理之一區域。
12. 如申請專利範圍第10項之系統，其進一步包含一托盤，該托盤由用於處理多個晶粒之框架的一陣列組成。
13. 如申請專利範圍第12項之系統，其進一步包含一升離裝置，該升離裝置可附接或可配對至該托盤之一基底，其中該升離裝置提供一氣動氣流以便自該托盤推動所述多個晶粒以與一晶圓或一基板接觸，或推動至多個晶粒堆疊之相應晶粒上，以用於接合。
14. 如申請專利範圍第12項之系統，其中由所述框架之該陣列組成的該托盤實現上部及下部晶粒保護塗層之同時移除、所述多個晶粒之頂部表面 的活化、所述多個晶粒之頂部表面的端接處理、以及所述多個晶粒至一晶圓、一基板、或至相應多個晶粒堆疊之接合，而不倒轉所述多個晶粒。
15. 如申請專利範圍第14項之系統，其中該托盤及該升離裝置定位所述多個晶粒以使所述多個晶粒之頂部表面與該晶圓、該基板、或所述相應多個晶粒堆疊接合，而所述多個晶粒之底部表面在所述多個晶粒堆疊之一進行的組裝中，準備接合至將由該系統處理之一下一批多個晶粒的頂部表面之一下一位置。
16. 一種方法，其包含：將晶粒放置於一晶粒托盤中，該晶粒托盤包含允許在每一晶粒之一頂側及一底側兩者上處理之通孔；準備所述晶粒之所述底側以用於接合至一基板或其他晶粒；以及自該晶粒托盤取出所述晶粒而不倒轉所述晶粒，將所述晶粒之所述底側放置於該基板上以用於接合。
17. 一種方法，其包含：將晶粒放置於一晶粒托盤中，該晶粒托盤包含允許在每一晶粒之一頂側及一底側兩者上處理之通孔；準備所述晶粒之所述頂側以用於接合至一基板之一表面或接合至已接合至該基板之其他晶粒的底側；以及自該晶粒托盤氣動地提升所述晶粒且不倒轉所述晶粒，將所述晶粒之所述頂側接合至該基板之該表面，或接合至已接合至該基板之所述其他晶粒的所述底側。
18. 一種方法，其包含： 將晶粒放置於一晶粒托盤中，該晶粒托盤包含允許在每一晶粒之一頂側及一底側兩者上處理之通孔；準備所述晶粒之所述頂側及所述晶粒之所述底側兩者，以用於接合至該基板之一表面或接合至已接合至該基板之其他晶粒；自該晶粒托盤氣動地提升所述晶粒且不倒轉所述晶粒，將所述晶粒之所述頂側接合至該基板之該表面，或接合至已接合至該基板之所述其他晶粒；以及重複該方法多次以便將每一下一批晶粒之頂側接合至已接合至該基板之每一前批晶粒。
19. 如申請專利範圍第18項之方法，其進一步包含自所述晶粒之相應頂側及底側同時移除一上部保護塗層及一下部保護塗層；活化所述晶粒之所述頂側；以及在氣動地提升所述晶粒之前，端接所述晶粒之所述頂側，以與該基板接合或與所述前批晶粒接合。
20. 如申請專利範圍第18項之方法，其中所述晶粒包含超薄晶粒，所述超薄晶粒用於組裝所述超薄晶粒之堆疊，而不倒轉所述超薄晶粒。
21. 一種裝置，其包含：一基板托盤，其用於支撐一基板以用於頂側處理及底側處理兩者；一邊框，其設置於該基板托盤之一內部周邊上，以用於在該基板之一邊緣處支撐該基板；以及該基板托盤中之一通孔，其用於實現接取該基板之至少一底側以用於至少該底側處理，其中該裝置之該表面包含一電漿抗蝕層。
22. 如申請專利範圍第22項之裝置，其中該電漿抗蝕層包含氧化鋁或氧化釔及其組合。
23. 如申請專利範圍第23項之裝置，其中該裝置托盤使基板材料能夠自該基板托盤拾取，且使半導體材料之底側能夠附接至另一基板，而不倒轉該基板材料。
24. 一種系統，其包含：一框架，其用於在暴露一基板之一頂部及一底部以用於處理時固持該基板；以及該框架之一內部輪緣，其用於在該晶粒之一邊緣處支撐該基板。
25. 如申請專利範圍第24項之系統，其中該框架塗覆有電漿抗蝕層。
26. 如申請專利範圍第25項之系統，其中該電漿抗蝕層包含氧化鋁或氧化釔及其組合。
27. 如申請專利範圍第24項之系統，其中系統托盤使基板材料能夠自基板托盤拾取，且使半導體材料之底側能夠附接至另一基板，而不倒轉該基板材料。
28. 如申請專利範圍第24項之系統，其中該基板包含一晶粒、玻璃、電介質或一器件。