TW201810594A - 用於埋入式通道轉移閘之設備及方法 - Google Patents

Abstract

一種影像感測器像素可包括一光二極體、一浮動擴散、及一轉移閘。一埋入式通道可形成在該轉移閘下方。該埋入式通道可自該浮動擴散延伸以重疊該轉移閘之一部分，而不完全延伸在該轉移閘下方或到達該光二極體。該埋入式通道可提供一路徑用於使來自該光二極體之抗暈光電流到達該浮動擴散，同時允許轉移閘斷開電壓維持充分高以防止轉移閘暗電流流動至該光二極體中。

Description

用於埋入式通道轉移閘之設備及方法

本發明大體上係關於成像裝置，且具體而言，係關於具有含埋入式通道轉移閘之像素之成像裝置。 影像感測器經常用在電子裝置（諸如行動電話、相機、及電腦）中以擷取影像。在一典型配置中，一電子裝置具備依像素列及像素行配置之影像像素之一陣列。影像像素含有一光二極體（或其他類型光偵測器），用於回應於光而產生電荷（例如，藉由光電轉換）。電路系統經常耦合至各像素行，用於自影像像素讀出影像信號。 在某些應用中，一光二極體可變成經填充有電子（電荷），且過量產生之電子會「溢出」或遷移至一相鄰光二極體中。這些過量電子（可稱為暈光(blooming)電流或電荷）會發生於影像感測器曝露於強光時。在這些情境中，暈光電流會在一所得影像中產生各種非所欲的假影。 因此，希望使成像系統具備經改善的抗暈光控制。

電子裝置（例如，數位相機、電腦、行動電話）及其他電子裝置可包括收集入射光以擷取一影像的影像感測器。該等影像感測器可包括影像像素陣列。該等影像感測器中的像素可包括光敏元件，例如將入射光轉換成影像信號的光二極體。影像感測器可具有任何數目個像素（例如，數百個、數千個、或更多個）。例如，一典型影像感測器可具有數十萬或數百萬個像素（例如，百萬像素）。影像感測器可包括控制電路系統，例如用於操作影像像素的電路系統及用於讀出對應於由光敏元件所產生電荷之影像信號的讀出電路系統。 圖1係一說明性成像系統（諸如使用一影像感測器以擷取影像的一電子裝置）的圖式。圖1之電子裝置10可係一可攜式電子裝置（諸如一相機）、一行動電話、一平板電腦、一網路攝影機、一視訊攝影機、一視訊監視系統、一汽車成像系統、一具有成像能力之視訊遊戲系統，或擷取數位影像資料的任何其他所欲之成像系統或裝置。相機模組12可用於將入射光轉換成數位影像資料。相機模組12可包括一或多個鏡頭14及一或多個對應影像感測器16。鏡頭14可包括固定及/或可調整鏡頭且可包括形成在影像感測器16之一成像表面上的微透鏡。在影像擷取操作期間，來自一場景的光可由鏡頭14聚焦在影像感測器16上。影像感測器16可包括用於轉換類比像素資料成為待提供至儲存與處理電路系統18的相對應之數位影像資料的電路系統。若為所欲，相機模組12可具備鏡頭14之一陣列及對應影像感測器16之一陣列。 儲存與處理電路系統18可包括一或多個積體電路（例如，影像處理電路、微處理器、儲存裝置，如隨機存取記憶體及非揮發性記憶體等等），並且可使用與相機模組12分離及/或形成相機模組12之一部分的組件（例如，形成包括影像感測器16之一積體電路之一部分的電路，或模組12內與影像感測器16相關聯之一積體電路）來實施。可使用處理電路系統18（例如，使用在處理電路系統18上之一影像處理引擎、使用在處理電路系統18上之一成像模式選擇引擎等）來處理及儲存已由相機模組12所擷取之影像資料。若為所欲，可使用耦合至處理電路系統18的有線及/或無線通訊路徑，來提供經處理的影像資料給外部設備（例如，一電腦、外部顯示器或其他裝置）。 如圖2所示，影像感測器16可包括：一像素陣列20，其含有依列及行配置之影像感測器像素30（本文中有時稱之為影像像素或像素）；及控制與處理電路系統44（其可包括，舉例而言，影像信號處理電路系統）。舉例而言，陣列20可含有數百或數千列及行之影像感測器像素30。控制電路系統44可耦合至列控制電路系統46及影像讀出電路系統48（有時稱之為行控制電路系統、讀出電路系統、處理電路系統、或行解碼器電路系統）。列控制電路系統46可自控制電路系統44接收列位址，且透過列控制線50供應相對應之列控制信號（諸如重設、列選擇、電荷傳輸、雙轉換增益、及讀出控制信號）至像素30。一或多條導電線諸如（行線42）可耦合至陣列20中之各行像素30。行線42可用於自像素30讀出影像信號及用於供應偏壓信號（例如，偏壓電流或偏壓電壓）至像素30。若為所欲，在像素讀出操作期間，可使用列控制電路系統46來選擇在陣列20中之一像素列，及可沿行線42讀出在該像素列中之影像像素30所產生之影像信號。 影像讀出電路系統48可透過行線42接收影像信號（例如，由像素30所產生之類比像素值）。影像讀出電路系統48可包括用於取樣及暫時儲存自陣列20讀出之影像信號之取樣保持電路系統、放大器電路系統、類比轉數位轉換(ADC)電路系統、偏壓電路系統、行記憶體、用於選擇性啟用或停用行電路系統之鎖存器電路系統、或耦合至陣列20中之一或多行像素以用於操作像素30及用於自像素30讀出影像信號的其他電路系統。在讀出電路系統48中之ADC電路系統可將接收自陣列20之類比像素值轉換成為相對應之數位像素值（有時稱之為數位影像資料或數位像素資料）。影像讀出電路系統48可針對一或多個像素行中之像素，供應數位像素資料至控制與處理電路系統44及/或處理器18（圖1）。 若為所欲，一濾色器陣列可形成於在陣列20中之光敏區域上方，使得在該濾色器陣列中之一所欲之濾色器元件形成於一相關聯像素30之光敏區域之一上表面上方。一微透鏡可形成於該濾色器陣列之一上表面上方以聚焦入射光在與像素30相關聯之光敏區域上。入射光可藉由該微透鏡而聚焦在該光敏區域上且可行進通過該濾色器元件，使得在該光敏區域僅擷取一相對應顏色之光。若為所欲，對於在陣列20中之一或多個像素30，一可選之遮罩層可插置於該濾色器元件與該微透鏡之間。在另一適合的配置中，對於在陣列20中之一或多個像素30，一可選之遮罩層可插置於該濾色器元件與該光敏區域之間。該等遮罩層可包括金屬遮罩層或其他濾光層，其等阻擋影像光之一部分免於在光敏區域處接收。該等遮罩層可（例如）經提供至一些影像像素30，以調整相對應影像像素30之有效曝光位準（例如，相對於沒有遮罩層之影像像素30，具有遮罩層之影像像素30可擷取較少的光）。若為所欲，可形成無任何遮罩層之影像像素30。 若為所欲，在圖2之陣列20中之像素30可具備濾色器元件之一陣列，各濾色器元件傳遞一或多種顏色之光。所有或一些像素30可具備一濾色器元件。用於像素30之濾色器元件可係紅色濾色器元件（例如，傳遞紅色光、同時反射及/或吸收其他顏色光的光阻材料）、藍色濾色器元件（例如，傳遞藍色光、同時反射及/或吸收其他顏色光的光阻材料）、及/或綠色濾色器元件（例如，傳遞綠色光、同時反射及/或吸收其他顏色光的光阻材料）。濾色器元件亦可經組態以過濾人類可見光譜外之光。舉例而言，濾色器元件可經組態以過濾紫外線或紅外光（例如，一濾色器元件可僅允許紅外光或紫外線光到達光二極體）。濾色器元件可組態影像像素30以僅偵測某波長或波長範圍（本文中有時稱之為一波長帶）之光且可經組態以允許多個波長之光通過，同時阻擋某其他波長之光（舉例而言，具有對應於某可見光顏色之一波長及/或一紅外線或紫外線波長之光）。 傳遞兩種或更多種顏色之光（例如，選自包括紅色光、藍色光、及綠色光之群組之兩種或更多種顏色之光）的濾色器元件本文中有時稱之為「寬帶」濾光元件。舉例而言，經組態以傳遞紅色及綠色光的黃色濾色器元件以及經組態以傳遞紅色、綠色、及藍色光的清透濾色器元件在本文中可稱為寬帶濾光元件或寬帶濾色器元件。經組態以傳遞紅色及藍色光的洋紅色濾色器元件在本文中亦可稱為寬帶濾光元件或寬帶濾色器元件。同樣地，包括一寬帶濾色器元件（例如，一黃色、洋紅色、或清透濾色器元件）且因此對兩種或更多種顏色之光敏感的影像像素（例如，其回應於偵測選自包括紅色光、藍色光、及綠色光之群組之兩種或更多種顏色之光而擷取影像信號）在本文中有時可稱為寬帶像素或寬帶影像像素。由寬帶影像像素所產生之影像信號在本文中有時可稱為寬帶影像信號。寬帶影像像素可具有由形成寬帶濾色器元件之材料及/或形成影像感測器像素之材料（例如，矽）定義的一自然敏感度。在另一適合的配置中，可形成不含任何濾色器元件的寬帶影像像素。若為所欲，可透過使用光吸收劑（諸如顏料）來調整寬帶影像像素之敏感度以達到更佳的顏色重現及/或雜訊特性。相比而言，「有色」像素在本文中可用以指主要對一種顏色之光（例如，紅色光、藍色光、綠色光、或任何其他適合的顏色之光）敏感的影像像素。有色像素在本文中有時可稱為窄帶影像像素，此係因為該有色像素具有窄於寬帶影像像素的一光譜回應。 若為所欲，非經組態成對紅外光敏感的窄帶像素及/或寬帶像素可具備併有NIR輻射之吸收劑的濾色器。阻擋近紅外光的濾色器可最小化紅外光在含有可見光及紅外線輻射兩者的發光體中對顏色重現之影響。 舉實例而言，影像感測器像素（諸如在陣列20中之影像像素）可具備一濾色器陣列，該濾色器陣列允許一單一影像感測器使用依一拜耳馬賽克圖案(Bayer mosaic pattern)配置的相對應之紅色、綠色、及藍色影像感測器像素來取樣紅色、綠色、及藍色(RGB)光。拜耳馬賽克圖案由2×2影像像素之一重複單元胞所組成，其中兩個綠色影像像素彼此對角地相對且相鄰於一紅色影像像素，該紅色影像像素與一藍色影像像素對角地相對。然而，與拜耳馬賽克圖案相關聯的信雜比(SNR)之限制使得難以減小影像感測器（諸如影像感測器16）之大小。因此，希望能夠提供含有一擷取影像之改善構件的影像感測器。在另一適合的實例中，由具有寬帶濾色器元件之寬帶影像像素來取代在一拜耳圖案中的綠色像素。一般而言，這些實例僅係說明性，且任何所欲之顏色且依任何所欲圖案之濾色器元件可形成於任何所欲數目個影像像素30之上方。 圖3展示在影像像素陣列16之一說明性影像像素30中的電路系統。如圖3所示，像素30可包括一光敏元件，諸如光二極體22（本文中有時稱之為光偵測器22）。可在正供電端子33處供應一正像素供電電壓（例如，電壓Vaa_pix）。可在接地端子32處供應一接地供電電壓（例如，Vss）。入射光在行進通過一濾色器結構之後被光二極體22蒐集。光二極體22將該光轉換成電荷。 在獲取一影像之前，可確證(assert)重設控制信號RST。此接通(turn on)重設電晶體28且重設電荷儲存節點26（亦稱為浮動擴散FD）至等於或接近Vaa_pix之電壓。接著，可撤銷確證(deassert)重設控制信號RST以斷開(turn off)重設電晶體28。在重設程序完成之後，可確證轉移閘控制信號TX以接通轉移電晶體（轉移閘）24。當接通轉移電晶體24時，已由光二極體22回應於入射光所產生之電荷傳輸至電荷儲存節點26。 可使用一摻雜半導體區域（例如，藉由離子植入、雜質擴散、或其他摻雜技術而形成在一矽基材中之一摻雜矽區域）來實施電荷儲存節點26。該摻雜半導體區域（即，浮動擴散FD）可展現可用以儲存已自光二極體22傳輸之電荷的一電容。由源極隨耦電晶體34緩衝與在節點26上之所儲存電荷相關聯之信號。列選擇電晶體36連接源極隨耦電晶體34至行輸出線41。 若為所欲，可使用其他類型之影像像素電路系統以實施感測器16之影像像素。舉例而言，各影像感測器像素30（參見，例如，圖1）可係三電晶體式像素、含有四個電晶體之釘紮(pinned)光二極體像素、全域快門像素等。圖3之電路系統僅係說明性。 當希望讀出所儲存電荷之值（即，由電晶體34之源極S處信號所表示的所儲存電荷之值）時，可確證選擇控制信號RS。當確證信號RS時，電晶體36接通且在輸出路徑38上產生一相對應之信號Vout（其表示在電荷儲存節點26上之電荷之量值）。在一典型組態中，在一給定影像感測器之影像感測器像素陣列中有許多列及行之像素，諸如像素30。一導電路徑（諸如路徑41）可與一行之影像像素30相關聯。 當在一給定像素30中確證信號RS時，可使用路徑41以自像素30路由信號Vout至讀出電路系統（在圖2中以48標示）。 圖4展示結合圖3描述之類型之像素30之一部分的剖面側視圖。圖4之像素30包括形成在半導體基材40（例如，一層矽）中的一光二極體22及一浮動擴散26。一轉移閘24傳輸由光二極體22所產生之電荷至浮動擴散26。閘極氧化物35（例如，SiO2）形成於半導體基材40上方。半導體基材40之矽及閘極氧化物35在Si-SiO2界面37處會合。 當光二極體22曝露於入射光時，電荷（電子）會開始累積在光二極體井中。在一些情況中，所產生的電荷可能比光二極體22能夠保持者更多（例如，當像素30曝露於強光時）。換言之，可能超過光二極體之滿載井容量(full well capacity, FWC)。在光二極體22上的電荷可接著「溢出」至光二極體22外並且至相鄰像素30中。如此的電子溢出（本文中有時稱之為暈光(blooming)或暈光電流(blooming current)）可在一所得影像中導致非所欲的影像假影。 一種嘗試緩和暈光電流之方式可包括設定轉移閘24之低（斷開）電壓(Vtx_lo)，使得介於光二極體22與浮動擴散26之間之電荷障壁（即，抗暈光障壁）低於相鄰光二極體30之間及自光二極體至像素電晶體源極與汲極區域之電荷障壁（即，隔離障壁）。依此方式設定Vtx_lo可允許一些或所有暈光電流43自光二極體22流動至浮動擴散26。然而，依此方式設定Vtx_lo以減小電荷障壁可能使得來自轉移閘24之暗電流45在光二極體22中聚集。依此方式設定Vtx_lo亦可能使得轉移閘24無法累積(accumulate)及完全斷開。這些問題可能導致非所欲的影像假影。 一種嘗試解決這些問題之方式可包括形成含有一毯覆埋入式通道(blanket buried channel) 51之轉移閘24。圖5展示一像素30之一說明性實例，該像素包括自光二極體22連續延伸至浮動擴散26之一毯覆埋入式通道51。毯覆埋入式通道51可包括一N型摻雜區域，N型摻雜區域侷限電荷至毯覆埋入式通道51之傳輸，使得電荷保持遠離轉移閘24之Si/SiO2界面37。此可有助於防止電子在Si/SiO2界面37處再結合且可允許累積Si/SiO2界面37以避免產生暗電流45。一毯覆埋入式通道51亦可有助於為暈光電流43提供一路徑。舉例而言，一大的負電壓可施加在轉移閘24上，使得轉移閘24可累積且因此被強力斷開，同時埋入式通道51為暈光電荷43提供自光二極體22至儲存節點26之一路徑。在一些實例中，埋入式P型植入物53可提供在毯覆埋入式通道51下方。 然而，一毯覆埋入式通道51會對像素效能有負面影響。舉例而言，對於含有一短轉移閘24之小型像素30，會難以累積轉移閘24及使用毯覆埋入式通道51建置用於使暈光電荷43到達浮動擴散26之一路徑。為了建置用於暈光電荷43之一路徑，埋入式通道能量及植入物劑量不利於所欲之光二極體摻雜及電位變化曲線。毯覆埋入式通道植入物之一不利效應係，除非使用一大的高電壓（本文中有時稱之為Vtx_on或Vtx_hi），否則光二極體22之釘紮電壓(Vpin)會增加，其繼而會增加像素遲滯(pixel lag)（即，導致當轉移閘24經脈衝接通(pulsed on)時，自一全光二極體22至浮動擴散26的電荷傳輸效率較低）。雖然在此類情況中嘗試降低所需Vpin可降低光二極體22之摻雜濃度，但是此將降低光二極體22之滿載井容量。一般而言，併入一毯覆埋入式通道51使得難以達成所欲的整體像素效能。 在嘗試解決使用毯覆埋入式通道51時所引起的一些問題時，可實施自光二極體22延伸之一部分埋入式通道51，如在圖6中所展示。然而，在圖6中所展示之類型之一部分埋入式通道51對於對準變化(alignment variation)敏感，且仍會影響諸如抗暈光障壁、釘紮電壓、及遲滯等參數。 圖7展示一影像像素30之一部分的剖面側視圖，其可解決結合圖4至圖6所描述之影像感測器像素30之問題。如圖6所示，影像像素30可包括半導體基材40、一光二極體22、一浮動擴散26、及用於傳輸累積在光二極體22上之電荷至浮動擴散26的一轉移閘24。在圖7之說明性實例中，影像感測器像素30可包括一埋入式通道區域91以形成一埋入式通道轉移閘24。如圖7所示，埋入式通道區域(Bch) 91可自（源自）浮動擴散26延伸，使得埋入式通道區域91電耦合及/或實體上耦合至浮動擴散26。埋入式通道區域91可形成在半導體基材40中，使得埋入式通道區域91僅部分地延伸在轉移閘24下方。換言之，埋入式通道區域91可不完全延伸在轉移閘24下方、可僅部分地重疊轉移閘24、可延伸至半導體基材40中且在轉移閘24下方而不延伸至（即，到達或接觸）光二極體22，及/或可朝向光二極體22延伸同時仍然藉由半導體基材40之一部分而與光二極體22分離（即，埋入式通道91與光二極體22之間可有一間隙）。依此方式，埋入式通道91可稱為一不連續埋入式通道、可稱之不延伸轉移閘24之整個長度、及/或可稱之侷限於轉移閘24之一中央區域。 在一適合的配置中，埋入式通道91係一N型通道。若為所欲，埋入式通道轉移閘24亦可包括形成在埋入式通道區域91下方的一埋入式P型植入物(BTP) 93。埋入式P型植入物93可重疊埋入式通道91且亦可僅部分地延伸在轉移閘24下方。埋入式P型植入物93可使埋入式通道91侷限於半導體基材40內之一較窄、較薄區域，此可有助於侷限及控制暈光電流43流動穿過像素30中之該區域之電位。然而，此僅係說明性。若為所欲，可顚倒植入物93及埋入式通道91之摻雜類型。 在一實例中，可使用砷作為用於埋入式通道區域91之摻雜劑，及可使用硼作為用於P型植入物93之摻雜劑。然而，此僅係說明性，且若為所欲，可使用不同的摻雜劑。 藉由形成自浮動擴散26延伸、而不延伸至光二極體22中的埋入式通道區域91，可緩和與圖4至圖6中展示之類型之像素相關聯之負面態樣。舉例而言，可實施圖7之埋入式通道區域91，而無需調整光二極體22之光二極體電位或摻雜變化曲線（此為圖5及圖6中展示之類型之一埋入式通道51所需）。因此，可實施現有光二極體及轉移閘工程設計以提供低遲滯及低暗電流。當實施如在圖7中展示之一埋入式通道91時，轉移閘24之光二極體側亦易於累積，且可將暗電流45自轉移閘24轉向至浮動擴散26，而非至光二極體22中。埋入式通道區域91亦可提供一路徑使得暈光電流43自光二極體22被導引至浮動擴散26，而無需降低光二極體22之摻雜濃度（且藉此避免減小光二極體22之滿載井容量）。在此一配置中，仍可調整Vtx_lo以對暈光障壁及暈光電流至浮動擴散26之流動具有一定的控制。 運用結合圖7展示及描述之類型之埋入式通道91，Vtx_lo可設定為‑1.0 V（舉例而言）以抑制來自轉移閘24及Si/SiO2界面37之暗電流45。可藉由在轉移閘24下之表面區域下方的埋入式通道區域91設定抗暈光障壁。因此，可提供低於隔離障壁達0.2 V至0.3 V的一抗暈光障壁，從而同時允許一高電流抗暈光路徑及轉移閘通道區域中靠近光二極體之表面累積。一埋入式傳輸P型植入物93可使埋入式通道區域91侷限於在轉移閘24之表面下方的一較窄部分，以改善對於抗暈光障壁電位及抗暈光電流之流動之控制。此可避免在Vtx_lo被設定為相較於用以抑制TX暗電流以提供低於隔離障壁達0.2 V至0.3 V的一抗暈光障壁（即，相鄰光二極體之間及自光二極體至像素電晶體源極與汲極區域之障壁）所必需的Vtx_lo更接近零電壓之負值時會引起之問題（例如，上文結合圖4描述者）。 當埋入式通道植入物91（例如，一N型植入物）侷限於轉移閘24之浮動擴散側時，可使用埋入式通道植入物91來將轉移閘24之浮動擴散側之臨限電壓設定為低於轉移閘之光二極體側者。換言之，在轉移閘24之光二極體側下的一P型區域將具有高於在轉移閘24之浮動擴散側下之區域者的一臨限電壓，而無需增加一額外P型植入物至轉移閘24之光二極體側以建立較高的臨限電壓（此可係圖4至圖6之實例所必需）。由於在轉移閘24之浮動擴散側上的臨限電壓較低，在整合期間的任何轉移閘暗電流45都將被轉向至浮動擴散26且不會被聚集在光二極體22中。據此，可免除用於轉移閘24之光二極體側的額外P型植入物，且可用新的埋入式通道結構91來達成暗電流轉向。由於可免除額外P型植入物，所以可使用埋入式通道91所需之額外遮罩，而不會使遮罩數目淨增加。 圖8展示影像感測器16之一部分之一俯視平面圖。圖8展示具有光二極體22及轉移閘24之複數個像素30之一部分（圖中僅標示像素中之一者）。在圖8之說明性實例中，由兩個像素30共用浮動擴散26。此僅係說明性，因為各像素30可具有自己的浮動擴散26，或可由多於兩個像素30共用一浮動擴散26，若為所欲。 如圖8所示，埋入式通道91侷限於轉移閘24之中央區域。在製造期間，可使用與埋入式通道91相同的佈局及遮罩來形成埋入式P型植入物93，使得埋入式通道91與P型植入物93對準（即，P型植入物93亦侷限於轉移閘24之一中央區域）。藉由使用相同佈局及遮罩來形成埋入式通道91及P型植入物93，可使所提供之製作程序降低遮罩設定成本、減少遮罩步驟、及降低整體程序成本。依此方式形成埋入式通道91及P型植入物93亦可最小化或排除埋入式通道91與P型植入物93之間之對準問題。藉由使通道91及植入物93侷限於轉移閘24之一中央區域，該佈局對於與轉移閘24的對準變化較不敏感。此配置亦可降低暗電流45及增加轉換增益。舉例而言，對準變化可僅影響介於光二極體22與埋入式通道91之間之距離，且不會影響Vpin。此可對抗暈光障壁及電流造成較少變化。 若為所欲，可使用與用於N型輕摻雜汲極(NLDD)植入物相同的遮罩來形成埋入式通道植入物91及P型植入物93。在另一實例中，對於埋入式通道91及植入物93可使用一不同遮罩，使得可在浮動擴散區域26中省略P型植入物93，以提供一較高的轉換增益（即，降低浮動擴散電容）。在又另一實例中，可完全省略P型植入物93。 埋入式通道91及/或P型植入物93之其他配置亦可行。舉例而言，圖9展示藉由使一第一通道部分（區域）91-1自光二極體22延伸以及使埋入式一第二埋入式通道部分（區域）91-2自浮動擴散26延伸而實施的一部分埋入式通道91。部分91-1與部分91-2之間之一間隙存在於轉移閘24之中央區域中。P型植入物93可具有對應於第一埋入式通道部分91-1及第二埋入式通道部分91-2的一第一部分93-1及一第二部分93-2。在此實例中，可藉由介於埋入式通道區域91-1與埋入式通道區域91-2之間之間隙之大小來控制抗暈光障壁。運用此做法，抗暈光障壁對於介於埋入式通道91相對於轉移閘24、光二極體22、及浮動擴散26之間之正常對準變化不敏感。在此實例中，與毯覆埋入式通道相比，埋入式通道91對光二極體電位的影響較小（P型植入物93可補償釘紮電壓增加）。類似於結合圖7及圖8所描述之佈局，埋入式通道91及P型植入物93可使用相同的遮罩，從而減小埋入式通道91與P型植入物93之間之對準問題，並且減小歸因於對準變化所致的暈光障壁及電流之變化。可省略在浮動擴散區域中的P型植入物93以降低浮動擴散電容。 在圖10中，藉由使整個光二極體22（或光二極體22之至少多於在圖9中展示者）與一第一埋入式通道區域91-1重疊並且提供自浮動擴散26延伸之一第二埋入式通道區域91-2來實施一部分埋入式通道91。在轉移閘24下介於該兩個埋入式通道區域91-1與91-2之間仍維持一間隙。諸如此之一配置可尤其實用於包括極短轉移閘24及小型光二極體22並且其中第一通道部分91-1可能太小而不易於圖案化（例如，若通道部分91-1僅在光二極體22中延伸一短的距離，則會難以圖案化）的像素30中。藉由建立延伸更深入至光二極體22中的一毯覆式通道部分91-1，可藉由埋入式通道遮罩來建立介於第一埋入式通道部分91-1與第二埋入式通道部分91-2之間之間隙。替代地，可使用另一埋入式通道補償遮罩及一相反摻雜類型植入物來建立埋入式通道間隙。舉例而言，若埋入式通道91係N型，則補償植入物係P型。即，可使用埋入式通道遮罩來建立橫越轉移閘區域24之一較大轉移閘區域或整個長度的一N型埋入式通道，及可使用一P型埋入式通道補償遮罩及植入物來界定欲移除埋入式通道區域91之處（即，在圖10中，介於通道部分91-1與91-2之間之間隙）。可使用其他方法形成一不連續埋入式通道91。P型植入物93可重疊第一埋入式通道91-1及第二埋入式通道91-2之部分，以及介於該等部分之間之間隙。亦可自浮動擴散區域26省略埋入式P型植入物，舉例而言，以降低浮動擴散電容。 圖11以簡化形式展示一典型影像擷取與處理器系統1800，諸如一數位相機，其包括一成像裝置2000（例如，諸如圖1至圖10之採用具有埋入式通道91之像素30之影像感測器16之一成像裝置2000）。處理器系統1800係具有可包括成像裝置2000的數位電路之系統範例。在非限制之下，這種系統可包括一電腦系統、靜止或視訊相機系統、掃描器、機器視覺、車輛導航、視訊電話、監視系統、自動聚焦系統、星象追蹤系統、動作偵測系統、影像穩定系統以及運用成像裝置的其他系統。 影像擷取及處理器系統1800一般包括：一鏡頭1896，其用於當按下快門釋放鈕1897時，將影像聚焦在裝置2000之像素陣列20上；中央處理單元(CPU) 1895，諸如一微處理器，其控制相機及一或多個影像串流功能，其透過一匯流排1893與一或多個輸入/輸出(I/O)裝置1891通訊。成像裝置2000亦透過匯流排1893來與CPU 1895通訊。系統1800亦包括隨機存取記憶體(RAM) 1892且可包括可移除式記憶體1894，諸如快閃記憶體，其亦透過匯流排1893來與CPU 1895通訊。成像裝置2000可與CPU組合，且在單一積體電路上或不同晶片上，具有或不具有記憶體儲存裝置。雖然將匯流排1893繪示為單一匯流排，然而匯流排可係用於互連系統組件的一或多個匯流排、橋接器或其他通訊路徑。 在各種實施例中，一種形成在半導體基材上的影像感測器像素可包括：一光偵測器，其回應於入射光而產生電荷；一浮動擴散；一轉移閘，其傳輸由該光偵測器所產生之該電荷至該浮動擴散；及一埋入式通道區域，其形成在該半導體基材中。該埋入式通道區域可耦合至該浮動擴散且自該浮動擴散延伸。該埋入式通道區域可僅部分地重疊該轉移閘。該埋入式通道區域可僅部分地延伸在該轉移閘下方且可不延伸至該光偵測器。該半導體基材之一部分可使該埋入式通道區域與該光偵測器分離。該轉移閘之一第一部分可重疊該埋入式通道區域，且該轉移閘之一第二部分可不重疊該埋入式通道區域。 由該光偵測器所產生之該電荷之至少一些可包括暈光電流，且該埋入式通道區域可經組態以將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不接通該轉移閘。該埋入式通道區域可將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不將來自該轉移閘之暗電流耦合至該光偵測器中。 一P型植入物可形成在該半導體基材中埋入式在該埋入式通道區域下方。該埋入式通道區域可包括藉由一間隙分離的第一埋入式通道區域部分及第二埋入式通道區域部分。該第一埋入式通道區域部分可自該光偵測器延伸且僅部分地重疊該轉移閘，且該第二埋入式通道區域部分可自該浮動擴散延伸且僅部分地重疊該轉移閘。第一埋入式P型植入物及第二埋入式P型植入物可形成在該半導體基材中在該第一埋入式通道區域部分及該第二埋入式通道區域部分下方，且該第一埋入式P型植入物與該第二埋入式P型植入物可藉由該間隙分離。該第一埋入式通道區域部分可完全延伸穿過該光偵測器。一埋入式P型植入物可形成在該半導體基材中在該第一埋入式通道區域部分及該第二埋入式通道區域部分下方，且該埋入式P型植入物可延伸在該間隙下方。 在各種實施例中，一種像素可包括一光偵測器、一浮動擴散、及一轉移閘。該轉移閘可包括一不連續埋入式通道。該不連續埋入式通道可重疊該轉移閘之一中央區域，而不延伸至該光偵測器。該不連續埋入式通道可自該浮動擴散延伸至該轉移閘之該中央區域。該不連續埋入式通道可包括自該浮動擴散朝向該光偵測器延伸之一第一部分及自該光偵測器朝向該浮動擴散延伸之一第二部分。該第一部分及該第二部分可不相觸。該轉移閘可包括在該不連續埋入式通道下方之一埋入式植入物。該不連續埋入式通道可具有一第一摻雜類型，且該埋入式植入物可具有一第二摻雜類型，該第二摻雜類型不同於該第一摻雜類型。 在各種實施例中，一種系統可包括一中央處理單元、記憶體、輸入輸出電路系統、及一影像感測器。該影像感測器可包括像素之一陣列。在該陣列中之該等像素中之至少一者可包括：一光偵測器，其回應於光而產生電荷；一浮動擴散；一轉移閘，其打開(open)以傳輸所產生之該電荷的一第一部分至該浮動擴散；及一埋入式通道區域，其自該浮動擴散延伸。該埋入式通道區域可延伸在該轉移閘之一中央部分下方，而不延伸至該光偵測器。該埋入式通道區域可傳輸所產生之該電荷的一第二部分至該浮動擴散，而不打開(open)該轉移閘。一埋入式P型植入物可重疊該埋入式通道區域，而不延伸至該光偵測器。在該陣列中之該等像素中之該至少一者可係複數個相鄰像素中之一者，且該複數個相鄰像素之各者可共用該埋入式通道區域。該埋入式通道區域可包括藉由一間隙分離的第一部分及第二部分。 根據一實施例，提供一種形成在半導體基材上的影像感測器像素，其包括：一光偵測器，其回應於入射光而產生電荷；一浮動擴散；一轉移閘，其傳輸由該光偵測器所產生之該電荷至該浮動擴散；及一埋入式通道區域，其形成在該半導體基材中，該埋入式通道區域耦合至該浮動擴散且自該浮動擴散延伸，且該埋入式通道區域僅部分地重疊該轉移閘。 根據另一實施例，該埋入式通道區域僅部分地延伸在該轉移閘下方且不延伸至該光偵測器。 根據另一實施例，該半導體基材之一部分使該埋入式通道區域與該光偵測器分離。 根據另一實施例，該轉移閘之一第一部分重疊該埋入式通道區域，且該轉移閘之一第二部分不重疊該埋入式通道區域。 根據另一實施例，所產生之該電荷的至少一些包括暈光電流，且該埋入式通道區域經組態以將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不接通該轉移閘。 根據另一實施例，該埋入式通道區域將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不將來自該轉移閘之暗電流耦合至該光偵測器中。 根據另一實施例，該影像感測器像素包括形成在該半導體基材中在該埋入式通道區域下方之一埋入式P型植入物。 根據另一實施例，該埋入式通道區域包括藉由一間隙分離的第一埋入式通道區域部分及第二埋入式通道區域部分，該第一埋入式通道區域部分自該光偵測器延伸且僅部分地重疊該轉移閘，且該第二埋入式通道區域部分自該浮動擴散延伸且僅部分地重疊該轉移閘。 根據另一實施例，該影像感測器像素包括形成在該半導體基材中在該第一埋入式通道區域部分及該第二埋入式通道區域部分下方的第一埋入式P型植入物及第二埋入式P型植入物，且該第一埋入式P型植入物與該第二埋入式P型植入物藉由該間隙分離。 根據另一實施例，該第一埋入式通道區域部分完全延伸穿過該光偵測器。 根據另一實施例，該影像感測器像素包括一埋入式P型植入物，該埋入式P型植入物形成在該半導體基材中在該第一埋入式通道區域部分及該第二埋入式通道區域部分下方，且該埋入式P型植入物延伸在該間隙下方。 根據一實施例，提供一種像素，其包括一光偵測器、一浮動擴散、及一轉移閘，該轉移閘包括一不連續埋入式通道。 根據另一實施例，該不連續埋入式通道重疊該轉移閘之一中央區域，而不延伸至該光偵測器。 根據另一實施例，該不連續埋入式通道自該浮動擴散延伸至該轉移閘之該中央區域。 根據另一實施例，該不連續埋入式通道包括自該浮動擴散朝向該光偵測器延伸之一第一部分及自該光偵測器朝向該浮動擴散延伸之一第二部分，且該第一部分及該第二部分不相觸。 根據另一實施例，該轉移閘包括在該不連續埋入式通道下方之一埋入式植入物，該不連續埋入式通道具有一第一摻雜類型，且該埋入式植入物具有一第二摻雜類型，該第二摻雜類型不同於該第一摻雜類型。 根據一實施例，提供一種系統，其包括一中央處理單元、記憶體、輸入輸出電路系統、及一影像感測器，該影像感測器包括像素之一陣列，且該等像素中之至少一者包括：一光偵測器，其回應於光而產生電荷；一浮動擴散；一轉移閘，其打開(open)以傳輸所產生之該電荷的一第一部分至該浮動擴散；及一埋入式通道區域，其自該浮動擴散延伸，該埋入式通道區域延伸在該轉移閘之一中央部分下方，而不延伸至該光偵測器，且該埋入式通道區域傳輸所產生之該電荷的之一第二部分至該浮動擴散，而不斷開該轉移閘。 根據另一實施例，該系統包括一埋入式P型植入物，該埋入式P型植入物重疊該埋入式通道區域，而不延伸至該光偵測器。 根據另一實施例，該等像素中之該至少一者係複數個相鄰像素中之一者，且該複數個相鄰像素之各者共用該埋入式通道區域。 根據另一實施例，該埋入式通道區域包括藉由一間隙分離的第一部分及第二部分。 前文僅闡釋本發明之原理，且所屬技術領域中具有通常知識者可進行各種修改而不悖離本發明之範疇及精神。前文實施例可個別地或依任何組合實施。

10‧‧‧電子裝置
12‧‧‧相機模組
14‧‧‧鏡頭
16‧‧‧影像感測器
18‧‧‧儲存與處理電路系統
20‧‧‧像素陣列
22‧‧‧光二極體/光偵測器
24‧‧‧轉移電晶體（轉移閘）/埋入式通道轉移閘
26‧‧‧電荷儲存節點/浮動擴散
28‧‧‧重設電晶體
30‧‧‧影像感測器像素/影像像素/像素
32‧‧‧接地端子
33‧‧‧正供電端子
34‧‧‧源極隨耦電晶體
35‧‧‧閘極氧化物
36‧‧‧列選擇電晶體
37‧‧‧Si-SiO2界面
38‧‧‧輸出路徑
40‧‧‧半導體基材
41‧‧‧行輸出線/路徑
42‧‧‧行線
43‧‧‧暈光電流/暈光電荷
44‧‧‧控制與處理電路系統/控制電路系統
45‧‧‧暗電流
46‧‧‧列控制電路系統
48‧‧‧影像讀出電路系統/行控制電路系統/讀出電路系統/處理電路系統/行解碼器電路系統
50‧‧‧列控制線
51‧‧‧毯覆埋入式通道
53‧‧‧埋入式P型植入物
91‧‧‧埋入式通道區域(Bch)/部分埋入式通道
91-1‧‧‧第一埋入式通道部分（區域）/毯覆式通道部分
91-2‧‧‧第二埋入式通道部分（區域）
93‧‧‧埋入式P型植入物(BTP)
93-1‧‧‧第一部分
93-2‧‧‧第二部分
1800‧‧‧影像擷取與處理器系統/處理器系統
1891‧‧‧輸入/輸出(I/O)裝置
1892‧‧‧隨機存取記憶體(RAM)
1893‧‧‧匯流排
1894‧‧‧可移除式記憶體
1895‧‧‧中央處理單元(CPU)
1896‧‧‧鏡頭
1897‧‧‧快門釋放鈕
2000‧‧‧成像裝置
FD‧‧‧浮動擴散
RS‧‧‧選擇控制信號
RST‧‧‧重設控制信號
S‧‧‧源極
TX‧‧‧轉移閘控制信號
Vaa_pix‧‧‧電壓（正像素供電電壓）
Vout‧‧‧信號
Vpin‧‧‧釘紮電壓
Vss‧‧‧電壓（接地供電電壓）

圖1係根據本發明之一實施例之一說明性電子裝置的圖式，該電子裝置具有一影像感測器及處理電路系統，用於使用一像素陣列擷取影像。 圖2係根據本發明之一實施例之一說明性像素陣列及用於自該像素陣列讀出影像信號之相關聯讀出電路系統的圖式。 圖3係根據本發明之一實施例之一說明性影像感測器像素的示意圖。 圖4係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有包括一表面通道之一轉移閘。 圖5係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有含一毯覆埋入式通道(blanket buried channel)之一轉移閘。 圖6係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有含自光二極體延伸之一埋入式通道之一轉移閘。 圖7係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有含自浮動擴散延伸之一埋入式通道之一轉移閘。 圖8係繪示根據本發明之一實施例之影像感測器像素之一部分的平面圖，該等影像感測器像素具有含自浮動擴散延伸之埋入式通道之轉移閘。 圖9係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有含自浮動擴散延伸之一第一埋入式通道部分及自光二極體延伸之一第二埋入式通道部分之一轉移閘。 圖10係根據本發明之一實施例之一說明性影像感測器像素之一部分的剖面側視圖，該影像感測器像素具有含自浮動擴散延伸之一第一埋入式通道部分及延伸穿過光二極體之一第二埋入式通道部分之一轉移閘。 圖11係根據本發明之一實施例之一說明性影像擷取與處理器系統的方塊圖，該影像擷取與處理器系統採用圖1至圖10之實施例。

22‧‧‧光二極體/光偵測器

24‧‧‧轉移電晶體(轉移閘)/埋入式通道轉移閘

26‧‧‧電荷儲存節點/浮動擴散

30‧‧‧影像感測器像素/影像像素/像素

35‧‧‧閘極氧化物

37‧‧‧Si-SiO2界面

40‧‧‧半導體基材

43‧‧‧暈光電流/暈光電荷

45‧‧‧暗電流

91‧‧‧埋入式通道區域(Bch)/部分埋入式通道

93‧‧‧埋入式P型植入物(BTP)

Claims (10)

1. 一種形成在半導體基材上的影像感測器像素，該影像感測器像素包含： 一光偵測器，其回應於入射光而產生電荷； 一浮動擴散； 一轉移閘，其傳輸由該光偵測器所產生之該電荷至該浮動擴散；及 一埋入式通道區域，其形成在該半導體基材中，其中該埋入式通道區域耦合至該浮動擴散且自該浮動擴散延伸，且其中該埋入式通道區域僅部分地重疊該轉移閘。
2. 如請求項1之影像感測器像素，其中該埋入式通道區域僅部分地延伸在該轉移閘下方且不延伸至該光偵測器。
3. 如請求項2之影像感測器像素，其中該半導體基材之一部分使該埋入式通道區域與該光偵測器分離。
4. 如請求項1之影像感測器像素，其中該轉移閘之一第一部分重疊該埋入式通道區域，且其中該轉移閘之一第二部分不重疊該埋入式通道區域。
5. 如請求項1之影像感測器像素，其中所產生之該電荷的至少一些包含暈光電流(blooming current)，且其中該埋入式通道區域經組態以將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不接通該轉移閘。
6. 如請求項5之影像感測器像素，其中該埋入式通道區域將來自該光偵測器之該暈光電流耦合至該浮動擴散，而不將來自該轉移閘之暗電流耦合至該光偵測器中。
7. 如請求項1之影像感測器像素，其進一步包含： 一埋入式P型植入物，其形成在該半導體基材中的該埋入式通道區域下方。
8. 如請求項1之影像感測器像素，其中該埋入式通道區域包含藉由一間隙分離的第一埋入式通道區域部分及第二埋入式通道區域部分，其中該第一埋入式通道區域部分自該光偵測器延伸且僅部分地重疊該轉移閘，且其中該第二埋入式通道區域部分自該浮動擴散延伸且僅部分地重疊該轉移閘。
9. 如請求項8之影像感測器像素，其進一步包含： 第一埋入式P型植入物及第二埋入式P型植入物，其等形成在該半導體基材中的該第一埋入式通道區域部分及該第二埋入式通道區域部分下方，其中該第一埋入式P型植入物與該第二埋入式P型植入物藉由該間隙分離。
10. 如請求項8之影像感測器像素，其中該第一埋入式通道區域部分完全延伸穿過該光偵測器，該影像感測器像素進一步包含： 一埋入式P型植入物，其形成在該半導體基材中的該第一埋入式通道區域部分及該第二埋入式通道區域部分下方，其中該埋入式P型植入物延伸在該間隙下方。