TW201817087A

TW201817087A - 各向異性導電材、電子元件、含半導體元件的結構體及電子元件的製造方法

Info

Publication number: TW201817087A
Application number: TW106113345A
Authority: TW
Inventors: 堀田吉則; 山下広祐
Original assignee: 富士軟片股份有限公司
Priority date: 2016-05-27
Filing date: 2017-04-21
Publication date: 2018-05-01
Also published as: JP6663487B2; CN109155259A; KR102134135B1; CN109155259B; KR20180134970A; WO2017203884A1; JPWO2017203884A1

Abstract

本發明提供一種在半導體晶片與半導體晶圓等的接合上較佳之各向異性導電材、具有各向異性導電性構件之電子元件、具有各向異性導電性構件之含半導體元件的結構體及使用各向異性導電性構件之電子元件的製造方法。各向異性導電材具有支撐體及各向異性導電性構件，各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，上述各向異性導電性構件設置在支撐體上，且顯示各向異性導電性之區域形成為規定之圖案狀。

Description

各向異性導電材、電子元件、含半導體元件的結構體及電子元件的製造方法

本發明是有關一種設置在支撐體上，且具有顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件之各向異性導電材、具有各向異性導電性構件之電子元件、具有各向異性導電性構件之含半導體元件的結構體及使用各向異性導電性構件之電子元件的製造方法，尤其，有關一種在晶片上晶圓方式及晶圓上晶圓方式上較佳的各向異性導電材、具有各向異性導電性構件之電子元件、具有各向異性導電性構件之含半導體元件的結構體及電子元件的製造方法。

在設置於絕緣性基材之微細孔中填充金屬而成之金屬填充微細結構體是近年來在奈米技術上亦引起關注的領域之一，例如，期待作為各向異性導電性構件的用途。該各向異性導電性構件插入於半導體元件等電子組件與電路基板之間，並僅藉由加壓便可獲得電子組件與電路基板之間的電連接，因此作為半導體元件等電子組件等的電連接構件及進行功能檢查時的檢查用連接器等被廣泛地使用。尤其，半導體元件等電子組件的小型化顯著，如習知之引線接合等直接連接配線基板之方式、倒裝晶片接合及熱壓接合等中，無法充分保證連接的穩定性。因此，作為電連接構件，各向異性導電性構件引起關注。

例如，專利文獻1中記載有一種各向異性導電性構件，其具備：絕緣性基材，其由無機材料構成；包含導電性構件之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互絕緣之狀態下設置；及黏附層，其設置在絕緣性基材的表面。該各向異性導電性構件具有各導通路從絕緣性基材的表面突出之突出部分，各導通路的突出部分的端部從黏附層的表面露出或突出。 [先前技術文獻] [專利文獻]

[專利文獻1]：國際公開第2016/006660號公報

例如，將專利文獻1的各向異性導電性構件應用於晶片上晶圓方式的製程之情況下，各向異性導電性構件並不透明，因此如以下所示很難進行對準。因此，關於晶片上晶圓方式的製程，期待新的接合方法。

其中，圖69～圖73是按照製程順序表示電子元件的習知之製造方法的模式圖。電子元件的習知之製造方法是將習知之各向異性導電性構件使用於晶片上晶圓方式者。各向異性導電材100在支撐體102的整個面上配置有各向異性導電性構件104，並在支撐體102與各向異性導電性構件104之間有剝離層106。如圖69所示，電子元件的習知之製造方法中，將各向異性導電材100的各向異性導電性構件104朝向半導體晶圓110而配置各向異性導電材100和半導體晶圓110。

接著，如圖70所示，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，從而將各向異性導電材100的各向異性導電性構件104接合於半導體晶圓110。接著，如圖71所示，加熱各向異性導電材100，藉此減弱剝離層106的黏結力而從各向異性導電材100移除支撐體102，僅將各向異性導電性構件104接合於半導體晶圓110。

接著，如圖72所示，關於半導體晶圓110，按每個元件區域（未圖示）進行單個化，獲得複數個半導體晶片112。該情況下，如圖73所示，半導體晶片112中，對準標記114被各向異性導電性構件104覆蓋。因此，從外部無法識別對準標記114，從而無法獲得對準標記114的位置資訊。藉此，無法進行半導體晶片112的對位，從而在晶片上晶圓方式的製程中無法將半導體晶片112接合於半導體晶圓。

本發明的目的在於提供一種消除基於所述習知技術之問題點，並在半導體晶片與半導體晶圓等的接合上較佳之各向異性導電材、具有各向異性導電性構件之電子元件、具有各向異性導電性構件之含半導體元件的結構體及使用各向異性導電性構件之電子元件的製造方法。

為了實現上述目的，本發明是提供一種各向異性導電材者，其具有支撐體及各向異性導電性構件，各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，各向異性導電性構件設置在支撐體上，且顯示各向異性導電性之區域形成為規定之圖案狀。

各向異性導電性構件藉由有無各向異性導電性構件，顯示各向異性導電性之區域形成為規定之圖案狀為較佳。各向異性導電性構件藉由有無由導電材構成之導通路，顯示各向異性導電性之區域形成為規定之圖案狀為較佳，該導通路向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。在支撐體與各向異性導電性構件之間設置有剝離層為較佳。又，在支撐體上，在除了設置有各向異性導電性構件以外的區域設置有透明絕緣體為較佳。支撐體為晶圓形狀為較佳。支撐體具有撓性且為透明為較佳。

本發明是提供一種電子元件者，其具有半導體晶片及各向異性導電性構件，半導體晶片是具備設置有複數個對準標記之元件區域者，各向異性導電性構件是如下構件，其具備絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，各向異性導電性構件以光能夠在元件區域的相當於至少兩個對準標記之區域中透射之方式配置在半導體晶片上。

各向異性導電性構件未配置於元件區域的相當於至少兩個對準標記之區域中為較佳。各向異性導電性構件在元件區域的整個區域中配置有絕緣性基材，在元件區域的相當於至少兩個對準標記之區域中，不存在絕緣性基材中的導通路為較佳。在半導體晶片上，在除了設置有各向異性導電性構件以外的區域設置透明絕緣體為較佳。各向異性導電性構件僅設置於半導體晶片的元件區域中形成有電極之電極區域中。

本發明是提供一種含半導體元件的結構體，其具有：複數個半導體晶片，其具備設置有複數個第一對準標記之第一元件區域；半導體晶圓，其具備設置有複數個第二對準標記之第二元件區域；及複數個各向異性導電性構件，各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，半導體晶片的第一元件區域與半導體晶圓的第二元件區域經由各向異性導電性構件接合，且各向異性導電性構件以光能夠在第一元件區域及第二元件區域的相當於至少兩個對準標記之區域中透射之方式配置。

各向異性導電性構件未配置於第一元件區域及第二元件區域的相當於至少兩個對準標記之區域為較佳。各向異性導電性構件在第一元件區域及第二元件區域的整個區域配置有絕緣性基材，在第一元件區域及第二元件區域的相當於至少兩個對準標記之區域中，不存在絕緣性基材中的導通路為較佳。在半導體晶圓上，在除了設置有各向異性導電性構件以外的區域設置透明絕緣體為較佳。各向異性導電性構件僅設置於半導體晶片的第一元件區域中形成有電極之電極區域為較佳。

本發明是提供一種電子元件的製造方法者，其中，關於第一半導體晶圓，其具備設置有複數個第一對準標記之第一元件區域；各向異性導電材，顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件設置在支撐體上；及第二半導體晶圓，其具備設置有複數個第二對準標記之第二元件區域，該製造方法具有：將各向異性導電材的各向異性導電性構件接合於第一半導體晶圓的第一元件區域，以使光能夠在第一元件區域的相當於至少兩個第一對準標記之區域中透射之製程；移除各向異性導電材的支撐體之製程；關於第一半導體晶圓，按每個第一元件區域進行單個化而獲得複數個半導體晶片之製程；以及使用半導體晶片的第一對準標記及第二對準標記進行半導體晶片與第二元件區域的對位，並經由各向異性導電性構件將半導體晶片接合於第二元件區域之製程。

又，本發明是提供一種電子元件的製造方法者，其中，在複數個半導體晶片，其具備設置有複數個第一對準標記之第一元件區域；及具備複數個第二元件區域之第二半導體晶圓中，該第二元件區域具備複數個第二對準標記，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個第二對準標記之區域中透射之各向異性導電性構件，具有使用半導體晶片的第一對準標記及第二對準標記進行半導體晶片與第二元件區域的對位，並經由各向異性導電性構件將半導體晶片接合於第二元件區域之製程。

具有將接合有半導體晶片之第二半導體晶圓按每個第二元件區域進行單個化之製程為較佳。各向異性導電性構件是如下構件為較佳，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。將半導體晶片接合於第二元件區域之製程包含：將所有半導體晶片臨時黏結於第二元件區域之製程；及將已進行臨時黏結之半導體晶片均一次性接合於第二半導體晶圓的第二元件區域之製程為較佳。將半導體晶片接合於第二元件區域之製程中，將半導體晶片一一接合於第二半導體晶圓的第二元件區域為較佳。

本發明是提供一種電子元件的製造方法，其將多層複數個半導體晶片接合於半導體晶圓之上，半導體晶圓具備設置有複數個對準標記之複數個元件區域，最上層半導體晶片中，在單片具備設置有複數個對準標記之元件區域，並且，在單面上設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，位於半導體晶圓與最上層半導體晶片之間之中間半導體晶片中，在其中一面具備設置有複數個對準標記及電極之元件區域，在另一面具備複數個對準標記及電極，其中一面的電極與另一面的電極電導通，在其中一面設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，該製造方法具有：第一製程，使用半導體晶圓的對準標記及中間半導體晶片的其中一面的對準標記進行半導體晶圓的元件區域與中間半導體晶片的對位，並經由各向異性導電性構件將中間半導體晶片接合於半導體晶圓的元件區域；及第二製程，使用中間半導體晶片的另一面的對準標記及最上層半導體晶片的對準標記進行中間半導體晶片與最上層半導體晶片的對位，並經由各向異性導電性構件將最上層半導體晶片接合於中間半導體晶片。

在第一製程與第二製程之間具有至少一個接合製程為較佳，該接合製程中，使用中間半導體晶片的另一面的對準標記及中間半導體晶片的其中一面的對準標記進行兩個中間半導體晶片的對位，並經由各向異性導電性構件接合中間半導體晶片彼此。具有對如下半導體晶圓，按每個元件區域進行單個化，從而獲得位於半導體晶圓與最上層半導體晶片之間之中間半導體晶片之製程為較佳，該半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記及電極，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，在另一面具備複數個對準標記及電極，其中一面的電極與另一面的電極電導通。具有將接合有多層半導體晶片之半導體晶圓按每個元件區域進行單個化之製程為較佳。各向異性導電性構件是如下構件為較佳，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。

第一製程及第二製程包含：將所有中間半導體晶片及最上層半導體晶片臨時黏結之製程；及將已臨時黏結之中間半導體晶片及最上層半導體晶片均一次性接合之製程為較佳。第一製程及第二製程中，將中間半導體晶片及最上層半導體晶片一一接合為較佳。具有在除了設置有各向異性導電性構件以外的區域填充透明絕緣體之製程為較佳。僅在半導體晶片的元件區域中形成有電極之電極區域設置各向異性導電性構件為較佳。

本發明是提供一種電子元件的製造方法者，其中，關於第一半導體晶圓，其具備設置有複數個第一對準標記之第一元件區域；及各向異性導電材，顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件設置在支撐體上，該製造方法具有：在支撐體上，在除了設置有各向異性導電性構件以外的區域填充透明絕緣體之製程；將各向異性導電材的各向異性導電性構件接合於第一半導體晶圓的第一元件區域，以使光能夠在第一元件區域的相當於至少兩個第一對準標記之區域中透射之製程；移除各向異性導電材的支撐體之製程；對具備設置有複數個第二對準標記之第二元件區域之第二半導體晶圓，使用第一半導體晶圓的第一對準標記及第二半導體晶圓的第二對準標記進行第一半導體晶圓與第二元件區域的對位，並經由各向異性導電性構件及透明絕緣體將第一元件區域接合於第二元件區域之製程。

本發明是提供一種電子元件的製造方法者，其接合多層複數個半導體晶圓，前述製造方法的特徵為，複數個半導體晶圓中最下層半導體晶圓具備設置有複數個對準標記之複數個元件區域，最上層半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，除了最下層半導體晶圓與最上層半導體晶圓以外的中間半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記及電極，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，在另一面具備複數個對準標記及電極，其中一面的電極與另一面的電極電導通，該製造方法具有：第一製程，使用最下層半導體晶圓的對準標記及中間半導體晶圓的其中一面的對準標記進行最下層半導體晶圓的元件區域與中間半導體晶圓的對位，並經由各向異性導電性構件將中間半導體晶圓接合於最下層半導體晶圓；及第二製程，使用中間半導體晶圓的另一面的對準標記及最上層半導體晶圓的對準標記進行中間半導體晶圓與最上層半導體晶圓的對位，並經由各向異性導電性構件將最上層半導體晶圓接合於中間半導體晶圓。

在第一製程與第二製程之間具有至少一個接合製程為較佳，該接合製程中，使用中間半導體晶圓的另一面的對準標記及中間半導體晶圓的其中一面的對準標記進行兩個中間半導體晶圓的對位，並經由各向異性導電性構件接合中間半導體晶圓彼此。僅在半導體晶圓的元件區域中形成有電極之電極區域設置各向異性導電性構件為較佳。具有在接合有複數個半導體晶圓之狀態下，按每個元件區域進行單個化之製程為較佳。各向異性導電性構件是如下構件為較佳，其具備：絕緣性基材，其由無機材料構成；及由導電材構成之複數個導通路，其向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。 [發明效果]

依本發明，在半導體晶片與半導體晶圓等的接合上較佳。【圖示簡單說明】

圖1是表示本發明的實施形態的各向異性導電材之模式圖。圖2是本發明的實施形態的各向異性導電材的主要部分放大圖。圖3是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的結構之平面圖。圖4是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的結構之模式剖面圖。圖5是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的圖案的第一例之模式圖。圖6是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的圖案的第二例之模式圖。圖7是表示元件區域及對準標記的一例之模式圖。圖8是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的圖案的第三例之模式圖。圖9是表示本發明的實施形態的各向異性導電材的其他例子之模式圖。圖10是表示本發明的實施形態的各向異性導電材的形狀之模式圖。圖11是表示本發明的實施形態的各向異性導電材的其他例子的製造方法的一製程之模式圖。圖12是表示本發明的實施形態的各向異性導電材的其他例子的製造方法的一製程之模式圖。圖13是表示本發明的實施形態的各向異性導電材的其他例子的製造方法的一製程之模式圖。圖14是表示本發明的實施形態的電子元件的第一例之模式立體圖。圖15是表示本發明的實施形態的電子元件的第二例之模式立體圖。圖16是表示本發明的實施形態的電子元件的第三例之模式立體圖。圖17是表示本發明的實施形態的電子元件的第四例之模式圖。圖18是表示本發明的實施形態的電子元件的第五例之模式圖。圖19是表示本發明的實施形態的電子元件的第六例之模式圖。圖20是表示本發明的實施形態的電子元件的第七例之模式圖。圖21是表示本發明的實施形態的電子元件的元件區域的其他例子之模式圖。圖22是表示本發明的實施形態的電子元件的第八例之模式圖。圖23是表示本發明的實施形態的電子元件的第九例之模式圖。圖24是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖25是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖26是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖27是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖28是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖29是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖30是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖31是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖32是表示本發明的實施形態的電子元件的製造方法的第一例的一製程之模式圖。圖33是表示第一半導體晶圓之模式圖。圖34是表示本發明的實施形態的電子元件的製造方法的第二例的一製程之模式圖。圖35是表示本發明的實施形態的電子元件的製造方法的第二例的一製程之模式圖。圖36是表示本發明的實施形態的電子元件的製造方法的第二例的一製程之模式圖。圖37是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖38是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖39是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖40是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖41是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖42是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖43是表示本發明的實施形態的電子元件的製造方法的第三例的一製程之模式圖。圖44是表示本發明的實施形態的電子元件的製造方法的第四例的一製程之模式圖。圖45是表示本發明的實施形態的電子元件的製造方法的第四例的一製程之模式圖。圖46是表示本發明的實施形態的電子元件的製造方法的第四例的一製程之模式圖。圖47是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖48是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖49是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖50是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖51是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖52是表示本發明的實施形態的電子元件的製造方法的第五例的一製程之模式圖。圖53是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖54是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖55是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖56是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖57是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖58是表示本發明的實施形態的電子元件的製造方法的第六例的一製程之模式圖。圖59是表示本發明的實施形態的電子元件的製造方法的第七例的一製程之模式圖。圖60是表示本發明的實施形態的電子元件的製造方法的第七例的一製程之模式圖。圖61是表示本發明的實施形態的電子元件的製造方法的第八例的一製程之模式圖。圖62是表示本發明的實施形態的電子元件的製造方法的第八例的一製程之模式圖。圖63是表示本發明的實施形態的電子元件的製造方法的第八例的一製程之模式圖。圖64是表示第三半導體晶圓之模式圖。圖65是表示光學感測器的製造方法的一製程之模式圖。圖66是表示光學感測器的製造方法的一製程之模式圖。圖67是表示光學感測器的製造方法的一製程之模式圖。圖68是表示光學感測器的製造方法的一製程之模式圖。圖69是表示電子元件的習知之製造方法的一製程之模式圖。圖70是表示電子元件的習知之製造方法的一製程之模式圖。圖71是表示電子元件的習知之製造方法的一製程之模式圖。圖72是表示電子元件的習知之製造方法的一製程之模式圖。圖73是表示電子元件的習知之製造方法的一製程之模式圖。

以下，依據附圖中所示之較佳實施形態，對本發明的各向異性導電材、電子元件、含半導體元件的結構體及電子元件的製造方法進行詳細說明。再者，在以下表示數值範圍之「～」包含記載在兩側之數值。例如，ε為數值α～數值β是指，ε的範圍為包含數值α和數值β之範圍，由數學符號表示，則為α≤ε≤β。又，關於角度，可以包含在技術領域中一般容許的誤差範圍。

對本發明的各向異性導電材、電子元件、含半導體元件的結構體及電子元件的製造方法中的各向異性導電材進行說明。［各向異性導電材］圖1是表示本發明的實施形態的各向異性導電材之模式圖，圖2是本發明的實施形態的各向異性導電材的主要部分放大圖。圖3是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的結構之平面圖，圖4是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的結構之模式剖面圖。再者，圖4是圖3的切斷面線IB-IB剖面圖。

圖1及圖2所示之各向異性導電材10具有支撐體12及各向異性導電性構件14。各向異性導電性構件14設置在支撐體12上，在支撐體12與各向異性導電性構件14之間設置有剝離層16。支撐體12與各向異性導電性構件14藉由剝離層16可分離地黏結。支撐體12是支撐各向異性導電性構件14者，例如由矽基板構成。作為支撐體12，除了矽基板以外，例如能夠使用SiC、SiN、GaN及氧化鋁（Al₂ O₃ ）等陶瓷基板、玻璃基板、纖維強化塑膠基板以及金屬基板。纖維強化塑膠基板中還包含作為印刷配線基板之FR-4（Flame Retardant Type 4（阻燃型4））基板等。

又，作為支撐體12，能夠使用具有撓性且透明者。作為具有撓性且透明的支撐體12，可舉出例如PET（聚對苯二甲酸乙二酯）、聚環烯烴、聚碳酸酯、丙烯酸樹脂、PEN（聚萘二甲酸乙二酯）、PE（聚乙烯）、PP（聚丙烯）、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及TAC（三醋酸纤维素）等塑膠薄膜。其中，「透明」是指，以在對位中使用之波長的光為基準透射率為80%以上。因此，在波長400～800nm的整個可見光區域中透射率較低亦可。亦即，亦可以不透明。透射率藉由分光光度計進行測定。

剝離層16是積層有支撐層17及剝離劑18者。剝離劑18與各向異性導電性構件14相接，支撐體12與各向異性導電性構件14以剝離層16為起點分離。各向異性導電材10中，例如，加熱成預定之溫度，藉此剝離劑18的黏結力減弱，從而從各向異性導電材10移除支撐體12。剝離劑18中例如能夠使用NITTO DENKO CORPORATION.製REVALPHA（註冊商標）及SOMAR Corporation.製SOMATAC（註冊商標）等。

圖3及圖4所示之各向異性導電性構件14是如下構件，其具備：絕緣性基材20，其由無機材料構成；及由導電材構成之複數個導通路22，其向絕緣性基材20的厚度方向Z（參閱圖4）貫穿，並在相互電絕緣之狀態下設置。再者，其是具備設置在絕緣性基材20的表面20a及20b上之樹脂層24者。其中，「相互電絕緣之狀態」是指，存在於絕緣性基材的內部之各導通路在絕緣性基材的內部處於相互電絕緣之狀態。各向異性導電性構件14中，導通路22相互電絕緣，在與絕緣性基材20的厚度方向Z（參閱圖4）正交之方向x上沒有導電性，而在厚度方向Z上具有導電性。如上，各向異性導電性構件14是顯示各向異性導電性之構件。

如圖3及圖4所示，導通路22中，在相互電絕緣之狀態下將絕緣性基材20向厚度方向Z貫穿設置。再者，符號Z1表示從圖3的背面至正面的方向，符號Z2表示從圖3的正面至背面的方向。再者，如圖4所示，導通路22具有從絕緣性基材20的表面20a及20b突出之突出部分22a及突出部分22b。各突出部分22a及突出部分22b的端部埋設於樹脂層24。樹脂層24是具備黏附性者，且是賦予臨時黏結性者。突出部分22a及突出部分22b的長度為20nm以上為較佳，100nm～500nm更為佳。

又，圖4中，示出在絕緣性基材20的表面20a及20b上具有樹脂層24者，但並不限定於此，在絕緣性基材20的至少一表面具有具備黏附性之樹脂層24即可。同樣，圖4的導通路22在兩端具有突出部分22a及突出部分22b，但並不限定於此，在絕緣性基材20的至少具有樹脂層24之一側的表面具有突出部分即可。

各向異性導電性構件14的厚度h例如為30μm以下。又，各向異性導電性構件14中，TTV（Total Thickness Variation（總厚度變異值））為10μm以下為較佳。其中，各向異性導電性構件14的厚度h是，利用電場發射型掃瞄電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件14，獲取各向異性導電性構件14的輪廓形狀，並對相當於厚度h之區域測定10點之平均值。又，各向異性導電性構件14的TTV（Total Thickness Variation）是，用切片按每個支撐體12切割各向異性導電性構件14，並觀察各向異性導電性構件14的截面形狀而求出之值。

各向異性導電性構件14設置在支撐體12上，且顯示各向異性導電性之區域形成為規定之圖案狀。圖5是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的圖案的第一例之模式圖，圖6是表示本發明的實施形態的各向異性導電材的各向異性導電性構件的圖案的第二例之模式圖。如圖5所示，例如，關於各向異性導電性構件14，藉由顯示各向異性導電性之區域15有無各向異性導電性構件14，形成為規定之圖案狀。顯示各向異性導電性之區域15具有導通路22。例如，利用切片或雷射劃片，選擇性地去除各向異性導電性構件14，藉此能夠將顯示各向異性導電性之區域15形成為圖5所示之圖案。又，在各向異性導電性構件14中，將光阻膜選擇性地形成於成為區域15之區域。之後，利用濕式蝕刻或乾式蝕刻，去除位於未形成有光阻膜之區域之各向異性導電性構件14，藉此能夠將顯示各向異性導電性之區域15形成為圖5所示之圖案。

又，藉由有無向絕緣性基材20的厚度方向Z貫穿，並在相互電絕緣之狀態下設置之由導電材構成之導通路22，顯示各向異性導電性之區域15可以形成為規定之圖案狀。亦即，藉由將導通路22配置成規定之圖案狀，可以形成為圖案狀。該情況下，如圖6所示，顯示各向異性導電性之區域15形成為規定之圖案狀，除了顯示各向異性導電性之區域15以外成為沒有導通路22之區域15b。區域15b中僅存在絕緣性基材20。各向異性導電性構件14的導通路22中，例如，選擇性地去除上述區域15b中的導電材，藉此能夠將顯示各向異性導電性之區域15形成為圖6所示之圖案。選擇性地去除導電材之情況下，在各向異性導電性構件14中，將光阻膜選擇性地形成於成為區域15之區域。之後，例如，利用濕式蝕刻，去除位於未形成有光阻膜之區域之導電材。藉此，能夠將顯示各向異性導電性之區域15形成為圖6所示之圖案。濕式蝕刻例如使用雙氧水或碘蝕刻液等。各向異性導電性構件14的光透射性較低且不透明，但去除導電材之情況下，光透射性變高，從而能夠獲得對準標記的攝影圖像。

顯示各向異性導電性之區域15在相當於成為連接對象之半導體晶片或半導體晶圓的對準標記之區域中形成為光能夠透射之圖案。如圖7所示，在半導體晶片或半導體晶圓上，例如配置有複數個元件區域30。元件區域30例如為矩形形狀，在各角部形成有用於對位之對準標記32。元件區域30中，形成有總計四個對準標記32。特定元件區域30的位置和朝向時，對準標記32具有複數個即可，並不限定於上述四個。又，關於對準標記32的形狀，亦並無特別限定，能夠適當利用公知者。

圖7所示之元件區域30中，在配置顯示各向異性導電性之上述區域15之情況下，變成光能夠對四個對準標記32透射。再者。關於對位，只要能夠識別至少兩個對準標記即可。因此，如圖8所示，例如，相對於元件區域30，可以將顯示各向異性導電性之區域15形成為能夠識別四個中兩個對準標記32之形狀。其中，「光能夠透射」是指，能夠獲得對準標記32的攝影圖像或反射像，從而能夠從外部識別對準標記32。

圖1及圖2所示之各向異性導電材10構成為具有支撐體12及各向異性導電性構件14，各向異性導電性構件14設置於支撐體12上，在支撐體12與各向異性導電性構件14之間設置有剝離層16，但並不限定於此。例如，如圖9所示之各向異性導電材10a，可以構成為在支撐體12上，在除了設置有各向異性導電性構件14以外的區域設置透明絕緣體19。該情況下，透明絕緣體19例如藉由將各向異性導電性構件14埋入於透明絕緣體19而形成。除此以外，例如，亦可以塗佈成為膏狀透明絕緣體19者來形成透明絕緣體19。其中，透明絕緣體19的「透明」是指，如利用上述透明的支撐體12進行的說明。即使在對準標記32上有透明絕緣體19，亦能夠獲得對準標記32的攝影圖像或反射像，從而能夠從外部識別對準標記32。用設置有透明絕緣體19之各向異性導電材10a亦能夠識別對準標記32。再者，對透明絕緣體19在後面進行詳細說明。

在圖1所示之各向異性導電材10及圖9所示之各向異性導電材10a中，支撐體12的形狀均無特別限定，依據用途適當決定，例如為晶圓形狀。「晶圓形狀」是指，如圖10所示，支撐體12的外形為圓形。再者，貼付各向異性導電材10、10a之對象為半導體晶圓，且有定向平面之情況下，支撐體12為晶圓形狀，且與對象相同，可以有與定向平面對應之直線部。又，支撐體12的外形可以為四角形狀。再者，在圖10中，對與圖1所示之各向異性導電材10及圖9所示之各向異性導電材10a相同的結構物附加相同符號，並省略其詳細的說明。

圖9所示之各向異性導電材10a中，作為支撐體12，使用具有上述撓性且為透明者，藉此能夠將各向異性導電材10a設為具有撓性且透明者。藉此，能夠與習知之粒子型ACF（Anisotropic Conductive Film（異向導電薄膜））相同地利用，並能夠與粒子型ACF使用相同的製造裝置。

又，如圖11所示，圖9所示之各向異性導電材10a中，準備例如在基材92上依次形成剝離層93及透明絕緣體94之薄膜90。基材92例如為與上述支撐體12相同的結構。剝離層93為與上述剝離層16相同的結構。透明絕緣體94為與上述透明絕緣體19相同的結構。如圖11所示，將薄膜90與各向異性導電材10的各向異性導電性構件14對置配置。接著，如圖12所示，從各向異性導電性構件14側向各向異性導電材10積層薄膜90。之後，剝離基材92，藉此能夠獲得圖9所示之各向異性導電材10a。在圖12中，剝離支撐體12，藉此，如圖13所示，能夠獲得基材92成為支撐體之各向異性導電材10a。除此以外，對圖1所示之各向異性導電材10，在未設置有各向異性導電性構件14之區域塗佈成為透明絕緣體19之膏狀者，從而能夠獲得圖9所示之各向異性導電材10a。

接著，對電子元件進行說明。［電子元件］圖14是表示本發明的實施形態的電子元件的第一例之模式立體圖，圖15是表示本發明的實施形態的電子元件的第二例之模式立體圖，圖16是表示本發明的實施形態的電子元件的第三例之模式立體圖。再者，在圖14、圖15及圖16中，在圖1及圖2所示之各向異性導電材10、圖3～圖6所示之各向異性導電性構件14以及圖7及圖8所示之元件區域30中，對相同的結構物附加相同符號，並省略其詳細的說明。

圖14所示之電子元件34具有半導體晶片36及各向異性導電性構件14。如圖7所示，半導體晶片36例如具備設置有四個對準標記32之元件區域30。各向異性導電性構件14以光能夠在元件區域30的相當於四個對準標記32之區域中透射之方式配置。如上述，各向異性導電性構件14以光能夠在相當於至少兩個對準標記32之區域中透射的方式配置即可，亦可為例如與圖8所示之顯示各向異性導電性之區域15相同的形狀。又，各向異性導電性構件14可以構成為未配置在元件區域30的相當於至少兩個對準標記32之區域。

又，如圖15所示之電子元件34，各向異性導電性構件14在元件區域30的整個區域配置有絕緣性基材20，在元件區域30的相當於至少兩個對準標記32之區域中，可以設為絕緣性基材20中的導通路22不存在之結構。圖15的各向異性導電性構件14可以設為顯示各向異性導電性之區域15及有絕緣性基材20但沒有導通路22之區域15b。圖15所示之電子元件34中，關於顯示各向異性導電性之區域15，例如亦可以設為與圖8所示之顯示各向異性導電性之區域15相同的形狀。

又，如圖16所示之電子元件34，可以為具有半導體晶片36及各向異性導電性構件14，在半導體晶片36上，在除了設置有各向異性導電性構件14以外的區域設置透明絕緣體19之結構。透明絕緣體19還設置在對準標記32上，但如上述，能夠識別對準標記32。因此，圖16所示之電子元件34中，關於顯示各向異性導電性之區域15，例如亦可以設為與圖8所示之顯示各向異性導電性之區域15相同的形狀。

在上述的任一電子元件34中，用晶片上晶圓方式，接合半導體晶片與半導體晶圓時，亦獲得對準標記32的攝影圖像或反射像，從而能夠光學檢測對準標記，並能夠在對位中利用對準標記32。藉此，如圖17所示，例如經由顯示各向異性導電性之各向異性導電性構件14接合半導體晶片36與半導體晶片37，從而能夠獲得電連接半導體晶片36與半導體晶片37之電子元件35。在電子元件35中，各向異性導電性構件14發揮TSV（Through Silicon Via（矽穿孔））功能。除此以外，例如，如圖18所示之電子元件38，能夠設為經由各向異性導電性構件14立體地積層接合半導體晶片36、半導體晶片37及半導體晶片39，且電連接之結構。如上，藉由使用各向異性導電性構件14能夠實現三維安裝。

如圖18所示之電子元件38，位於最下層半導體晶片36與最上層半導體晶片39之間之中間半導體晶片37中，在其中一面具備設置有複數個對準標記（未圖示）和電極（未圖示）之元件區域（未圖示），在另一面具備複數個對準標記（未圖示）和電極（未圖示）。其中一面的電極與另一面的電極電導通。具體而言，半導體晶片37為了與最下層半導體晶片36及最上層半導體晶片39電連接，在與半導體晶片36的對置面設置有複數個對準標記（未圖示）和電極（未圖示），在半導體晶片39的對置面設置有電極。最上層半導體晶片39中，在單面具備設置有複數個對準標記（未圖示）之元件區域（未圖示）。最下層半導體晶片36中，在單面具備設置有複數個對準標記（未圖示）之元件區域（未圖示）。

又，關於圖16所示之電子元件34，例如，如圖19所示，能夠設為如下電子元件35，其中，經由各向異性導電性構件14接合半導體晶片36和半導體晶片37，且在半導體晶片36與半導體晶片37之間配置透明絕緣體19，並電連接半導體晶片36及半導體晶片37。該情況下，藉由透明絕緣體19，半導體晶片36與半導體晶片37的接觸面積增加，半導體晶片36與半導體晶片37能夠維持更穩定地積層之狀態。再者，如圖20所示之電子元件38，能夠設為經由各向異性導電性構件14和透明絕緣體19立體地積層接合半導體晶片36、半導體晶片37及半導體晶片39，且電連接之結構。該情況下，藉由透明絕緣體19，各半導體晶片之間的接觸面積增加，各半導體晶片能夠維持更穩定地積層之狀態。

又，如圖21所示，各向異性導電性構件14可以為僅設置在半導體晶片的元件區域30中形成有電極（未圖示）之電極區域31之結構。僅在電極區域31設置各向異性導電性構件14，藉此能夠抑制對半導體晶片的元件區域30的配線等的影響。僅在電極區域31設置各向異性導電性構件14之情況下，如圖22所示之電子元件35，在半導體晶片36與半導體晶片37之間，各向異性導電性構件14偏於一方配置。該情況下，藉由透明絕緣體19，半導體晶片36與半導體晶片37的接觸面積增加，即使各向異性導電性構件14偏於一方設置，半導體晶片36與半導體晶片37能夠維持穩定地積層之狀態。如圖23所示之電子元件38，即使使用三個半導體晶片36、半導體晶片37及半導體晶片39之情況下，在各半導體晶片之間，各向異性導電性構件14亦偏於一方配置，如上述，藉由透明絕緣體19，各半導體晶片之間的接觸面積增加，且即使各向異性導電性構件14偏於一方配置，各半導體晶片亦能夠維持穩定地積層之狀態。該情況下，亦僅在電極區域31設置各向異性導電性構件14，藉此能夠抑制對半導體晶片的元件區域30的配線等的影響。

再者，接合半導體晶片之數量並無特別限定，依據電子元件的功能及對電子元件所要求之性能適當決定。如上述，使用以光能夠在相當於至少兩個對準標記32之區域中透射之方式配置之各向異性導電性構件14，藉此進行對位，並立體地積層接合複數個半導體晶片，從而能夠將該些電連接。藉此，能夠縮小電子元件的大小，且能夠縮減安裝面積。又，減薄各向異性導電性構件14的厚度，藉此能夠縮短半導體晶片之間的配線長度，並抑制信號的延遲，從而能夠提高電子元件的處理速度。縮短半導體晶片之間的配線長度，藉此還能夠抑制功耗。

「元件區域30」是指，形成有用於作為電子元件發揮功能之各種元件構成電路等之區域。元件區域30例如為形成有如快閃記憶體等記憶體電路、如微處理機及FPGA（field-programmable gate array（現場可程式閘陣列））等邏輯電路之區域、形成有無線標籤等通信模塊以及配線之區域。在元件區域30中，除了該些以外，還可以形成有MEMS（Micro Electro Mechanical Systems（微機電系統））。「MEMS」是指，例如感測器、致動器及天線等。感測器中包含例如加速度、聲音、光等各種感測器。如上述，元件區域30形成有元件構成電路等，為了將半導體晶片與外部電連接而設置有電極（未圖示）。元件區域30具有形成有電極之電極區域31（參閱圖21）。再者，元件區域30的電極例如為銅柱。「電極區域31」是指，基本上包含所形成之所有電極。然而，若電極分離設置，則設置有各電極之區域亦稱為電極區域。

半導體晶片36是具有元件區域30者，由半導體構成。半導體晶片36例如是具有形成於元件區域30之上述記憶體電路、邏輯電路、通信模塊或MEMS（Micro Electro Mechanical Systems）等者。半導體晶片及半導體晶圓例如由矽構成，但並不限定於此，可以為碳化矽、鍺、砷化鎵或氮化鎵等。

再者，半導體晶片36、半導體晶片37及半導體晶片39能夠設為由上述半導體晶片36例示者。關於半導體晶片36、半導體晶片37及半導體晶片39的結構，依據在電子元件35及電子元件38中實現之功能適當選擇。例如，圖17、圖19及圖22的電子元件35中，能夠設為具有邏輯電路之半導體晶片36與具有記憶體電路之半導體晶片37的組合。又，圖18、圖20及圖23的電子元件38中，可以將半導體晶片36、半導體晶片37及半導體晶片39設為均具有記憶體電路者，又，亦可以設為均具有邏輯電路者。又，作為電子元件中的半導體晶片的組合，可以為感測器、致動器和天線等、記憶體電路及邏輯電路的組合。

以下，對電子元件的製造方法進行說明。［電子元件的製造方法］對電子元件的製造方法的第一例進行說明。圖24～圖32是按製程順序表示本發明的實施形態的電子元件的製造方法的第一例之模式圖。又，圖33是表示第一半導體晶圓之模式圖。在圖24～圖32所示之電子元件的製造方法的第一例中，對與圖1及圖2所示之各向異性導電材10、圖3～圖6所示之各向異性導電性構件14、圖7及圖8所示之元件區域30以及圖14及圖15所示之電子元件34相同的結構物附加相同符號，並省略其詳細的說明。

電子元件的製造方法的第一例是有關晶片上晶圓方式者。首先，如圖24所示，準備第一半導體晶圓40及顯示各向異性導電性之區域15（參閱圖5及圖6）形成為規定之圖案狀之各向異性導電性構件14設置在支撐體12上之各向異性導電材10。並且，將各向異性導電性構件14朝向第一半導體晶圓40的第一元件區域42（參閱圖33）而配置各向異性導電材10。如圖33所示，第一半導體晶圓40具備複數個第一元件區域42。第一元件區域42中，分別設置有複數個第一對準標記44。第一元件區域42與上述元件區域30為相同的結構。第一對準標記44與上述對準標記32為相同的結構。各向異性導電材10中，各向異性導電性構件14與第一元件區域42配合，例如形成為圖5或圖6所示之圖案。在各向異性導電性構件14與支撐體12之間有剝離層16。

接著，如圖25所示，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，而將各向異性導電材10的各向異性導電性構件14接合於第一半導體晶圓40的第一元件區域42，以使光能夠在第一元件區域42的相當於至少兩個第一對準標記44之區域中透射。接著，如圖26所示，移除各向異性導電材10的支撐體12，僅使各向異性導電性構件14接合於第一半導體晶圓40。該情況下，對各向異性導電材10進行預定之溫度的加熱，降低剝離層16的剝離劑18的黏結力，並以各向異性導電材10的剝離層16為起點移除支撐體12。

接著，如圖27所示，關於第一半導體晶圓40，按照每個第一元件區域42（參閱圖33）進行單個化，獲得複數個半導體晶片46。該情況下，半導體晶片46中，以光能夠在相當於第一對準標記44之區域中透射之方式接合有各向異性導電性構件14。例如，在四個第一對準標記44均露出的狀態下接合各向異性導電性構件14。該情況下，半導體晶片46中，關於第一對準標記44，能夠獲得攝影圖像或反射像，從而能夠從半導體晶片46的外部識別第一對準標記44。

接著，準備第二半導體晶圓50（參閱圖28），其具備設置有複數個第二對準標記54之第二元件區域52（參閱圖28）。並且，如圖28所示，將各向異性導電性構件14朝向第二半導體晶圓50配置半導體晶片46。接著，使用半導體晶片46的第一對準標記44和第二對準標記54進行半導體晶片46與第二元件區域52的對位。該情況下，在半導體晶片46的各向異性導電性構件14與第二半導體晶圓50的第二元件區域52之間，例如配置攝像裝置60，同時對半導體晶片46的第一對準標記44和第二對準標記54進行攝像。並且，基於第一對準標記44的圖像和第二對準標記54的圖像，求出第一對準標記44的位置資訊及第二對準標記54的位置資訊並進行對位。關於攝像裝置60，若對第一對準標記44和第二對準標記54能夠以數位圖像資料獲得攝影圖像或反射像，則其結構並無特別限定，能夠適當利用公知的攝像裝置。

對半導體晶片46和第二元件區域52進行對位之後，如圖29所示，使半導體晶片46與第二元件區域52接觸，例如，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，並藉由樹脂層24（參閱圖2及圖4）進行臨時黏結。對所有半導體晶片46進行如上動作，如圖30所示，將所有半導體晶片46臨時黏結於第二元件區域52。臨時黏結中使用各向異性導電性構件14的樹脂層24為手段之一，可以利用以下所示之方法。例如，可以利用滴注等向第二半導體晶圓50上供給封裝樹脂等，而將半導體晶片46臨時黏結於第二元件區域52，亦可以在第二半導體晶圓50上，使用事先供給之絕緣性樹脂薄膜（NCF（Non-conductive Film（不導電薄膜）））將半導體晶片46臨時黏結於第二元件區域52。再者，「臨時黏結」是指，在將半導體晶片對準之狀態下固定於半導體晶圓上。

進行臨時黏結時，檢查半導體晶片和半導體晶圓而預先得知優良品和不良品，從而僅將半導體晶片的優良品接合於半導體晶圓內的優良品部分，藉此能夠降低製造損耗。將品質得以保證的優良品的半導體晶片稱作KGD（Known Good Die（已知合格晶片））。再者，進行臨時黏結時，若臨時黏結強度減弱，則在傳送製程等及直至接合為止的製程中產生位置偏離。又，臨時黏結製程中的溫度條件並無特別限定，0℃～300℃為較佳，10℃～200℃更為佳，常溫（23℃）～100℃為特佳。同樣，臨時黏結製程中的加壓條件並無特別限定，10MPa以下為較佳，5MPa以下更為佳，1MPa以下為特佳。

接著，如圖31所示，對半導體晶片46施加預定之壓力，加熱成預定之溫度，且保持預定之時間，而將複數個半導體晶片46均一次性接合於第二半導體晶圓50的第二元件區域52（參閱圖28）。將該接合還稱作正式接合。正式接合中的溫度條件並無特別限定，高於臨時黏結的溫度的溫度為較佳，具體而言，150℃～350℃更為佳，200℃～300℃為特佳。又，正式接合中的加壓條件並無特別限定，30MPa以下為較佳，0.1MPa～20MPa更為佳。又，正式接合的時間並無特別限定，1秒～60分鐘為較佳，5秒～10分鐘更為佳。在上述條件下進行正式接合，藉此樹脂層在半導體晶片46的電極之間流動，從而不易在接合部殘留。再者，正式接合如上述一次性進行，藉此能夠降低產距時間，從而提高生產率。

再者，將經由各向異性導電性構件14接合複數個半導體晶片46與第二半導體晶圓50的第二元件區域52之狀態者，稱作含半導體元件的結構體62。含半導體元件的結構體62具有：複數個半導體晶片46，其具備設置有複數個第一對準標記之第一元件區域；第二半導體晶圓50，其具備分別設置有複數個第二對準標記之複數個第二元件區域52；及複數個各向異性導電性構件14。半導體晶片46的第一元件區域及第二半導體晶圓50的第二元件區域52經由各向異性導電性構件14接合，且各向異性導電性構件14以光能夠在元件區域上的相當於至少兩個對準標記之區域中透射之方式配置。亦即，各向異性導電性構件14以光能夠在第一元件區域42上相當於至少兩個第一對準標記44之第一區域及第二元件區域52上的相當於至少兩個第二對準標記之第二區域中的至少一個區域中透射之方式配置。

接著，如圖32所示，將接合有半導體晶片46之第二半導體晶圓50按每個第二元件區域52（參閱圖28），例如藉由切片進行單個化。藉此，能夠獲得半導體晶片46和半導體晶片56經由各向異性導電性構件14接合之電子元件64。再者，關於單個化，並不限定於切片，亦可以使用雷射劃片。又，在將半導體晶片46接合於第二元件區域52之製程中，將複數個半導體晶片46臨時黏結之後，均一次性接合，但並不限定於此。例如，可以省略複數個半導體晶片46的臨時黏結。再者，可以將複數個半導體晶片46一一接合於第二半導體晶圓50的第二元件區域52。該情況下，比一次性接合耗費時間。關於第一半導體晶圓40、半導體晶片46及第二半導體晶圓50、電子元件64的傳送及揀選等以及加熱處理及加壓處理，能夠藉由使用公知的半導體製造裝置實現。

如上述，將各向異性導電性構件14以光能夠在相當於第一對準標記之區域中透射之方式形成為圖案狀，藉此能夠使用第一對準標記44和第二對準標記54，進行半導體晶片46與第二元件區域52的對位。如上，在晶片上晶圓方式上較佳。並且，將半導體晶片46配置於第二元件區域52上時，能夠在相同時間獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊，因此能夠提高半導體晶片46與第二元件區域52的位置精度。再者，能夠在相同時間獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊，因此能夠快速接合半導體晶片46與第二元件區域52，縮短產距時間，從而能夠提高電子元件的生產率。再者，進行對位時，只要能夠獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊即可，各向異性導電性構件14只要以能夠識別第一對準標記44之方式設置即可。因此，將半導體晶片46接合於第二元件區域52之後，可以以光能夠在第二元件區域52的相當於第二對準標記54之區域中透射之方式配置各向異性導電性構件14。

對電子元件的製造方法的第二例進行說明。圖34～圖36是按製程順序表示本發明的實施形態的電子元件的製造方法的第二例之模式圖。在圖34～圖36所示之電子元件的製造方法的第二例中，對與圖24～圖32及圖33相同的結構物附加相同符號，並省略其詳細的說明。電子元件的製造方法的第二例是有關三層結構的電子元件的製造者。第二例中，作為多層結構的例子，說明了三層結構，但並不限定於三層結構。

如上述圖34所示，使用將複數個半導體晶片46接合於第二半導體晶圓50的第二元件區域52（參閱圖28）之狀態者。該情況下，半導體晶片46為與上述半導體晶片37相同的結構，除了上述半導體晶片46的結構之外，在背面46b還設置有複數個對準標記（未圖示）和電極（未圖示）。例如，在半導體晶片46設置有將背面46b的電極（未圖示）與表面46a的電極（未圖示）相連之填充有導電材之通孔（未圖示）。背面46b的電極與表面46a的電極利用填充有導電材之通孔電導通。半導體晶片46的表面46a為其中一面，背面46b為另一面。將複數個半導體晶片46接合於第二半導體晶圓50的第二元件區域52（參閱圖28）之製程相當於第一製程。

關於圖34所示之結構，在半導體晶片46的背面46b設置有複數個對準標記（未圖示）和電極（未圖示）之一點之外，與圖31所示之結構相同。圖34所示之結構與圖31相同地製作。第二例中，如圖34所示，對接合於第二半導體晶圓50之各半導體晶片46，再接合半導體晶片47。該情況下，如上述說明，設為如圖28所示，從而進行使用了半導體晶片46的對準標記的位置資訊和半導體晶片47的對準標記的位置資訊之對位，將半導體晶片47接合於半導體晶片46，並電連接半導體晶片46的背面46b的電極與半導體晶片47的各向異性導電性構件14。並且，如圖35所示，在所有半導體晶片46上接合半導體晶片47。將半導體晶片47接合於半導體晶片46之製程相當於第二製程。半導體晶片47的接合方法並無特別限定，可以將複數個半導體晶片47臨時黏結之後，均一次性接合，亦可以將複數個半導體晶片46一一接合於第二半導體晶圓50的第二元件區域52。再者，關於半導體晶片47，能夠與圖27所示之半導體晶片46相同地，將第一半導體晶圓40按每個第一元件區域42進行單個化而獲得。

接著，如圖36所示，將接合積層有兩個半導體晶片46及47之第二半導體晶圓50按每個第二元件區域52（參閱圖28），例如藉由切片進行單個化。藉此，能夠獲得兩個半導體晶片46、47與半導體晶片56經由各向異性導電性構件14接合之三層結構的電子元件65。半導體晶片46相當於中間半導體晶片，且半導體晶片47相當於最上層半導體晶片。

可以在半導體晶片47上，利用與半導體晶片47相同的方法接合其他半導體晶片，從而設為四層以上的電子元件。該情況下，其他半導體晶片成為最上層半導體晶片。半導體晶片47成為中間半導體晶片，為了與最上層半導體晶片電連接，設為與上述半導體晶片37相同的結構，從而設為與背面的電極和表面的電極（未圖示）電導通之結構。上述半導體晶片46及半導體晶片47相當於中間半導體晶片。再者，半導體晶片46、半導體晶片47及其他半導體晶片可以為相同結構，亦可以為功能等不同的相異結構者。又，關於半導體晶片46和半導體晶片47，可以將各向異性導電性構件14僅設置在如上述形成有電極（未圖示）之電極區域31（參閱圖21）。

在將半導體晶片46接合於第二半導體晶圓50之製程與將半導體晶片47接合於半導體晶片46之製程之間，設置重複接合積層相當於中間半導體晶片之半導體晶片46之製程，藉此能夠獲得四層以上的多層結構的電子元件。該情況下，藉此使用中間半導體晶片的另一面的對準標記和中間半導體晶片的其中一面的對準標記進行兩個中間半導體晶片的對位，並經由各向異性導電性構件接合中間半導體晶片彼此之接合製程，實現上述重複接合。藉由進行至少一次接合製程，能夠獲得四層以上的多層結構的電子元件。又，可以具有對如下半導體晶圓，按每個元件區域進行單個化，從而獲得位於半導體晶圓與最上層半導體晶片之間之中間半導體晶片之製程，該半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記及電極，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個對準標記之區域中透射之各向異性導電性構件，在另一面具備複數個對準標記及電極，其中一面的電極與另一面的電極電導通。

對電子元件的製造方法的第三例進行說明。圖37～圖43是按製程順序表示本發明的實施形態的電子元件的製造方法的第三例之模式圖。在圖37～圖43所示之電子元件的製造方法的第三例中，對與圖24～圖32及圖33相同的結構物附加相同符號，並省略其詳細的說明。

電子元件的製造方法的第三例是有關晶片上晶圓方式者。首先，如圖37所示，準備第一半導體晶圓40及顯示各向異性導電性之區域15（參閱圖5及圖6）形成為規定之圖案狀之各向異性導電性構件14設置在支撐體12上之各向異性導電材10a。關於各向異性導電材10a，在除了設置有各向異性導電性構件14以外的區域，亦即除了在各向異性導電性構件14之間設置有透明絕緣體19以外，與上述圖24所示之各向異性導電材10為相同的結構，因此省略詳細的說明。再者，雖然未圖示，但具有將透明絕緣體19填充於除了設置有各向異性導電性構件14以外的區域之製程。例如，如上述圖11及圖12所示，透明絕緣體19填充於除了設置有各向異性導電性構件14以外的區域。

接著，如圖38所示，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，而將各向異性導電材10a的各向異性導電性構件14以如下方式接合於第一半導體晶圓40的第一元件區域42，亦即在第一元件區域42（參閱圖33）的相當於至少兩個第一對準標記44（參閱圖33）之區域配置透明絕緣體19，從而能夠識別第一對準標記44。接著，如圖39所示，移除各向異性導電材10a的支撐體12，並使各向異性導電性構件14和透明絕緣體19接合於第一半導體晶圓40。該情況下，將各向異性導電材10a加熱成預定之溫度，降低剝離層16的剝離劑18的黏結力，並以各向異性導電材10a的剝離層16為起點移除支撐體12。

接著，如圖40所示，對第一半導體晶圓40，按每個第一元件區域42（參閱圖33）進行單個化，獲得複數個半導體晶片46。半導體晶片46中，在相當於第一對準標記44之區域，如上設置有透明絕緣體19。例如，於四個第一對準標記44之上設置有透明絕緣體19。該情況下，半導體晶片46中，關於第一對準標記44，能夠獲得攝影圖像或反射像，從而能夠從半導體晶片46的外部識別第一對準標記44（參閱圖33）。

接著，準備第二半導體晶圓50（參閱圖28），其具備設置有複數個第二對準標記54（參閱圖28）之第二元件區域52（參閱圖28）。並且，如圖41所示，將各向異性導電性構件14朝向第二半導體晶圓50而配置半導體晶片46。該情況下，如上述說明，設為如圖28所示，求出第一對準標記44的位置資訊及第二對準標記54的位置資訊，進行半導體晶片46與第二元件區域52的對位。

對半導體晶片46與第二元件區域52（參閱圖28）進行對位之後，如上述，使半導體晶片46與第二元件區域52接觸，例如，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，並藉由樹脂層24（參閱圖2及圖4）進行臨時黏結。對所有半導體晶片46進行如上動作，如上述，將所有半導體晶片46臨時黏結於第二元件區域52。接著，對半導體晶片46，如上述，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，如圖42所示，將複數個半導體晶片46均一次性接合於第二半導體晶圓50的第二元件區域52（參閱圖28）。將該接合還稱作正式接合。正式接合中的溫度條件如上述。如上述一次性進行正式接合，藉此能夠降低產距時間，從而提高生產率。

再者，圖42所示之複數個半導體晶片46與第二半導體晶圓50的第二元件區域52經由各向異性導電性構件14和透明絕緣體19接合之狀態者亦稱作含半導體元件的結構體62。含半導體元件的結構體62具有：複數個半導體晶片46，其具備設置有複數個第一對準標記之第一元件區域；第二半導體晶圓50，其具備分別設置有複數個第二對準標記之複數個第二元件區域；複數個各向異性導電性構件14；及透明絕緣體19，其設置於複數個各向異性導電性構件14之間。半導體晶片46的第一元件區域及第二半導體晶圓50的第二元件區域52經由各向異性導電性構件14及透明絕緣體19接合，且透明絕緣體19配置於元件區域上的相當於至少兩個對準標記之區域上。亦即，透明絕緣體19以光能夠在第一元件區域42上的相當於至少兩個第一對準標記44之第一區域及第二元件區域52上的相當於至少兩個第二對準標記54之第二區域中的至少一方的區域中透射之方式配置。

接著，如圖43所示，將接合有半導體晶片46之第二半導體晶圓50按每個第二元件區域52（參閱圖28），例如藉由切片進行單個化。藉此，能夠獲得半導體晶片46和半導體晶片56經由各向異性導電性構件14和透明絕緣體19而接合之電子元件64。關於半導體晶片56，可以將各向異性導電性構件14僅設置在如上述形成有電極（未圖示）之電極區域31（參閱圖21）。再者，關於單個化，如使用上述圖32進行之說明，因此省略詳細的說明。又，將半導體晶片46接合於第二元件區域52之製程中，並不限定於將複數個半導體晶片46臨時黏結之後，均一次性接合，例如，可以省略複數個半導體晶片46的臨時黏結。再者，可以將複數個半導體晶片46一一接合於第二半導體晶圓50的第二元件區域52。

如上述，設置透明絕緣體19，藉此能夠使用第一對準標記44和第二對準標記54，進行半導體晶片46與第二元件區域52的對位，在晶片上晶圓方式上較佳。並且，將半導體晶片46配置於第二元件區域52上時，能夠在相同時間獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊，因此能夠提高半導體晶片46與第二元件區域52的位置精度。再者，能夠在相同時間獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊，因此能夠快速接合半導體晶片46與第二元件區域52，縮短產距時間，從而能夠提高電子元件的生產率。再者，進行對位時，只要能夠獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊即可，透明絕緣體19只要設置成能夠識別第一對準標記44即可。

對電子元件的製造方法的第四例進行說明。圖44～圖46是按製程順序表示本發明的實施形態的電子元件的製造方法的第四例之模式圖。在圖44～圖46所示之電子元件的製造方法的第四例中，對與圖34～圖43相同的結構物附加相同符號，並省略其詳細的說明。電子元件的製造方法的第四例是有關使用圖9所示之各向異性導電材10a之三層結構的電子元件的製造者。第四例中，作為多層結構的例子，說明了三層結構，但並不限定於三層結構。如上述圖42所示，使用將複數個半導體晶片46接合於第二半導體晶圓50的第二元件區域52（參閱圖28）之狀態者。該情況下，半導體晶片46為與上述半導體晶片37相同的結構，結構如上述說明。

關於圖44所示之結構，除了在半導體晶片46的背面46b設置有複數個對準標記（未圖示）和電極（未圖示）之一點之外，與圖42所示之結構相同。圖44所示之結構與圖42相同地製作。第四例中，如圖44所示，對接合於第二半導體晶圓50之各半導體晶片46，再接合半導體晶片47。該情況下，如上述說明，設為如圖28所示，從而進行使用了半導體晶片46的對準標記的位置資訊和半導體晶片47的對準標記的位置資訊之對位，接合半導體晶片46與半導體晶片47，並電連接半導體晶片46的背面46b的電極與半導體晶片47的各向異性導電性構件14。並且，如圖45所示，在所有半導體晶片46上，接合半導體晶片47。半導體晶片47的接合方法並無特別限定，可以將複數個半導體晶片47臨時黏結之後，均一次性接合，亦可以將複數個半導體晶片46一一接合於第二半導體晶圓50的第二元件區域52。再者，關於半導體晶片47，能夠與圖27所示之半導體晶片46相同地，將第一半導體晶圓40按每個第一元件區域42進行單個化而獲得。

接著，如圖46所示，將接合積層有兩個半導體晶片46及47之第二半導體晶圓50按每個第二元件區域52（參閱圖28），例如藉由切片進行單個化。藉此，獲得兩個半導體晶片46、47與半導體晶片56經由各向異性導電性構件14接合之三層結構的電子元件65。可以在半導體晶片47上，利用與半導體晶片47相同的方法接合其他半導體晶片，從而設為四層以上的電子元件。該情況下，為了電連接半導體晶片47及最上層半導體晶片，其他半導體晶片設為與上述半導體晶片37相同的結構，且為與背面的電極和表面的電極（未圖示）電導通之結構。上述半導體晶片46、半導體晶片47及其他半導體晶片相當於中間半導體晶片。再者，如上述，半導體晶片46及半導體晶片47可以為相同的結構，亦可以為功能等不同的相異結構者。又，關於半導體晶片46和半導體晶片47，可以將各向異性導電性構件14僅設置在如上述形成有電極（未圖示）之電極區域31（參閱圖21）。

在第四例中，亦在將半導體晶片46接合於第二半導體晶圓50之製程與將半導體晶片47接合於半導體晶片46之製程之間，設置重複接合積層相當於中間半導體晶片之半導體晶片46之製程，藉此能夠獲得四層以上的多層結構的電子元件。該情況下，藉由使用中間半導體晶片的另一面的對準標記和中間半導體晶片的其中一面的對準標記進行兩個中間半導體晶片的對位，並經由各向異性導電性構件接合中間半導體晶片彼此之接合製程，實現上述重複接合。藉由進行至少一次接合製程，能夠獲得四層以上的多層結構的電子元件。

對電子元件的製造方法的第五例進行說明。圖47～圖52是按製程順序表示本發明的實施形態的電子元件的製造方法的第五例之模式圖。在圖47～圖52所示之電子元件的製造方法的第五例中，對與圖24～圖32及圖33相同的結構物附加相同符號，並省略其詳細的說明。

電子元件的製造方法的第五例是有關晶片上晶圓方式者。電子元件的製造方法的第五例相比上述電子元件的製造方法的第一例，在各向異性導電性構件14接合於第二半導體晶圓50，並對接合有各向異性導電性構件14之第二半導體晶圓50及半導體晶片46進行接合之一點上不同，除此以外的製程與上述電子元件的製造方法的第一例相同。電子元件的製造方法的第五例中，首先，準備具備複數個第二元件區域52（參閱圖28）之第二半導體晶圓50。在第二元件區域52（參閱圖28）上，在各個角設置有第二對準標記54（參閱圖28），設置有總計四個第二對準標記54。準備顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件14設置於支撐體12上之各向異性導電材10。該情況下，各向異性導電材10中，各向異性導電性構件14與第二元件區域52配合，例如形成為圖5或圖6所示之圖案。在各向異性導電性構件14與支撐體12之間有剝離層16。並且，如圖47所示，將各向異性導電材10朝向各向異性導電性構件14配置於第二半導體晶圓50的第二元件區域52。

接著，如圖48所示，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，而將各向異性導電材10的各向異性導電性構件14接合於第二半導體晶圓50的第二元件區域52，以使光能夠在第二元件區域52的相當於至少兩個第二對準標記54之區域中透射。接著，如圖49所示，移除各向異性導電材10的支撐體12，僅使各向異性導電性構件14接合於第二半導體晶圓50。各向異性導電性構件14以光能夠在相當於第二對準標記54之區域中透射之方式接合配置於第二元件區域52。該情況下，關於第二對準標記54，能夠獲得攝影圖像或反射像，從而能夠從第二半導體晶圓50的外部識別第二對準標記54。再者，移除支撐體12之方法與上述電子元件的製造方法的第一例相同。

接著，準備複數個半導體晶片46，其具備設置有複數個第一對準標記44之第一元件區域42。接著，如圖50所示，將半導體晶片46朝向各向異性導電性構件14配置。接著，使用半導體晶片46的第一對準標記44和第二對準標記54進行半導體晶片46與第二元件區域52的對位。該情況下，在半導體晶片46與第二半導體晶圓50的第二元件區域52的各向異性導電性構件14之間，例如配置攝像裝置60（參閱圖28），同時對半導體晶片46的第一對準標記44和第二對準標記54進行攝像。並且，基於第一對準標記44的圖像和第二對準標記54的圖像，求出第一對準標記44的位置資訊及第二對準標記54的位置資訊並進行對位。

接著，進行對位之後，如圖51所示，例如使用黏結劑等，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，從而將半導體晶片46臨時黏結於第二元件區域52的各向異性導電性構件14。對所有半導體晶片46進行上述動作，如圖52所示，將所有半導體晶片46臨時黏結於第二元件區域52。其以後的製程與上述電子元件的製造方法的第一例相同。該情況下，如圖31所示，對半導體晶片46，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，將複數個半導體晶片46均一次性接合於第二元件區域52（參閱圖28）。藉此，能夠獲得包含上述半導體元件之結構體62。接著，如圖32所示，將接合有半導體晶片46之第二半導體晶圓50按每個第二元件區域52（參閱圖28），例如藉由切片或雷射劃片進行單個化。藉此，能夠獲得半導體晶片46與半導體晶片56經由各向異性導電性構件14接合之電子元件64。半導體晶片56是，切割具備第二元件區域52（參閱圖28）之第二半導體晶圓50而獲得者，半導體晶片56具備第二元件區域52（參閱圖28）。

電子元件的製造方法的第五例亦能夠與電子元件的製造方法的第一例相同地提高半導體晶片46及第二元件區域52的位置精度。再者，能夠在相同時間獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊，因此能夠快速接合半導體晶片46與第二元件區域52，縮短產距時間，從而能夠提高電子元件64的生產率。再者，進行對位時，只要能夠獲得第一對準標記44的位置資訊和第二對準標記54的位置資訊即可，各向異性導電性構件14只要以能夠識別第二對準標記54的方式設置即可。因此，將半導體晶片46接合於第二元件區域52之後，可以以光能夠在第一元件區域42的相當於第一對準標記44之區域中透射之方式配置各向異性導電性構件14。

上述第一元件區域42及第二元件區域52是與上述元件區域30相同的結構。對半導體晶片46及半導體晶片56能夠設為由上述半導體晶片36例示者。關於半導體晶片46及半導體晶片56的組合，並無特別限定，依據電子元件64的功能及對電子元件64所要求之性能適當決定。

在第五例中，亦如上述第二例，可以設為在半導體晶片46上接合積層半導體晶片47之三層結構的電子元件，再者，亦可以重複接合積層半導體晶片46，藉此設為四層以上的多層結構的電子元件。

對電子元件的製造方法的第六例進行說明。圖53～圖58是按製程順序表示本發明的實施形態的電子元件的製造方法的第六例之模式圖。在圖53～圖58所示之電子元件的製造方法的第六例中，對與圖24～圖32及圖33以及圖37～圖39相同的結構物附加相同符號，並省略其詳細的說明。

電子元件的製造方法的第六例中，圖53～圖55所示之製程與上述圖37～圖39所示之製程相同，因此省略其詳細的說明，從圖56開始進行說明。在圖56中示出移除各向異性導電材10a的支撐體12，且接合有各向異性導電性構件14和透明絕緣體19之第一半導體晶圓40。第六例中，對具備設置有複數個第二對準標記54（參閱圖28）之第二元件區域52（參閱圖28）之第二半導體晶圓50，按每個第二元件區域52（參閱圖28）進行切割，獲得半導體晶片56。半導體晶片56具有設置有複數個第二對準標記54之第二元件區域52（參閱圖28）。如圖56所示，將各向異性導電性構件14朝向第一半導體晶圓40而配置半導體晶片56。該情況下，如上述說明，設為如圖28所示，求出第一對準標記44的位置資訊與第二對準標記54的位置資訊，進行半導體晶片56與第一元件區域42的對位。

對半導體晶片56與第一元件區域42進行對位之後，如上述，使半導體晶片56與第一元件區域42接觸，例如，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，並藉由樹脂層24（參閱圖2及圖4）進行臨時黏結。對所有半導體晶片56進行如上動作，如上述，將所有半導體晶片56臨時黏結於第一元件區域42。接著，對半導體晶片56，如上述，施加預定之壓力，加熱成預定之溫度，且保持預定之時間，如圖57所示，將複數個半導體晶片56均一次性接合於第一半導體晶圓40的第一元件區域42（參閱圖33）。將該接合還稱作正式接合。正式接合中的溫度條件如上述。如上述一次性進行正式接合，藉此能夠降低產距時間，從而能夠提高生產率。

接著，如圖58所示，將接合有半導體晶片56之第一半導體晶圓40按每個第一元件區域42（參閱圖33），例如藉由切片進行單個化。藉此，能夠獲得半導體晶片46和半導體晶片56經由各向異性導電性構件14和透明絕緣體19接合之電子元件64。再者，關於單個化，如使用上述圖32進行之說明，因此省略詳細的說明。又，將半導體晶片56接合於第一元件區域42之製程中，並不限定於將複數個半導體晶片56臨時黏結之後，均一次性接合，例如，可以省略複數個半導體晶片56的臨時黏結。再者，可以將複數個半導體晶片56一一接合於第一半導體晶圓40的第一元件區域42。

對電子元件的製造方法的第七例進行說明。圖59～圖60是按製程順序表示本發明的實施形態的電子元件的製造方法的第七例之模式圖。在圖59～圖60所示之電子元件的製造方法的第七例中，對與圖53～圖58相同的結構物附加相同符號，並省略其詳細的說明。電子元件的製造方法的第七例是將圖9所示之各向異性導電材10a應用於晶圓上晶圓方式之例子。

電子元件的製造方法的第七例與第六例相同地使用移除各向異性導電材10a的支撐體12，並接合有各向異性導電性構件14和透明絕緣體19之第一半導體晶圓40（參閱圖56）。準備第二半導體晶圓50（參閱圖28），其具備設置有複數個第二對準標記54之第二元件區域52（參閱圖28）。如圖59所示，對第一半導體晶圓40，進行第二半導體晶圓50的對位，如圖59所示，接合第一半導體晶圓40與第二半導體晶圓50。該情況下，第一元件區域42（參閱圖33）及第二元件區域52（參閱圖28）經由各向異性導電性構件14和透明絕緣體19積層。第一半導體晶圓40中，在第一對準標記44上設置有透明絕緣體19，即使有各向異性導電性構件14，亦能夠在晶圓的狀態下識別對準標記32，因此能夠在晶圓的狀態下進行對位。關於第一半導體晶圓40與第二半導體晶圓50的接合，可以在臨時黏結之後進行正式接合，亦可以省略臨時黏結而僅進行正式接合。

接著，如圖60所示，在接合第一半導體晶圓40與第二半導體晶圓50之狀態下，按每個第一元件區域42（參閱圖33）和第二元件區域52（參閱圖28），例如藉由切片進行單個化。藉此，能夠獲得半導體晶片46與半導體晶片56經由各向異性導電性構件14和透明絕緣體19接合之電子元件64。如上，在晶圓上晶圓方式上亦較佳。再者，關於單個化，如使用上述圖32進行之說明，因此省略詳細的說明。又，如圖60所示，在接合第一半導體晶圓40與第二半導體晶圓50之狀態下，若第一半導體晶圓40及第二半導體晶圓50中存在需要減薄之半導體晶圓，則能夠藉由化學機械研磨（CMP：Chemical Mechanical Polishing）等減薄。又，關於第一半導體晶圓40及第二半導體晶圓50，可以將各向異性導電性構件14僅設置在如上述形成有電極（未圖示）之電極區域31（參閱圖21）。

對電子元件的製造方法的第八例進行說明。圖61～圖63是按製程順序表示本發明的實施形態的電子元件的製造方法的第八例之模式圖。圖64是表示第三半導體晶圓之模式圖。在圖61～圖63所示之電子元件的製造方法的第八例中，對與圖53～圖60相同的結構物附加相同符號，並省略其詳細的說明。電子元件的製造方法的第八例是有關使用圖9所示之各向異性導電材10a之三層結構的電子元件的製造者。第八例中，作為多層結構的例子，說明三層結構，但並不限定於三層結構。又，使用第三半導體晶圓80，但是，如圖64所示，第三半導體晶圓80是，具有設置有複數個第三對準標記84之第三元件區域82者。第三半導體晶圓80是，與第一半導體晶圓40及第二半導體晶圓50相同的結構。在第三半導體晶圓80上，設置有各向異性導電性構件14和透明絕緣體19，在第三元件區域82的複數個第三對準標記84中，在第三對準標記84的至少兩個上設置有透明絕緣體19。

第八例中，第一半導體晶圓40相當於最下層半導體晶圓，第二半導體晶圓50相當於中間半導體晶圓，第三半導體晶圓80相當於最上層半導體晶圓。又，關於第一半導體晶圓40、第二半導體晶圓50及第三半導體晶圓80，可以將各向異性導電性構件14僅設置在如上形成有電極（未圖示）之電極區域31（參閱圖21）。

電子元件的製造方法的第八例中，如上述圖59所示，使用接合第一半導體晶圓40和第二半導體晶圓50之狀態者。該情況下，關於第二半導體晶圓50，除了上述結構，在背面50b還設置有複數個對準標記（未圖示）和電極（未圖示）。例如，第二半導體晶圓50中設置有在第二元件區域52（參閱圖28）中將背面50b的電極（未圖示）與表面50a的電極（未圖示）相連之填充有導電材之通孔（未圖示）。背面50b的電極與表面50a的電極利用填充有導電材之通孔電導通。第二半導體晶圓50的表面50a為其中一面，背面50b為另一面。再者，將第二半導體晶圓50接合於第一半導體晶圓40之製程相當於第一製程。

如圖61所示，對第二半導體晶圓50再接合第三半導體晶圓80。該情況下，如上述說明，設為如圖28所示，進行使用第二半導體晶圓50的對準標記54的位置資訊與第三半導體晶圓80的第三對準標記84（參閱圖64）的位置資訊之對位。

並且，如圖62所示，接合第二半導體晶圓50與第三半導體晶圓80，並電連接第二半導體晶圓50的背面50b的電極與第三半導體晶圓80的各向異性導電性構件14。該情況下，第一半導體晶圓40、第二半導體晶圓50及第三半導體晶圓80經由各向異性導電性構件14和透明絕緣體19積層。藉此，第一元件區域42（參閱圖33）、第二元件區域52（參閱圖28）及第三元件區域82（參閱圖64）經由各向異性導電性構件14和透明絕緣體19積層。將第三半導體晶圓80接合於第二半導體晶圓50之製程相當於第二製程。關於第二半導體晶圓50與第三半導體晶圓80的接合方法，並無特別限定，能夠利用上述第一半導體晶圓40與第二半導體晶圓50的接合方法。

接著，在積層第一半導體晶圓40、第二半導體晶圓50及第三半導體晶圓80之狀態下，按每個第一元件區域42（參閱圖33）、第二元件區域52（參閱圖28）及第三元件區域82（參閱圖64），例如藉由切片進行單個化。藉此，如圖63所示，能夠獲得半導體晶片46、半導體晶片56及半導體晶片86分別經由各向異性導電性構件14和透明絕緣體19接合之電子元件64。再者，關於單個化，如使用上述圖32進行之說明，因此省略詳細的說明。半導體晶片86是，將第三半導體晶圓80（參閱圖64）按每個第三元件區域82（參閱圖64）切割而獲得者。

又，如圖62所示，在接合第一半導體晶圓40、第二半導體晶圓50及第三半導體晶圓80之狀態下，若在第一半導體晶圓40及第三半導體晶圓80中存在需要減薄之半導體晶圓，則能夠藉由化學機械研磨（CMP：Chemical Mechanical Polishing）等減薄。

第八例中，亦在將第二半導體晶圓50接合於第一半導體晶圓40之製程與將第三半導體晶圓80接合於第二半導體晶圓50之製程之間，設置重複接合積層相當於中間半導體晶圓之第二半導體晶圓50，藉此能夠獲得四層以上的多層結構的電子元件。該情況下，藉由使用中間半導體晶圓的另一面的對準標記與中間半導體晶圓的其中一面的對準標記進行兩個中間半導體晶圓的對位，並經由各向異性導電性構件接合中間半導體晶片彼此之接合製程，實現上述重複接合。藉由進行至少一次接合製程，能夠獲得四層以上的多層結構的電子元件。

再者，以光學感測器為例，對電子元件的製造方法進行說明。

［光學感測器的製造方法］圖65～圖68是按製程順序表示光學感測器的製造方法之模式圖。在圖65～圖68中，對與圖1及圖2所示之各向異性導電材10相同的結構物附加相同符號，並省略其詳細的說明。如圖65所示，在半導體晶圓70上形成有檢測光之感測部72。半導體晶圓70中，按每個元件區域（未圖示）形成有複數個電路（未圖示）。感測部72按半導體晶圓70的每個元件區域形成有光感測器（未圖示），從而具有複數個光感測器。該狀態下，將各向異性導電性構件14朝向半導體晶圓70，接合半導體晶圓70與各向異性導電材10。該情況下，在與半導體晶圓70的各向異性導電性構件14之間的接合面，形成有與半導體晶圓70的元件區域對應之對準標記（未圖示）。各向異性導電性構件14以光能夠在相當於對準標記之區域中透射之方式配置。再者，各向異性導電材10是形成光學感測器時作為支撐基板發揮功能者。關於感測部72的光感測器，只要能夠檢測光，對結構並無特別限定，例如為CCD（Charge Coupled Device（電荷耦合元件））影像感測器或CMOS（Complementary Metal Oxide Semiconductor（互補金氧半導體））影像感測器。

如圖66所示，於感測部72形成透鏡74。透鏡74是例如稱作微透鏡者。透鏡74形成於每個光感測器，並藉由公知的方法形成。接著，如圖67所示，移除各向異性導電材10的支撐體12，僅將各向異性導電性構件14殘留在半導體晶圓70上。移除支撐體12之方法與上述圖26所示之方法相同。

接著，按半導體晶圓70的每個元件區域藉由切片等進行單個化。藉此，獲得接合有圖68所示之各向異性導電性構件14之光學感測器76。接著，將光學感測器76及例如形成有邏輯電路之半導體晶片77經由各向異性導電性構件14接合，獲得電子元件78。該情況下，亦將各向異性導電性構件14以如上述能夠從外部識別半導體晶圓70的對準標記（未圖示）之方式配置，因此能夠在高精度下實現光學感測器76與半導體晶片77的對位，從而能夠以較高的位置精度接合光學感測器76與半導體晶片77。各向異性導電性構件14是如上述實現TSV（Through Silicon Via）功能者。因此，無需如以往於支撐基板形成TSV（Through Silicon Via）。藉此，能夠簡化製造製程，縮短產距時間，從而能夠提高光學感測器76的生產率。

以下，對圖1及圖9所示之各向異性導電材進行更具體的說明。〔絕緣性基材〕絕緣性基材由無機材料構成，只要是具有與構成以往公知的各向異性導電性薄膜等之絕緣性基材相同程度的電阻率（10¹⁴ Ω･cm左右）者，則並無特別限定。再者，「由無機材料構成」是指，用於與構成後述之樹脂層之高分子材料進行區別之規定，而並不是限定為僅由無機材料構成之絕緣性基材之規定，是將無機材料設為主成分（50質量%以上）之規定。

作為絕緣性基材，可舉出例如金屬氧化物基材、金屬氮化物基材、玻璃基材、碳化矽、氮化矽等陶瓷基材、類鑽碳等碳基材、聚醯亞胺基材及該些的複合材料等。作為絕緣性基材，除此以外，亦可為例如在具有貫穿孔之有機原料上，由包含50質量%以上陶瓷材料或碳材料之無機材料進行成膜者。

作為絕緣性基材，從作為貫穿孔形成具有所需平均孔徑之微孔，從而容易形成後述之導通路之理由而言，金屬氧化物基材為較佳，閥金屬的陽極氧化膜更為佳。其中，作為閥金屬，具體而言，可舉出例如鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。該些中，從尺寸穩定性良好，比較廉價來看，鋁的陽極氧化膜（基材）為較佳。

絕緣性基材中的各導通路的間隔為5nm～800nm為較佳，10nm～200nm更為佳，20nm～60nm為進一步較佳。若絕緣性基材中的各導通路的間隔在該範圍內，則絕緣性基材作為絕緣性分隔壁充分發揮作用。其中，各導通路的間隔是指，相鄰之導通路之間的寬度w，其是利用電場發射型掃瞄電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的截面，並對相鄰之導通路之間的寬度測定10點之平均值。

〔導通路〕複數個導通路向絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，且由導電材構成。導通路具有從絕緣性基材的表面突出之突出部分，且各導通路的突出部分的端部埋設於後述之樹脂層。

＜導電材＞構成導通路之導電材只要是電阻率為10³ Ω･cm以下為較佳的材料，則並無特別限定，作為其具體例，較佳地例示有金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、銦摻雜錫氧化物（ITO）等。其中，從導電性的觀點而言，銅、金、鋁及鎳為較佳，銅及金更為佳。

＜突出部分＞導通路的突出部分是導通路從絕緣性基材的表面突出之部分，又，突出部分的端部埋設於樹脂層。

藉由壓接等方法電連接或物理接合各向異性導電性構件與電極時，從能夠充分確保突出部分在倒塌之情況下的面方向的絕緣性之理由而言，導通路的突出部分的縱橫比（突出部分的高度/突出部分的直徑）為0.5以上且小於50為較佳，0.8～20更為佳，1～10為進一步較佳。

又，從追隨作為連接對象的半導體晶片或半導體晶圓的表面形狀之觀點而言，導通路的突出部分的高度如上述，20nm以上為較佳，100nm～500nm更為佳。導通路的突出部分的高度是指，利用電場發射型掃瞄電子顯微鏡以2萬倍的倍率觀察各向異性導電性構件的截面，並對導通路的突出部分的高度測定10點之平均值。導通路的突出部分的直徑是指，利用電場發射型掃瞄電子顯微鏡觀察各向異性導電性構件的截面，並對導通路的突出部分的直徑測定10點之平均值。

＜其他形狀＞導通路為柱狀，其直徑d與突出部分的直徑相同，超過5nm且10μm以下為較佳，20nm～1000nm更為佳。

又，導通路是在藉由絕緣性基材相互電絕緣之狀態下存在者，但其密度為2萬個/mm² 以上為較佳，200萬個/mm² 以上更為佳，1000萬個/mm² 以上為進一步較佳，5000萬個/mm² 以上為特佳，1億個/mm² 以上為最佳。

再者，相鄰之各導通路的中心之間的距離p為20nm～500nm為較佳，40nm～200nm更為佳，50nm～140nm為進一步較佳。

〔樹脂層〕樹脂層是，設置在絕緣性基材的表面，且埋設上述導通路者。亦即，樹脂層是，覆蓋從絕緣性基材的表面及從絕緣性基材突出之導通路的端部者。樹脂層是，對連接對象賦予臨時黏結性者。樹脂層是，例如，於50℃～200℃的溫度範圍內顯示流動性，於200℃以上硬化者為較佳。以下，對樹脂劑的組成進行說明。樹脂層是，含有抗氧化材料及高分子材料者。

＜抗氧化材料＞作為樹脂層所含之抗氧化材料，具體而言，可舉出例如1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、苯并呋喃、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、鄰苯二酚、鄰胺基苯酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并噁唑、三聚氰胺及該些的衍生物。該些中，苯并三唑及其衍生物為較佳。作為苯并三唑衍生物，可舉出在苯并三唑的苯環具有羥基、烷氧基（例如，甲氧基、乙氧基等）、胺基、硝基、烷基（例如，甲基、乙基、丁基等）、鹵原子（例如，氟原子、氯原子、溴原子、碘原子等）等之取代苯并三唑。又，還能夠舉出萘三唑、萘雙三唑和相同地取代之取代萘三唑、取代萘雙三唑等。

又，作為樹脂層所包含之抗氧化材料的其他例子，可舉出作為一般的抗氧化劑之、高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、對苯二酚類、銅螯合劑、有機胺、有機銨鹽等。

關於樹脂層所包含之抗氧化材料的含有量，並無特別限定，從防腐效果的觀點來看，相對於樹脂層的總質量為0.0001質量%以上為較佳，0.001質量%以上更為佳。又，從在正式接合製程中獲得適當的電阻之理由而言，5.0質量%以下為較佳，2.5質量%以下更為佳。

＜高分子材料＞作為樹脂層所包含之高分子材料，並無特別限定，從能夠有效填補半導體晶片或半導體晶圓與各向異性導電性構件之間的間隙，且與半導體晶片或半導體晶圓的密合性變得更高之理由而言，熱硬化性樹脂為較佳。作為熱硬化性樹脂，具體而言，可舉出例如環氧樹脂、酚醛樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺基甲酸酯樹脂、雙馬來亞醯胺樹脂、三聚氰胺樹脂、異氰酸酯系樹脂等。其中，從更佳提高絕緣可靠性，耐化學性優異之理由而言，使用聚醯亞胺樹脂及/或環氧樹脂為較佳。

＜遷移防止材料＞樹脂層中，從藉由捕集可包含在樹脂層中之金屬離子、鹵離子以及源自半導體晶片及半導體晶圓之金屬離子，更佳提高絕緣可靠性之理由而言，含有遷移防止材料為較佳。

作為遷移防止材料，例如，能夠使用離子交換體，具體而言，能夠使用陽離子交換體和陰離子交換體的混合物或僅使用陽離子交換體。其中，陽離子交換體及陰離子交換體能夠分別從例如後述之無機離子交換體及有機離子交換體中適當選擇。

（無機離子交換體）作為無機離子交換體，可舉出例如以含水氧化鋯為代表之金屬的含水氧化物。作為金屬的種類，例如除了鋯之外，已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻、鉍等。其中，關於鋯系者，對陽離子的Cu²⁺ 、Al³⁺ 具有交換能力。又，關於鐵系者，亦對Ag⁺ 、Cu²⁺ 具有交換能力。同樣，錫系、鈦系、銻系者是陽離子交換體。另一方面，關於鉍系者，對陰離子的Cl^- 具有交換能力。又，鋯系者依據條件顯示陰離子的交換能力。鋁系、錫系者亦相同。作為除此以外的無機離子交換體，已知有以磷酸鋯為代表之多價金屬的酸性鹽、以磷鉬酸銨為代表之雜多酸鹽、不溶性亞鐵氰化物等合成物。該些中的一部分無機離子交換體已市售，例如已知有TOAGOSEI CO.,LTD.的商品名「IXE」中的各種等級。再者，除了合成品之外，還能夠使用如天然物的沸石或蒙脫石等無機離子交換體的粉末。

（有機離子交換體）有機離子交換體中，作為陽離子交換體，可舉出具有磺酸基之交聯聚苯乙烯，除此以外，還可舉出具有羧酸基、膦酸基或次膦酸基者。又，作為陰離子交換體，可舉出具有四級銨基、四級鏻基或三級鏻基之交聯聚苯乙烯。

關於該些的無機離子交換體及有機離子交換體，考慮慾捕捉之陽離子、陰離子的種類、對該離子的交換容量而適當選擇即可。當然，可以混合使用無機離子交換體與有機離子交換體。電子元件的製造製程中包含加熱之製程，因此無機離子交換體為較佳。

又，關於離子交換體與上述之高分子材料的混合比，例如從機械強度的觀點來看，將離子交換體設為10質量%以下為較佳，將離子交換體設為5質量%以下更為佳，再者，將離子交換體設為2.5質量%以下為進一步較佳。又，從抑制對半導體晶片或半導體晶圓與各向異性導電性構件進行接合時的遷移之觀點而言，將離子交換體設為0.01質量%以上為較佳。

＜無機填充劑＞樹脂層含有無機填充劑為較佳。作為無機填充劑，並無特別限定，能夠從公知者中適當選擇，可舉出例如高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉末、微粉狀氧化矽、氣相二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽、氮化矽等。

從防止無機填充劑進入導通路之間，且更加提高導通可靠性之理由而言，無機填充劑的平均粒徑比各導通路的間隔更大為較佳。無機填充劑的平均粒徑為30nm～10μm為較佳，80nm～1μm更為佳。其中，關於平均粒徑，將利用雷射繞射散射式粒徑測定裝置（NIKKISO CO., LTD.製Microtrac MT3300）測定之一次粒徑設為平均粒徑。

＜硬化劑＞樹脂層可以含有硬化劑。含有硬化劑之情況下，從抑制與作為連接對象之半導體晶片或半導體晶圓的表面形狀之間的接合不良之觀點而言，不使用於常溫下為固體的硬化劑，而含有於常溫下為液體的硬化劑更為佳。其中，「在常溫下為固體」是指，於25℃下為固體，例如，熔融點高於25℃的溫度之物質。

作為硬化劑，具體而言，可舉出例如二胺基二苯甲烷、二胺基二苯碸等芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、二氰二胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂、多硫醇等，從該些硬化劑，能夠適當選擇利用於25℃下為液體者。再者，關於硬化劑，可以單獨使用一種，亦可以同時使用兩種以上。

樹脂層中，在不會損害其特性的範圍內，可以含有廣泛地通常添加於半導體封裝體的樹脂絕緣膜中之分散劑、緩衝劑、黏度調節劑等各種添加劑。

＜形狀＞從保護各向異性導電性構件的導通路之理由而言，樹脂層的厚度大於導通路的突出部分的高度，1μm～5μm為較佳。

［透明絕緣體］透明絕緣體藉由由上述〔樹脂層〕中舉出之材料構成者中的可見光透射率為80%以上者構成。因此，關於各材料，省略詳細的說明。透明絕緣體中，主成分（高分子材料）與上述〔樹脂層〕相同之情況下，透明絕緣體與樹脂層之間的密合性變得良好，因此較佳。透明絕緣體形成於無電極等之部分，因此不含上述〔樹脂層〕的＜抗氧化材料＞及上述〔樹脂層〕的＜遷移防止材料＞為較佳。透明絕緣體中，CTE（線膨張係數）與矽等支撐體相近之一方的各向異性導電材的翹曲減少，因此包含上述〔樹脂層〕的＜無機填充劑＞為較佳。透明絕緣體中，高分子材料和硬化劑與上述〔樹脂層〕相同之情況下，溫度及時間等硬化條件變得相同，因此較佳。再者，「可見光透射率為80%以上」是指，光透射率在波長400～800nm的可見光波長域中為80%以上。光透射率是利用JIS K 7375：2008中規定之「塑膠--總光線透射率及總光線反射率的計算方法」測定者。

［各向異性導電性構件的製造方法］關於各向異性導電性構件的製造方法，並無特別限定，例如可舉出具有如下製程之製造方法等，亦即，使導電性材料在設置於絕緣性基材之貫穿孔中存在而形成導通路之導通路形成製程、在導通路形成製程之後，僅去除絕緣性基材的表面的一部分，而使導通路突出之修整製程及在修整製程之後，在絕緣性基材的表面及導通路的突出部分形成樹脂層之樹脂層形成製程。

〔絕緣性基材的製作〕關於絕緣性基材，例如能夠直接使用具有貫穿孔之玻璃基板（Through Glass Via：TGV（玻璃導通孔）），但是從將導通路的孔徑及突出部分的縱橫比設為上述範圍之觀點而言，對閥金屬實施陽極氧化處理而形成之基板為較佳。作為陽極氧化處理，例如，絕緣性基材為鋁的陽極氧化覆膜之情況下，能夠藉由依次實施如下製程而製作，亦即，對鋁基板進行陽極氧化之陽極氧化處理及在陽極氧化處理之後，進行貫穿因由陽極氧化產生之微孔而產生之孔之貫穿化處理。關於絕緣性基材的製作中使用之鋁基板以及對鋁基板實施之各處理製程，能夠採用與日本特開2008-270158號公報的＜0041＞～＜0121＞段所記載者相同者。

〔導通路形成製程〕導通路形成製程是，使導電性材料在設置於絕緣性基材之貫穿孔中存在之製程。其中，作為使金屬在貫穿孔中存在之方法，可舉出例如與日本特開2008-270158號公報的＜0123＞～＜0126＞段及［圖4］所記載之各方法（電解電鍍法或無電解電鍍法）相同的方法。又，電解電鍍法或無電解電鍍法中，預先設置由金、鎳、銅等形成之電極層為較佳。作為該電極層的形成方法，可舉出例如濺射等氣相處理、無電解電鍍等液體層處理及將該些組合之處理等。藉由金屬填充製程，獲得形成導通路的突出部分之前的各向異性導電性構件。

另一方面，導通路形成製程可以是代替日本特開2008-270158號公報所記載之方法具有如下製程之方法，該製程例如具有：在鋁基板的單側的表面（以下，還稱作「單面」。）實施陽極氧化處理，在鋁基板的單面，形成具有在厚度方向存在之微孔和在微孔的底部存在之阻擋層之陽極氧化膜之陽極氧化處理製程；在陽極氧化處理製程之後，去除陽極氧化膜的阻擋層之阻擋層去除製程；在阻擋層去除製程之後實施電解電鍍處理並在微孔的內部填充金屬之金屬填充製程；及在金屬填充製程之後去除鋁基板，獲得金屬填充微細結構體之基板去除製程。

＜陽極氧化處理製程＞陽極氧化製程是，在鋁基板的單面實施陽極氧化處理，藉此在鋁基板的單面形成具有在厚度方向存在之微孔和在微孔的底部存在之阻擋層之陽極氧化膜之製程。關於陽極氧化處理，能夠利用以往公知的方法，從提高微孔排列的規則性，且確保各向異性導電性之觀點而言，利用自我規則化法或恆定電壓處理為較佳。其中，關於陽極氧化處理的自我規則化法或恆定電壓處理，能夠實施與日本特開2008-270158號公報的＜0056＞～＜0108＞段及［圖3］所記載之各處理相同的處理。

＜阻擋層去除製程＞阻擋層去除製程是，在陽極氧化處理製程之後，去除陽極氧化膜的阻擋層之製程。藉由去除阻擋層，一部分鋁基板經由微孔露出。關於去除阻擋層之方法，並無特別限定，可舉出例如利用比陽極氧化處理製程的陽極氧化處理中的電位更低的電位電化學地溶解阻擋層之方法（以下，還稱作「電解去除處理」。）；藉由蝕刻去除阻擋層之方法（以下，還稱作「蝕刻去除處理」。）；及將該些組合之方法（尤其，在實施電解去除處理之後，利用蝕刻去除處理來去除殘留的阻擋層）等。

＜電解去除處理＞關於電解去除處理，只要是利用比陽極氧化處理製程的陽極氧化處理中的電位（電解電位）更低的電位實施之電解處理，則並無特別限定。關於電解溶解處理，例如在陽極氧化處理製程結束時降低電解電位，藉此能夠與陽極氧化處理連續實施。

電解去除處理中，關於除了電解電位以外的條件，能夠採用與上述之以往公知的陽極氧化處理相同的電解液及處理條件。尤其，如上述，連續實施電解去除處理和陽極氧化處理之情況下，使用相同的電解液處理為較佳。

（電解電位）電解去除處理中的電解電位連續或階段性（步進狀）地降低為比陽極氧化處理中的電解電位更低的電位為較佳。其中，關於階段性地降低電解電位時的降低幅度（步進幅度），從阻擋層的耐電壓觀點而言，10V以下為較佳，5V以下更為佳，2V以下為進一步較佳。又，關於連續或階段性地降低電解電位時的電壓降低速度，從生產率等觀點而言，均為1V/秒以下為較佳，0.5V/秒以下更為佳，0.2V/秒以下為進一步較佳。

＜蝕刻去除處理＞關於蝕刻去除處理，並無特別限定，可以為使用酸水溶液或鹼水溶液而溶解之化學蝕刻處理，亦可以為乾式蝕刻處理。

（化學蝕刻處理）關於藉由化學蝕刻處理之阻擋層的去除，例如使陽極氧化處理製程後的結構物浸漬在酸水溶液或鹼水溶液中，並使酸水溶液或鹼水溶液填充於微孔的內部之後，使pH緩衝液與陽極氧化膜的微孔的開口部側的表面接觸之方法等，藉此能夠僅使阻擋層選擇性地溶解。

其中，使用酸水溶液之情況下，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液為較佳。又，酸水溶液的濃度為1質量%～10質量%為較佳。酸水溶液的溫度為15℃～80℃為較佳，20℃～60℃更為佳，30℃～50℃為進一步較佳。另一方面，使用鹼水溶液之情況下，使用選自包含氫氧化鈉、氫氧化鉀及氫氧化鋰之群組之至少一種鹼水溶液為較佳。又，鹼水溶液的濃度為0.1質量%～5質量%為較佳。鹼水溶液的溫度為10℃～60℃為較佳，15℃～45℃更為佳，20℃～35℃為進一步較佳。再者，鹼水溶液中可以含有鋅及其他金屬。具體而言，例如，較佳地使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氫氧化鈉水溶液，0.5g/L、30℃的氫氧化鉀水溶液等。再者，作為pH緩衝液，能夠適當使用與上述之酸水溶液或鹼水溶液相應之緩衝液。

又，向酸水溶液或鹼水溶液的浸漬時間為8分鐘～120分鐘為較佳，10分鐘～90分鐘更為佳，15分鐘～60分鐘為進一步較佳。

（乾式蝕刻處理）關於乾式蝕刻處理，例如使用Cl₂ /Ar混合氣體等氣體種類為較佳。

＜金屬填充製程＞金屬填充製程是，在阻擋層去除製程之後，實施電解電鍍處理並在陽極氧化膜中的微孔的內部填充金屬之製程，可舉出例如與日本特開2008-270158號公報的＜0123＞～＜0126＞段及［圖4］所記載之各方法相同的方法（電解電鍍法或無電解電鍍法）。再者，在電解電鍍法或無電解電鍍法中，作為電極能夠利用在上述之阻擋層去除製程之後經由微孔露出之鋁基板。

＜基板去除製程＞基板去除製程是，在金屬填充製程之後去除鋁基板，獲得金屬填充微細結構體之製程。作為去除鋁基板之方法，可舉出例如使用處理液，在金屬填充製程中不溶解填充於微孔的內部之金屬及作為絕緣性基材的陽極氧化膜，僅使鋁基板溶解之方法。

作為處理液，可舉出例如氯化汞、溴/甲醇混合物、溴/乙醇混合物、王水、鹽酸/氯化銅混合物等水溶液等，其中鹽酸/氯化銅混合物為較佳。又，作為處理液的濃度，0.01mol/L～10mol/L為較佳，0.05mol/L～5mol/L更為佳。又，作為處理溫度，-10℃～80℃為較佳，0℃～60℃更為佳。

〔修整製程〕修整製程是，僅去除導通路形成製程之後的各向異性導電性構件表面的一部分絕緣性基材，使導通路突出之製程。其中，關於修整處理，只要是不溶解構成導通路之金屬之條件，則並無特別限定，例如，使用酸水溶液之情況下，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液為較佳。其中，從安全性優異之觀點而言，不含有鉻酸之水溶液為較佳。酸水溶液的濃度為1質量%～10質量%為較佳。酸水溶液的溫度為25℃～60℃為較佳。另一方面，使用鹼水溶液之情況下，使用選自包含氫氧化鈉、氫氧化鉀及氫氧化鋰之群組之至少一種鹼水溶液為較佳。鹼水溶液的濃度為0.1質量%～5質量%為較佳。鹼水溶液的溫度為20℃～50℃為較佳。具體而言，例如，較佳地使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。向酸水溶液或鹼水溶液的浸漬時間為8分鐘～120分鐘為較佳，10分鐘～90分鐘更為佳，15分鐘～60分鐘為進一步較佳。其中，關於「浸漬時間」，在重複短時間的浸漬處理（修整處理）之情況下，是指各浸漬時間的總計。再者，可以在各浸漬處理之間實施清洗處理。

在修整製程中，嚴格控制導通路的突出部分的高度之情況下，在導通路形成製程之後，以使絕緣性基材與導通路的端部呈相同平面狀的方式加工之後，選擇性地去除（修整）絕緣性基材為較佳。其中，作為加工成相同平面狀之方法，可舉出例如物理研磨（例如，自由磨粒研磨、背面研磨、表面磨平等）、電化學研磨、組合該些之研磨等。

又，在上述之導通路形成製程或修整製程之後，能夠以減少伴隨金屬的填充發生之導通路內的變形為目的，實施加熱處理。關於加熱處理，從抑制金屬的氧化之觀點而言，在還原性環境下實施為較佳，具體而言，在20Pa以下氧濃度下進行為較佳，在真空下進行更為佳。其中，「真空」是指，氣體密度或氣壓比大氣更低的空間的狀態。又，關於加熱處理，以矯正為目的，一邊加壓材料，一邊進行處理為較佳。

〔樹脂層形成製程〕樹脂層形成製程是，在修整製程之後於絕緣性基材的表面及導通路的突出部分形成樹脂層之製程。其中，作為形成樹脂層之方法，可舉出例如將含有上述之抗氧化材料、高分子材料、溶劑（例如，甲基乙基酮等）等之樹脂組成物塗佈於絕緣性基材的表面及導通路的突出部分，使其乾燥，並且依據需要燒結之方法等。關於樹脂組成物的塗佈方法，並無特別限定，能夠使用例如凹版塗佈法、反轉塗佈法、鑄模塗佈、刮刀塗佈、輥塗、氣刀塗佈、網版塗佈、棒式塗佈及簾式塗佈等以往公知的塗佈方法。又，關於塗佈後的乾燥方法，並無特別限定，可舉出例如大氣下於0℃～100℃溫度下加熱數秒鐘～數十分鐘之處理及減壓下於0℃～80℃溫度下加熱十數分鐘～數小時之處理等。又，關於乾燥後的燒結方法，依據使用之高分子材料不同，因此並無特別限定，在使用聚醯亞胺樹脂之情況下，可舉出例如於160℃～240℃溫度下加熱2分鐘～60分鐘之處理等，在使用環氧樹脂之情況下，可舉出例如於30℃～80℃溫度下加熱2分鐘～60分鐘之處理等。

製造方法中，關於上述之各製程，能夠單獨進行各製程，亦能夠將鋁線圈作為原料並以卷狀進行連續處理。又，進行連續處理之情況下，在各製程之間設置適當的清洗製程、乾燥製程為較佳。

本發明是基本上如上構成者。以上，對本發明的各向異性導電材、電子元件、含半導體元件的結構體及電子元件的製造方法進行了詳細說明，但本發明並不限定於此，在不脫離本發明的主旨之範圍內，亦可進行各種改良或變更。

10、10a、100‧‧‧各向異性導電材

12、102‧‧‧支撐體

14、104‧‧‧各向異性導電性構件

15‧‧‧顯示各向異性導電性之區域

15b‧‧‧無導通路之區域

16、93、106‧‧‧剝離層

17‧‧‧支撐層

18‧‧‧剝離劑

19、94‧‧‧透明絕緣體

20‧‧‧絕緣性基材

20a、20b、46a‧‧‧表面

22‧‧‧導通路

22a、22b‧‧‧突出部分

24‧‧‧樹脂層

30‧‧‧元件區域

31‧‧‧電極區域

32、114‧‧‧對準標記

34、35、38、64、78‧‧‧電子元件

36、37、39、46、47、56、77、86、112‧‧‧半導體晶片

40‧‧‧第一半導體晶圓

42‧‧‧第一元件區域

44‧‧‧第一對準標記

46b‧‧‧背面

50‧‧‧第二半導體晶圓

52‧‧‧第二元件區域

54‧‧‧第二對準標記

60‧‧‧攝像裝置

62‧‧‧含半導體元件的結構體

70‧‧‧半導體晶圓

72‧‧‧感測部

74‧‧‧透鏡

76‧‧‧光學感測器

80‧‧‧第三半導體晶圓

82‧‧‧第三元件區域

84‧‧‧第三對準標記

90‧‧‧薄膜

92‧‧‧基材

110‧‧‧半導體晶圓

Z‧‧‧厚度方向

h‧‧‧厚度

p‧‧‧中心之間距離

w‧‧‧寬度

d‧‧‧直徑

Claims

一種各向異性導電材，其特徵在於：具有支撐體及各向異性導電性構件，前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，前述各向異性導電性構件設置在前述支撐體上，且顯示各向異性導電性之區域形成為規定之圖案狀。
如申請專利範圍第1項所述之各向異性導電材，其中前述各向異性導電性構件藉由有無前述各向異性導電性構件，顯示各向異性導電性之區域形成為規定之前述圖案狀。
如申請專利範圍第1項所述之各向異性導電材，其中前述各向異性導電性構件藉由有無由前述導電材構成之前述導通路，顯示各向異性導電性之區域形成為規定之前述圖案狀，前述導通路向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。
如申請專利範圍第1項至第3項中任一項所述之各向異性導電材，其中在前述支撐體與前述各向異性導電性構件之間設置有剝離層。
如申請專利範圍第1項至第3項中任一項所述之各向異性導電材，其中在前述支撐體上，在除了設置有前述各向異性導電性構件以外的區域設置有透明絕緣體。
如申請專利範圍第1項至第3項中任一項所述之各向異性導電材，其中前述支撐體為晶圓形狀。
如申請專利範圍第1項至第3項中任一項所述之各向異性導電材，其中前述支撐體具有撓性且為透明。
一種電子元件，其特徵在於：具有半導體晶片及各向異性導電性構件，前述半導體晶片是具備設置有複數個對準標記之元件區域者，前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，前述各向異性導電性構件以光能夠在前述元件區域的相當於至少兩個前述對準標記之區域中透射之方式配置在前述半導體晶片上。
如申請專利範圍第8項所述之電子元件，其中前述各向異性導電性構件未配置於前述元件區域的相當於至少兩個前述對準標記之區域中。
如申請專利範圍第8項所述之電子元件，其中前述各向異性導電性構件在前述元件區域的整個區域中配置有前述絕緣性基材，在前述元件區域的相當於至少兩個前述對準標記之區域中，不存在前述絕緣性基材中的前述導通路。
如申請專利範圍第8項至第10項中任一項所述之電子元件，其中在前述半導體晶片上，在除了設置有前述各向異性導電性構件以外的區域設置有透明絕緣體。
如申請專利範圍第8項至第10項中任一項所述之電子元件，其中前述各向異性導電性構件僅設置於前述半導體晶片的前述元件區域中形成有電極之電極區域中。
一種含半導體元件的結構體，其特徵在於，具有：複數個半導體晶片，其具備設置有複數個第一對準標記之第一元件區域；半導體晶圓，其具備設置有複數個第二對準標記之第二元件區域；以及複數個各向異性導電性構件；並且前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置，前述半導體晶片的前述第一元件區域與前述半導體晶圓的前述第二元件區域經由前述各向異性導電性構件接合，且前述各向異性導電性構件以光能夠在前述第一元件區域及前述第二元件區域的相當於至少兩個前述對準標記之區域中透射之方式配置。
如申請專利範圍第13項所述之含半導體元件的結構體，其中前述各向異性導電性構件未配置於前述第一元件區域及前述第二元件區域的相當於至少兩個前述對準標記之區域。
如申請專利範圍第13項所述之含半導體元件的結構體，其中前述各向異性導電性構件在前述第一元件區域及前述第二元件區域的整個區域配置有前述絕緣性基材，在前述第一元件區域及前述第二元件區域的相當於至少兩個前述對準標記之區域中，不存在前述絕緣性基材中的前述導通路。
如申請專利範圍第13項至第15項中任一項所述之含半導體元件的結構體，其中在前述半導體晶圓上，在除了設置有前述各向異性導電性構件以外的區域設置透明絕緣體。
如申請專利範圍第13項至第15項中任一項所述之含半導體元件的結構體，其中前述各向異性導電性構件僅設置於前述半導體晶片的前述第一元件區域中形成有電極之電極區域。
一種電子元件的製造方法，其特徵在於：關於第一半導體晶圓，其具備設置有複數個第一對準標記之複數個第一元件區域；各向異性導電材，顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件設置在支撐體上；以及第二半導體晶圓，其具備設置有複數個第二對準標記之第二元件區域，前述電子元件的製造方法具有：將前述各向異性導電材的前述各向異性導電性構件接合於前述第一半導體晶圓的前述第一元件區域，以使光能夠在前述第一元件區域的相當於至少兩個前述第一對準標記之區域中透射之製程；移除前述各向異性導電材的前述支撐體之製程；關於前述第一半導體晶圓，按每個前述第一元件區域進行單個化，獲得複數個半導體晶片之製程；以及使用前述半導體晶片的前述第一對準標記及前述第二對準標記進行前述半導體晶片與前述第二元件區域的對位，並經由前述各向異性導電性構件將前述半導體晶片接合於前述第二元件區域之製程。
一種電子元件的製造方法，其特徵在於：在具備設置有複數個第一對準標記之第一元件區域的複數個半導體晶片、及具備複數個第二元件區域之第二半導體晶圓中，前述第二元件區域具備複數個第二對準標記，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述第二對準標記之區域中透射之各向異性導電性構件，具有使用前述半導體晶片的前述第一對準標記及前述第二對準標記進行前述半導體晶片與前述第二元件區域的對位，並經由前述各向異性導電性構件將前述半導體晶片接合於前述第二元件區域之製程。
如申請專利範圍第18項或第19項所述之電子元件的製造方法，其中具有將接合有前述半導體晶片之前述第二半導體晶圓按每個前述第二元件區域進行單個化之製程。
如申請專利範圍第18項或第19項所述之電子元件的製造方法，其中前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。
如申請專利範圍第18項或第19項所述之電子元件的製造方法，其中將前述半導體晶片接合於前述第二元件區域之製程包含：將所有前述半導體晶片臨時黏結於前述第二元件區域之製程；以及將已進行臨時黏結之前述半導體晶片均一次性接合於前述第二半導體晶圓的前述第二元件區域之製程。
如申請專利範圍第18項或第19項所述之電子元件的製造方法，其中將前述半導體晶片接合於前述第二元件區域之製程中，將前述半導體晶片一一接合於前述第二半導體晶圓的前述第二元件區域。
一種電子元件的製造方法，其將多層複數個半導體晶片接合於半導體晶圓之上，前述電子元件的製造方法的特徵在於：前述半導體晶圓具備設置有複數個對準標記之複數個元件區域，最上層半導體晶片中，在單面具備設置有複數個對準標記之元件區域，並且在前述單面上設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述對準標記之區域中透射之各向異性導電性構件，位於前述半導體晶圓與前述最上層半導體晶片之間之中間半導體晶片中，在其中一面具備設置有複數個對準標記及電極之元件區域，在另一面具備複數個對準標記及電極，前述其中一面的電極與前述另一面的電極電導通，在前述其中一面設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述對準標記之區域中透射之各向異性導電性構件，前述電子元件的製造方法具有：第一製程，使用前述半導體晶圓的前述對準標記及前述中間半導體晶片的前述其中一面的對準標記進行前述半導體晶圓的前述元件區域與前述中間半導體晶片的對位，並經由前述各向異性導電性構件將前述中間半導體晶片接合於前述半導體晶圓的前述元件區域；以及第二製程，使用前述中間半導體晶片的前述另一面的對準標記及前述最上層半導體晶片的對準標記進行前述中間半導體晶片與前述最上層半導體晶片的對位，並經由前述各向異性導電性構件將前述最上層半導體晶片接合於前述中間半導體晶片。
如申請專利範圍第24項所述之電子元件的製造方法，其中在前述第一製程與前述第二製程之間具有至少一個接合製程，前述接合製程中，使用前述中間半導體晶片的前述另一面的對準標記及前述中間半導體晶片的前述其中一面的對準標記進行兩個前述中間半導體晶片的對位，並經由前述各向異性導電性構件接合前述中間半導體晶片彼此。
如申請專利範圍第24項或第25項所述之電子元件的製造方法，其中具有對前述半導體晶圓，按每個前述元件區域進行單個化，從而獲得位於前述半導體晶圓與前述最上層半導體晶片之間之前述中間半導體晶片之製程，前述半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記及電極，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述對準標記之區域中透射之各向異性導電性構件，在另一面具備複數個對準標記及電極，前述其中一面的電極與前述另一面的電極電導通。
如申請專利範圍第24項或第25項所述之電子元件的製造方法，其中具有將接合有多層前述半導體晶片之前述半導體晶圓按每個前述元件區域進行單個化之製程。
如申請專利範圍第24項或第25項所述之電子元件的製造方法，其中前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。
如申請專利範圍第24項或第25項所述之電子元件的製造方法，其中前述第一製程及前述第二製程包含：將所有前述中間半導體晶片及前述最上層半導體晶片臨時黏結之製程；以及將已臨時黏結之前述中間半導體晶片及前述最上層半導體晶片均一次性接合之製程。
如申請專利範圍第24項或第25項所述之電子元件的製造方法，其中前述第一製程及前述第二製程中，將前述中間半導體晶片及前述最上層半導體晶片一一接合。
如申請專利範圍第18項、第19項或第24項所述之電子元件的製造方法，其中具有在除了設置有前述各向異性導電性構件以外的區域填充透明絕緣體之製程。
如申請專利範圍第18項、第19項或第24項所述之電子元件的製造方法，其中僅在前述半導體晶片的元件區域中形成有電極之電極區域設置前述各向異性導電性構件。
一種電子元件的製造方法，其特徵在於：關於第一半導體晶圓，其具備設置有複數個第一對準標記之複數個第一元件區域；以及各向異性導電材，顯示各向異性導電性之區域形成為規定之圖案狀之各向異性導電性構件設置在支撐體上，前述電子元件的製造方法具有：在前述支撐體上，在除了設置有前述各向異性導電性構件以外的區域填充透明絕緣體之製程；將前述各向異性導電材的前述各向異性導電性構件接合於前述第一半導體晶圓的前述第一元件區域，以使光能夠在前述第一元件區域的相當於至少兩個前述第一對準標記之區域中透射之製程；移除前述各向異性導電材的前述支撐體之製程；以及對具備設置有複數個第二對準標記之第二元件區域之第二半導體晶圓，使用前述第一半導體晶圓的前述第一對準標記及前述第二半導體晶圓的前述第二對準標記進行前述第一半導體晶圓與前述第二元件區域的對位，並經由前述各向異性導電性構件及前述透明絕緣體將前述第一元件區域接合於前述第二元件區域之製程。
一種電子元件的製造方法，其接合多層複數個半導體晶圓，前述電子元件的製造方法的特徵在於：複數個前述半導體晶圓中最下層半導體晶圓具備設置有複數個對準標記之複數個元件區域，最上層半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述對準標記之區域中透射之各向異性導電性構件，除了前述最下層半導體晶圓與前述最上層半導體晶圓以外的中間半導體晶圓中，在其中一面具備複數個元件區域，其具備複數個對準標記及電極，且設置有顯示各向異性導電性之區域形成為規定之圖案狀以使光能夠在相當於至少兩個前述對準標記之區域中透射之各向異性導電性構件，在另一面具備複數個對準標記及電極，前述其中一面的電極與前述另一面的電極電導通，前述電子元件的製造方法具有：第一製程，使用前述最下層半導體晶圓的對準標記及前述中間半導體晶圓的前述其中一面的對準標記進行前述最下層半導體晶圓的前述元件區域與前述中間半導體晶圓的對位，並經由前述各向異性導電性構件在前述最下層半導體晶圓接合前述中間半導體晶圓；以及第二製程，使用前述中間半導體晶圓的前述另一面的對準標記及前述最上層半導體晶圓的對準標記進行前述中間半導體晶圓與前述最上層半導體晶圓的對位，並經由前述各向異性導電性構件將前述最上層半導體晶圓接合於前述中間半導體晶圓。
如申請專利範圍第34項所述之電子元件的製造方法，其中在前述第一製程與前述第二製程之間具有至少一個接合製程，前述接合製程中，使用前述中間半導體晶圓的前述另一面的對準標記及前述中間半導體晶圓的前述其中一面的對準標記進行兩個前述中間半導體晶圓的對位，並經由前述各向異性導電性構件接合前述中間半導體晶圓彼此。
如申請專利範圍第33項至第35項中任一項所述之電子元件的製造方法，其中僅在前述半導體晶圓的元件區域中形成有電極之電極區域設置前述各向異性導電性構件。
如申請專利範圍第33項至第35項中任一項所述之電子元件的製造方法，其中具有在接合有複數個前述半導體晶圓之狀態下，按每個元件區域進行單個化之製程。
如申請專利範圍第33項至第35項中任一項所述之電子元件的製造方法，其中前述各向異性導電性構件是如下構件，其具備：絕緣性基材，其由無機材料構成；以及由導電材構成之複數個導通路，其向前述絕緣性基材的厚度方向貫穿，並在相互電絕緣之狀態下設置。