TW201816957A - 電子結構與堆疊結構 - Google Patents
電子結構與堆疊結構 Download PDFInfo
- Publication number
- TW201816957A TW201816957A TW105140492A TW105140492A TW201816957A TW 201816957 A TW201816957 A TW 201816957A TW 105140492 A TW105140492 A TW 105140492A TW 105140492 A TW105140492 A TW 105140492A TW 201816957 A TW201816957 A TW 201816957A
- Authority
- TW
- Taiwan
- Prior art keywords
- joint
- young
- modulus
- bonding
- contact pad
- Prior art date
Links
Classifications
-
- H10W20/40—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H10W72/00—
-
- H10W90/00—
-
- H10W72/01235—
-
- H10W72/01951—
-
- H10W72/01953—
-
- H10W72/072—
-
- H10W72/221—
-
- H10W72/222—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/242—
-
- H10W72/244—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W90/271—
-
- H10W90/722—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
- Slide Fasteners, Snap Fasteners, And Hook Fasteners (AREA)
Abstract
一種電子結構包含第一板狀結構、第一接觸墊、第一接合件以及第二接合件。第一接觸墊設置於第一板狀結構上。第一接合件設置於第一接觸墊上,其中第一接合件具有第一楊氏模量。第二接合件設置於第一接合件上,其中第二接合件具有第二楊氏模量,且第二楊氏模量大於第一楊氏模量。
Description
本發明是有關於一種電子結構與堆疊結構。
隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求,半導體封裝結構的各項要求亦越來越高。
為了進一步改善封裝結構的各項特性,相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的封裝結構,實屬當前重要研發課題之一,亦成為當前相關領域亟需改進的目標。
本發明之一技術態樣是在提供一種電子結構,以提升結構穩定度與線路密度。
根據本發明一實施方式,一種電子結構包含第一板狀結構、第一接觸墊、第一接合件以及第二接合件。第一接觸墊設置於第一板狀結構上。第一接合件設置於第 一接觸墊上,其中第一接合件具有第一楊氏模量。第二接合件設置於第一接合件上,其中第二接合件具有第二楊氏模量,且第二楊氏模量大於第一楊氏模量。
於本發明之一或多個實施方式中,第一接合件之材質為錫或金。
於本發明之一或多個實施方式中,第二接合件之材質為銅。
於本發明之一或多個實施方式中,第一板狀結構為晶片、中介層或基板結構。
於本發明之一或多個實施方式中,第一接合件具有相對之第一底面與第一頂面,第二接合件具有相對之第二底面與第二頂面,第一底面固定於第一接觸墊,且第一頂面固定於第二底面。
於本發明之一或多個實施方式中,第一接合件具有相對之第一底面與第一頂面,第二接合件具有相對之第二底面與第二頂面,且第一頂面直接接觸第二底面。
根據本發明另一實施方式,一種堆疊結構包含前述之電子結構與接合電子結構。接合電子結構設置於第二接合件上。接合電子結構包含第三接合件、第二接觸墊以及第二板狀結構。第三接合件設置於第二接合件上,其中第三接合件具有第三楊氏模量,且第二楊氏模量大於第三楊氏模量。第二接觸墊設置於第三接合件上。第二板狀結構設置於第二接觸墊上。
於本發明之一或多個實施方式中,第三接合件之材質為錫或金。
於本發明之一或多個實施方式中,第二板狀結構為晶片、中介層或基板結構。
於本發明之一或多個實施方式中,接合電子結構更包含第四接合件,第四接合件設置於第三接合件與第二接觸墊之間,第四接合件具有第四楊氏模量,且第四楊氏模量大於第一楊氏模量。
於本發明之一或多個實施方式中,第四接合件之材質為銅。
於本發明之一或多個實施方式中,接合電子結構更包含第五接合件,第五接合件設置於第四接合件與第二接觸墊之間,第五接合件具有第五楊氏模量,且第二楊氏模量大於第五楊氏模量。
於本發明之於本發明之一或多個實施方式中,第五接合件之材質為錫或金。
於本發明之一或多個實施方式中,電子結構更包含第六接合件。第六接合件設置於第二接合件上,其中第六接合件具有第六楊氏模量,且第二楊氏模量大於第六楊氏模量。
於本發明之一或多個實施方式中,電子結構更包含第七接合件。第七接合件設置於第一接觸墊與第一接合件之間,其中第七接合件具有第七楊氏模量,且第七楊氏模量大於第一楊氏模量。
根據本發明又一實施方式,一種堆疊結構包含前述之電子結構與接合電子結構。接合電子結構設置於第二接合件上。接合電子結構包含第八接合件、第二接觸墊以及第二板狀結構。第八接合件設置於第二接合件上,其中第八接合件具有第八楊氏模量,且第二楊氏模量大於第八楊氏模量。第二接觸墊設置於第八接合件上。第二板狀結構設置於第二接觸墊上。
於本發明之一或多個實施方式中,接合電子結構更包含第九接合件,第九接合件設置於第八接合件與第二接觸墊之間,第九接合件具有第九楊氏模量,且第九楊氏模量大於第一楊氏模量。
根據本發明再一實施方式,一種堆疊結構包含第一板狀結構、第二板狀結構以及接合組合結構。接合組合結構夾設於第一板狀結構與第二板狀結構之間。接合組合結構包含第十接合件、第十一接合件與第十二接合件,其中第十接合件具有第十熔融溫度,第十一接合件具有第十一熔融溫度,第十二接合件具有第十二熔融溫度,第十接合件夾設於第十一接合件與第十二接合件之間,第十熔融溫度大於第十一熔融溫度,第十熔融溫度大於第十二熔融溫度。
於本發明之一或多個實施方式中,第一板狀結構為晶片、中介層或基板結構,且第二板狀結構為晶片、中介層或基板結構。
根據本發明再一實施方式,一種電子結構包含第一板狀結構、第一接觸墊、第一接合件以及第二接合件。第一接觸墊設置於第一板狀結構上。第一接合件設置於第一接觸墊上,其中第一接合件具有第一熔融溫度。第二接合件設置於第一接合件上,其中第二接合件具有第二熔融溫度,且第二熔融溫度大於第一熔融溫度。
接合電子結構的熱膨脹係數(the Coefficient of Thermal Expansion,CTE)通常與電子結構的熱膨脹係數不同。因為接合電子結構是在高溫的環境(大於攝氏200度)下接合於電子結構,在堆疊結構離開高溫環境而進入室溫環境(約為攝氏25度)後,電子結構與接合電子結構之間可能會發生相對扭轉或相對位移。因為第一楊氏模量與第三楊氏模量小於第二楊氏模量,第一接合件與第三接合件將能有效容忍相對扭轉或相對位移,因而使堆疊結構不會受到損害。
另外,因為接合結構的整體結構包含第一接合件、第二接合件與第三接合件,第一接合件的厚度與第三接合件的厚度不會太大。因為第一楊氏模量與第三楊氏模量小於第二楊氏模量,第一接合件與第三接合件將會因為形變而凸出於第二接合件。然而,因為第一接合件的厚度與第三接合件的厚度不會太大,第一接合件與第三接合件形變的情況將不會太嚴重。於是,接合結構(第一接合件、第二接合件與第三接合件)的總寬度將不會因為形變而變得 太大,接合結構也就不會佔據過多的空間,進而使細線距架構可以良好地應用於電子結構與接合電子結構。
100、101、102、200、201、202、203、204‧‧‧電子結構
110、210、212‧‧‧板狀結構
120、220‧‧‧接觸墊
131、133、293‧‧‧鈍化層
140‧‧‧凸塊下金屬層
150、160、170、180、230、260‧‧‧接合件
150b、160b‧‧‧底面
150t、160t‧‧‧頂面
211‧‧‧介電層
213‧‧‧金屬連接
250‧‧‧接合件
291‧‧‧黏接層
292‧‧‧防焊層
701、702、703、704、705‧‧‧接合組合結構
800、801、802、803、804、805‧‧‧堆疊結構
901‧‧‧光阻
902‧‧‧開口
第1圖至第5圖繪示依照本發明一實施方式之電子結構的製程各步驟的剖面示意圖。
第6圖繪示依照本發明一實施方式之將被接合的電子結構的剖面示意圖。
第7圖繪示依照本發明一實施方式之堆疊結構的剖面示意圖。
第8圖繪示依照本發明另一實施方式之將被接合的電子結構的剖面示意圖。
第9圖繪示依照本發明另一實施方式之堆疊結構的剖面示意圖。
第10圖繪示依照本發明又一實施方式之將被接合的電子結構的剖面示意圖。
第11圖繪示依照本發明又一實施方式之堆疊結構的剖面示意圖。
第12圖繪示依照本發明再一實施方式之將被接合的電子結構的剖面示意圖。
第13圖繪示依照本發明再一實施方式之堆疊結構的剖面示意圖。
第14圖繪示依照本發明再一實施方式之電子結構的剖面示意圖。
第15圖繪示依照本發明再一實施方式之將被接合的電子結構的剖面示意圖。
第16圖繪示依照本發明再一實施方式之堆疊結構的剖面示意圖。
第17圖繪示依照本發明再一實施方式之電子結構的剖面示意圖。
第18圖繪示依照本發明再一實施方式之堆疊結構的剖面示意圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
當一個元件被稱為「在…上」時,它可泛指該元件直接在其他元件上,也可以是有其他元件存在於兩者之中。相反地,當一個元件被稱為「直接在」另一元件,它是不能有其他元件存在於兩者之中間。如本文所用,詞 彙「與/或」包含了列出的關聯項目中的一個或多個的任何組合。
第1圖至第5圖繪示依照本發明一實施方式之電子結構100的製程各步驟的剖面示意圖。如第1圖所繪示,首先提供一種板狀結構110。在一些實施方式中,板狀結構110為晶片、中介層或基板結構。
然後,形成至少一接觸墊120於板狀結構110上。接著,形成鈍化層131於板狀結構110與接觸墊120上,以使鈍化層131覆蓋接觸墊120。
如第2圖所繪示,形成鈍化層133於鈍化層131上。
如第3圖所繪示,圖案化鈍化層131、133,以使鈍化層131、133裸露接觸墊120。
如第4圖所繪示,共形地形成凸塊下金屬層(Under Bump Metallization,UBM)140於接觸墊120、鈍化層131、133上。
然後,形成光阻901於凸塊下金屬層140上。光阻901可為濕膜(Wet Film)或乾膜(Dry Film)。接著,圖案化光阻901,以形成裸露位於接觸墊120上的部分凸塊下金屬層140的開口902。
如第4圖與第5圖所繪示,形成接合件150於開口902中。然後,形成接合件160於開口902中。在一些實施方式中,接合件150、160可藉由電鍍製程形成。
接著,移除光阻901。再來,進行蝕刻製程以移除部分凸塊下金屬層140,同時留下部分位於接觸墊120與接合件150之間的凸塊下金屬層140。
本發明另一實施方式提供一種電子結構100。電子結構100包含板狀結構110、接觸墊120、接合件150以及接合件160。接觸墊120設置於板狀結構110上。接合件150設置於接觸墊120上,其中接合件150具有第一楊氏模量與第一熔融溫度。接合件160設置於接合件150上,其中接合件160具有第二楊氏模量與第二熔融溫度。第二楊氏模量大於第一楊氏模量,且第二熔融溫度大於第一熔融溫度。
在一些實施方式中,板狀結構110可為晶片、中介層或基板結構。板狀結構110可包含介電層(未繪示)與複數個金屬連接(未繪示)。金屬連接設置於介電層中。
在一些實施方式中,接觸墊120之材質為鋁或銅。應了解到,以上所舉之接觸墊120之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接觸墊120之材質。
在一些實施方式中,接合件150之材質為錫或金,且接合件160之材質為銅。應了解到,以上所舉之接合件150、160之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接合件150、160之材質。
接合件150具有相對之底面150b與頂面150t,接合件160具有相對之底面160b與頂面160t,底面150b固定於接觸墊120,且頂面150t固定於底面160b。
在一些實施方式中,電子結構100更包含凸塊下金屬層140,且凸塊下金屬層140設置於接觸墊120與接合件150之間。凸塊下金屬層140更包含黏附層(未繪示)、濕潤層(未繪示)或阻障層(未繪示)。在一些實施方式中,黏附層設置於接觸墊120上,濕潤層設置於黏附層上,阻障層設置於濕潤層上。
底面150b直接接觸凸塊下金屬層140,且頂面150t直接接觸底面160b,但此並不限制本發明。在一些實施方式中,電子結構100可以不包含凸塊下金屬層140,且底面150b直接接觸接觸墊120。
在一些實施方式中,電子結構100更包含鈍化層131、133。鈍化層131、133設置於板狀結構110上。接觸墊120設置於鈍化層131中。
鈍化層131之材質可為二氧化矽或氮化矽。應了解到,以上所舉之鈍化層131之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇鈍化層131之材質。
鈍化層133之材質可為聚酰亞胺(Polyimide,PI)。應了解到,以上所舉之鈍化層133之材質僅為例示,並非用以限制本發明,本發明所屬技術領 域中具有通常知識者,應視實際需要,彈性選擇鈍化層133之材質。
第6圖繪示依照本發明一實施方式之將被接合的電子結構200的剖面示意圖。第7圖繪示依照本發明一實施方式之堆疊結構800的剖面示意圖。如第5圖、第6圖以及第7圖所繪示,電子結構200將被接合至電子結構100,以形成堆疊結構800。
如第6圖所繪示,電子結構200包含板狀結構210、接觸墊220以及接合件230。接觸墊220設置於板狀結構210上。接合件230設置於接觸墊220上。
板狀結構210為基板結構。板狀結構210包含介電層211與至少一金屬連接213。金屬連接213設置於介電層211中。本發明其他實施方式並不限於前述,在其他實施方式中,板狀結構210可為晶片或中介層。
接合件230之材質為錫或金。應了解到,以上所舉之接合件230之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接合件230之材質。
電子結構200更包含黏接層291與兩個防焊層292。黏接層291設置於接觸墊220與接合件230之間。防焊層292設置於板狀結構210的兩側。
黏接層291之材質可為金或鎳。應了解到,以上所舉之黏接層291之材質僅為例示,並非用以限制本發 明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇黏接層291之材質。
如第7圖所繪示,將電子結構200翻轉180度,並將電子結構200接合於電子結構100。於是,電子結構200設置於接合件160上。接合件230設置於接合件160上,其中接合件230具有第三楊氏模量與第三熔融溫度。第二楊氏模量大於第三楊氏模量,且第二熔融溫度大於第三熔融溫度。接觸墊220設置於接合件230上。板狀結構210設置於接觸墊220上。接合件150、160、230形成接合組合結構701。
因為第三熔融溫度低於第二熔融溫度,接合件230將容易被熔融,並因此容易接合於接合件160。
電子結構200的熱膨脹係數(the Coefficient of Thermal Expansion,CTE)通常與電子結構100的熱膨脹係數不同。因為電子結構200是在高溫的環境(大於攝氏200度)下接合於電子結構100,在堆疊結構800離開高溫環境而進入室溫環境(約為攝氏25度)後,電子結構100、200之間可能會發生相對扭轉或相對位移。因為第一楊氏模量與第三楊氏模量小於第二楊氏模量,接合件150、230將能有效容忍相對扭轉或相對位移,因而使堆疊結構800不會受到損害。
另外,因為接合結構的整體結構(即接合組合結構701)包含接合件150、160、230,接合件150的厚度與接合件230的厚度不會太大。因為第一楊氏模量與第三 楊氏模量小於第二楊氏模量,接合件150、230將會因為形變而凸出於接合件160。然而,因為接合件150的厚度與接合件230的厚度不會太大,接合件150、230形變的情況將不會太嚴重。於是,接合組合結構701的總寬度將不會因為形變而變得太大,接合組合結構701也就不會佔據過多的空間,進而使細線距架構可以良好地應用於電子結構100、200上。
第8圖繪示依照本發明另一實施方式之將被接合的電子結構201的剖面示意圖。第9圖繪示依照本發明另一實施方式之堆疊結構801的剖面示意圖。如第8圖與第9圖所繪示,本實施方式中的電子結構201與堆疊結構801類似於前述實施方式中的電子結構200與堆疊結構800。本實施方式與前述實施方式的主要差異在於,在本實施方式中,板狀結構212為晶片。另外,電子結構201更包含設置於板狀結構212上的鈍化層293。
第10圖繪示依照本發明又一實施方式之將被接合的電子結構202的剖面示意圖。第11圖繪示依照本發明又一實施方式之堆疊結構802的剖面示意圖。如第10圖與第11圖所繪示,本實施方式中的電子結構202與堆疊結構802類似於第8圖與第9圖中的電子結構201與堆疊結構801。兩實施方式的主要差異在於,在本實施方式中,電子結構202更包含設置於接合件230與接觸墊220之間的接合件250,接合件250具有第四楊氏模量與第四熔融溫度。第四楊氏模量大於第一楊氏模量,且第四熔融溫度大 於第一熔融溫度。接合件150、160、230、250形成接合組合結構702。
在一些實施方式中,接合件250之材質為銅。應了解到,以上所舉之接合件250之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接合件250之材質。
第12圖繪示依照本發明再一實施方式之將被接合的電子結構203的剖面示意圖。第13圖繪示依照本發明再一實施方式之堆疊結構803的剖面示意圖。如第12圖與第13圖所繪示,本實施方式中的電子結構203與堆疊結構803類似於第10圖與第11圖中的電子結構202與堆疊結構802。兩實施方式的主要差異在於,在本實施方式中,電子結構203更包含設置於接合件250與接觸墊220之間的接合件260。接合件260具有第五楊氏模量與第五熔融溫度。第二楊氏模量大於第五楊氏模量,且第二熔融溫度大於第五熔融溫度。接合件150、160、230、250、260形成接合組合結構703。
在一些實施方式中,接合件260之材質為錫或金。應了解到,以上所舉之接合件260之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接合件260之材質。
第14圖繪示依照本發明再一實施方式之電子結構101的剖面示意圖。第15圖繪示依照本發明再一實施方式之將被接合的電子結構204的剖面示意圖。第16圖繪 示依照本發明再一實施方式之堆疊結構803的剖面示意圖。本實施方式中的電子結構101、204與堆疊結構804類似於第5圖中的電子結構100、第8圖中的電子結構201與第9圖的堆疊結構801。以下將描述兩實施方式的主要差異。
如第14圖所繪示,電子結構101更包含設置於接合件160上的接合件170。接合件170具有第六楊氏模量與第六熔融溫度。第二楊氏模量大於第六楊氏模量,且第二熔融溫度大於第六熔融溫度。
如第15圖所繪示,電子結構204並沒有包含接合件230與鈍化層293。
然後,如第16圖所繪示,設置電子結構204於接合件170上。於是接觸墊220設置於接合件170上。接合件150、160、170形成接合組合結構704。
第17圖繪示依照本發明再一實施方式之電子結構102的剖面示意圖。第18圖繪示依照本發明再一實施方式之堆疊結構805的剖面示意圖。本實施方式中的電子結構102與堆疊結構805類似於第5圖中的電子結構100與第11圖的堆疊結構802。以下將描述兩實施方式的主要差異。
如第17圖所繪示,電子結構102更包含設置於接觸墊120與接合件150之間的接合件180。接合件180具有第七楊氏模量與第七熔融溫度。第七楊氏模量大於第一楊氏模量,且第七熔融溫度大於第一熔融溫度。
在一些實施方式中,接合件180之材質為銅。應了解到,以上所舉之接合件180之材質僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇接合件180之材質。
如第18圖所繪示,電子結構102接合於第10圖的電子結構202。於是,電子結構202設置於接合件160上。接合件230設置於接合件160上。接合件180、150、160、230、250形成接合組合結構705。
電子結構200的熱膨脹係數通常與電子結構100的熱膨脹係數不同。因為電子結構200是在高溫的環境(大於攝氏200度)下接合於電子結構100,在堆疊結構800離開高溫環境而進入室溫環境(約為攝氏25度)後,電子結構100、200之間可能會發生相對扭轉或相對位移。因為第一楊氏模量與第三楊氏模量小於第二楊氏模量,接合件150、230將能有效容忍相對扭轉或相對位移,因而使堆疊結構800不會受到損害。
另外,因為接合結構的整體結構(即接合組合結構701)包含接合件150、160、230,接合件150的厚度與接合件230的厚度不會太大。因為第一楊氏模量與第三楊氏模量小於第二楊氏模量,接合件150、230將會因為形變而凸出於接合件160。然而,因為接合件150的厚度與接合件230的厚度不會太大,接合件150、230形變的情況將不會太嚴重。於是,接合組合結構701的總寬度將不會因為形變而變得太大,接合組合結構701也就不會佔據 過多的空間,進而使細線距架構可以良好地應用於電子結構100、200上。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (20)
- 一種電子結構,包含:一第一板狀結構;一第一接觸墊,設置於該第一板狀結構上;一第一接合件,設置於該第一接觸墊上,其中該第一接合件具有一第一楊氏模量;以及一第二接合件,設置於該第一接合件上,其中該第二接合件具有一第二楊氏模量,且該第二楊氏模量大於該第一楊氏模量。
- 如請求項1所述之電子結構,其中該第一接合件之材質為錫或金。
- 如請求項1所述之電子結構,其中該第二接合件之材質為銅。
- 如請求項1所述之電子結構,其中該第一板狀結構為一晶片、一中介層或一基板結構。
- 如請求項1所述之電子結構,其中該第一接合件具有相對之一第一底面與一第一頂面,該第二接合件具有相對之一第二底面與一第二頂面,該第一底面固定於該第一接觸墊,且該第一頂面固定於該第二底面。
- 如請求項1所述之電子結構,其中該第一接合件具有相對之一第一底面與一第一頂面,該第二接合件具 有相對之一第二底面與一第二頂面,且該第一頂面直接接觸該第二底面。
- 如請求項1所述之電子結構,更包含:一第六接合件,設置於該第二接合件上,其中該第六接合件具有一第六楊氏模量,且該第二楊氏模量大於該第六楊氏模量。
- 如請求項1所述之電子結構,更包含:一第七接合件,設置於該第一接觸墊與該第一接合件之間,其中該第七接合件具有一第七楊氏模量,且該第七楊氏模量大於該第一楊氏模量。
- 一種堆疊結構,包含:如請求項8所述之電子結構;以及一接合電子結構,設置於該第二接合件上,該接合電子結構包含:一第八接合件,設置於該第二接合件上,其中該第八接合件具有一第八楊氏模量,且該第二楊氏模量大於該第八楊氏模量;一第二接觸墊,設置於該第八接合件上;以及一第二板狀結構,設置於該第二接觸墊上。
- 如請求項9所述之堆疊結構,其中該接合電子結構更包含一第九接合件,該第九接合件設置於該第八接 合件與該第二接觸墊之間,該第九接合件具有一第九楊氏模量,且該第九楊氏模量大於該第一楊氏模量。
- 一種堆疊結構,包含:如請求項1所述之電子結構;以及一接合電子結構,設置於該第二接合件上,該接合電子結構包含:一第三接合件,設置於該第二接合件上,其中該第三接合件具有一第三楊氏模量,且該第二楊氏模量大於該第三楊氏模量;一第二接觸墊,設置於該第三接合件上;以及一第二板狀結構,設置於該第二接觸墊上。
- 如請求項11所述之堆疊結構,其中該第三接合件之材質為錫或金。
- 如請求項11所述之堆疊結構,其中該第二板狀結構為一晶片、一中介層或一基板結構。
- 如請求項11所述之堆疊結構,其中該接合電子結構更包含一第四接合件,該第四接合件設置於該第三接合件與該第二接觸墊之間,該第四接合件具有一第四楊氏模量,且該第四楊氏模量大於該第一楊氏模量。
- 如請求項14所述之堆疊結構,其中該第四接合件之材質為銅。
- 如請求項14所述之堆疊結構,其中該接合電子結構更包含一第五接合件,該第五接合件設置於該第四接合件與該第二接觸墊之間,該第五接合件具有一第五楊氏模量,且該第二楊氏模量大於該第五楊氏模量。
- 如請求項16所述之堆疊結構,其中該第五接合件之材質為錫或金。
- 一種堆疊結構,包含:一第一板狀結構與一第二板狀結構;以及一接合組合結構,夾設於該第一板狀結構與該第二板狀結構之間,該接合組合結構包含:一第十接合件、一第十一接合件與一第十二接合件,其中該第十接合件具有一第十熔融溫度,該第十一接合件具有一第十一熔融溫度,該第十二接合件具有一第十二熔融溫度,該第十接合件夾設於該第十一接合件與該第十二接合件之間,該第十熔融溫度大於該第十一熔融溫度,該第十熔融溫度大於該第十二熔融溫度。
- 如請求項18所述之堆疊結構,其中該第一板狀結構為一晶片、一中介層或一基板結構,且該第二板狀結構為一晶片、一中介層或一基板結構。
- 一種電子結構,包含:一第一板狀結構;一第一接觸墊,設置於該第一板狀結構上;一第一接合件,設置於該第一接觸墊上,其中該第一接合件具有一第一熔融溫度;以及一第二接合件,設置於該第一接合件上,其中該第二接合件具有一第二熔融溫度,且該第二熔融溫度大於該第一熔融溫度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/334,303 US10076034B2 (en) | 2016-10-26 | 2016-10-26 | Electronic structure |
| US15/334,303 | 2016-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI613777B TWI613777B (zh) | 2018-02-01 |
| TW201816957A true TW201816957A (zh) | 2018-05-01 |
Family
ID=61970218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105140492A TWI613777B (zh) | 2016-10-26 | 2016-12-07 | 電子結構與堆疊結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10076034B2 (zh) |
| CN (1) | CN107993999A (zh) |
| TW (1) | TWI613777B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI744498B (zh) * | 2018-03-05 | 2021-11-01 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| JP7251951B2 (ja) * | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
| US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
| TWI273664B (en) * | 2004-03-26 | 2007-02-11 | Advanced Semiconductor Eng | Bumping process, bump structure, packaging process and package structure |
| KR100833209B1 (ko) | 2006-11-28 | 2008-05-28 | 삼성전자주식회사 | 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자 |
| US8043893B2 (en) * | 2007-09-14 | 2011-10-25 | International Business Machines Corporation | Thermo-compression bonded electrical interconnect structure and method |
| US8293587B2 (en) * | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
| US7811932B2 (en) * | 2007-12-28 | 2010-10-12 | Freescale Semiconductor, Inc. | 3-D semiconductor die structure with containing feature and method |
| WO2010061552A1 (ja) | 2008-11-25 | 2010-06-03 | 住友ベークライト株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
| KR102007780B1 (ko) * | 2012-07-31 | 2019-10-21 | 삼성전자주식회사 | 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법 |
| US9355980B2 (en) * | 2013-09-03 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional chip stack and method of forming the same |
-
2016
- 2016-10-26 US US15/334,303 patent/US10076034B2/en active Active
- 2016-12-07 TW TW105140492A patent/TWI613777B/zh active
- 2016-12-27 CN CN201611223951.0A patent/CN107993999A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20180116053A1 (en) | 2018-04-26 |
| US10076034B2 (en) | 2018-09-11 |
| TWI613777B (zh) | 2018-02-01 |
| CN107993999A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI273667B (en) | Chip package and bump connecting structure thereof | |
| JP4870584B2 (ja) | 半導体装置 | |
| CN103000591B (zh) | 芯片封装件的环结构 | |
| JP6180801B2 (ja) | 半導体装置 | |
| TWI691025B (zh) | 電子封裝件及其製法與承載結構 | |
| TWI550737B (zh) | 晶片封裝體及其製造方法 | |
| US9633978B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW201533882A (zh) | 覆晶堆疊封裝 | |
| TW202036733A (zh) | 半導體裝置及半導體封裝 | |
| JP4458010B2 (ja) | 半導体装置 | |
| TWI613777B (zh) | 電子結構與堆疊結構 | |
| JP2006086149A (ja) | 半導体装置 | |
| TWI769948B (zh) | 層疊型半導體裝置 | |
| TWI635782B (zh) | 線路板堆疊結構及其製作方法 | |
| TWI591780B (zh) | 使用微影圖案化聚合物基板之無載體矽中介層 | |
| CN108633174B (zh) | 线路板堆叠结构及其制作方法 | |
| TWI636710B (zh) | 線路板堆疊結構及其製作方法 | |
| CN101345198A (zh) | 半导体装置及其制法 | |
| TW201644328A (zh) | 晶片封裝結構 | |
| JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN108633175B (zh) | 线路板堆叠结构及其制作方法 | |
| KR20220005354A (ko) | 반도체 소자용 범프 구조물 | |
| JP2012079935A (ja) | 複合基板の製造方法、及び複合基板 | |
| WO2024236740A1 (ja) | 積層構造体、量子デバイス及び積層構造体の製造方法 | |
| KR20240081596A (ko) | 반도체 소자용 범프 구조물 |