TW201816809A - 積層陶瓷電容 - Google Patents

Abstract

本發明係提供一種即便於電容本體於其至少高度方向一面具有將各外部電極之環繞部之間覆蓋之介電層之情形時，亦可減小因各外部電極之環繞部與介電層之間之間隙導致耐濕性下降之擔憂之積層陶瓷電容。 積層陶瓷電容10具有輔助介電層11d，該輔助介電層11d係以與該第1基底導體膜11c各者之間空出間隙CL之方式覆蓋電容元件11'之高度方向兩面各自之2個第1基底導體膜11c之間。各外部電極12及13具有第2基底導體膜12a及13a、及表面導體膜12b及13b，且各表面導體膜12b及13b之環繞部位12b1及13b1具有嵌入至上述間隙CL之插入部12b2及13b2。

Description

積層陶瓷電容

本發明係關於一種外部電極具有環繞至電容本體之至少高度方向一面之環繞部之積層陶瓷電容。

積層陶瓷電容之尺寸係由長度、寬度及高度規定，其中之高度係指沿著內部電極層之積層方向之尺寸。又，積層陶瓷電容通常具備大致長方體狀之電容本體，其具有複數個內部電極層介隔介電層積層而成之電容部；及1對外部電極，其等設置於電容本體之長度方向兩端部，且交替地連接有複數個內部電極層，各外部電極具有環繞至電容本體之至少高度方向一面之環繞部。 此處，對於積層陶瓷電容，除要求增加電容以外，依然要求縮小尺寸，若縮小尺寸，尤其縮小高度，則產生電容本體之強度下降之擔憂。 於如上文所述之積層陶瓷電容般，各外部電極具有環繞至電容本體之至少高度方向一面之環繞部之情形時，作為抑制上述強度下降之方法，考慮利用介電層將電容本體之至少高度方向一面中之環繞部之間覆蓋之方法(例如參照專利文獻1)。根據該方法，可藉由上述介電層抑制電容本體之強度下降。 然而，因無法避免製作上述介電層時之尺寸公差，故而即便進行極力避免於各外部電極之環繞部與上述介電層之間產生間隙之設計，實際上亦於各外部電極之環繞部與上述介電層之間空有間隙之情況及未空間隙之情況混雜之狀態下進行製造。 即，各外部電極之環繞部與上述介電層之間空有間隙之情況於存在間隙之部分及不存在間隙之部分，電容本體之實質高度不同，且存在間隙之部分成為容易產生水分向電容本體內之滲入之部分，從而產生電容本體之耐濕性下降之類的其他擔憂。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利實公昭61-025234號公報

[發明所欲解決之問題] 本發明之課題在於提供一種即便於電容本體於其至少高度方向一面具有將各外部電極之環繞部之間覆蓋之介電層之情形時，亦可減小因各外部電極之環繞部與介電層之間之間隙導致耐濕性下降之擔憂之積層陶瓷電容。 [解決問題之技術手段] 為了解決上述課題，本發明之積層陶瓷電容具備大致長方體狀之電容本體、及設置於上述電容本體之長度方向兩端部之1對外部電極，上述外部電極各自具有環繞至上述電容本體之至少高度方向一面之環繞部，且上述電容本體具有：(a1)大致長方體狀之電容元件；(a2)第1基底導體膜，其設置於上述電容元件之至少高度方向一面之長度方向兩端部；及(a3)輔助介電層，其係將上述電容元件之至少高度方向一面中之上述第1基底導體膜之間以與該第1基底導體膜各自之間空出長度方向之間隙之方式覆蓋；上述外部電極之一者具有：(b1)第2基底導體膜，其附著於上述電容元件之長度方向一面、及於上述電容本體之長度方向一側存在之上述第1基底導體膜之長度方向一端緣；及(b2)表面導體膜，其連續地附著於上述第2基底導體膜之表面與上述第1基底導體膜之表面；藉由上述第1基底導體膜與上述表面導體膜之附著於上述第1基底導體膜之環繞部位構成上述環繞部，並且上述表面導體膜之上述環繞部位具有嵌入至上述間隙之插入部，上述外部電極之另一者具有：(c1)第2基底導體膜，其附著於上述電容元件之長度方向另一面、及於上述電容本體之長度方向另一側存在之上述第1基底導體膜之長度方向另一端緣；及(c2)表面導體膜，其連續地附著於上述第2基底導體膜之表面、及上述第1基底導體膜之表面；藉由上述第1基底導體膜與上述表面導體膜之附著於上述第1基底導體膜之環繞部位構成上述環繞部，並且上述表面導體膜之上述環繞部位具有嵌入至上述間隙之插入部。 [發明之效果] 根據本發明之積層陶瓷電容，即便於電容本體於其至少高度方向一面具有將各外部電極之環繞部之間覆蓋之介電層之情形時，亦可減小因各外部電極之環繞部與介電層之間之間隙導致耐濕性下降之擔憂。

首先，使用圖1～圖4，對適用本發明之積層陶瓷電容10之構造進行說明。於該說明中，將圖1之左右方向記為長度方向，將圖1之上下方向記為寬度方向，將圖2之上下方向記為高度方向，並且將分別沿著該等長度方向、寬度方向及高度方向之尺寸記為長度、寬度及高度。 圖1～圖4所示之積層陶瓷電容10之尺寸係由長度L、寬度W及高度H規定。作為參考，成為圖1～圖4之基礎之第1試製品之長度L、寬度W及高度H之實際尺寸分別為600 μm、300 μm及300 μm，第2試製品之長度L、寬度W及高度H之實際尺寸分別為1000 μm、500 μm及500 μm，均具有長度L＞寬度W＝高度H之關係。該積層陶瓷電容10具備：大致長方體狀之電容本體11；第1外部電極12，其設置於電容本體11之長度方向一端部；及第2外部電極13，其設置於電容本體11之長度方向另一端部。 電容本體11具有：(a1)大致長方體狀之電容元件11'，其具有將複數個內部電極層11a1介隔介電層11a2積層而成之電容部11a、及設置於電容部11a之高度方向兩側之介電體邊限部11b；(a2)第1基底導體膜11c(共計4個)，其等設置於電容元件11'之高度方向兩面各自之長度方向兩端部；及(a3)輔助介電層11d(共計2個)，其將電容元件11'之高度方向兩面各自之2個第1基底導體膜11c之間以與各第1基底導體膜11c之間空出長度方向之間隙CL之方式覆蓋。再者，於圖2及圖3中，為便於圖示，描繪了共計24個內部電極層11a1，但內部電極層11a1之數並無特別限制。 各內部電極層11a1具有大致相同之外形(大致矩形狀)與大致相同之厚度。各內部電極層11a1之長度(省略符號)小於電容元件11'之長度(省略符號)，且各內部電極層11a1之寬度(省略符號)小於電容元件11'之寬度(省略符號)。各內部電極層11a1之厚度係例如於0.5～3 μm之範圍內設定。 各介電層11a2具有大致相同之外形(大致矩形狀)與大致相同之厚度。各介電層11a2之長度(省略符號)與電容元件11'之長度大致相同，且各介電層11a2之寬度(省略符號)與電容元件11'之寬度大致相同。各介電層11a2之厚度係例如於0.5～3 μm之範圍內設定。 各介電體邊限部11b具有大致相同之外形(大致矩形狀)與大致相同之厚度。各介電體邊限部11b之長度(省略符號)與電容元件11'之長度大致相同，且各介電體邊限部11b之寬度(省略符號)與電容元件11'之寬度大致相同。各介電體邊限部11b之厚度係例如於5～30 μm之範圍內設定。 各內部電極層11a1之主成分例如為鎳、銅、鈀、鉑、銀、金、及該等之合金等金屬材料。各介電層11a2之主成分與各介電體邊限部11b之主成分、即電容元件11'之除內部電極層11a1以外之部分之主成分例如為鈦酸鋇、鈦酸鍶、鈦酸鈣、鈦酸鎂、鋯酸鈣、鈦酸鋯酸鈣、鋯酸鋇、氧化鈦等介電體材料(介電體陶瓷材料)。 各第1基底導體膜11c具有大致相同之外形(大致矩形狀)與大致相同之厚度。各第1基底導體膜11c之長度La係例如於積層陶瓷電容10之長度L之1/6～3/7之範圍內設定，且各第1基底導體膜11c之寬度(省略符號)與電容元件11'之寬度大致相同。各第1基底導體膜11c之厚度ta係例如於2～6 μm之範圍內設定。 各第1基底導體膜11c之主成分例如為鎳、銅、鈀、鉑、銀、金、該等之合金等金屬材料，較佳為與各內部電極層11a1之主成分相同。 各輔助介電層11d具有大致相同之外形(大致矩形狀)與大致相同之厚度。各輔助介電層11d之長度Lb小於電容元件11'之高度方向兩面各自之2個第1基底導體膜11c之長度方向間隔(相當於Lb＋2Lc)，各輔助介電層11d之寬度(省略符號)與電容元件11'之寬度大致相同。各輔助介電層11d之厚度tb係例如於2～6 μm之範圍內設定，較佳為與第1基底導體膜11c之厚度ta相同。又，各輔助介電層11d之厚度tb成為相對於第1基底導體膜11c之厚度ta與下述表面導體膜12b及13b之環繞部位12b1及13b1之厚度td之和、即下述環繞部12c及13c之厚度之同等以下。 各輔助介電層11d之主成分例如為鈦酸鋇、鈦酸鍶、鈦酸鈣、鈦酸鎂、鋯酸鈣、鈦酸鋯酸鈣、鋯酸鋇、氧化鈦等介電體材料(介電體陶瓷材料)，較佳為與電容元件11'之除內部電極層11a1以外之部分之主成分相同。 各間隙CL之長度Lc係例如於2～6 μm之範圍內設定，且各間隙CL之寬度(省略符號)與電容元件11'之寬度大致相同。 第1外部電極12具有：(b1)第2基底導體膜12a，其附著於電容元件11'之長度方向一面(圖3之左面)、及於電容本體11之長度方向一側(圖3之左側)存在之2個第1基底導體膜11c之長度方向一端緣(圖3之左端緣)；及(b2)表面導體膜12b，其連續地附著於第2基底導體膜12a之表面、及上述2個第1基底導體膜11c之表面。即，第1外部電極12藉由各第1基底導體膜11c與表面導體膜12b之附著於各第1基底導體膜11c之環繞部位12b1構成環繞至電容本體11之高度方向兩面各者之2個環繞部12c。又，表面導體膜12b之各環繞部位12b1具有嵌入至於電容本體11之長度方向一側(圖3之左側)存在之2個間隙CL各者之插入部12b2。 第2外部電極13具有：(c1)第2基底導體膜13a，其附著於電容元件11'之長度方向另一面(圖3之右面)、及於電容本體11之長度方向另一側(圖3之右側)存在之2個第1基底導體膜11c之長度方向另一端緣(圖3之右端緣)；及(c2)表面導體膜13b，其連續地附著於第2基底導體膜13a之表面、及上述2個第1基底導體膜11c之表面。即，第2外部電極13藉由各第1基底導體膜11c與表面導體膜13b之附著於各第1基底導體膜11c之環繞部位13b1構成環繞至電容本體11之高度方向兩面各者之2個環繞部13c。又，表面導體膜13b之各環繞部位13b1具有嵌入至於電容本體11之長度方向另一側(圖3之右側)存在之2個間隙CL各者之插入部13b2。 即，各外部電極12及13具有環繞至電容本體11之高度方向兩面之2個環繞部12c及13c。根據圖3得知，上文中所述之複數個內部電極層11a1之端緣係交替地連接於第1外部電極12之第2基底導體膜12a與第2外部電極13之第2基底導體膜13a。再者，於圖1～圖3中，作為各外部電極12及13之第2基底導體膜12a及13a，描繪了各個高度方向兩端緣略微覆蓋各第1基底導體膜11c者，但亦可不存在該覆蓋部分，覆蓋部分之長度亦可略微大於圖示之長度。 各外部電極12及13之第2基底導體膜12a及13a之厚度tc係例如於5～15 μm之範圍內設定。各外部電極12及13之表面導體膜12b及13b之厚度td係例如於2～6 μm之範圍內設定。又，各外部電極12及13之表面導體膜12b及13b之環繞部位12b1及13b1之長度(省略符號)係與{第1基底導體膜11c之長度La＋間隙CL之長度Lc}大致相同。 各外部電極12及13之第2基底導體膜12a及13a之主成分例如為鎳、銅、鈀、鉑、銀、金、及該等之合金等金屬材料。又，各外部電極12及13之表面導體膜12b及13b之主成分例如為銅、鎳、錫、鈀、金、鋅、及該等之合金等金屬材料。 此處，使用圖4，對各外部電極12及13之表面導體膜12b及13b之層構成與各表面導體膜12b及13b之插入部12b2及13b2之形態進行詳細說明。 圖4所示之表面導體膜12b及13b係3層構成，且具有依序製作而成之第1膜f1、第2膜f2及第3膜f3。各膜f1、f2及f3之主成分可自上文中所述之金屬材料中適當選擇，但若列舉各內部電極層11a1之主成分、各第1基底導體膜11c之主成分及各第2基底導體膜12a及13a之主成分為鎳之情形時之具體例，則第1膜f1之主成分為銅，第2膜f2之主成分為鎳，第3膜f3之主成分為錫。又，各膜f1、f2及f3較佳為鍍覆膜，且各膜之製作中可適當利用周知之濕式鍍覆法或乾式鍍覆法。 圖4(A)表示第1膜f1、第2膜f2及第3膜f3之所有前端部進入至間隙CL之形態，該形態容易於間隙CL之長度Lc與第1膜f1、第2膜f2及第3膜f3各自之厚度之合計值大致相同時呈現。又，圖4(B)表示第1膜f1與第2膜f2之前端部進入至間隙CL，且第3膜f3之前端部未進入至間隙CL之形態，該形態容易於間隙CL之長度Lc與第1膜f1及第2膜f2各自之厚度之合計值大致相同時呈現。任一形態均為表面導體膜12b及13b之插入部12b2及13b2嵌入至各間隙CL之情況，故而並不存在特別之優劣。為使表面導體膜12b及13b具有嵌入至各間隙CL之插入部12b2及13b2，而使表面導體膜12b及13b之厚度td與各間隙CL之長度Lc具有厚度td≧長度Lc之關係即可。 又，於圖4中表示3層構成之表面導體膜12b及13b，但表面導體膜12b及13b之層構成亦可設為主成分不同之4層構成或主成分不同之2層構成等其他多層構成，當然亦可設為單層構成。附帶而言，於各內部電極層11a1之主成分、各第1基底導體膜11c之主成分及各第2基底導體膜12a及13a之主成分為鎳之情形時，2層構成之表面導體膜12b及13b中可較佳地利用將鎳作為主成分之膜與將錫作為主成分之膜之組合，又，單層構成之表面導體膜12b及13b中可較佳地利用將錫作為主成分之膜。即，即便採用3層以外之層構成作為表面導體膜12b及13b，只要具有上述條件，則不論層數如何均可獲得表面導體膜12b及13b之插入部12b2及13b2嵌入至各間隙CL之形態。 繼而，使用圖5～圖8且引用圖1～圖4所示之符號，對圖1～圖4所示之積層陶瓷電容10之製造方法例、具體而言電容元件11'之除內部電極層11a1以外之部分之主成分與各輔助介電層11d之主成分為鈦酸鋇、各內部電極層11a1之主成分、各第1基底導體膜11c之主成分及各第2基底導體膜12a及13a之主成分為鎳、各表面導體膜12b及13b之第1膜f1之主成分為銅、第2膜f2之主成分為鎳、第3膜f3之主成分為錫之情形時之製造方法例進行說明。此處說明之製造方法僅為一例，並不限制上述積層陶瓷電容10之製造方法。 於製造時，首先，準備含有鈦酸鋇粉末、有機溶劑、有機黏合劑及分散劑等之陶瓷漿料、含有鎳粉末、有機溶劑、有機黏合劑及分散劑等之第1電極膏、及含有鎳粉末、鈦酸鋇粉末(共同材料)、有機溶劑、有機黏合劑及分散劑等之第2電極膏。 繼之，將陶瓷漿料塗佈於載體膜之表面上進行乾燥，藉此製作第1片材。又，將第1電極膏印刷於該第1片材之表面上進行乾燥，藉此製作形成有矩陣排列或鋸齒排列之未焙燒之內部電極層圖案群之第2片材。進而，將第2電極膏印刷於第1片材之表面上進行乾燥，藉此形成與各第1基底導體膜11c對應之條紋狀之未焙燒之第1基底導體膜圖案群，並且將陶瓷漿料以與各第1基底導體膜圖案之間空出間隙之方式印刷於相鄰之未焙燒之第1基底導體膜圖案之間進行乾燥，藉此形成與各輔助介電層11d對應之條紋狀之未焙燒之輔助介電層圖案群，從而製作形成有未焙燒之第1基底導體膜圖案群與未焙燒之輔助介電層圖案群之第3片材。 繼之，重複進行將自第1片材中取出之單位片材積層至特定片數進行熱壓接之作業，藉此形成與高度方向一側之介電體邊限部11b對應之部位。繼之，重複進行將自第2片材中取出之單位片材(包含未焙燒之內部電極層圖案群)積層至特定片數進行熱壓接之作業，藉此形成與電容部11a對應之部位。繼之，重複進行將自第1片材中取出之單位片材積層至特定片數進行熱壓接之作業，藉此形成與高度方向另一側之介電體邊限部11b對應之部位。最後，藉由對整體實施熱壓接而製作未焙燒之第1積層片材(參照圖5)。再者，於圖5中，為便於圖示，作為未焙燒之第1積層片材，描繪了與1個上述積層陶瓷電容10對應者，但實際之未焙燒之第1積層片材具有與多片對應之尺寸。 繼之，將第3片材分別積層於未焙燒之第1積層片材之高度方向兩面進行熱壓接，並視需要對整體實施熱壓接，藉此製作未焙燒之第2積層片材(參照圖6)。再者，於圖6中，作為未焙燒之第2積層片材，描繪了與1個上述積層陶瓷電容10對應者，但實際之未焙燒之第2積層片材具有與多片對應之尺寸。 繼之，將具有與多片對應之尺寸之未焙燒之第2積層片材以格子狀切斷，藉此製作與電容本體11對應之未焙燒之電容本體(參照圖6)。繼之，藉由浸漬或輥塗等方法將第2電極膏塗佈於未焙燒之電容本體之長度方向兩面並進行乾燥，藉此製作與各第2基底導體膜12a及13a對應之未焙燒之第2基底導體膜(參照圖7)。 繼之，將具有未焙燒之第2基底導體膜之未焙燒之電容本體投入至焙燒爐中，於還原環境下以與鈦酸鋇及鎳對應之溫度分佈成批地將多個進行焙燒(包含脫黏合劑處理與焙燒處理)，製作具有第2基底導體膜12a及13a之電容本體11(參照圖7)。 繼之，藉由電解鍍覆等濕式鍍覆法，製作連續地附著於各第2基底導體膜12a及13a之表面及各第1基底導體膜11c之表面之表面導體膜12b及13b之第1膜f1(主成分為銅)(參照圖8及圖4)。繼之，藉由電解鍍覆等濕式鍍覆法，製作附著於各第1膜f1之表面之表面導體膜12b及13b之第2膜f2(主成分為鎳)(參照圖8及圖4)。繼之，藉由電解鍍覆等濕式鍍覆法，製作附著於各第2膜f2之表面之表面導體膜12b及13b之第3膜f3(主成分為錫)(參照圖8及圖4)。 具有圖7所示之第2基底導體膜12a及13a之電容本體11係分別於高度方向兩面具有2個間隙CL，但於依序製作表面導體膜12b及13b之第1膜f1、第2膜f2及第3膜f3之過程中，將各膜f1、f2及f3之前端部逐漸不斷地嵌入至各間隙CL。藉此，各表面導體膜12b及13b成為具有嵌入至各間隙CL之插入部12b2及13b2之形態(參照圖4)。 再者，各第2基底導體膜12a及13a亦可藉由如下處理而製作：對上文中所述之未焙燒之電容本體(參照圖6)實施上述相同之焙燒，製作電容本體11後，將第2電極膏塗佈於該電容本體11之長度方向兩面進行乾燥後，對其實施烘烤處理。 又，電容元件11'之除內部電極層11a1以外之部分之主成分亦可為鈦酸鋇以外之介電體材料、各輔助介電層11d之主成分亦可為鈦酸鋇以外之介電體材料、各內部電極層11a1之主成分亦可為鎳以外之金屬材料、各第1基底導體膜11c之主成分亦可為鎳以外之金屬材料、各第2基底導體膜12a及13a之主成分亦可為鎳以外之金屬材料、各表面導體膜12b及13b之第1膜f1之主成分亦可為銅以外之金屬材料、第2膜f2之主成分亦可為鎳以外之金屬材料、第3膜f3之主成分亦可為錫以外之金屬材料係如上所述。此外，各表面導體膜12b及13b亦可具有3層構成以外之層構成亦如上所述。 繼而，使用圖9與圖10，對適用本發明之其他積層陶瓷電容之構造進行說明。 圖9所示之積層陶瓷電容係將其高度H設為圖1～圖4所示之積層陶瓷電容10之高度H之1/2而成者。作為參考，成為圖9之基礎之第3試製品之長度L、寬度W及高度H之實際尺寸分別為600 μm、300 μm及150 μm，第4試製品之長度L、寬度W及高度H之實際尺寸分別為1000 μm、500 μm及250 μm，均具有長度L＞寬度W＞高度H之關係。此處所示之高度H之數值(150 μm與250 μm)僅為一例，只要小於上述積層陶瓷電容10之寬度W，則高度H之數值並無特別限制。再者，於圖9中，與圖1～圖3同樣地，作為各外部電極12及13之第2基底導體膜12a及13a，描繪了各自之高度方向兩端緣略微覆蓋各第1基底導體膜11c者，但亦可不存在該覆蓋部分，且覆蓋部分之長度亦可略微大於圖示之長度。 圖10所示之積層陶瓷電容係將圖1～圖4所示之存在於積層陶瓷電容10之電容本體11之高度方向另一面(圖3之上表面)之2個第1基底導體膜11c與輔助介電層11d排除，並且隨著該排除亦將高度方向另一面側之環繞部位12b1及13b1自各外部電極12及13之表面導體膜12b及13b中排除而成者。即，圖10所示之積層陶瓷電容之各外部電極12及13具有僅環繞至電容本體11之高度方向一面(圖10之下表面)之1個環繞部(12c及13c，參照圖1～圖4)。此處所示之各外部電極12及13之形態亦可適用於使用圖9說明之高度H較小之積層陶瓷電容。再者，於圖10中，與圖1～圖3同樣地，作為各外部電極12及13之第2基底導體膜12a及13a，描繪了各個高度方向兩端緣略微覆蓋各第1基底導體膜11c及電容本體11之高度方向另一面(圖9之上表面)者，但亦可不存在該覆蓋部分，且覆蓋部分之長度亦可略微大於圖示之長度。 又，雖省略圖示，但只要於圖1～圖4所示之積層陶瓷電容10之電容本體11之寬度方向兩側，以與各第1基底導體膜11c連續之方式設置第3基底導體膜，且以亦附著於該等各第3基底導體膜之表面之方式設置表面導體膜(12b及13b)，則亦可構成具有除了環繞至電容本體11之高度方向兩面以外亦環繞至寬度方向兩面之共計4個環繞部之各外部電極(12及13)。 繼而，對利用圖1～圖4所示之積層陶瓷電容10所獲得之效果進行說明。此處說明之效果亦可於圖9與圖10分別所示之積層陶瓷電容中同樣地獲得。 [效果1]採用利用輔助介電層11d將電容本體11之高度方向兩面各自之2個第1基底導體膜11c之間以與各第1基底導體膜11c之間空出長度方向之間隙CL之方式覆蓋，並且藉由各外部電極12及13之表面導體膜12b及13b之插入部12b2及13b2填充該間隙CL各者之構造。即，於電容本體11之高度方向兩面各自之2個第1基底導體膜11c與各第1基底導體膜11c之間主動地空出長度方向之間隙CL，因此無需先前技術中敍述之極力不產生間隙之設計。又，藉由各外部電極12及13之插入部12b2及13b2填充各間隙CL，因此可抑制水分通過各間隙CL滲入至電容本體11內，從而可減小電容本體11之耐濕性下降之擔憂。 [效果2]電容本體11之高度方向兩面各自之各外部電極12及13之環繞部12c及13c之間係由輔助介電層11d所覆蓋，因此即便於減小積層陶瓷電容10之高度H之情形時，亦可藉由各輔助介電層11d進行電容本體11之強度輔助。 [效果3]各輔助介電層11d之厚度tb成為相對於各外部電極12及13之環繞部12c及13c之厚度(相當於ta＋td)之同等以下，故而於將積層陶瓷電容10安裝於電路基板時或收容於零件內置基板時，各輔助介電層11d不成為障礙。 [效果4]若將構成各外部電極12及13之環繞部12c及13c之第1基底導體膜11c之長度La對應於積層陶瓷電容10之尺寸或輔助介電層11d之長度Lb或間隙CL之長度Lc等，於積層陶瓷電容10之長度L之1/6～3/7之範圍內設定，則於將積層陶瓷電容10安裝於電路基板時或收容於零件內置基板時，可於各外部電極12及13之環繞部12c及13c確保充分之連接面積。 [效果5]構成各外部電極12及13之表面導體膜12b及13b各自之厚度td為各間隙CL之長度Lc以上，並且表面導體膜12b及13b分別為鍍覆膜，因此可準確地利用各外部電極12及13之插入部12b2及13b2填充各間隙CL。 繼而，使用圖11且引用圖1～圖4所示之符號，對上述效果1(與耐濕性下降相關之效果)之驗證結果進行說明。 圖11所示之第1試製品係長度L為600 μm、寬度W為300 μm、高度H為300 μm之積層陶瓷電容，且第2試製品係長度L為1000 μm、寬度W為500 μm、高度H為500 μm之積層陶瓷電容。第1試製品及第2試製品之構造係如使用圖1～圖4於上文中說明所述。 又，第1試製品及第2試製品之電容元件11'之除內部電極層11a1以外之部分之主成分與各輔助介電層11d之主成分為鈦酸鋇，各內部電極層11a1之主成分、各第1基底導體膜11c之主成分及各第2基底導體膜12a及13a之主成分為鎳，各表面導體膜12b及13b之第1膜f1之主成分為銅，第2膜f2之主成分為鎳，第3膜f3之主成分為錫，且兩試製品係依據使用圖5～圖8所說明之製造方法例而製造。 第1試製品之主要部分之規格係各第1基底導體膜11c之長度La為150 μm，各第1基底導體膜11c之厚度ta為5 μm，各輔助介電層11d之厚度tb為5 μm，各第2基底導體膜12a及13a之厚度tc為10 μm，各表面導體膜12b及13b之厚度td為5 μm。於驗證時，作為第1試製品，各準備100個使各輔助介電層11d之長度Lb變化將各間隙CL之長度Lc改變所得者(參照圖11)。 第2試製品之主要部分之規格係各第1基底導體膜11c之長度La為250 μm，各第1基底導體膜11c之厚度ta為5 μm，各輔助介電層11d之厚度tb為5 μm，各第2基底導體膜12a及13a之厚度tc為10 μm，各表面導體膜12b及13b之厚度td為5 μm。於驗證時，作為第2試製品，各準備100個使各輔助介電層11d之長度Lb變化將各間隙CL之長度Lc改變所得者(參照圖11)。 圖11之「耐濕試驗」表示檢查第1試製品及第2試製品之耐濕性所得之結果。具體而言，利用恆溫恆濕器(愛斯佩克公司製造，PR-3J)將100個各試製品於溫度85℃濕度85%之環境下曝露500小時，此後將100個各試製品自恆溫恆濕器中取出，於室溫下放置24小時，此後利用高電阻計(Agilent公司製造，4329A)測定100個各試製品之絕緣電阻值，於間隙CL之每一長度Lc以n/100記錄測定值未達500 MΩ(耐濕不良品)之個數n。 根據圖11之「耐濕試驗」之數值得知，於第1試製品，若間隙CL之長度Lc超過表面導體膜12b及13b之厚度td(5 μm)，則耐濕性變差。又，於第2試製品，若間隙CL之長度Lc超過表面導體膜12b及13b之厚度td(5 μm)，則耐濕性亦變差。 根據上述情況，若將間隙CL之長度Lc設為表面導體膜12b及13b之厚度td以下，換言之，將表面導體膜12b及13b之厚度td設為間隙CL之長度Lc以上，則第1試製品及第2試製品自不必說，即便於上文中所述之其他積層陶瓷電容之構造中，亦可減小耐濕性下降之擔憂。

10‧‧‧積層陶瓷電容

11‧‧‧電容本體

11'‧‧‧電容元件

11a‧‧‧電容部

11a1‧‧‧內部電極層

11a2‧‧‧介電層

11b‧‧‧介電體邊限部

11c‧‧‧第1基底導體膜

11d‧‧‧輔助介電層

12‧‧‧第1外部電極

12a‧‧‧第2基底導體膜

12b‧‧‧表面導體膜

12b1‧‧‧表面導體膜之環繞部位

12b2‧‧‧環繞部位之插入部

12c‧‧‧環繞部

13‧‧‧第2外部電極

13a‧‧‧第2基底導體膜

13b‧‧‧表面導體膜

13b1‧‧‧表面導體膜之環繞部位

13b2‧‧‧環繞部位之插入部

13c‧‧‧環繞部

CL‧‧‧間隙

f1‧‧‧第1膜

f2‧‧‧第2膜

f3‧‧‧第3膜

H‧‧‧高度

L‧‧‧長度

La‧‧‧第1基底導體膜11c之長度

Lb‧‧‧輔助介電層11d之長度

Lc‧‧‧間隙CL之長度

ta‧‧‧第1基底導體膜11c之厚度

tb‧‧‧輔助介電層11d之厚度

tc‧‧‧外部電極12及13之第2基底導體膜12a及13a之厚度

td‧‧‧表面導體膜12b及13b之環繞部位12b1及13b1之厚度

W‧‧‧寬度

圖1係自高度方向一面側觀察適用本發明之積層陶瓷電容所得之圖。 圖2係自寬度方向一面側觀察圖1所示之積層陶瓷電容所得之圖。 圖3係圖1所示之積層陶瓷電容之沿S1-S1線之剖視圖。 圖4(A)與圖4(B)分別係圖3之主要部分放大圖。 圖5係用以對圖1所示之積層陶瓷電容之製造方法例進行說明之圖3對應圖。 圖6(A)及圖6(B)係圖1所示之積層陶瓷電容之製造方法例之說明圖，圖6(A)係圖3對應圖，圖6(B)係圖1對應圖。 圖7係用以對圖1所示之積層陶瓷電容之製造方法例進行說明之圖3對應圖。 圖8係用以對圖1所示之積層陶瓷電容之製造方法例進行說明之圖3對應圖。 圖9係適用本發明之其他積層陶瓷電容之圖3對應圖。 圖10係適用本發明之其他積層陶瓷電容之圖3對應圖。 圖11係表示效果之驗證結果之圖。

Claims (6)

1. 一種積層陶瓷電容，其具備大致長方體狀之電容本體、及設置於上述電容本體之長度方向兩端部之1對外部電極，且上述外部電極各自具有環繞至上述電容本體之至少高度方向一面之環繞部， 上述電容本體具有：(a1)大致長方體狀之電容元件；(a2)第1基底導體膜，其設置於上述電容元件之至少高度方向一面之長度方向兩端部；及(a3)輔助介電層，其係將上述電容元件之至少高度方向一面中之上述第1基底導體膜之間以與該第1基底導體膜各自之間空出長度方向之間隙之方式覆蓋； 上述外部電極之一者具有：(b1)第2基底導體膜，其附著於上述電容元件之長度方向一面、及於上述電容本體之長度方向一側存在之上述第1基底導體膜之長度方向一端緣；及(b2)表面導體膜，其連續地附著於上述第2基底導體膜之表面與上述第1基底導體膜之表面；且藉由上述第1基底導體膜與上述表面導體膜之附著於上述第1基底導體膜之環繞部位構成上述環繞部，並且上述表面導體膜之上述環繞部位具有嵌入至上述間隙之插入部， 上述外部電極之另一者具有：(c1)第2基底導體膜，其附著於上述電容元件之長度方向另一面、及於上述電容本體之長度方向另一側存在之上述第1基底導體膜之長度方向另一端緣；及(c2)表面導體膜，其連續地附著於上述第2基底導體膜之表面及上述第1基底導體膜之表面；且藉由上述第1基底導體膜與上述表面導體膜之附著於上述第1基底導體膜之環繞部位構成上述環繞部，並且上述表面導體膜之上述環繞部位具有嵌入至上述間隙之插入部。
2. 如請求項1之積層陶瓷電容，其中 上述輔助介電層之厚度成為相對於上述外部電極各自之上述環繞部之厚度之同等以下。
3. 如請求項1或2之積層陶瓷電容，其中 上述第1基底導體膜各自之長度係於上述積層陶瓷電容之長度之1/6～3/7之範圍內設定。
4. 如請求項1或2之積層陶瓷電容，其中 上述表面導體膜各自之厚度為上述間隙各自之長度以上。
5. 如請求項1或2之積層陶瓷電容，其中 上述表面導體膜分別包含鍍覆膜。
6. 如請求項1或2之積層陶瓷電容，其中 上述外部電極各自具有環繞至上述電容本體之高度方向兩面之2個環繞部。