[go: up one dir, main page]

TW201816783A - 感測放大器、記憶體裝置以及包括其的系統 - Google Patents

感測放大器、記憶體裝置以及包括其的系統 Download PDF

Info

Publication number
TW201816783A
TW201816783A TW106128975A TW106128975A TW201816783A TW 201816783 A TW201816783 A TW 201816783A TW 106128975 A TW106128975 A TW 106128975A TW 106128975 A TW106128975 A TW 106128975A TW 201816783 A TW201816783 A TW 201816783A
Authority
TW
Taiwan
Prior art keywords
current
transistor
sense amplifier
voltage
unit
Prior art date
Application number
TW106128975A
Other languages
English (en)
Other versions
TWI729193B (zh
Inventor
姜奭準
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201816783A publication Critical patent/TW201816783A/zh
Application granted granted Critical
Publication of TWI729193B publication Critical patent/TWI729193B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Read Only Memory (AREA)

Abstract

感測放大器可以被提供。感測放大器可以包括放大電路和/或單元電流控制電路。放大電路可以被配置為將信號線的電壓位準與讀取電壓的位準進行比較。單元電流控制電路可以被配置為基於輸出信號來降低信號線的電壓位準。

Description

感測放大器、記憶體裝置以及包括其的系統
各種實施例通常可以關於一種半導體技術，更具體地關於一種感測放大器、記憶體裝置以及包括該放大器和記憶體裝置的系統。
電子設備由許多電子元件組成，並且電腦系統由包括半導體裝置的許多電子元件組成。電腦系統由記憶體裝置組成。由於動態隨機存取記憶體（DRAM）具有快速的數據輸入/輸出速度和隨機存取的優點，所以DRAM被廣泛用作通用記憶體裝置。然而，DRAM由包括電容器的記憶體單元組成，且由於當電源被切斷時DRAM丟失儲存的數據，因而其是揮發性的。已經提出了一種快閃記憶體設備，以克服DRAM的缺點。快閃記憶體設備由包括浮閘的記憶體單元組成，且由於即使當電源被切斷時，快閃記憶體設備保持儲存的數據，因此其是非揮發性的。然而，快閃記憶體設備的數據輸入/輸出速度比DRAM低得多，並且難以支援隨機存取。
近來，正在研究和開發具有快速操作速度和非揮發性的下一代記憶體裝置，並且下一代記憶體裝置的示例包括：相變隨機存取記憶體（PCRAM）、阻變隨機存取記憶體（RRAM）、磁性隨機存取記憶體（MRAM）和鐵電隨機存取記憶體（FRAM）。下一代記憶體裝置具有快速操作速度和非揮發性的優點。特別地，相變存取記憶體（phase-change random access memory, PRAM）包括包含硫族化物的記憶體單元，並且透過改變記憶體單元的電阻值來儲存數據。
相關申請案的交叉引用： 本申請案請求2016年10月26日向韓國智慧財產局提交的申請號為10-2016-0140321的韓國專利申請案的優先權，其全部內容透過引用合併於此。
根據一個實施例，可以提供一種感測放大器。感測放大器可以包括放大電路和/或單元電流控制電路。放大電路可以被配置為將信號線的電壓位準與讀取電壓的位準進行比較。單元電流控制電路可以被配置為基於輸出信號來降低信號線的電壓位準。
在下文中，將透過實施例的示例，參考附圖來描述根據各種實施例的半導體裝置。
圖1是示出了根據一個實施例的非揮發性記憶體裝置1的圖。參見圖1，非揮發性記憶體裝置1可以包括記憶體單元陣列110。記憶體單元陣列110可以包括記憶體單元111和開關元件112。記憶體單元111可以包括可變電阻材料並且可以儲存數據。例如，記憶體單元111可以被編程或/和寫入以用於儲存數據。記憶體單元111可以具有高電阻狀態或低電阻狀態。高電阻狀態可以表示重設數據，低電阻狀態可以表示設定數據。開關元件112可以允許電流流向諸如二極體的預定方向。開關元件112可以是雙向閾值開關（OTS）。當流經雙向閾值開關的電流比閾值電流大或者雙向閾值開關的兩端之間的電壓差比閾值電壓大時，雙向閾值開關可以允許大量的電流流經雙向閾值開關。圖2是示出了圖1的開關元件112的特性的代表示例的電流-電壓曲線圖。參見圖2，該曲線圖的橫軸表示開關元件112的兩端之間的電壓差，並且該曲線圖的縱軸表示流經開關元件112的電流的對數尺度的量。開關元件112可以保持關斷，同時流經開關元件112的電流比閾值電流值Ith小，或者開關元件112的兩端之間的電壓差比閾值電壓值VthSET小。當開關元件112保持關斷時，流經記憶體單元111的電流量可以非常小。當流經開關元件112的電流變得比閾值電流值Ith大時，或者開關元件112的兩端之間的電壓差隨著流經開關元件112的電流增加變得比閾值電壓值VthSET大時，開關元件112可以導通。當開關元件112導通時，無限量的電流可以流經記憶體單元111。當記憶體單元111具有低電阻狀態或者儲存設定數據SET時，開關元件112的兩端之間的電壓差可以對應於閾值電壓值VthSET，並且當記憶體單元111具有高電阻狀態或者儲存重設數據RESET時，開關元件112的兩端之間的電壓差可以是閾值電壓值VthRST。如以下所述，用於讀取儲存在記憶體單元111中的數據的讀取電壓VREAD可以具有在閾值電壓值VthSET的位準和閾值電壓值VthRST的位準之間的位準。
參見圖1，非揮發性記憶體裝置1可以包括：列開關120、行開關130、寫入驅動器140和感測放大器150。記憶體單元陣列110可以在其一端耦接至位元線BL，並且在其另一端耦接至字元線WL。非揮發性記憶體裝置1可以具有分層位元線結構和分層字元線結構。列開關120可以基於列選擇信號CSL將全域位元線GBL耦接至位元線BL。儘管未示出，但是非揮發性記憶體裝置1還可以包括多個單元陣列和多個列開關。多個單元陣列中的每一個單元陣列和多個列開關中的每一個列開關可以基於相應的列選擇信號而耦接至不同的位元線。列選擇信號CSL可以根據列位址信號表示特定位元線。因此，全域位元線GBL可以選擇性地耦接至多個位元線。
行開關130可以基於字元線選擇信號WLS將全域字元線GWL耦接至字元線WL。字元線選擇信號WLS可以基於行位址信號而被致能。當字元線選擇信號WLS被致能時，行開關130可以將耦接至記憶體單元陣列110的另一端的字元線WL耦接至全域字元線GWL。儘管未示出，但是非揮發性記憶體裝置1還可以包括共同地耦接至全域字元線GWL的多個行開關。當特定字元線選擇信號WLS被致能時，與特定字元線耦接的全域字元線GWL可以選擇性地耦接至單元陣列。全域字元線GWL可以耦接至低電壓VL的節點。低電壓VL的節點可以耦接至接地電壓和/或基體偏移電壓。基體偏移電壓可以具有比接地電壓位準低的負位準。例如，在非揮發性記憶體裝置1的待機模式期間，低電壓VL的節點可以耦接至接地電壓，而在非揮發性記憶體裝置1的啟動操作期間，低電壓VL的節點可以耦接至基體偏移電壓，這不會限制本發明的範圍。
寫入驅動器140可以透過改變記憶體單元111的電阻值來將數據儲存至記憶體單元111中。寫入驅動器140可以基於寫入信號WT和數據DATA來產生編程電流IPR。可以基於非揮發性記憶體裝置1從外部裝置接收的寫入命令來產生寫入信號WT。數據DATA可以包括設定數據和重設數據。編程電流IPR可以包括設定編程電流和重設編程電流。寫入驅動器140可以從電源電壓VPP產生編程電流IPR。基於數據DATA，寫入驅動器140可以產生用於將設定數據編程到記憶體單元111中的設定編程電流，並且可以產生用於將重設數據編程到記憶體單元111中的重設編程電流。重設編程電流的幅度可以比設定編程電流的幅度大。寫入驅動器140可以經由全域位元線GBL而透過將編程電流IPR提供給記憶體單元陣列110來改變記憶體單元111的電阻狀態。
感測放大器150可以透過讀取儲存在記憶體單元111中的數據來產生輸出信號SAOUT。感測放大器150可以基於讀取信號RD來讀取儲存在記憶體單元111中的數據。可以基於非揮發性記憶體裝置1從外部裝置接收的讀取命令來產生讀取信號RD。基於讀取信號RD和電源電壓VPP，感測放大器150可以將電流和/或電壓經由全域位元線GBL提供給記憶體單元陣列110。感測放大器150可以透過將讀取電壓VREAD與根據儲存在記憶體單元111中的數據和/或記憶體單元111的電阻狀態的電壓位準進行比較來產生輸出信號SAOUT。參見圖2，讀取電壓VREAD可以具有在閾值電壓值VthSET的位準和閾值電壓值VthRST的位準之間的位準。
圖3是示出了根據一個實施例的感測放大器300的圖。圖3中所示的感測放大器300可以對應於參照圖1描述的感測放大器150。參見圖3，感測放大器300可以包括：放大電路310、感測控制電路320和單元電流控制電路330。放大電路310可以耦接至信號線SL，並且可以將信號線SL的電壓位準與讀取電壓VREAD的位準進行比較，以及放大信號線SL的電壓位準與讀取電壓VREAD的位準之間的電壓差。放大電路310可以透過放大信號線SL的電壓位準與讀取電壓VREAD的位準之間的電壓差來產生放大電流Ia。信號線SL可以對應於參照圖1描述的全域位元線GBL。因此，放大電路310可以經由信號線SL耦接至記憶體單元。讀取電壓VREAD可以對應於參照圖2描述的讀取電壓VREAD。放大電路310可以將信號線SL的電壓位準與讀取電壓VREAD的位準進行比較，並且可以改變流經輸出節點ON的放大電流Ia的量。例如，當信號線SL的電壓位準比讀取電壓VREAD的位準高時，放大電路310可以減少放大電流Ia的量，並且當信號線SL的電壓位準比讀取電壓VREAD的位準低時，放大電路310可以增加放大電流Ia的量。信號線SL的電壓位準可以根據耦接至信號線SL的記憶體單元的電阻狀態而改變。例如，當記憶體單元處於高電阻狀態時，具有相對較小量的電流可以經由信號線SL流出，並且信號線SL的電壓位準可以增加。例如，當記憶體單元處於低電阻狀態時，具有相對較大量的電流可以經由信號線SL流出，並且信號線SL的電壓位準可以降低。
放大電路310可以包括：第一輸入單元311、第二輸入單元312和電流鏡313。第一輸入單元311可以耦接至信號線SL。第一輸入單元311可以耦接在輸出節點ON和公共節點CN之間。第二輸入單元312可以接收讀取電壓VREAD。第二輸入單元312可以耦接在電流鏡313和公共節點CN之間。電流鏡313可以接收電源電壓VPP，並且可以耦接在第一輸入單元311和第二輸入單元312之間。電流鏡313可以經由輸出節點ON耦接至第一輸入單元311。
第一輸入單元311可以包括第一輸入電晶體IN1。例如，第一輸入電晶體IN1可以是N通道MOS電晶體。第一輸入電晶體IN1可以在其汲極和源極處分別耦接至輸出節點ON和公共節點CN，並且可以在其閘極處耦接至信號線SL。第一輸入電晶體IN1可以對信號線SL進行預充電。第二輸入單元312可以包括第二輸入電晶體IN2。例如，第二輸入電晶體IN2可以是N通道MOS電晶體。第二輸入電晶體IN2可以分別在其汲極和源極處耦接至電流鏡313和公共節點CN，並且可以經由其閘極接收讀取電壓VREAD。電流鏡313可以包括第一鏡像電晶體P1和第二鏡像電晶體P2。例如，第一鏡像電晶體P1和第二鏡像電晶體P2中的每一個可以是P通道MOS電晶體。第一鏡像電晶體P1可以分別在其源極和汲極處耦接至電源電壓VPP和輸出節點ON。第二鏡像電晶體P2可以分別在其源極和汲極處耦接至電源電壓VPP和第二輸入電晶體IN2的汲極，並且可以在其閘極處耦接至第一鏡像電晶體P1的閘極和第二輸入電晶體IN2的汲極。
放大電路310還可以包括電流控制單元314和致能開關315。電流控制單元314可以基於偏移電壓BIAS來控制從公共節點CN流至接地電壓VSS的電流量。可以根據偏移電壓BIAS的位準來控制流經電流控制單元314的電流量。致能開關315可以基於感測致能信號SAEN來開關公共節點CN和電流控制單元314。例如，當感測致能信號SAEN被致能時，致能開關315可以形成放大電路310的電流路徑，並且可以透過將電流控制單元314耦接至公共節點CN來啟動放大電路310。例如，當感測致能信號SAEN被失能時，致能開關315可以透過將電流控制單元314和公共節點CN去耦接來去啟動放大電路310。電流控制單元314可以包括吸收電晶體N1。例如，吸收電晶體N1可以是N通道MOS電晶體。吸收電晶體N1可以經由其閘極接收偏移電壓BIAS，可以在其汲極處經由致能開關315耦接至公共節點CN，並且可以在其源極處耦接至接地電壓VSS。
感測控制電路320可以基於放大電路310的放大電流Ia和參考電流Ir來產生輸出信號SAOUT。感測控制電路320可以基於放大電流Ia來產生複製電流Ic，並且可以透過將複製電流Ic與參考電流Ir進行比較來產生輸出信號SAOUT。感測控制電路320可以包括電流比較單元321和輸出信號產生單元322。電流比較單元321可以耦接至放大電路310，並且可以基於放大電流Ia來產生複製電流Ic。電流比較單元321可以透過將複製電流Ic與參考電流Ir進行比較來改變感測節點SAI的電壓位準。電流比較單元321可以基於偏移電壓BIAS來產生參考電流Ir。輸出信號產生單元322可以基於感測節點SAI的電壓位準來產生輸出信號SAOUT。
電流比較單元321可以包括複製電晶體P3和參考電晶體N3。複製電晶體P3可以是與包括在電流鏡313中的第一鏡像電晶體P1和第二鏡像電晶體P2相同的類型，並且參考電晶體N3可以是與包括在電流控制單元314中的吸收電晶體N1相同的類型。例如，複製電晶體P3可以是P通道MOS電晶體，參考電晶體N3可以是N通道MOS電晶體。複製電晶體P3可以分別在其源極和汲極處耦接至電源電壓VPP和感測節點SAI，並且可以在其閘極處耦接至第一鏡像電晶體P1的閘極和第二鏡像電晶體P2的閘極。因此，電流可以流經複製電晶體P3，該電流具有與流經第一鏡像電晶體P1和第二鏡像電晶體P2的電流量相對應的量。電流比較單元321可以透過將放大電流Ia以預定比例複製來產生複製電流Ic。例如，複製電流Ic的量可以比放大電流Ia的量小。第一鏡像電晶體P1和第二鏡像電晶體P2可以具有彼此相同的尺寸，並且複製電晶體P3可以具有與第一鏡像電晶體P1和第二鏡像電晶體P2的尺寸成比例的尺寸。例如，複製電晶體P3的尺寸可以比第一鏡像電晶體P1和第二鏡像電晶體P2中的每一個的尺寸小。例如，複製電晶體P3與第一鏡像電晶體P1和第二鏡像電晶體P2中的每一個的尺寸比可以為1:2，但本發明的範圍不限於此。
參考電晶體N3可以分別在其汲極和源極處耦接至感測節點SAI和接地電壓VSS，並且可以經由其閘極接收偏移電壓BIAS。參考電晶體N3可以基於偏移電壓BIAS來控制參考電流Ir的量。因此，電流可以流經參考電晶體N3，該電流具有與流經電流控制單元314的電流量相對應的量。電流比較單元321可以以預定比例產生具有與流經電流控制單元314的電流成比例的量的參考電流Ir。例如，電流比較單元321可以產生具有比流經電流控制單元314的電流小量的參考電流Ir。參考電晶體N3可以具有與吸收電晶體N1的尺寸成比例的尺寸。例如，參考電晶體N3可以具有比吸收電晶體N1小的尺寸。可以根據參考電晶體N3與吸收電晶體N1的尺寸比來確定參考電流Ir的量。例如，參考電晶體N3與吸收電晶體N1的尺寸比可以是3:8，但本發明的範圍不限於此。
假設流經電流控制單元314的總電流量為「A」。當參考電晶體N3與吸收電晶體N1的尺寸比為3:8並且複製電晶體P3與第一鏡像電晶體P1和第二鏡像電晶體P2中的每一個的尺寸比為1:2時，參考電流的量Ir可以是「3A/8」。當信號線SL的電壓位準比讀取電壓VREAD的位準低時，放大電流Ia的量可以是「A」。因此，複製電流Ic的量可以是「A/2」。由於複製電流Ic具有比參考電流Ir大的量，因此感測節點SAI的電壓位準可以增加。另一方面，當信號線SL的電壓位準比讀取電壓VREAD的位準高時，放大電流Ia的量可以是「A/2」。因此，複製電流Ic的量可以是「A/4」。由於複製電流Ic具有比參考電流Ir小的量，因此感測節點SAI的電壓位準可以降低。因此，電流比較單元321可以與放大電路310一起操作，並且可以根據信號線SL的電壓位準來改變感測節點SAI的電壓位準。
輸出信號產生單元322可以包括重設單元322-1和鎖存單元322-2。重設單元322-1可以基於鎖存致能信號LATEN來重設輸出信號SAOUT。當鎖存致能信號LATEN被失能時，重設單元322-1可以將輸出信號SAOUT重設為具有低位準。當鎖存致能信號LATEN被致能時，重設單元322-1可以將輸出信號SAOUT從重設模式釋放，並且可以允許輸出信號SAOUT具有根據感測節點SAI的電壓位準而改變的電壓位準。鎖存單元322-2可以根據感測節點SAI的電壓位準來改變輸出信號SAOUT的電壓位準。
重設單元322-1可以包括第一電晶體T1和第二電晶體T2。第一電晶體T1可以是P通道MOS電晶體，第二電晶體T2可以是N通道MOS電晶體。第一電晶體T1可以經由其閘極接收鎖存致能信號LATEN，可以在其源極處接收電源電壓VPP，並且可以在其汲極處耦接至節點SB。第二電晶體T2可以在其閘極處接收鎖存致能信號LATEN的反相信號LATENB，可以在其汲極處耦接至感測節點SAI，並且可以在其源極處耦接至接地電壓VSS。因此，當鎖存致能信號LATEN被失能時，第一電晶體T1可以導通並且可以經由電源電壓VPP來驅動節點SB，以及第二電晶體T2可以導通並且可以經由接地電壓VSS來驅動感測節點SAI。
鎖存單元322-2可以包括第三電晶體T3、第四電晶體T4和反相器IV。第三電晶體T3可以是P通道MOS電晶體，第四電晶體T4可以是N通道MOS電晶體。第三電晶體T3可以在其閘極處耦接至節點SB，可以經由其源極接收電源電壓VPP，並且可以在其汲極處耦接至感測節點SAI。第四電晶體T4可以在其閘極處耦接至感測節點SAI，可以在其汲極處耦接至節點SB，並且可以在其源極處耦接至接地電壓VSS。反相器IV可以透過將節點SB的電壓位準反相來輸出輸出信號SAOUT。當鎖存致能信號LATEN被致能時，第一電晶體T1和第二電晶體T2可以被關斷。當感測節點SAI的電壓位準為高位準時，第四電晶體T4可以導通，並且節點SB的電壓位準可以變為接地電壓VSS的位準。因此，由於具有高位準的輸出信號SAOUT經由反相器IV而被輸出，並且感測節點SAI的電壓位準根據節點SB的電壓位準而被保持在高位準，所以輸出信號SAOUT也可以保持為具有高位準。當感測節點SAI的電壓位準為低位準時，第四電晶體T4可以被關斷。
單元電流控制電路330可以基於輸出信號SAOUT來降低信號線SL的電壓位準。單元電流控制電路330可以包括放電單元331。放電單元331可以基於輸出信號SAOUT來降低信號線SL的電壓位準。放電單元331可以包括第五電晶體T5。第五電晶體T5可以是N通道MOS電晶體。第五電晶體T5可以經由其閘極接收輸出信號SAOUT，並且可以分別在其汲極和源極處耦接至接地電壓VSS和信號線SL。當輸出信號SAOUT具有高位準時，第五電晶體T5可以透過將信號線SL耦接至接地電壓VSS來降低信號線SL的電壓位準。
單元電流控制電路330可以基於輸出信號SAOUT來將放大電路310和信號線SL去耦接。感測放大器300還可以包括感測致能信號產生單元340。感測致能信號產生單元340可以基於讀取信號RD和輸出信號SAOUT來產生感測致能信號SAEN。讀取信號RD可以被致能，以便在讀取操作期間讀取儲存在耦接至信號線SL的記憶體單元中的數據或者該記憶體單元的電阻狀態，並且可以基於從外部設備提供的讀取命令來產生讀取信號RD。單元電流控制電路330還可以包括電流切斷開關332。電流切斷開關332可以基於感測致能信號SAEN將放大電路310耦接至信號線SL。電流切斷開關332可以在其一端耦接至放大電路310的輸出節點ON，並且可以在其另一端耦接至信號線SL。例如，當感測致能信號SAEN被致能時，電流切斷開關332可以將放大電路310耦接至信號線SL。例如，當感測致能信號SAEN被失能時，電流切斷開關332可以將放大電路310和信號線SL去耦接。感測致能信號產生單元340可以包括執行邏輯運算的邏輯閘，例如但不限於及閘AND。及閘AND可以透過接收讀取信號RD和輸出信號SAOUT的反相信號來產生感測致能信號SAEN。當輸出信號SAOUT為低位準且讀取信號RD被致能為高位準時，感測致能信號產生單元340可以將感測致能信號SAEN致能為高位準。當輸出信號SAOUT被改變為高位準時，感測致能信號產生單元340可以將感測致能信號SAEN失能為低位準。
圖4是示出了根據一個實施例的感測放大器300和非揮發性記憶體裝置1的操作的時序圖。將參照圖1至圖4描述根據一個實施例的感測放大器300和非揮發性記憶體裝置1的讀取操作。當讀取操作不被執行時，讀取信號RD和鎖存致能信號LATEN可以被失能為低位準。因此，感測致能信號SAEN可以處於失能狀態，並且輸出信號SAOUT可以被重設單元322-1重設為低位準。
當開始對非揮發性記憶體裝置1執行讀取操作時，讀取信號RD可以被致能並且位元線選擇信號BLS可以被致能。當讀取信號RD被致能時，感測致能信號SAEN可以被致能，並且感測致能開關315可以透過形成電流路徑來啟動放大電路310。此外，電流切斷開關332可以將放大電路310耦接至信號線SL，並且信號線SL可以耦接至經由列開關120耦接至特定的記憶體單元的位元線BL。由於信號線SL耦接至包括在放大電路310的第一輸入單元311中的第一輸入電晶體IN1的閘極和汲極，所以信號線SL可以透過放大電路310被預充電至與讀取電壓VREAD相對應的電壓位準。然後，字元線選擇信號WLS可以被致能，並且鎖存致能信號LATEN可以被致能。當字元線選擇信號WLS被致能時，特定的記憶體單元可以經由行開關130耦接至全域字元線GWL，並且電流可以流經特定的記憶體單元。
當特定的記憶體單元處於高電阻狀態時，相對較少量的電流可以流經特定的記憶體單元，並且當特定的記憶體單元處於低電阻狀態時，相對較大量的電流可以流經特定的記憶體單元。當記憶體單元處於高電阻狀態時，具有相對較小量的電流可以經由信號線SL流出，並且信號線SL的電壓位準可以增加到比讀取電壓VREAD的位準相對更高的位準。流經輸出節點ON的放大電流Ia的量可以較小，並且複製電流Ic的量可以比參考電流Ir的量小。因此，感測節點SAI可以具有相對較低的電壓位準。當感測節點SAI的電壓位準低時，鎖存單元322-2可以被關斷，且因此輸出信號SAOUT可以保持為具有低電壓位準，並且感測致能信號SAEN可以保持被致能。
當特定的記憶體單元處於低電阻狀態時，特定的記憶體單元可以如圖2所示導通，並且大量的電流可以不規則地流經特定的記憶體單元。當記憶體單元處於低電阻狀態時，相對較大量的電流可以經由信號線SL流出，並且信號線SL的電壓位準可以降低至比讀取電壓VREAD的位準相對更低的位準。因此，流經輸出節點ON的放大電流Ia的量可以很大，並且複製電流Ic的量可以比參考電流Ir的量大。因此，感測節點SAI可以具有相對較高的電壓位準。當感測節點SAI的電壓位準高時，鎖存單元322-2的第三電晶體T3和第四電晶體T4可以導通，並且可以經由反相器IV來產生具有高位準的輸出信號SAOUT。放電單元331可以基於輸出信號SAOUT將信號線SL放電至接地電壓VSS。此外，當具有高位準的輸出信號SAOUT被產生時，感測致能信號產生單元340可以失能感測致能信號SAEN。電流切斷開關332可以將放大電路310和信號線SL去耦接。一旦特定的記憶體單元被感測為處於低電阻狀態並且輸出信號SAOUT的位準改變，放電單元331就可以使信號線SL放電，並且電流切斷開關332可以將放大電路310和信號線SL去耦接。因此，可以阻斷電流流入信號線SL，並且信號線SL的電壓位準可以降低。因此，可以有效地減少流經特定的記憶體單元的電流，並且可以防止過多量的電流流經特定的記憶體單元，從而保持特定的記憶體單元的耐久性。
圖5是示出了包括根據各種實施例的感測放大器300和非揮發性記憶體裝置1的記憶卡系統4100的示意圖。參見圖5，記憶卡系統4100可以包括控制器4110、記憶體4120和介面構件4130。控制器4110和記憶體4120可以被配置為交換命令和/或數據。例如，記憶體4120可以用於儲存由控制器4110執行的命令和/或使用者數據。
記憶卡系統4100可以將數據儲存至記憶體4120中或者將數據從記憶體4120輸出至外部。記憶體4120可以包括根據各種實施例的非揮發性記憶體裝置1。
介面構件4130可以被配置為傳輸來自外部的數據/將數據傳輸至外部。記憶卡系統4100可以是：多媒體卡（MMC）、安全數位卡（SD）或便攜式數據儲存裝置。
圖6是示出了包括根據各種實施例的感測放大器300和非揮發性記憶體裝置1的電子設備4200的方塊圖。參見圖6，電子設備4200可以包括：處理器4210、記憶體4220以及輸入和輸出（輸入/輸出）裝置4230。處理器4210、記憶體4220和輸入/輸出裝置4230可以經由匯流排4246而彼此耦接。
記憶體4220可以從處理器4210接收控制信號。記憶體4220可以用於儲存用於處理器4210的操作的編碼和數據。記憶體4220可以用於儲存經由匯流排4246存取的數據。記憶體4220可以包括根據本發明的實施例的各種示例的非揮發性記憶體裝置1。可以提供其他電路和控制信號用於本發明的實施和修改。
電子設備4200可以包括在需要記憶體4220的各種電子控制設備中。例如，電子設備4200可以用於個人數位助理（PDA）、膝上型電腦、便攜式電腦、網頁平板電腦、無線電話、便攜式電話、數位音樂播放機、MP3播放機、導航、固態硬碟（SSD）、家用電器或者能夠進行無線通訊的任何設備。
將參照圖7和圖8描述電子設備4200的實施和修改的示例。
圖7是示出了包括根據各種實施例的感測放大器300和非揮發性記憶體裝置1的數據儲存設備的方塊圖。參見圖7，可以提供諸如固態硬碟（SSD：4311）的數據儲存設備。SSD 4311可以包括：介面4313、控制器4315、非揮發性記憶體4318和緩衝記憶體4319。
SSD 4311經由半導體裝置來儲存數據。因為SSD 4311操作速度更快，並且對於小型化和輕量化友善，同時具有低機械延遲或低故障率、低熱和低雜訊，所以SSD 4311具有優於硬碟（HDD）的優點。SSD 4311可以廣泛地用於筆記型電腦、小筆電、桌上型電腦、MP3播放機或便攜式儲存裝置中。
控制器4315可以設置在介面4313附近並且可以電耦接至介面4313。控制器4315可以是包括記憶體控制器和緩衝器控制器的微處理器。非揮發性記憶體4318可以設置在控制器4315附近，並且可以經由連接端子T電耦接至控制器4315。SSD 4311的數據儲存容量可以對應於非揮發性記憶體4318的數據儲存容量。緩衝記憶體4319可以設置在控制器4315附近並且可以電耦接至控制器4315。
介面4313可以耦接至主機4302並且被配置為傳送諸如數據的電信號。例如，介面4313可以符合諸如SATA、IDE、SCSI和/或其組合的協定。非揮發性記憶體4318可以經由控制器4315耦接至介面4313。
非揮發性記憶體4318可以儲存經由介面4313提供的數據。非揮發性記憶體4318可以包括根據本發明的各種示例性實施例的非揮發性記憶體裝置1。即使當對SSD 4311的電源被切斷時，非揮發性記憶體4318也可以保持儲存的數據。
緩衝記憶體4319可以包括揮發性記憶體。揮發性記憶體可以是DRAM和/或SRAM。緩衝記憶體4319可以比非揮發性記憶體4318更快地操作。
介面4313可以比非揮發性記憶體4318更快地處理數據。緩衝記憶體4319可以暫時地儲存數據。經由介面4313提供的數據可以經由控制器4315暫時地儲存在緩衝記憶體4319中，並且可以以非揮發性記憶體4318的數據儲存速度儲存在非揮發性記憶體4318中。
在儲存在非揮發性記憶體4318中的數據中，頻繁存取的數據可以預先從非揮發性記憶體4318讀取，並且暫時地儲存在緩衝記憶體4319中。也就是說，緩衝記憶體4319可以用於增加SSD 4311的有效操作速度並且降低SSD 4311的錯誤率。
圖8是示出了包括根據各種實施例的感測放大器300和非揮發性記憶體裝置1的電子系統4400的方塊圖。參見圖8，電子系統4400可以包括：主體4410、微處理器單元4420、電力單元4430、功能單元4440和顯示控制器單元4450。
主體4410可以是用印刷電路板（PCB）形成的主機板。微處理器單元4420、電力單元4430、功能單元4440和顯示控制器單元4450可以安裝在主體4410上。顯示單元4460可以設置在主體4410中或外部。例如，顯示單元4460可以設置在主體4410的表面上，並且顯示由顯示控制器單元4450處理的影像。
電力單元4430可以從外部電池接收預定的電壓，將提供的電壓分成所需的各種位準的電壓，並且將劃分的電壓提供至微處理器單元4420、功能單元4440、顯示控制器單元4450等。微處理器單元4420可以從電力單元4430接收劃分的電壓，並且可以控制功能單元4440和顯示單元4460。功能單元4440可以執行電子系統4400的各種功能。例如，如果電子系統4400是手機，則功能單元4440可以包括能夠進行手機功能（例如，撥號）、經由與外部設備4470通訊而進行的輸出至顯示單元4460的影像輸出和輸出至揚聲器的語音輸出等的各種元件，並且當相機安裝在電子系統4400中時功能單元4440可以用作相機影像處理器。
如果電子系統4400耦接至用於儲存容量擴展的記憶卡，則功能單元4440可以是記憶卡控制器。功能單元4440可以經由有線或無線通訊單元4480與外部設備4470交換信號。如果電子系統4400需要用於功能擴展的的裝置諸如通用序列匯流排（USB）儲存裝置，則功能單元4440可以用作介面控制器。根據本發明的實施例的各種示例的非揮發性記憶體裝置1可以應用於微處理器單元4420和功能單元4440中的一種或多種。
儘管上面已經描述了某些實施例，但是本領域技術人員將理解的是，所描述的實施例僅作為示例。因此，不應該基於所描述的實施例來限制感測放大器、非揮發性記憶體裝置和包括該感測放大器和非揮發性記憶體裝置的系統。確切地說，本文所述的感測放大器、非揮發性記憶體裝置和包含該感測放大器和非揮發性記憶體裝置的系統應當僅由結合上述描述和附圖的所附申請專利範圍來限制。
1‧‧‧非揮發性記憶體裝置
110‧‧‧記憶體單元陣列
111‧‧‧記憶體單元
112‧‧‧開關元件
120‧‧‧列開關
130‧‧‧行開關
140‧‧‧寫入驅動器
150‧‧‧感測放大器
300‧‧‧感測放大器
310‧‧‧放大電路
311‧‧‧第一輸入單元
312‧‧‧第二輸入單元
313‧‧‧電流鏡
314‧‧‧電流控制單元
315‧‧‧致能開關
320‧‧‧感測控制電路
321‧‧‧電流比較單元
322‧‧‧輸出信號產生單元
322-1‧‧‧重設單元
322-2‧‧‧鎖存單元
330‧‧‧單元電流控制電路
331‧‧‧放電單元
332‧‧‧電流切斷開關
340‧‧‧感測致能信號產生單元
4100‧‧‧記憶卡系統
4110‧‧‧控制器
4120‧‧‧記憶體
4130‧‧‧介面構件
4200‧‧‧電子設備
4210‧‧‧處理器
4220‧‧‧記憶體
4230‧‧‧輸入/輸出裝置
4246‧‧‧匯流排
4302‧‧‧主機
4311‧‧‧SSD
4313‧‧‧介面
4315‧‧‧控制器
4318‧‧‧非揮發性記憶體
4319‧‧‧緩衝記憶體
4400‧‧‧電子系統
4410‧‧‧主體
4420‧‧‧微處理器單元
4430‧‧‧電力單元
4440‧‧‧功能單元
4450‧‧‧顯示控制器單元
4460‧‧‧顯示單元
4470‧‧‧外部設備
4480‧‧‧通訊單元
AND‧‧‧及閘
BIAS‧‧‧偏移電壓
BL‧‧‧位元線
BLS‧‧‧位元線選擇信號
CN‧‧‧公共節點
CSL‧‧‧列選擇信號
DATA‧‧‧數據
GBL‧‧‧全域位元線
GWL‧‧‧全域字元線
Ia‧‧‧放大電流
Ic‧‧‧複製電流
Ir‧‧‧參考電流
IN1‧‧‧第一輸入電晶體
IN2‧‧‧第二輸入電晶體
IPR‧‧‧編程電流
Ith‧‧‧閾值電流值
LATEN‧‧‧鎖存致能信號
LATENB‧‧‧反相信號
N1‧‧‧吸收電晶體
ON‧‧‧輸出節點
P1‧‧‧第一鏡像電晶體
P2‧‧‧第二鏡像電晶體
P3‧‧‧第三鏡像電晶體
RD‧‧‧讀取信號
RESET‧‧‧儲存重設數據
SAEN‧‧‧感測致能信號
SAI‧‧‧感測節點
SAOUT‧‧‧輸出信號
SET‧‧‧設定數據
SL‧‧‧信號線
T‧‧‧連接端子
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
T3‧‧‧第三電晶體
T4‧‧‧第四電晶體
T5‧‧‧第五電晶體
VL‧‧‧低電壓
VPP‧‧‧電源電壓
VREAD‧‧‧讀取電壓
VSS‧‧‧接地電壓
VthRST‧‧‧閾值電壓值
VthSET‧‧‧閾值電壓值
WL‧‧‧字元線
WLS‧‧‧字元線選擇信號
WT‧‧‧寫入信號
圖1是示出了根據本發明的實施例的示例的非揮發性記憶體裝置的圖。 圖2是示出了圖1的開關元件的特性的電流-電壓曲線圖。 圖3是示出了根據一個實施例的感測放大器的圖。 圖4是示出了根據一個實施例的感測放大器和非揮發性記憶體裝置的操作的時序圖。 圖5是示出了根據一個實施例的包括感測放大器和非揮發性記憶體裝置的記憶卡系統的圖。 圖6是示出了包括根據各種實施例的感測放大器和非揮發性記憶體裝置的電子設備的方塊圖。 圖7是示出了包括根據各種實施例的感測放大器和非揮發性記憶體裝置的數據儲存設備的方塊圖。 圖8是示出了包括根據各種實施例的感測放大器和非揮發性記憶體裝置的電子系統的方塊圖。
無

Claims (20)

  1. 一種感測放大器，其包括： 放大電路，其被配置為將信號線的電壓位準與讀取電壓的位準進行比較和放大； 感測控制電路，其被配置為基於參考電流和放大電路的放大電流來產生輸出信號；以及 單元電流控制電路，其被配置為基於輸出信號來降低信號線的電壓位準。
  2. 如請求項1所述的感測放大器， 其中，放大電路包括：第一輸入單元、第二輸入單元和輸出節點，所述第一輸入單元耦接至信號線和輸出節點，並且所述第二輸入單元接收讀取電壓，以及 其中，放大電路包括： 電流鏡，其被配置為將放大電流提供給輸出節點； 電流控制單元，其被配置為基於偏移電壓控制從共同耦接至第一輸入單元和第二輸入單元的公共節點至接地電壓的電流流動；以及 致能開關，其被配置為基於感測致能信號來致能放大電路。
  3. 如請求項1所述的感測放大器，其中，感測控制電路包括： 電流比較單元，其被配置為基於放大電路的放大電流來產生複製電流，並且透過將複製電流與參考電流進行比較來改變感測節點的電壓位準；以及 輸出信號產生單元，其被配置為基於鎖存致能信號和感測節點的電壓位準來產生輸出信號。
  4. 如請求項3所述的感測放大器，其中，電流比較單元透過將放大電流以預定比例複製來產生複製電流。
  5. 如請求項3所述的感測放大器，其中，電流比較單元基於偏移電壓來產生參考電流。
  6. 如請求項3所述的感測放大器，其中，輸出信號產生單元包括： 重設單元，其被配置為基於鎖存致能信號來重設輸出信號；以及 鎖存單元，其被配置為基於感測節點的電壓位準來改變輸出信號的電壓位準。
  7. 如請求項1所述的感測放大器，其中，單元電流控制電路包括被配置為基於輸出信號來降低信號線的電壓位準的放電單元。
  8. 如請求項7所述的感測放大器，還包括被配置為基於讀取信號和輸出信號來產生感測致能信號的感測致能信號產生單元。
  9. 如請求項8所述的感測放大器，其中，單元電流控制電路還包括電流開關，所述電流開關被配置為基於感測致能信號來阻斷放大電路和信號線之間的連接。
  10. 一種感測放大器，其包括： 放大電路，其被配置為根據信號線的電壓位準和讀取電壓將放大電流提供至輸出節點； 電流比較單元，其被配置為基於放大電流和參考電流來改變感測節點的電壓位準； 輸出信號產生單元，其被配置為基於感測節點的電壓位準來產生輸出信號；以及 單元電流控制電路，其被配置為基於輸出信號來降低信號線的電壓位準。
  11. 如請求項10所述的感測放大器， 其中，放大電路包括： 第一輸入單元，其耦接至信號線； 第二輸入單元，其被配置為接收讀取電壓；以及 電流鏡，其被配置為將放大電流提供至與第一輸入單元耦接的輸出節點，以及 其中，電流鏡包括： 第一鏡像電晶體，其具有耦接在電源電壓和輸出節點之間的汲極和源極；以及 第二鏡像電晶體，其具有耦接在電源電壓和第二輸入單元之間的源極和汲極，以及耦接至第一鏡像電晶體之閘極和第二輸入單元的閘極。
  12. 如請求項11所述的感測放大器， 其中，電流比較單元包括複製電晶體，以及 其中，複製電晶體具有耦接在電源電壓和感測節點之間的汲極和源極，以及耦接至第一鏡像電晶體之閘極和第二鏡像電晶體之閘極的閘極。
  13. 如請求項12所述的感測放大器，其中，複製電晶體具有與第一鏡像電晶體和第二鏡像電晶體中的每一個的尺寸成比例的尺寸。
  14. 如請求項11所述的感測放大器， 其中，放大電路還包括電流控制單元，所述電流控制單元被配置為基於偏移電壓控制從共同耦接至第一輸入單元和第二輸入單元的公共節點至接地電壓的電流流動，以及 其中，電流控制單元包括吸收電晶體，所述吸收電晶體具有分別耦接在公共節點和接地電壓之間的汲極和源極以及接收偏移電壓的閘極。
  15. 如請求項14所述的感測放大器， 其中，電流比較單元包括參考電晶體，以及 其中，參考電晶體具有耦接在感測節點和接地電壓之間的汲極和源極，以及接收偏移電壓的閘極。
  16. 如請求項15所述的感測放大器，其中，參考電晶體具有與吸收電晶體的尺寸成比例的尺寸。
  17. 如請求項10所述的感測放大器，其中，輸出信號產生單元包括： 重設單元，其被配置為基於鎖存致能信號來重設輸出信號；以及 鎖存單元，其被配置為基於感測節點的電壓位準來改變輸出信號的電壓位準。
  18. 如請求項10所述的感測放大器，其中，單元電流控制電路包括被配置為基於輸出信號來降低信號線的電壓位準的放電單元。
  19. 如請求項18所述的感測放大器，還包括被配置為基於讀取信號和輸出信號來產生感測致能信號的感測致能信號產生單元。
  20. 如請求項19所述的感測放大器，其中，單元電流控制電路還包括電流開關，所述電流開關被配置為基於感測致能信號來阻斷放大電路和信號線之間的連接。
TW106128975A 2016-10-26 2017-08-25 感測放大器 TWI729193B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160140321A KR102643712B1 (ko) 2016-10-26 2016-10-26 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR10-2016-0140321 2016-10-26
??10-2016-0140321 2016-10-26

Publications (2)

Publication Number Publication Date
TW201816783A true TW201816783A (zh) 2018-05-01
TWI729193B TWI729193B (zh) 2021-06-01

Family

ID=61969823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128975A TWI729193B (zh) 2016-10-26 2017-08-25 感測放大器

Country Status (4)

Country Link
US (1) US10079045B2 (zh)
KR (1) KR102643712B1 (zh)
CN (1) CN107993683B (zh)
TW (1) TWI729193B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824037B (zh) * 2018-12-26 2023-12-01 韓商愛思開海力士有限公司 積體電路和記憶體

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767724A (zh) * 2019-03-11 2019-05-17 合肥京东方显示技术有限公司 像素电路、显示面板、显示装置和像素驱动方法
CN113281551B (zh) * 2021-04-08 2023-01-17 中国科学院微电子研究所 一种电流检测电路及方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369614A (en) * 1992-10-12 1994-11-29 Ricoh Company, Ltd. Detecting amplifier with current mirror structure
US6052307A (en) * 1998-08-11 2000-04-18 Texas Instruments Incorporated Leakage tolerant sense amplifier
JP2003308698A (ja) * 2002-04-12 2003-10-31 Toshiba Corp 不揮発性半導体メモリ装置
JP4028840B2 (ja) * 2003-12-17 2007-12-26 シャープ株式会社 半導体読み出し回路
US7020036B2 (en) * 2004-08-26 2006-03-28 Ememory Technology Inc. Memory unit with sensing current stabilization
JP4632422B2 (ja) * 2004-12-22 2011-02-16 ルネサスエレクトロニクス株式会社 読み出し回路、及び不揮発性半導体記憶装置
US7570524B2 (en) * 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
JP2007042193A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 不揮発性半導体記憶装置
JP4855773B2 (ja) * 2005-12-26 2012-01-18 株式会社東芝 半導体記憶装置及びそのデータ読み出し方法
KR100738963B1 (ko) * 2006-02-28 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치
US7545694B2 (en) * 2006-08-16 2009-06-09 Cypress Semiconductor Corporation Sense amplifier with leakage testing and read debug capability
US7916556B2 (en) * 2007-01-09 2011-03-29 Sony Corporation Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry
US7995397B1 (en) * 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
US7804715B2 (en) * 2008-05-05 2010-09-28 Spansion Llc Bitcell current sense device and method thereof
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
US7920436B2 (en) * 2008-12-17 2011-04-05 Atmel Corporation Sense amplifier
US8270242B2 (en) * 2009-06-25 2012-09-18 Atmel Corporation Sense amplifier apparatus and methods
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8576631B2 (en) * 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
CN102834872B (zh) * 2010-09-07 2015-04-01 松下电器产业株式会社 电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置
KR20120063395A (ko) 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20120069380A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법
CN102820056B (zh) 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
KR101564706B1 (ko) * 2011-07-22 2015-10-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 어레이에서의 저항성 스위칭 소자를 판독하기 위한 회로 및 그 방법
WO2013021648A1 (ja) * 2011-08-11 2013-02-14 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法
KR20130030616A (ko) * 2011-09-19 2013-03-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR20130069029A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치
US9543017B2 (en) * 2012-03-18 2017-01-10 Cypress Semiconductors Ltd. End-of-life reliability for non-volatile memory cells
KR101905746B1 (ko) * 2012-07-06 2018-10-08 에스케이하이닉스 주식회사 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법
KR102115440B1 (ko) * 2012-11-14 2020-05-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 구동방법
US8902677B2 (en) * 2012-12-10 2014-12-02 Freescale Semiconductor, Inc. Reducing the power consumption of memory devices
KR20140080944A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
JP5839201B2 (ja) * 2013-03-06 2016-01-06 ソニー株式会社 半導体装置および情報読出方法
US8947920B2 (en) * 2013-03-22 2015-02-03 Masahiro Takahashi Memory device
KR102169681B1 (ko) * 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
WO2015125473A1 (ja) * 2014-02-20 2015-08-27 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
KR102187485B1 (ko) * 2014-02-21 2020-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 센싱 방법
US9202561B1 (en) * 2014-06-05 2015-12-01 Integrated Silicon Solution, Inc. Reference current generation in resistive memory device
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
KR20160005942A (ko) * 2014-07-08 2016-01-18 에스케이하이닉스 주식회사 인버터 및 그를 포함하는 전자 장치
KR102155060B1 (ko) * 2014-10-24 2020-09-11 에스케이하이닉스 주식회사 멀티 레벨 메모리 소자 및 그의 데이터 센싱 방법
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824037B (zh) * 2018-12-26 2023-12-01 韓商愛思開海力士有限公司 積體電路和記憶體

Also Published As

Publication number Publication date
CN107993683B (zh) 2021-04-27
KR102643712B1 (ko) 2024-03-06
CN107993683A (zh) 2018-05-04
KR20180045680A (ko) 2018-05-04
TWI729193B (zh) 2021-06-01
US10079045B2 (en) 2018-09-18
US20180114552A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
TWI745404B (zh) 感測放大器、記憶裝置及包括其的系統
TWI738926B (zh) 包括電壓鉗位電路的非揮發性記憶體裝置
US10861505B2 (en) Nonvolatile memory apparatus for mitigating snap-back disturbance, and read and write method of the nonvolatile memory apparatus
TWI736650B (zh) 半導體記憶裝置及其操作方法
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
US10726915B2 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
TWI729193B (zh) 感測放大器
US20210050058A1 (en) Semiconductor memory apparatus for preventing disturbance
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same