[go: up one dir, main page]

TW201816755A - 顯示裝置及其驅動電路 - Google Patents

顯示裝置及其驅動電路 Download PDF

Info

Publication number
TW201816755A
TW201816755A TW106126284A TW106126284A TW201816755A TW 201816755 A TW201816755 A TW 201816755A TW 106126284 A TW106126284 A TW 106126284A TW 106126284 A TW106126284 A TW 106126284A TW 201816755 A TW201816755 A TW 201816755A
Authority
TW
Taiwan
Prior art keywords
module
clock signal
driving circuit
random phase
signal
Prior art date
Application number
TW106126284A
Other languages
English (en)
Other versions
TWI640969B (zh
Inventor
黃智全
李鎭宇
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW201816755A publication Critical patent/TW201816755A/zh
Application granted granted Critical
Publication of TWI640969B publication Critical patent/TWI640969B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明揭露一種顯示裝置及其驅動電路。顯示裝置包含一顯示面板、一時序控制器及複數個驅動電路。時序控制器用以分別產生各自獨立的複數個時序控制訊號。複數個驅動電路分別耦接於時序控制器與顯示面板之間。該複數個驅動電路分別接收各自獨立的該複數個時序控制訊號並分別產生各自獨立的複數個時脈訊號。該複數個驅動電路分別隨機地對該複數個時脈訊號進行不同的調變，致使該複數個驅動電路所產生之該複數個時脈訊號的相位分別隨時間產生不同的變換而彼此不一致。

Description

顯示裝置及其驅動電路
本發明係與顯示器有關，尤其是關於一種顯示裝置及其驅動電路。
一般而言，在對顯示裝置進行電磁干擾(Electro Magnetic Interference,EMI)測試時，通常會反覆開機/關機好幾次，以測量每次開機後一段時間的電磁干擾數值是否一致。
對傳統的低電壓差動訊號傳輸(Low Voltage Differential Signaling,LVDS)系統而言，在其開機的同時，系統中的時序控制器(Timing controller,T-CON)會統一控制傳送至每個源極驅動IC的時序，使得每個源極驅動IC內部產生的時脈訊號(Clock signal)趨於一致。因此，在不同次開機/關機測試時均可量測到一致的電磁干擾數值。
然而，在新的點對點(P2P)訊號傳輸架構中，系統中的時序控制器傳送至每個源極驅動IC的控制訊號均為各自獨立的，使得每個源極驅動IC內部各自產生相對應的時脈訊號。由於設置於顯示面板上之每個源極驅動IC接收訊號的路徑可能會略有差異，並且每個源極驅動IC之間亦會存在些許的製造誤差。因此， 在不同次開機/關機測試時，很可能會量測到不同的電磁干擾數值。
舉例而言，如圖1所示，假設N個源極驅動IC的時脈訊號CLK1~CLKN均具有一致的相位，則電磁干擾訊號的能量會最高。反之，如圖2所示，假設N個源極驅動IC的時脈訊號CLK1~CLKN的相位均不一致，則電磁干擾訊號的能量會最低。
在實際應用中，展頻時脈產生器(Spread Spectrum Clock Generator,SSCG)可用來對頻率進行調變，以降低電磁干擾訊號的能量。舉例而言，如圖3所示，NM為傳統電路的頻率響應曲線且SSCG為採用展頻時脈產生器所得到的頻率響應曲線。
然而，由於展頻時脈產生器係以規律的方式對頻率進行調變，故其僅能把單一源極驅動IC的訊號能量打散來降低電磁干擾訊號的能量，但實際上仍無法克服不同的源極驅動IC之間電磁干擾數值的疊加問題。因此，如圖4所示，在每次進行開機/關機之電磁干擾測試時，採用展頻時脈產生器對頻率進行調變仍可能會得到不同的電磁干擾數值，導致顯示裝置的製造良率與實際運作時的穩定性受到嚴重的影響。
有鑑於此，本發明提出一種顯示裝置及其驅動電路，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種顯示裝置。於此實施例中，顯示裝置包含一顯示面板、一時序控制器及複數個驅 動電路。時序控制器用以分別產生各自獨立的複數個時序控制訊號。複數個驅動電路分別耦接於時序控制器與顯示面板之間。該複數個驅動電路分別接收各自獨立的該複數個時序控制訊號並分別產生各自獨立的複數個時脈訊號。該複數個驅動電路分別隨機地對該複數個時脈訊號進行不同的調變，致使該複數個驅動電路所產生之該複數個時脈訊號的相位分別隨時間產生不同的變換而彼此不一致。
於一實施例中，該複數個驅動電路包含一第一驅動電路及一第二驅動電路，各自獨立的該複數個時序控制訊號包含一第一時序控制訊號及一第二時序控制訊號，各自獨立的該複數個時脈訊號包含一第一時脈訊號及一第二時脈訊號，第一驅動電路接收第一時序控制訊號並產生第一時脈訊號且第二驅動電路接收第二時序控制訊號並產生第二時脈訊號。
於一實施例中，第一驅動電路及第二驅動電路分別包含一第一隨機相位調變模組及一第二隨機相位調變模組，第一隨機相位調變模組及第二隨機相位調變模組分別隨機地對第一時脈訊號的相位與第二時脈訊號的相位進行不同的調變，致使第一時脈訊號的相位與第二時脈訊號的相位分別隨時間產生不同的變換而彼此不一致。
於一實施例中，第一隨機相位調變模組及第二隨機相位調變模組係透過隨機相位選擇(Select)之方式分別從複數個候選時脈訊號中隨機地選出具有不同相位之一第一候選時脈訊號及 一第二候選時脈訊號作為第一時脈訊號及第二時脈訊號。
於一實施例中，第一隨機相位調變模組及第二隨機相位調變模組係透過隨機相位重設(Reset)之方式分別隨機地重設第一時脈訊號及第二時脈訊號的相位，以產生具有不同相位的第一時脈訊號及第二時脈訊號。
於一實施例中，顯示裝置進一步包含量測模組。量測模組耦接該複數個驅動電路，用以量測該複數個驅動電路所產生之該複數個時脈訊號的總能量及電磁干擾值。
於一實施例中，複數個驅動電路所產生之該複數個時脈訊號分別具有隨機分佈的不同相位，致使量測模組於不同時間下所量測到該複數個驅動電路所產生之該複數個時脈訊號的總能量大致相等並具有最低的電磁干擾值。
根據本發明之另一具體實施例為一種驅動電路。於此實施例中，驅動電路係應用於一顯示裝置並耦接顯示裝置之一顯示面板。驅動電路包含一時脈產生模組、一隨機相位選擇模組及一源極驅動模組。時脈產生模組用以接收一第一時序控制訊號並產生複數個第一候選時脈訊號。該複數個第一候選時脈訊號分別具有不同相位。隨機相位選擇模組耦接時脈產生模組，用以於不同時間下從該複數個第一候選時脈訊號中隨機地選擇不同的第一候選時脈訊號輸出為一第一時脈訊號，致使第一時脈訊號的相位會隨時間產生隨機的變換。源極驅動模組耦接於隨機相位選擇模組與顯示面板之間，用以接收第一時脈訊號並輸出一第一源極 驅動訊號至顯示面板。
根據本發明之另一具體實施例亦為一種驅動電路。於此實施例中，驅動電路應用於一顯示裝置並耦接顯示裝置之一顯示面板。驅動電路包含一時脈產生模組、一隨機相位重設模組及一源極驅動模組。時脈產生模組用以接收一第一時序控制訊號並產生一第一時脈訊號。隨機相位重設模組耦接時脈產生模組，用以接收第一時脈訊號並隨機地於不同時間下重設第一時脈訊號，致使第一時脈訊號的相位會隨時間產生隨機的變換。源極驅動模組耦接於隨機相位重設模組與顯示面板之間，用以接收第一時脈訊號並輸出一第一源極驅動訊號至顯示面板。
相較於先前技術，根據本發明之顯示裝置係透過分別對於每一個源極驅動器內部之時脈訊號的相位進行隨機的調變，在定期或不定期的時間下更換不同的相位，由於每一個源極驅動器調變的時間會呈隨機分佈而彼此不一致，因此將時間拉長來看便能將每一個源極驅動器之時脈訊號的相位加以分散，以將電磁干擾訊號的能量降至最低並可讓每次開關機測試時所得到的電磁干擾量測結果趨於一致，故能有效提升本發明之顯示裝置的製造良率與實際運作時的穩定性。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
CLK1~CLKN‧‧‧第一時脈訊號~第N時脈訊號
NM‧‧‧傳統電路的頻率響應曲線
SSCG‧‧‧採用展頻時脈產生器的頻率響應曲線
F、2f、3f‧‧‧頻率
1‧‧‧顯示裝置
SD1~SDN‧‧‧第一驅動電路~第N顯示裝置
PL‧‧‧顯示面板
M‧‧‧量測模組
10、30‧‧‧第一時脈產生模組
12‧‧‧第一隨機相位選擇模組
32‧‧‧第一隨機相位重設模組
14、34‧‧‧第一源極驅動模組
20、40‧‧‧第二時脈產生模組
22‧‧‧第二隨機相位選擇模組
42‧‧‧第二隨機相位重設模組
24、44‧‧‧第二源極驅動模組
ST1~STN‧‧‧第一時序控制訊號~第N時序控制訊號
DR1~DRN‧‧‧第一源極驅動訊號~第N源極驅動訊號
TCON‧‧‧時序控制器
CLK(1)~CLK(N)‧‧‧N個候選時脈訊號
MU1~MU2‧‧‧第一多工單元~第二多工單元
RPS1~RPS2‧‧‧第一隨機相位選擇單元~第二隨機相位選擇單元
SRP1~SRP2‧‧‧第一隨機相位選擇訊號~第二隨機相位選擇訊號
CLK1’~CLK2’‧‧‧重設後的第一時脈訊號~重設後的第二時脈訊號
PDU1~PDU2‧‧‧第一相位決定單元~第二相位決定單元
RPR1~RPR2‧‧‧第一隨機相位重設單元~第二隨機相位重設單元
SP1~SP2‧‧‧第一隨機相位重設訊號~第二隨機相位重設訊號
MUX1~MUX2‧‧‧第一多工器~第二多工器
OSC1~OSC2‧‧‧第一振盪器~第二振盪器
CNT1~CNT2‧‧‧第一計數器~第二計數器
RST1~RST2‧‧‧第一重設訊號~第二重設訊號
EN‧‧‧致能訊號
TC1~TC2‧‧‧第一重設時間控制訊號~第二重設時間控制訊號
T0‧‧‧起始時間
T1~T3‧‧‧第一相位重設時間~第二相位重設時間
△T‧‧‧時間差
CLK0‧‧‧原始時脈訊號
圖1繪示複數個源極驅動IC的時脈訊號的相位一致 的時序圖。
圖2繪示複數個源極驅動IC的時脈訊號的相位不一致的時序圖。
圖3繪示傳統電路與採用展頻時脈產生器所得到的頻率響應曲線圖。
圖4繪示在每次進行開機/關機之電磁干擾測試時，採用展頻時脈產生器對頻率進行調變仍可能會得到不同的電磁干擾數值的示意圖。
圖5繪示根據本發明之一較佳具體實施例中之顯示裝置的示意圖。
圖6繪示於一實施例中之第一驅動電路及第二驅動電路的功能方塊圖。
圖7A繪示第一驅動電路中之第一隨機相位選擇模組之一實施例。
圖7B繪示第二驅動電路中之第二隨機相位選擇模組之一實施例。
圖8繪示於另一實施例中之第一驅動電路及第二驅動電路的功能方塊圖。
圖9A繪示第一驅動電路中之第一隨機相位重設模組之一實施例。
圖9B繪示第二驅動電路中之第二隨機相位重設模組之一實施例。
圖10A繪示第一隨機相位重設模組中之第一隨機相位重設單元之一實施例。
圖10B繪示第二隨機相位重設模組中之第二隨機相位重設單元之一實施例。
圖11A繪示若將隨機相位重設電路設置於除頻器(Divider)電路所得到之效果的時序圖。
圖11B繪示若隨機相位重設電路設置於電壓控制振盪器(Voltage Control Oscillator,VCO)電路或串列轉並列(Serial to Parallel)電路所得到之效果的時序圖。
圖12繪示控制相位重設時間的振盪器之頻率分佈示意圖。
圖13繪示在每次進行開機/關機之電磁干擾測試時，本發明所採用的隨機相位調變方式可得到較穩定的電磁干擾數值之示意圖。
圖14繪示未經隨機相位調變的原始時脈訊號CLK0與經隨機相位調變的N個源極驅動電路之N個時脈訊號CLK1~CLKN的時序圖。
根據本發明之一較佳具體實施例為一種顯示裝置。請參照圖5，於此實施例中，顯示裝置1可包含顯示面板PL、時序控制器TCON及N個驅動電路SD1~SDN，並且該N個驅動電路SD1~SDN分別耦接於時序控制器TCON與顯示面板PL之間，其中該 N個驅動電路SD1~SDN均為源極驅動器，並且N為大於或等於2之正整數。
時序控制器TCON係用以分別產生各自獨立的N個時序控制訊號ST1~STN並分別將該N個時序控制訊號ST1~STN輸出至該N個驅動電路SD1~SDN。該N個驅動電路SD1~SDN分別接收各自獨立的該N個時序控制訊號ST1~STN並分別根據該N個時序控制訊號ST1~STN產生各自獨立的N個源極驅動訊號DR1~DRN並分別將該N個源極驅動訊號DR1~DRN輸出至顯示面板PL。
接下來，請參照圖6，圖6係以該N個驅動電路SD1~SDN中之第一驅動電路SD1及第二驅動電路SD2之一實施例進行詳細說明，但不以此為限。
如圖6所示，第一驅動電路SD1包含第一時脈產生模組10、第一隨機相位選擇模組12及第一源極驅動模組14。其中，第一時脈產生模組10耦接至第一隨機相位選擇模組12；第一隨機相位選擇模組12耦接至第一源極驅動模組14；第一源極驅動模組14耦接至顯示面板PL。
第一時脈產生模組10係用以接收來自時序控制器TCON的第一時序控制訊號ST1並根據第一時序控制訊號ST1產生分別具有不同相位的N個候選時脈訊號CLK(1)~CLK(N)至第一隨機相位選擇模組12。
接著，第一隨機相位選擇模組12會於不同時間下分別從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選擇不同的候 選時脈訊號作為第一時脈訊號CLK1輸出至第一源極驅動模組14，致使由第一隨機相位選擇模組12輸出至第一源極驅動模組14的第一時脈訊號CLK1的相位會隨時間產生隨機的變換。當第一源極驅動模組14接收到具有隨時間隨機變換之相位的第一時脈訊號CLK1時，第一源極驅動模組14會根據第一時脈訊號CLK1產生第一源極驅動訊號DR1並將第一源極驅動訊號DR1輸出至顯示面板PL。
舉例而言，在第一時間下，第一隨機相位選擇模組12可從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(1)作為第一時脈訊號CLK1輸出至第一源極驅動模組14；在第二時間下，第一隨機相位選擇模組12可從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(5)作為第一時脈訊號CLK1輸出至第一源極驅動模組14；其餘可依此類推，於此不另行贅述。
同理，第二驅動電路SD2包含第二時脈產生模組20、第二隨機相位選擇模組22及第二源極驅動模組24。其中，第二時脈產生模組20耦接至第二隨機相位選擇模組22；第二隨機相位選擇模組22耦接至第二源極驅動模組24；第二源極驅動模組24耦接至顯示面板PL。
第二時脈產生模組20係用以接收來自時序控制器TCON的第二時序控制訊號ST2並根據第二時序控制訊號ST2產生分別具有不同相位的N個候選時脈訊號CLK(1)~CLK(N)至第二隨機相位選擇模組22。
接著，第二隨機相位選擇模組22會於不同時間下分別從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選擇不同的候選時脈訊號作為第二時脈訊號CLK2輸出至第二源極驅動模組24，致使由第二隨機相位選擇模組22輸出至第二源極驅動模組24的第二時脈訊號CLK2的相位會隨時間產生隨機的變換。當第二源極驅動模組24接收到具有隨時間隨機變換之相位的第二時脈訊號CLK2時，第二源極驅動模組24會根據第二時脈訊號CLK2產生第二源極驅動訊號DR2並將第二源極驅動訊號DR2輸出至顯示面板PL。
舉例而言，在第一時間下，第二隨機相位選擇模組22可從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(3)作為第二時脈訊號CLK2輸出至第二源極驅動模組24；在第二時間下，第二隨機相位選擇模組22可從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(8)作為第二時脈訊號CLK2輸出至第二源極驅動模組24；其餘可依此類推，於此不另行贅述。
根據上述可知：由第一隨機相位選擇模組12及第二隨機相位選擇模組22分別輸出至第一源極驅動模組14及第二源極驅動模組24的第一時脈訊號CLK1及第二時脈訊號CLK2的相位均會隨時間產生隨機的變換，亦即第一驅動電路SD1及第二驅動電路SD2所分別產生之第一時脈訊號CLK1及第二時脈訊號CLK2的相位會分別隨時間產生不同的變換而彼此不一致。
舉例而言，在第一時間下，第一隨機相位選擇模組 12及第二隨機相位選擇模組22可分別從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(3)及CLK(7)作為第一時脈訊號CLK1及第二時脈訊號CLK2，並分別輸出至第一源極驅動模組14及第二源極驅動模組24；在第二時間下，第一隨機相位選擇模組12及第二隨機相位選擇模組22可分別從該N個候選時脈訊號CLK(1)~CLK(N)中隨機地選出候選時脈訊號CLK(5)及CLK(2)作為第一時脈訊號CLK1及第二時脈訊號CLK2，並分別輸出至第一源極驅動模組14及第二源極驅動模組24；其餘可依此類推，於此不另行贅述。
此外，顯示裝置1還包含量測模組M。量測模組M分別耦接至第一驅動電路SD1的第一隨機相位選擇模組12與第一源極驅動模組14之間以及第二驅動電路SD2的第二隨機相位選擇模組22與第二源極驅動模組24之間，用以量測第一驅動電路SD1的第一時脈訊號CLK1與第二驅動電路SD2的第二時脈訊號CLK2的總能量及電磁干擾值。
由於第一驅動電路SD1的第一時脈訊號CLK1的相位與第二驅動電路SD2的第二時脈訊號CLK2的相位彼此不一致，致使量測模組M於不同時間所量測到第一驅動電路SD1的第一時脈訊號CLK1與第二驅動電路SD2的第二時脈訊號CLK2的總能量大致相等且均具有最低的電磁干擾值。
需說明的是，若以N個驅動電路SD1~SDN來看，量測模組M可用以量測N個驅動電路SD1~SDN所分別產生之N個時脈訊 號CLK1~CLKN的總能量及電磁干擾值。
綜合上述，由於顯示裝置1係透過隨機相位選擇之方式使得N個驅動電路SD1~SDN所分別產生之N個時脈訊號CLK1~CLKN的相位均會分別隨時間產生不同的變換而彼此不一致，若將時間拉長來看，N個驅動電路SD1~SDN所分別產生之N個時脈訊號CLK1~CLKN的相位將會呈現隨機分佈而分散開來，故在每次開關機測試時均可將電磁干擾訊號之能量降至最低，使得量測模組M能夠量測到較為一致且穩定的電磁干擾量測結果，藉以有效地克服先前技術所遭遇到之問題。
接著，請參照圖7A及圖7B，圖7A及圖7B分別繪示第一驅動電路SD1中之第一隨機相位選擇模組12及第二驅動電路SD2中之第二隨機相位選擇模組22之一實施例。
如圖7A所示，第一驅動電路SD1中之第一隨機相位選擇模組12可包含第一隨機相位選擇單元RPS1及第一多工單元MU1。第一多工單元MU1分別耦接第一時脈產生模組10、第一隨機相位選擇單元RPS1及第一源極驅動模組14。第一隨機相位選擇單元RPS1用以產生第一隨機相位選擇訊號SRP1至第一多工單元MU1。第一多工單元MU1接收來自第一時脈產生模組10之N個候選時脈訊號CLK(1)~CLK(N)與來自第一隨機相位選擇單元RPS1的第一隨機相位選擇訊號SRP1，並於不同時間下根據第一隨機相位選擇訊號SRP1隨機地從N個候選時脈訊號CLK(1)~CLK(N)中選擇具有不同相位的候選時脈訊號作為第一時脈訊號CLK1輸出至第一源 極驅動模組14，致使第一時脈訊號CLK1的相位會隨時間產生隨機的變換。
如圖7B所示，第二驅動電路SD2中之第二隨機相位選擇模組22可包含第二隨機相位選擇單元RPS2及第二多工單元MU2。第二多工單元MU2分別耦接第二時脈產生模組20、第二隨機相位選擇單元RPS2及第二源極驅動模組24。第二隨機相位選擇單元RPS2用以產生第二隨機相位選擇訊號SRP2至第二多工單元MU2。第二多工單元MU2接收來自第二時脈產生模組20之N個候選時脈訊號CLK(1)~CLK(N)與來自第二隨機相位選擇單元RPS2的第二隨機相位選擇訊號SRP2，並於不同時間下根據第二隨機相位選擇訊號SRP2隨機地從N個候選時脈訊號CLK(1)~CLK(N)中選擇具有不同相位的候選時脈訊號作為第二時脈訊號CLK2輸出至第二源極驅動模組24，致使第二時脈訊號CLK2的相位會隨時間產生隨機的變換。
接下來，請參照圖8，圖8係以該N個驅動電路SD1~SDN中之第一驅動電路SD1及第二驅動電路SD2之另一實施例進行詳細說明，但不以此為限。
如圖8所示，第一驅動電路SD1包含第一時脈產生模組30、第一隨機相位重設模組32及第一源極驅動模組34。其中，第一時脈產生模組30耦接至第一隨機相位重設選擇模組32；第一隨機相位重設選擇模組32耦接至第一源極驅動模組34；第一源極驅動模組34耦接至顯示面板PL。
第一時脈產生模組30係用以接收來自時序控制器TCON的第一時序控制訊號ST1並根據第一時序控制訊號ST1產生第一時脈訊號CLK1至第一隨機相位重設模組32。當第一隨機相位重設模組32接收到第一時脈訊號CLK1時，第一隨機相位重設模組32會隨機地於不同時間下重設第一時脈訊號CLK1並將重設後的第一時脈訊號CLK1’輸出至第一源極驅動模組34，致使經第一隨機相位重設模組32重設後的第一時脈訊號CLK1’的相位會隨時間產生隨機的變換。當第一源極驅動模組34接收到具有隨時間隨機變換之相位的重設後的第一時脈訊號CLK1’時，第一源極驅動模組34會根據重設後的第一時脈訊號CLK1’產生第一源極驅動訊號DR1並將第一源極驅動訊號DR1輸出至顯示面板PL。
同理，第二驅動電路SD2包含第二時脈產生模組40、第二隨機相位重設模組42及第二源極驅動模組44。其中，第二時脈產生模組40耦接至第二隨機相位重設選擇模組42；第二隨機相位重設選擇模組42耦接至第二源極驅動模組44；第二源極驅動模組44耦接至顯示面板PL。
第二時脈產生模組40係用以接收來自時序控制器TCON的第二時序控制訊號ST2並根據第二時序控制訊號ST2產生第二時脈訊號CLK2至第二隨機相位重設模組42。當第二隨機相位重設模組42接收到第二時脈訊號CLK2時，第二隨機相位重設模組42會隨機地於不同時間下重設第二時脈訊號CLK2並將重設後的第二時脈訊號CLK2’輸出至第二源極驅動模組44，致使經第二隨機相 位重設模組42重設後的第二時脈訊號CLK2’的相位會隨時間產生隨機的變換。當第二源極驅動模組44接收到具有隨時間隨機變換之相位的重設後的第二時脈訊號CLK2’時，第二源極驅動模組44會根據重設後的第二時脈訊號CLK2’產生第二源極驅動訊號DR2並將第二源極驅動訊號DR2輸出至顯示面板PL。
由上述可知：第一驅動電路SD1的第一隨機相位重設模組32及第二驅動電路SD2的第二隨機相位重設模組42會分別隨機地於不同時間下重設第一時脈訊號CLK1及第二時脈訊號CLK2以分別產生重設後的第一時脈訊號CLK1’及第二時脈訊號CLK2’。因此，若以N個驅動電路SD1~SDN來看，N個驅動電路SD1~SDN會分別隨機地於不同時間下重設第一時脈訊號CLK1~第N時脈訊號CLKN以分別產生重設後的第一時脈訊號CLK1’~第N時脈訊號CLKN’。
此外，顯示裝置1還包含量測模組M。量測模組M分別耦接至第一驅動電路SD1的第一隨機相位重設模組32與第一源極驅動模組34之間以及第二驅動電路SD2的第二隨機相位重設模組42與第二源極驅動模組44之間，用以量測第一驅動電路SD1之重設後的第一時脈訊號CLK1’與第二驅動電路SD2之重設後的第二時脈訊號CLK2’的總能量及電磁干擾值。
由於第一驅動電路SD1之重設後的第一時脈訊號CLK1’的相位與第二驅動電路SD2之重設後的第二時脈訊號CLK2’的相位彼此不一致，致使量測模組M於不同時間所量測到第一驅動 電路SD1之重設後的第一時脈訊號CLK1’與第二驅動電路SD2之重設後的第二時脈訊號CLK2’的總能量大致相等且均具有最低的電磁干擾值。
需說明的是，若以N個驅動電路SD1~SDN來看，量測模組M可用以量測N個驅動電路SD1~SDN所分別產生之N個重設後的時脈訊號CLK1’~CLKN’的總能量及電磁干擾值。
綜合上述，由於顯示裝置1係透過隨機相位重設之方式使得N個驅動電路SD1~SDN所分別產生之N個重設後的時脈訊號CLK1’~CLKN’的相位均會分別隨時間產生不同的變換而彼此不一致，若將時間拉長來看，N個驅動電路SD1~SDN所分別產生之N個重設後的時脈訊號CLK1’~CLKN’的相位將會呈現隨機分佈而分散開來，故在每次開關機測試時均可將電磁干擾訊號之能量降至最低，使得量測模組M能夠量測到較為一致且穩定的電磁干擾量測結果，藉以有效地克服先前技術所遭遇到之問題。
接著，請參照圖9A及圖9B，圖9A及圖9B分別繪示第一驅動電路SD1中之第一隨機相位重設模組32及第二驅動電路SD2中之第二隨機相位重設模組42之一實施例，但不以此為限。
如圖9A所示，第一驅動電路SD1中之第一隨機相位重設模組32可包含第一隨機相位重設單元RPR1及第一相位決定單元PDU1。第一相位決定單元PDU1分別耦接第一時脈產生模組30、第一隨機相位重設單元RPR1及第一源極驅動模組34。
第一隨機相位重設單元RPR1用以產生第一隨機相位 重設訊號SP1。第一相位決定單元PDU1用以接收來自第一時脈產生模組30之第一時脈訊號CLK1與來自第一隨機相位重設單元RPR1之第一隨機相位重設訊號SP1，並根據第一隨機相位重設訊號SP1隨機地於不同時間下重設第一時脈訊號CLK1，致使重設後之第一時脈訊號CLK1的相位會隨時間產生隨機的變換。
同理，如圖9B所示，第二驅動電路SD2中之第二隨機相位重設模組42可包含第二隨機相位重設單元RPR2及第二相位決定單元PDU2。第二相位決定單元PDU2分別耦接第二時脈產生模組40、第二隨機相位重設單元RPR2及第二源極驅動模組44。
第二隨機相位重設單元RPR2用以產生第二隨機相位重設訊號SP2。第二相位決定單元PDU2用以接收來自第二時脈產生模組40之第二時脈訊號CLK2與來自第二隨機相位重設單元RPR2之第二隨機相位重設訊號SP2，並根據第二隨機相位重設訊號SP2隨機地於不同時間下重設第二時脈訊號CLK2，致使重設後之第二時脈訊號CLK2的相位會隨時間產生隨機的變換。
此外，亦請參照圖10A及圖10B，圖10A及圖10B分別繪示第一隨機相位重設模組32中之第一隨機相位重設單元RPR1及第二隨機相位重設模組42中之第二隨機相位重設單元RPR2之一實施例，但不以此為限。
如圖10A所示，第一隨機相位重設模組32中之第一隨機相位重設單元RPR1可包含第一振盪器OSC1、第一多工器MUX1及第一計數器CNT1。第一振盪器OSC1耦接至第一計數器CNT1； 第一多工器MUX1耦接至第一計數器CNT1；第一計數器CNT1耦接至第一相位決定單元PDU1。
第一多工器MUX1可分別接收第一重設訊號RST1及第二重設訊號RST2並根據第一重設訊號RST1及第二重設訊號RST2產生致能(Enable)訊號EN至第一計數器CNT1。當第一計數器CNT1接收到致能訊號EN時，第一振盪器OSC1產生第一重設時間控制訊號TC1至第一計數器CNT1，致使第一計數器CNT1開始計時進而發出第一隨機相位重設訊號SP1至第一相位決定單元PDU1。實際上，第一重設訊號RST1及第二重設訊號RST2可分別為幀(Frame)重設訊號及線(Line)重設訊號，但不以此為限。
同理，如圖10B所示，第二隨機相位重設模組42中之第二隨機相位重設單元RPR2可包含第二振盪器OSC2、第二多工器MUX2及第二計數器CNT2。第二振盪器OSC2耦接至第二計數器CNT2；第二多工器MUX2耦接至第二計數器CNT2；第二計數器CNT2耦接至第二相位決定單元PDU2。
第二多工器MUX2可分別接收第一重設訊號RST1及第二重設訊號RST2並根據第一重設訊號RST1及第二重設訊號RST2產生致能訊號EN至第二計數器CNT2。當第二計數器CNT2接收到致能訊號EN時，第二振盪器OSC2產生第二重設時間控制訊號TC2至第二計數器CNT2，致使第二計數器CNT2開始計時進而發出第二隨機相位重設訊號SP2至第二相位決定單元PDU2。實際上，第一重設訊號RST1及第二重設訊號RST2可分別為幀(Frame)重設訊 號及線(Line)重設訊號，但不以此為限。
於實際應用中，第一隨機相位重設模組32中之第一相位決定單元PDU1及第二隨機相位重設模組42中之第二相位決定單元PDU2可以是任意具有相位切換功能的電路，例如除頻器(Divider)電路、電壓控制振盪器(Voltage Control Oscillator,VCO)電路或串列轉並列(Serial to Parallel)電路等，並無特定之限制。
請參照圖11A，於一實施例中，若將第一隨機相位重設模組32中之第一相位決定單元PDU1及第二隨機相位重設模組42中之第二相位決定單元PDU2設置於除頻器(Divider)電路，則可得到如同圖11A的效果，但不以此為限。
請參照圖11B，於另一實施例中，若將第一隨機相位重設模組32中之第一相位決定單元PDU1及第二隨機相位重設模組42中之第二相位決定單元PDU2設置於電壓控制振盪器(Voltage Control Oscillator,VCO)電路或串列轉並列(Serial to Parallel)電路，則可得到如同圖11B的效果，但不以此為限。
需說明的是，如圖12所示，用以控制相位重設時間之第一驅動電路SD1的第一振盪器OSC1及第二驅動電路SD2的第二振盪器OSC2的振盪頻率分佈情形通常會呈現高斯分佈。由於第二振盪器OSC2的振盪頻率有些微不同即可能會造成相位重設時間之差異，再加上第二振盪器OSC2本身也可能會有時脈抖動(Clock jitter)之現象，導致第一驅動電路SD1及第二驅動電路SD2的相位重設時間會變得更為隨機分佈。
此外，由於第一振盪器OSC1及第二振盪器OSC2的振盪頻率明顯會比第一時脈產生模組30及第二時脈產生模組40所產生的第一時脈訊號CLK1及第二時脈訊號CLK2之頻率來得慢很多，因此，即使第一振盪器OSC1及第二振盪器OSC2僅有些微的頻率差異，對第一時脈產生模組30及第二時脈產生模組40所產生的第一時脈訊號CLK1及第二時脈訊號CLK2仍可造成顯著的相位偏移量，更能有效達到隨機相位重設的效果，進而使得每次開關機測試時所得到的電磁干擾量測結果趨於一致，如圖13所示。
需特別說明的是，比較本發明之圖13與先前技術之圖4可清楚得知：雖然先前技術採用展頻時脈產生器對頻率進行調變，但如圖4所示，先前技術在每次進行開機/關機之電磁干擾測試時仍會得到不同的電磁干擾數值而導致不穩定之現象，相較之下，本發明採用隨機相位調變之方式，如圖13所示可使得每次開關機測試時所得到的電磁干擾量測結果趨於一致，故本發明的確能夠有效地提升進行電磁干擾測試時之穩定性。
除此之外，於實際應用中亦可採用由電阻與電容組成的延遲單元實現於不同預設時間進行相位重設之機制，使得每一次充放電時間之間都會有些微差異，以產生與振盪器類似的隨機性效果。
請參照圖14，圖14繪示未經隨機相位調變的原始時脈訊號CLK0與經隨機相位調變的N個源極驅動電路之N個時脈訊號CLK1~CLKN的時序圖。
如圖14所示，在起始時間T0至第一相位重設時間T1之期間，N個源極驅動電路之N個時脈訊號CLK1~CLKN的相位與原始時脈訊號CLK0的相位均為一致。
在第一相位重設時間T1下，N個源極驅動電路開始對N個時脈訊號CLK1~CLKN的相位隨機地進行第一次的相位調變，致使N個時脈訊號CLK1~CLKN的相位產生不同的變換而不一致。
同理，在第二相位重設時間T2下，N個源極驅動電路開始對N個時脈訊號CLK1~CLKN的相位隨機地進行第二次的相位調變，致使N個時脈訊號CLK1~CLKN的相位再次產生不同的變換而不一致。至於第三相位重設時間T3的情況亦可依此類推，於此不另行贅述。
相較於先前技術，根據本發明之顯示裝置係透過分別對於每一個源極驅動器內部之時脈訊號的相位進行隨機的調變，在定期或不定期的時間下更換不同的相位，由於每一個源極驅動器調變的時間會呈隨機分佈而彼此不一致，因此將時間拉長來看便能將每一個源極驅動器之時脈訊號的相位加以分散，以將電磁干擾訊號的能量降至最低並可讓每次開關機測試時所得到的電磁干擾量測結果趨於一致，故能有效提升本發明之顯示裝置的製造良率與實際運作時的穩定性。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施 例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

Claims (19)

  1. 一種顯示裝置，包含：一顯示面板；一時序控制器，用以分別產生各自獨立的複數個時序控制訊號；以及複數個驅動電路，分別耦接於該時序控制器與該顯示面板之間，該複數個驅動電路分別接收各自獨立的該複數個時序控制訊號並分別產生各自獨立的複數個時脈訊號；其中，該複數個驅動電路分別隨機地對該複數個時脈訊號進行不同的調變，致使該複數個驅動電路所產生之該複數個時脈訊號的相位分別隨時間產生不同的變換而彼此不一致。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該複數個驅動電路包含一第一驅動電路及一第二驅動電路，各自獨立的該複數個時序控制訊號包含一第一時序控制訊號及一第二時序控制訊號，各自獨立的該複數個時脈訊號包含一第一時脈訊號及一第二時脈訊號，該第一驅動電路接收該第一時序控制訊號並產生該第一時脈訊號且該第二驅動電路接收該第二時序控制訊號並產生該第二時脈訊號。
  3. 如申請專利範圍第2項所述之顯示裝置，其中該第一驅動電路及該第二驅動電路分別包含一第一隨機相位調變模組及一第二隨機相位調變模組，該第一隨機相位調變模組及該第二隨機相位調變模組分別隨機地對該第一時脈訊號的相位與該第二時脈訊號的相位進行不同的調變，致使該第一時脈訊號的相位與該第二時脈訊號的相位分別隨時間產生不同的變換而彼此不一致。
  4. 如申請專利範圍第3項所述之顯示裝置，其中該第一隨機相位調變模組及該第二隨機相位調變模組係透過隨機相位選擇(Select)之方式分別從複數個候選時脈訊號中隨機地選出具有不同相位之一第一候選時脈訊號及一第二候選時脈訊號作為該第一時脈訊號及該第二時脈訊號。
  5. 如申請專利範圍第3項所述之顯示裝置，其中該第一隨機相位調變模組及該第二隨機相位調變模組係透過隨機相位重設(Reset)之方式分別隨機地重設該第一時脈訊號及該第二時脈訊號的相位，以產生具有不同相位的該第一時脈訊號及該第二時脈訊號。
  6. 如申請專利範圍第1項所述之顯示裝置，進一步包含：一量測模組，耦接該複數個驅動電路，用以量測該複數個驅動電路所產生之該複數個時脈訊號的總能量及電磁干擾值。
  7. 如申請專利範圍第6項所述之顯示裝置，其中該複數個驅動電路所產生之該複數個時脈訊號分別具有隨機分佈的不同相位，致使該量測模組於不同時間下所量測到該複數個驅動電路所產生之該複數個時脈訊號的總能量大致相等並具有最低的電磁干擾值。
  8. 一種驅動電路，應用於一顯示裝置並耦接該顯示裝置之一顯示面板，該驅動電路包含：一時脈產生模組，用以接收一第一時序控制訊號並產生複數個第一候選時脈訊號，該複數個第一候選時脈訊號分別具有不同相位；一隨機相位選擇模組，耦接該時脈產生模組，用以於不同 時間下從該複數個第一候選時脈訊號中隨機地選擇不同的第一候選時脈訊號輸出為一第一時脈訊號，致使該第一時脈訊號的相位會隨時間產生隨機的變換；以及一源極驅動模組，耦接於該隨機相位選擇模組與該顯示面板之間，用以接收該第一時脈訊號並輸出一第一源極驅動訊號至該顯示面板。
  9. 如申請專利範圍第8項所述之驅動電路，其中不同於該驅動電路之另一驅動電路亦應用於該顯示裝置且亦耦接該顯示面板，該另一驅動電路包含：另一時脈產生模組，用以接收一第二時序控制訊號並產生複數個第二候選時脈訊號，該複數個第二候選時脈訊號分別具有不同相位；另一隨機相位選擇模組，耦接該另一時脈產生模組，用以於不同時間下從該複數個第二候選時脈訊號中隨機地選擇不同的第二候選時脈訊號輸出為一第二時脈訊號，致使該第二時脈訊號的相位會隨時間產生隨機的變換；以及另一源極驅動模組，耦接於該另一隨機相位選擇模組與該顯示面板之間，用以接收該第二時脈訊號並輸出一第二源極驅動訊號至該顯示面板。
  10. 如申請專利範圍第9項所述之驅動電路，其中該顯示裝置進一步包含一量測模組，分別耦接該驅動電路及該另一驅動電路，用以量測該驅動電路之該第一時脈訊號與該另一驅動電路之該第二時脈訊號的總能量及電磁干擾值。
  11. 如申請專利範圍第10項所述之驅動電路，其中該驅動電路之該第一時脈訊號的相位與該另一驅動電路之該第二時脈訊號 的相位彼此不一致，致使該量測模組於不同時間所量測到該驅動電路之該第一時脈訊號與該另一驅動電路之該第二時脈訊號的總能量大致相等且均具有最低的電磁干擾值。
  12. 如申請專利範圍第8項所述之驅動電路，其中該隨機相位選擇模組包含：一隨機相位選擇單元，用以產生一隨機相位選擇訊號；以及一多工單元，分別耦接該時脈產生模組、該隨機相位選擇單元及該源極驅動模組，用以接收來自該時脈產生模組之該複數個第一候選時脈訊號與來自該隨機相位選擇單元之該隨機相位選擇訊號，並於不同時間下根據該隨機相位選擇訊號隨機地從該複數個第一候選時脈訊號中選擇具有不同相位的第一候選時脈訊號作為該第一時脈訊號輸出至該源極驅動模組，致使該第一時脈訊號的相位會隨時間產生隨機的變換。
  13. 如申請專利範圍第9項所述之驅動電路，其中該另一隨機相位選擇模組包含：另一隨機相位選擇單元，用以產生另一隨機相位選擇訊號；以及另一多工單元，分別耦接該另一時脈產生模組、該另一隨機相位選擇單元及該另一源極驅動模組，用以接收來自該另一時脈產生模組之該複數個第二候選時脈訊號與來自該另一隨機相位選擇單元之該另一隨機相位選擇訊號，並於不同時間下根據該另一隨機相位選擇訊號隨機地從該複數個第二候選時脈訊號中選擇具有不同相位的第二候選時脈訊號作為該第二時脈訊號輸出至該 另一源極驅動模組，致使該第二時脈訊號的相位會隨時間產生隨機的變換。
  14. 一種驅動電路，應用於一顯示裝置並耦接該顯示裝置之一顯示面板，該驅動電路包含：一時脈產生模組，用以接收一第一時序控制訊號並產生一第一時脈訊號；一隨機相位重設模組，耦接該時脈產生模組，用以接收該第一時脈訊號並隨機地於不同時間下重設該第一時脈訊號，致使該第一時脈訊號的相位會隨時間產生隨機的變換；以及一源極驅動模組，耦接於該隨機相位重設模組與該顯示面板之間，用以接收該第一時脈訊號並輸出一第一源極驅動訊號至該顯示面板。
  15. 如申請專利範圍第14項所述之驅動電路，其中不同於該驅動電路之另一驅動電路亦應用於該顯示裝置且亦耦接該顯示面板，該另一驅動電路包含：另一時脈產生模組，用以接收一第二時序控制訊號並產生一第二時脈訊號；另一隨機相位重設模組，耦接該另一時脈產生模組，用以接收該第二時脈訊號並隨機地於不同時間下重設該第二時脈訊號，致使該第二時脈訊號的相位會隨時間產生隨機的變換；以及另一源極驅動模組，耦接於該另一隨機相位重設模組與該顯示面板之間，用以接收該第二時脈訊號並輸出一第二源極驅動訊號至該顯示面板。
  16. 如申請專利範圍第15項所述之驅動電路，其中該顯示裝置進 一步包含一量測模組，分別耦接該驅動電路及該另一驅動電路，用以量測該驅動電路之該第一時脈訊號與該另一驅動電路之該第二時脈訊號的總能量及電磁干擾值。
  17. 如申請專利範圍第16項所述之驅動電路，其中該驅動電路之該第一時脈訊號的相位與該另一驅動電路之該第二時脈訊號的相位彼此不一致，致使該量測模組於不同時間所量測到該驅動電路之該第一時脈訊號與該另一驅動電路之該第二時脈訊號的總能量大致相等且均具有最低的電磁干擾值。
  18. 如申請專利範圍第14項所述之驅動電路，其中該隨機相位重設模組包含：一隨機相位重設單元，用以產生一隨機相位重設訊號；以及一相位決定單元，分別耦接該時脈產生模組、該隨機相位重設單元及該源極驅動模組，用以接收來自該時脈產生模組之該第一時脈訊號與來自該隨機相位重設單元之該隨機相位重設訊號，並根據該隨機相位重設訊號隨機地於不同時間下重設該第一時脈訊號，致使該第一時脈訊號的相位會隨時間產生隨機的變換。
  19. 如申請專利範圍第15項所述之驅動電路，其中該另一隨機相位重設模組包含：另一隨機相位重設單元，用以產生另一隨機相位重設訊號；以及另一相位決定單元，分別耦接該另一時脈產生模組、該另一隨機相位重設單元及該另一源極驅動模組，用以接收來自該另一時脈產生模組之該第二時脈訊號與來自該另一隨機相位重設單元之該另一隨機相位重設訊號，並 根據該另一隨機相位重設訊號隨機地於不同時間下重設該第二時脈訊號，致使該第二時脈訊號的相位會隨時間產生隨機的變換。
TW106126284A 2016-08-04 2017-08-03 顯示裝置及其驅動電路 TWI640969B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662370759P 2016-08-04 2016-08-04
US62/370,759 2016-08-04
US201762459663P 2017-02-16 2017-02-16
US62/459,663 2017-02-16

Publications (2)

Publication Number Publication Date
TW201816755A true TW201816755A (zh) 2018-05-01
TWI640969B TWI640969B (zh) 2018-11-11

Family

ID=61071426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126284A TWI640969B (zh) 2016-08-04 2017-08-03 顯示裝置及其驅動電路

Country Status (3)

Country Link
US (1) US20180040267A1 (zh)
CN (1) CN107689203A (zh)
TW (1) TWI640969B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110659573A (zh) * 2019-08-22 2020-01-07 北京捷通华声科技股份有限公司 一种人脸识别方法、装置、电子设备及存储介质
TWI707333B (zh) * 2019-08-23 2020-10-11 大陸商北京集創北方科技股份有限公司 顯示控制信號處理電路、源極驅動電路及顯示裝置
TWI736996B (zh) * 2018-10-22 2021-08-21 奇景光電股份有限公司 用來進行訊號調整之方法及相關之時序控制器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158685B2 (en) * 2017-11-03 2021-10-26 Raydium Semiconductor Corporation Organic light-emitting diode touch display operating method
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
CN110047419A (zh) * 2019-04-30 2019-07-23 深圳市华星光电半导体显示技术有限公司 改善goa电路电磁辐射的驱动装置及其方法
CN110277047B (zh) * 2019-05-31 2022-11-22 北京集创北方科技股份有限公司 降低显示器驱动过程中的电磁干扰的方法及装置
CN110459161B (zh) * 2019-08-23 2023-04-07 北京集创北方科技股份有限公司 接收装置、驱动芯片、显示装置及电子设备
CN111243544B (zh) * 2020-03-11 2021-07-23 深圳市华星光电半导体显示技术有限公司 消除展频引起水波纹的方法、存储介质及显示面板
CN111710313B (zh) * 2020-07-14 2022-06-03 京东方科技集团股份有限公司 显示面板水波纹的消除方法及消除装置、显示装置
US11978389B2 (en) * 2020-07-30 2024-05-07 Lg Electronics Inc. Display apparatus
CN114076883B (zh) * 2021-11-10 2023-09-05 北京中电华大电子设计有限责任公司 老化电路、芯片老化测试方法及芯片
KR20240030683A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 클럭 생성 장치 및 그를 포함하는 디스플레이 장치
KR20240066787A (ko) * 2022-11-08 2024-05-16 삼성전자주식회사 디스플레이 구동회로 및 디스플레이 장치
CN116343637B (zh) * 2023-03-17 2025-07-25 惠科股份有限公司 驱动电路、驱动方法和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330036B1 (ko) * 2000-06-29 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP2004226684A (ja) * 2003-01-23 2004-08-12 Sony Corp 画像表示パネルおよび画像表示装置
JP3880540B2 (ja) * 2003-05-16 2007-02-14 キヤノン株式会社 表示パネルの駆動制御装置
KR100829778B1 (ko) * 2007-03-14 2008-05-16 삼성전자주식회사 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
TWI336463B (en) * 2007-04-13 2011-01-21 Au Optronics Corp A method for improving the emi performance of lcd device
JP4982239B2 (ja) * 2007-04-26 2012-07-25 ラピスセミコンダクタ株式会社 クロック周波数拡散装置
JP5333753B2 (ja) * 2009-04-07 2013-11-06 Ｎｌｔテクノロジー株式会社 液晶表示装置及び信号処理方法
KR20110037339A (ko) * 2009-10-06 2011-04-13 삼성전자주식회사 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
US8362996B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase auto-adjusting mechanism and method of driving same
US8362997B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
TWI506610B (zh) * 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
CN103927962B (zh) * 2013-12-31 2017-02-08 厦门天马微电子有限公司 一种显示装置的驱动电路及其驱动方法
KR102498501B1 (ko) * 2015-12-31 2023-02-10 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736996B (zh) * 2018-10-22 2021-08-21 奇景光電股份有限公司 用來進行訊號調整之方法及相關之時序控制器
CN110659573A (zh) * 2019-08-22 2020-01-07 北京捷通华声科技股份有限公司 一种人脸识别方法、装置、电子设备及存储介质
CN110659573B (zh) * 2019-08-22 2021-03-09 北京捷通华声科技股份有限公司 一种人脸识别方法、装置、电子设备及存储介质
TWI707333B (zh) * 2019-08-23 2020-10-11 大陸商北京集創北方科技股份有限公司 顯示控制信號處理電路、源極驅動電路及顯示裝置

Also Published As

Publication number Publication date
US20180040267A1 (en) 2018-02-08
CN107689203A (zh) 2018-02-13
TWI640969B (zh) 2018-11-11

Similar Documents

Publication Publication Date Title
TWI640969B (zh) 顯示裝置及其驅動電路
CN109859696B (zh) 同步背光装置及其操作方法
US20220059023A1 (en) Signal generation apparatus, driving chip, display system and led displaying driving method
KR101327966B1 (ko) 타이밍 컨트롤러 및 이를 포함하는 ｌｃｄ
WO2016003682A1 (en) Edge generator-based phase locked loop reference clock generator for automated test system
JP7193504B2 (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
US20230018128A1 (en) Power management integrated circuit and its driving method
CN106097983A (zh) 液晶显示装置中的背光控制方法、装置及液晶显示装置
US7904776B2 (en) Jitter injection circuit, pattern generator, test apparatus, and electronic device
CN111540316B (zh) 控制背光源的电路装置及其操作方法
JP4621050B2 (ja) クロック乗替装置、及び試験装置
JPWO2007049365A1 (ja) 試験装置、クロック発生装置、及び電子デバイス
JPWO2010073458A1 (ja) タイミング発生器および試験装置ならびにテストレートの制御方法
WO2010021131A1 (ja) 試験装置および試験方法
JP2009272998A (ja) 位相同期回路及び半導体チップ
TWI520121B (zh) 以鎖相迴路為基礎使用外部時脈以產生內部時脈的驅動發光元件以及相關顯示器的驅動器與方法
JP2006300894A (ja) 試験装置、及びプログラム
JP2001268359A (ja) Ｐｗｍ回路及び画像形成装置
JP4410677B2 (ja) スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法
JP5112792B2 (ja) 同期処理システム及び半導体集積回路
TW201342347A (zh) 液晶顯示裝置、面板驅動裝置及控制電路
JP2003274116A (ja) 画像形成方法および画像形成装置
JP2013034174A (ja) 電子機器
TWI557703B (zh) 用於驅動電子紙顯示器的設備和方法
KR102049736B1 (ko) 타이밍 제어부를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees