[go: up one dir, main page]

TW201803093A - 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構 - Google Patents

包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構 Download PDF

Info

Publication number
TW201803093A
TW201803093A TW106112981A TW106112981A TW201803093A TW 201803093 A TW201803093 A TW 201803093A TW 106112981 A TW106112981 A TW 106112981A TW 106112981 A TW106112981 A TW 106112981A TW 201803093 A TW201803093 A TW 201803093A
Authority
TW
Taiwan
Prior art keywords
integrated structure
layer
substances
atomic percent
memory array
Prior art date
Application number
TW106112981A
Other languages
English (en)
Other versions
TWI625844B (zh
Inventor
賈斯汀 B 都爾浩
王菲
卻特 E 卡特
伊安 拉伯瑞安特
約翰 D 霍普金斯
庫納 須羅特利
萊恩 梅爾
非納雅客 夏瑪納
庫諾 R 派瑞克
馬丁 C 羅伯特
馬修 帕克
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201803093A publication Critical patent/TW201803093A/zh
Application granted granted Critical
Publication of TWI625844B publication Critical patent/TWI625844B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H10W20/43—
    • H10W20/4441—

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一些實施例包含一種具有與介電質層交替之垂直堆疊導電層之整合結構。該等導電層上之一層包含矽、氮以及矽、氧、硼與磷之一或多者。在一些實施例中，該等垂直堆疊導電層係一NAND記憶體陣列內之字線層。一些實施例包含一種具有與介電質層交替之垂直堆疊層之整合結構。垂直堆疊NAND記憶體胞係沿著一記憶體陣列區域內之該等導電層。一階梯區域接近該記憶體陣列區域。該階梯區域具有與該等導電層一對一對應之電接觸。一層在該記憶體陣列區域及該階梯區域上。該層包含矽、氮以及矽、氧、硼與磷之一或多者。

Description

包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構
包括包含矽、氮以及碳、氧、硼與磷之至少一者之材料之整合結構。
記憶體為電子系統提供資料儲存。快閃記憶體係記憶體之一種類型，且在現代電腦及裝置中具有眾多用途。例如，現代個人電腦可具有儲存於一快閃記憶體晶片上之BIOS。舉另一實例，對電腦及其他裝置而言，利用在固態磁碟機中的快閃記憶體取代習知硬碟機正變得愈來愈常見。舉又另一實例，快閃記憶體在無線電子裝置中很受歡迎，此係因為其使製造商能夠隨著新通信協定變得標準化而支援該等新通信協定，並提供在遠端升級裝置之增強型特徵之能力。 NAND可係整合快閃記憶體之一基礎架構。一NAND胞單元包含與記憶體胞之一串聯組合串聯耦合之至少一個選擇裝置(其中該串聯組合通常稱為一NAND串)。NAND架構可經組態以包含垂直堆疊記憶體胞。期望開發經改良NAND架構。
本發明揭示一種整合結構，其包含：垂直堆疊導電層，其與介電質層交替；及一層，其在該等導電層上，且包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。 本發明亦揭示一種整合結構，其包含：垂直堆疊NAND字線層，其在一NAND記憶體陣列內；一層，其在該等字線層上且包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係至少約2原子百分比；且其中該層藉由至多一個絕緣區域與該等字線層之一最上部間隔開。 本發明另揭示一種整合結構，其包含：垂直堆疊導電層，其等與介電質層交替；垂直堆疊NAND記憶體胞，其等在一記憶體陣列區域內沿著該等導電層；一階梯區域，其接近該記憶體陣列區域，該階梯區域包含與該等導電層一對一對應之電氣接觸件；及一層，其在該記憶體陣列區域及該階梯區域上；該層包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。
一些實施例包括整合電路構造，其等具有包含矽、氮以及碳、氧、硼與磷之至少一者之一材料。該材料可延伸橫跨一記憶體陣列區域。在一些實施例中，該記憶體陣列區域包含延伸至一階梯區域(有時亦稱為一階梯式區域、鯊狀鉗口區域等等)之垂直堆疊字線層，其中導電接觸件延伸至個別字線層。在一些實施例中，該材料可延伸橫跨記憶體陣列區域與階梯區域之一者或兩者。該材料可提供眾多優點。例如，該材料可提供一絕緣障壁，其用於在導電接觸件之製造期間在遮罩與導電層上及/或附近之區域未對準之事件中保護下伏導電層。舉另一實例，該材料可經製造以具有壓縮/拉伸應力性質，該等性質補償下伏材料之應力以減輕一積體電路晶粒之彎曲及/或其他非所要扭曲。參考圖1至圖3描述實例性實施例。 參考圖1，繪示一構造10之部分，其中此類部分對應於整合結構。該等部分之一者係一記憶體陣列區域12之一碎片，且另一者係一階梯區域14之一碎片。 交替層18及20之一堆疊15延伸橫跨區域12及14。層18可包含介電質材料，諸如(例如)二氧化矽。層20可包含犧牲(即，可取代)材料，諸如(例如)氮化矽。層18及20可具有任何合適之厚度。在一些實施例中，層18及20可係與彼此相同之厚度，且在其他實施例中，其等之厚度可相對於彼此不同。 一絕緣區域22在最上層20上。此絕緣區域可包含任何合適之絕緣組合物或絕緣組合物之組合；其包含(例如)二氧化矽。儘管將區域22展示為包含一單個均勻組合物，但在其他實施例中，區域22可包含兩個或兩個以上離散組合物。 一層26在絕緣區域22上，且此層由一材料24組成。材料24包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質。在一些實施例中，材料24內之碳、氧、硼及/或磷之一總濃度係至少約2原子百分比、至少約4原子百分比、至少約10原子百分比等等。在一些實施例中，材料24內之碳、氧、硼及/或磷之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內，在自約6原子百分比至約11原子百分比之一範圍內，等等。在一些實施例中，材料24可由矽、氮以及碳、氧、硼與磷之一或多者組成。 氮化矽材料24內包括碳、氧、硼及/或磷之一或多者之一優點係：此可呈現材料24之耐蝕刻性，以隨後用於移除層20內之犧牲氮化矽(下文參考圖2論述)。據此，可期望氮化矽材料24內之碳、氧、硼及/或磷之總濃度足以呈現材料24之耐蝕刻性，以用於移除層20內之氮化矽(或其它合適之可取代材料)。亦可期望材料24係非導電材料。據此，可期望包括於氮化矽材料24 (例如，碳)內之物質之濃度被保持足夠低，使得氮化矽材料24維持其非導電性。氮化矽材料24可稱為一「增強型氮化矽材料」以指示氮化矽材料包含相對於單獨氮化矽之優點所定製之一組合物。 經圖案化材料28設置於增強型氮化矽材料24上。經圖案化材料28可包含任何合適之組合物或組合物之組合，且在一些實施例中，其將包括介電質材料，諸如(例如)二氧化矽。 點設置於構造10之所繪示之部分上方及下方以指示在所繪示之部分上方及下方可能存在多個額外層或其他結構。此外，點設置於繪示堆疊15之括號之下端處以指示堆疊可延伸至所繪示之部分下方。在一些實施例中，一選擇閘極層、源極線等等可在構造10之所繪示之部分下方。 在一些實施例中，構造10之所繪示部分應由一半導體基板支撐；該半導體基板可例如包含單晶矽，基本上由單晶矽組成，或由單晶矽組成。術語「半導體基板」意謂包含半導體材料之任一構造，其包括(但不限於)塊狀半導體材料(諸如一半導體晶圓)(單獨或呈包含其他材料之總成)及半導體材料層(單獨或呈包含其他材料之總成)。術語「基板」係指任何支撐結構，其包括(但不限於)上文所描述之半導體基板。 第一開口30及第二開口32延伸穿過記憶體陣列區域12內之堆疊15。 第一開口30表示用於將一記憶體陣列細分成可程式化區塊之複數個狹縫之一者。在一些實施例中，個別區塊可對應於記憶體陣列內可被抹除之最小單元，且各區塊可包含對應於可經程式化之最小單元之數個頁。 第二開口32表示形成垂直堆疊記憶體胞之一區域。通道材料34在開口32內，且藉由介電質材料36、電荷儲存材料38及電荷阻擋材料40與堆疊15之材料間隔開。材料34、36、38及40可包含任何合適之組合物或組合物之組合。例如，通道材料34可包含經適當摻雜之矽；介電質材料36可包括二氧化矽、氧化鉿、氧化鋁、氧化鋯等等之一或多者；電荷儲存材料38可包含一或多個電荷捕獲材料，諸如氮化矽、氮氧化矽、金屬點等等；且電荷阻擋材料40可包括二氧化矽、氧化鋁、氧化鉿、氧化鋯等等之一或多者。 所繪示之通道材料34加襯於開口32之側壁以留下填充有介電質材料42之一中心區域。此對應於一所謂中空通道組態。在其他實施例中，通道材料可將開口32之一中心區域填充成一實心柱。介電質材料42可包含任何合適之組合物，諸如(例如)氧化物(例如，二氧化矽)。 一導電插塞48設置於介電質材料42上。導電插塞48可包含任何合適之組合物或組合物之組合；其包括例如經導電摻雜之半導體材料(例如，經導電摻雜之矽、經導電摻雜之鍺等等)、金屬(例如，鎢、鈦等等)及含金屬組合物(例如，金屬氮化物、金屬碳化物等等)之一或多者。 第一開口30及第二開口32、及開口32內之結構表示可跨一記憶體陣列形成之眾多開口及結構。 第一、第二及第三開口44至46延伸穿過階梯區域14之各種材料。各開口延伸至層20之一不同者，且最終用於形成延伸至經暴露層之一電接觸件。介電質材料48設置於鄰近包含交替層18及20之基座之階梯區域內。介電質材料48可包含任何合適之組合物或組合物之組合，其包括例如氧化物(諸如二氧化矽)。 展示在圖1之一常見處理階段處形成全部開口30、32及44至46以便簡化增強型氮化矽材料24之優點之描述。在實務上，開口30、32及44至46之一或多者可相對於開口之其他者形成在一不同處理階段處。 參考圖2，層20 (圖1)之犧牲材料經移除且用導電材料取代以形成導電層50。層50之導電材料可包含任何合適之組合物或組合物之組合；且可例如包含(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者，基本上由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成，或由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成。在一些實施例中，層50之導電材料可包括鉭或鎢，基本上由鉭或鎢組成，或由鉭或鎢組成。 導電層50可稱為與介電質層18交替之垂直堆疊導電層。在一些實施例中，導電層50可稱為垂直堆疊NAND字線層。 一NAND記憶體陣列可跨記憶體陣列區域12形成。此NAND記憶體陣列包含垂直堆疊記憶體胞，其中在圖2中以圖解方式繪示一些實例性記憶體胞52。該等記憶體胞包含導電層50之區域作為控制閘極材料，且包含通道材料34、電介質材料36、電荷儲存材料38及電荷阻擋材料40之區域。 導電互連件54至56跨階梯區域14形成於開口44至46內。導電互連件54至56與導電層(即，字線層) 50一對一對應且使特定字線層與另一電路(圖中未展示)連接。此類其他電路可用於例如在程式化、抹除及/或讀取操作期間觸發特定字線層。導電互連件54至56可包含任何合適之導電組合物或組合物之組合；且可例如包含(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者，基本上由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成，或由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成。 增強型氮化矽材料24延伸橫跨NAND記憶體陣列之記憶體胞52，且亦延伸橫跨階梯區域14。增強型氮化矽材料24在層20 (圖1)之氮化矽之取代後保留，此歸因於在該增強型氮化矽材料內併入碳、氧、硼及磷之一或多者。增強型氮化矽材料24可有利地提供壓縮/拉伸應力特性，該等特性平衡下伏材料之應力以增強一積體電路晶粒相對於缺乏增強型氮化矽材料24之一習知晶粒之平面度。此外，增強型氮化矽材料24內之碳、氧、硼及/或磷之相對量可經定製以達成適於特定應用之拉伸/壓縮應力特性。 在所繪示之實施例中，增強型氮化矽材料24僅藉由單個介電質區域22與一最上導電層50間隔開。此可相較於增強型氮化矽材料24藉由額外材料與最上導電層間隔開之其他構造簡化處理。 展示設置於開口32內以與通道材料34及導電插塞48電連接之一導電互連件58。此互連件可使通道材料34與其他電路(圖中未展示)電連接。互連件58可包含任何合適之導電組合物或組合物之組合；且可例如包含(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者，基本上由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成，或由(若干)經導電摻雜之半導體材料、(若干)金屬或(若干)含金屬組合物之一或多者組成。 在圖2所繪示之實施例中，互連件58與下伏材料適當對準。然而，在一些應用中，可存在互連件58之未對準，此歸因於例如用於圖案化互連件58之一開口之一遮罩之未對準。圖3展示類似於圖2之構造之一構造10a，但構造10a具有未對準之互連件58。有利地，在互連件58之未對準開口之形成期間，增強型氮化矽材料24保護下伏介電質區域22免受損害，且因此避免否則會發生於互連件58之導電材料與最上導電層50之間之一有問題短路。 儘管上文參考NAND架構描述各種實施例，但應理解，本文所描述之(若干)發明之態樣可延伸至除NAND外之架構。此類其他架構可包括記憶體架構、邏輯架構等等。 上文所論述之構造可併入至電子系統中。此類電子系統可用於例如記憶體模組、裝置驅動器、電力模組、通信數據機、處理器模組及專用模組中，且可包括多層多晶片模組。該等電子系統可係廣泛範圍之系統之任一者，諸如(例如)相機、無線裝置、顯示器、晶片集、視訊轉換器、遊戲機、發光裝置、車輛、時鐘、電視、手機、個人電腦、汽車、工業控制系統、飛機等等。 除非另外指定，否則本文所描述之各種材料、物質、組合物等等可由現已知或尚待開發之任何合適之方法形成，該等方法包含例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等等。 術語「介電質」與「電絕緣」兩者可用於描述具有絕緣電性質之材料。在本發明中認為該等術語同義。在一些例項中術語「介電質」之利用及在其他例項中術語「電絕緣」之利用可係為了在本發明內提供語言變動以簡化以下申請專利範圍內之先行基礎，且非用於指示任一顯著化學或電差異。 在圖式中，各種實施例之特定定向僅係為了繪示性目的，且在一些應用中，該等實施例可相對於所展示之定向旋轉。本文所提供之描述及以下申請專利範圍係關於在各種特徵之間具有所描述之關係之任何結構，無論該等結構是否係圖式之特定定向，或該等結構可相對於此定向旋轉。 附隨圖解之橫截面圖僅展示橫截面之平面內之特徵，且未展示橫截面之平面後之材料以便簡化圖式。 當指稱一結構在另一結構「上」或「抵靠」另一結構時，其可直接在另一結構上，或亦可存在中介結構。相比而言，當指稱一結構「直接在另一結構上」或「直接抵靠另一結構」時，不存在中介結構。當指稱一結構「連接」或「耦合」至另一結構時，其可直接連接或耦合至另一結構，或可存在中介結構。相比而言，當指稱一結構「直接連接」或「直接耦合」至另一結構時，不存在中介結構。 一些實施例包括一種整合結構，其包含與介電質層交替之垂直堆疊導電層。在該等導電層上之一層包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。 一些實施例包括一種整合結構，其包含一NAND記憶體陣列內之垂直堆疊NAND字線層。在該等字線層上之一層包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係至少約2原子百分比。該層藉由至多一個絕緣區域與該等字線層之一最上部間隔開。 一些實施例包括一種整合結構，其包含與介電質層交替之垂直堆疊導電層。垂直堆疊NAND記憶體胞在一記憶體陣列區域內係沿著該等導電層。一階梯區域接近該記憶體陣列區域。該階梯區域包含與該等導電層一對一對應之電接觸件。一層在該記憶體陣列區域及該階梯區域上。該層包括矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。
10‧‧‧構造
10a‧‧‧構造
12‧‧‧區域
14‧‧‧區域
15‧‧‧堆疊
18‧‧‧交替層
20‧‧‧交替層
22‧‧‧區域
24‧‧‧材料
26‧‧‧層
28‧‧‧經圖案化材料
30‧‧‧第一開口
32‧‧‧第二開口
34‧‧‧材料
36‧‧‧材料
38‧‧‧電荷儲存材料
40‧‧‧電荷阻擋材料
42‧‧‧介電質材料
44‧‧‧第一開口
45‧‧‧第二開口
46‧‧‧第三開口
48‧‧‧導電插塞
50‧‧‧導電層
52‧‧‧記憶體胞
54至56‧‧‧導電互連件
58‧‧‧導電互連件
圖1係繪示在一實例性實施例之一處理階段處之一整合構造之區域之一圖解橫截面圖。 圖2係繪示在圖1之處理階段後之一實例性實施例處理階段處之圖1之區域之一圖解橫截面圖。 圖3係繪示在圖1之處理階段後之另一實例性實施例處理階段處之類似於圖1之區域之區域之一圖解橫截面圖。
10a‧‧‧構造
12‧‧‧區域
14‧‧‧區域
15‧‧‧堆疊
18‧‧‧交替層
22‧‧‧區域
24‧‧‧材料
26‧‧‧層
28‧‧‧經圖案化材料
30‧‧‧第一開口
32‧‧‧第二開口
34‧‧‧材料
36‧‧‧材料
38‧‧‧電荷儲存材料
40‧‧‧電荷阻擋材料
42‧‧‧介電質材料
44‧‧‧第一開口
45‧‧‧第二開口
46‧‧‧第三開口
48‧‧‧導電插塞
50‧‧‧導電層
52‧‧‧記憶體胞
54至56‧‧‧導電互連件
58‧‧‧導電互連件

Claims (29)

  1. 一種整合結構，其包含： 垂直堆疊導電層，其與介電質層交替；及 一層，其在該等導電層上，且包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。
  2. 如請求項1之整合結構，其中該一或多種物質包括碳。
  3. 如請求項1之整合結構，其中該一或多種物質包括氧。
  4. 如請求項1之整合結構，其中該一或多種物質包括硼。
  5. 如請求項1之整合結構，其中該一或多種物質包括磷。
  6. 如請求項1之整合結構，其中該等垂直堆疊導電層係一NAND記憶體陣列之部分。
  7. 如請求項6之整合結構，其中該層延伸橫跨該NAND記憶體陣列之記憶體胞。
  8. 如請求項7之整合結構，其中該等垂直堆疊導電層係該NAND記憶體陣列之字線層，且其中該層延伸橫跨一階梯區域，在該階梯區域處，進行至該NAND記憶體陣列之該等字線層之電氣接觸。
  9. 如請求項1之整合結構，其中該等導電層包含金屬。
  10. 如請求項1之整合結構，其中該等導電層包含鉭或鎢。
  11. 一種整合結構，其包含： 垂直堆疊NAND字線層，其在一NAND記憶體陣列內； 一層，其在該等字線層上且包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係至少約2原子百分比；且 其中該層藉由至多一個絕緣區域與該等字線層之一最上部間隔開。
  12. 如請求項11之整合結構，其中該一或多種物質之該總濃度係至少約4原子百分比。
  13. 如請求項11之整合結構，其中該一或多種物質之該總濃度係至少約10原子百分比。
  14. 如請求項11之整合結構，其中該一或多種物質之該總濃度係在自約2原子百分比至約20原子百分比之一範圍內。
  15. 如請求項11之整合結構，其中該一或多種物質之該總濃度係在自約6原子百分比至約11原子百分比之一範圍內。
  16. 如請求項11之整合結構，其中該一或多種物質包括碳。
  17. 如請求項11之整合結構，其中該一或多種物質包括氧。
  18. 如請求項11之整合結構，其中該一或多種物質包括硼。
  19. 如請求項11之整合結構，其中該一或多種物質包括磷。
  20. 一種整合結構，其包含： 垂直堆疊導電層，其等與介電質層交替； 垂直堆疊NAND記憶體胞，其等在一記憶體陣列區域內沿著該等導電層； 一階梯區域，其接近該記憶體陣列區域，該階梯區域包含與該等導電層一對一對應之電氣接觸件；及 一層，其在該記憶體陣列區域及該階梯區域上；該層包含矽、氮以及選自由碳、氧、硼與磷組成之群組之一或多種物質；其中該一或多種物質之一總濃度係在自約2原子百分比至約20原子百分比之一範圍內。
  21. 如請求項20之整合結構，其中該一或多種物質之該總濃度係在自約6原子百分比至約11原子百分比之一範圍內。
  22. 如請求項20之整合結構，其中該一或多種物質包括碳。
  23. 如請求項22之整合結構，其中該層由矽、氮及碳組成。
  24. 如請求項20之整合結構，其中該一或多種物質包括氧。
  25. 如請求項24之整合結構，其中該層由矽、氮及氧組成。
  26. 如請求項20之整合結構，其中該一或多種物質包括硼。
  27. 如請求項26之整合結構，其中該層由矽、氮及硼組成。
  28. 如請求項20之整合結構，其中該一或多種物質包括磷。
  29. 如請求項28之整合結構，其中該層由矽、氮及磷組成。
TW106112981A 2016-04-19 2017-04-18 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構 TWI625844B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/133,119 2016-04-19
US15/133,119 US10157933B2 (en) 2016-04-19 2016-04-19 Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus

Publications (2)

Publication Number Publication Date
TW201803093A true TW201803093A (zh) 2018-01-16
TWI625844B TWI625844B (zh) 2018-06-01

Family

ID=60039036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112981A TWI625844B (zh) 2016-04-19 2017-04-18 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構

Country Status (5)

Country Link
US (4) US10157933B2 (zh)
KR (1) KR102180503B1 (zh)
CN (1) CN109075166B (zh)
TW (1) TWI625844B (zh)
WO (1) WO2017184525A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701803B (zh) * 2018-07-23 2020-08-11 日商東芝記憶體股份有限公司 半導體記憶體及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11121143B2 (en) * 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
US11088088B2 (en) 2019-11-05 2021-08-10 Micron Technology, Inc. Microelectronic devices with polysilicon fill material between opposing staircase structures, and related devices, systems, and methods
US11177278B2 (en) * 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11569390B2 (en) * 2019-12-23 2023-01-31 Micron Technology, Inc. Memory cells and integrated assemblies having charge-trapping-material with trap-enhancing-additive
US11101280B2 (en) 2019-12-27 2021-08-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11411013B2 (en) 2020-01-08 2022-08-09 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11744069B2 (en) 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11437383B1 (en) * 2021-06-02 2022-09-06 Nanya Technology Corporation Method for fabricating dynamic random access memory devices

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142079A (ja) * 1990-10-02 1992-05-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US5189504A (en) 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
US6949829B2 (en) * 2000-09-11 2005-09-27 Tokyo Electron Limited Semiconductor device and fabrication method therefor
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US8026169B2 (en) * 2006-11-06 2011-09-27 Advanced Micro Devices, Inc. Cu annealing for improved data retention in flash memory devices
JP5356005B2 (ja) * 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2011049206A (ja) * 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US8158967B2 (en) * 2009-11-23 2012-04-17 Micron Technology, Inc. Integrated memory arrays
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
KR20130072516A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20130075158A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
KR101916223B1 (ko) * 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
JP6013313B2 (ja) 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
US9136278B2 (en) * 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
JP5970004B2 (ja) 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
US9287379B2 (en) * 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
WO2015195405A1 (en) * 2014-06-17 2015-12-23 SanDisk Technologies, Inc. A three-dimensional non-volatile memory device having a silicide source line and method of making thereof
KR102307487B1 (ko) 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9616313B2 (en) 2014-07-11 2017-04-11 Canyon Hard Goods LLC Portable therapeutic stretching and massage storage device
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9728546B2 (en) * 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9773803B2 (en) * 2014-09-08 2017-09-26 Toshiba Memory Corporation Non-volatile memory device and method of manufacturing same
KR20160106972A (ko) * 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9613977B2 (en) * 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
CN105120544A (zh) 2015-08-20 2015-12-02 阮保清 一种旋风型ih电磁加热线盘
US10157933B2 (en) * 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10529620B2 (en) * 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701803B (zh) * 2018-07-23 2020-08-11 日商東芝記憶體股份有限公司 半導體記憶體及其製造方法

Also Published As

Publication number Publication date
CN109075166A (zh) 2018-12-21
US11937429B2 (en) 2024-03-19
KR20180126602A (ko) 2018-11-27
US20170301685A1 (en) 2017-10-19
US20190043890A1 (en) 2019-02-07
US10157933B2 (en) 2018-12-18
US10720446B2 (en) 2020-07-21
US20200321352A1 (en) 2020-10-08
CN109075166B (zh) 2023-03-28
KR102180503B1 (ko) 2020-11-19
US20220115401A1 (en) 2022-04-14
WO2017184525A1 (en) 2017-10-26
TWI625844B (zh) 2018-06-01
US11239252B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
TWI625844B (zh) 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構
US20250098169A1 (en) Integrated Structures
JP6859443B2 (ja) メモリ・アレイおよびメモリ・アレイを形成する方法
JP6884218B2 (ja) Ｎａｎｄメモリ・アレイおよびｎａｎｄメモリ・アレイを形成する方法
KR102101841B1 (ko) 수직형 비휘발성 메모리 소자
US8766352B2 (en) Semiconductor devices and method of manufacturing the same
US8877587B2 (en) Nonvolatile memory device and method for fabricating the same
CN109994487B (zh) 具有垂直延伸结构的组合件及其形成方法
US9559113B2 (en) SSL/GSL gate oxide in 3D vertical channel NAND
US20140339624A1 (en) Charge-Retaining Transistor, Array Of Memory Cells, and Methods Of Forming A Charge-Retaining Transistor
US10930665B2 (en) Semiconductor device
US8754395B1 (en) Semiconductor device and method of manufacturing the same
KR20190009937A (ko) 삼차원 낸드 플래시 메모리 및 그 제조방법
CN115483219A (zh) 含阶梯结构的微电子装置及其存储装置、电子系统及方法
US20140284683A1 (en) Semiconductor device and manufacturing method of semiconductor device
TW202220180A (zh) 包含記憶體導柱及包含氧化材料之虛設導柱之電子裝置，以及相關系統及方法
CN103700765B (zh) 制造方法和半导体器件
CN119562521A (zh) 集成组合件
KR20130090505A (ko) 반도체 소자 및 이의 제조 방법
TW202137519A (zh) 形成電荷阻擋材料的方法及具有電荷阻擋材料的整合組件
CN118215295A (zh) 包含堆叠存储器层面的集成组合件及集成组合件形成方法
US9218972B1 (en) Pattern forming method for manufacturing semiconductor device
US20250294745A1 (en) Semiconductor device and manufacturing method thereof
US9530508B2 (en) Memory device and method for operating the same
CN105655337A (zh) 存储元件及其操作方法