TW201803053A - 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 - Google Patents
扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法Info
- Publication number
- TW201803053A TW201803053A TW105122510A TW105122510A TW201803053A TW 201803053 A TW201803053 A TW 201803053A TW 105122510 A TW105122510 A TW 105122510A TW 105122510 A TW105122510 A TW 105122510A TW 201803053 A TW201803053 A TW 201803053A
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- substrate
- stacked
- wafer
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 claims description 46
- 235000012431 wafers Nutrition 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 18
- 238000004806 packaging method and process Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000011133 lead Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000005553 drilling Methods 0.000 claims 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 239000012790 adhesive layer Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 239000003292 glue Substances 0.000 claims 1
- 238000007731 hot pressing Methods 0.000 claims 1
- 238000001746 injection moulding Methods 0.000 claims 1
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000011135 tin Substances 0.000 claims 1
- 239000004593 Epoxy Substances 0.000 abstract 2
- 150000001875 compounds Chemical class 0.000 abstract 2
- 238000011835 investigation Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本發明提供一種扇出型多晶片堆疊封裝之電子裝置及其形成之方法，其係將堆疊的晶片安裝於基板上，下層晶片藉著金屬凸塊連接至基板上，上層晶片藉著引線連接至晶片/基板或載具上，並以封裝層覆蓋晶片及引線，於封裝層開孔並填充導體，將載具上的訊號向上連接至樹脂表面，再經過輸入輸出(I/O)製程，形成扇出多晶片堆疊封裝結構。
Description
本發明係有關一種可堆疊式之封裝構造及其形成的方法，尤指具有球狀閘排(Ball Grid Array；BGA)封裝之電子裝置及其形成之方法。
由於消費性電子產品對於多功能及可攜式需求越來越多元化，必須改變電子封裝結構朝向小尺寸及多性能前進。然而，當整個封裝結構愈來愈小時，必須考慮元件尺寸、晶片尺寸、I/O接點數、大小及間距等因素，確認其空間是否足夠容納所有電路端點。一個單一積體電路晶片由於面積的限制，無法輕易地增加電路端點，但由於目前半導體技術進展，使得晶片尺寸變小，晶片功能強大，I/O接點增加，所對應的封裝基材也必須考慮對應之電路佈局的問題，目前常採
用多層印刷電路板基材，以克服多電路輸出端之問題。但是空間有限時，則必須思考如何增加電路輸出結構設計。
為解決上述之困擾，本發明便是在基板(substrate)增加有限的面積下，提供一種可立體堆疊，雙面Fan-out多晶片封裝構造及其形成的方法，以增加積體電路封裝的電路輸出端數目達傳統封裝輸出端數目的一倍以上，詳言之，本發明係採用晶片上、下堆疊式封裝，再加以封裝層穿孔金屬電鍍或填充導體形成迴路，增加雙面的電路端點以滿足多I/O封裝需求，且不影響原來封裝尺寸面積大小。
中華民國專利號407446中揭露一種多晶片堆疊封裝之電子裝置及其形成之方法，如圖一所示，其結構包含電路板10；下層晶片21藉著I/O接點23連接至基板10上，上層晶片22藉著引線50連接至基板10上，並以封裝層40覆蓋晶片及引線。堆疊的晶片之間24可以包含非導電性材質，具有貼合效果。此專利可利用不同種類晶片進行訊號連接且堆疊以增加其元件應用功能。
中華民國專利號I441312中提出三維立體結構300，底層晶片301藉由連接層310與基板350接合固定，進而堆疊晶片302堆疊在底層晶片301之上，而堆疊晶片302中有通孔設計303，用於電訊連接之導通孔。該導通孔以絕緣層311包覆，且絕緣層311同時部分或完全包覆堆疊晶片302，達到保護晶片與絕緣電訊之效果。其絕緣層之表面製作有單數或複數個第一電訊接點321，該第一電訊接點321完全、部份或無覆蓋於絕緣層310之表面，且完全或部分包覆於填孔導電材料320；此第一電訊接點321可直接製作於填孔導電材料320上，
或經佈線處理後製作於絕緣層310之表面；於另一表面上製作有單數或複數個第二電訊接點322，該第二電訊接點322完全、部份或無覆蓋於絕緣層310之表面，且完全或部分包覆於填孔導電材料320。於底層機板上則製作有單數或複數個第三電訊接點323，該第三電訊接點323部份或完全包覆於底層晶片301上表面。此具有絕緣層311、通孔303與312、填孔導電材料320、第一電訊接點321、第二電訊接點322之堆疊晶片302結構以電訊接點接著層325，由第二電訊接點322與製作於底層晶片301上之第三電訊接點323進行電訊連接，此電訊接點接著層325可為任一導電材料。而該堆疊晶片302之第一電訊接點321則利用單數或複數個打線導線330搭配打線技術與第四電訊接點324連接，達到與基板350之電訊連接。
本發明之主要目的即在提出一種扇出型單或多晶片堆疊封裝之裝置及其形成之方式。使用上下堆疊的晶片，安裝於基板上，下層晶片藉著I/O接點連接至基板上，上層或下層晶片藉著引線(wire bond)連接至基板上，樹脂封裝完後開孔填充導體，將電子連接訊號向上傳遞至元件表面，使其形成雙面可將電子訊號輸出的封裝元件，以解決多層I/O封裝需求裝置。且藉由多種結構延伸，可探討出不同應用的扇形多晶片堆疊結構，以符合現行行動裝置所要求多功能、大容量的需求。
為了對本發明之目的、技術內容、特徵及其所達成之功效有更進一步之瞭解與
認識，謹佐以較佳之實施例圖式及配合詳細之說明，說明如后：
本發明揭露一種電子封裝結構，為一扇形堆疊晶片結構。藉由第一晶片由金屬I/O接點連接，第二晶片使用打線連接，進而搭配樹脂導通孔至樹脂表面再借由金屬植球進行訊號導通。
圖三為本發明案例一之扇出型堆疊式晶片120封裝結構之截面圖，此封裝結構先使用基板110當作載具，第一晶片121由I/O接點123連接至基板I/O端111，第二晶片122使用打線150連接訊號。但第一晶片121與第二晶片122的接合可使用導電或非導電材質的晶片連接層124，之後藉由覆蓋層140完成覆蓋。之後藉由導體填充通孔112將基板110的電子訊號網上傳遞至樹脂表面電子端113，之後再進行I/O接點130的製作完成此封裝結構體。
前述第一晶片121與第二晶片122可為主動或被動電子元件、感測元件、測試元件、微機電晶片或其上電子元件之組合。而通孔112所填充之導電材料可為導電金屬，如錫、鋁、銅、銀、鎢、鉛或以上金屬材料合金或其他具導電性質之材料，亦可應用於基板電路端111及樹脂表面電子端113。
圖四為本發明之延伸結構設計，此扇出型晶片堆疊封裝結構200使用基板210為載具，第一晶片221使用連接層223連接固定於基板上，再使用金線250引線方式連接於基板電子端211，而第一晶片電路墊214藉由佈線設計線路215進行電路端213的生成以便於跟第二晶片I/O端216連接，藉由錫球迴焊或凸塊224製程可將訊號連接。之後藉由覆蓋層240完成覆蓋，再由導電通孔212
將基板210的電子訊號網上傳遞至樹脂表面電子端217，之後再進行I/O接點260完成此封裝結構體。
圖五是本發明之延伸結構設計，此多晶片扇型結構400使用基板410為載具，第一晶片421由I/O接點423連接至基板電路端412，第二晶片422使用打線450連接訊號。但第一晶片421與第二晶片422的接合可使用導電或非導電膠的晶片連接層425，之後藉由覆蓋層440完成覆蓋。再藉由導通孔413將基板的電子端411訊號往上傳遞至樹脂表面電子端414，亦可進行佈線設計416形成樹脂表面電子端417，結構的兩邊皆可進行導通孔413設計，再來進行第三晶片426及第四晶片427之I/O接點429連接之後再進行覆蓋層428保護，最後進行金屬植球460完成此封裝結構體。
圖六是本發明之延伸結構設計，此多晶片扇型封裝結構500使用基板510為載具，第一晶片521由金屬凸塊523連接至基板金屬墊512，第二晶片522使用打線550連接訊號。但第一晶片521與第二晶片522的接合可使用導電或非導電膠的晶片連接層525，之後藉由覆蓋層540完成覆蓋。再藉由導通孔513將基板金屬墊511訊號往上傳遞至樹脂表面金屬通孔上的電子墊514，亦可進行樹脂表面的佈線設計531形成樹脂表面電子端，結構的兩邊皆可進行導通孔513設計，再來進行第三晶片526及第四晶片527使用連接層528至基板上再進行金線529打線封裝製程，再以覆蓋層540保護，進行第一次I/O接點530製作，再進行第二次I/O接點560製作以完成此封裝結構體。
10‧‧‧載具(基板)
11‧‧‧電路端
12‧‧‧鍍通孔
20‧‧‧堆疊式晶片
21‧‧‧第一晶片
22‧‧‧第二晶片
23‧‧‧金屬連接(凸塊)
24‧‧‧晶片連接層
25‧‧‧非導電覆蓋層
30‧‧‧錫球
40‧‧‧填充物
50‧‧‧引線
100‧‧‧扇出型結構設計
110‧‧‧載具(基板)
111‧‧‧I/O端
112‧‧‧導通孔
113‧‧‧樹脂表面電子端
120‧‧‧堆疊式晶片
121‧‧‧第一晶片
122‧‧‧第二晶片
123‧‧‧I/O接點
124‧‧‧晶片連接層
125‧‧‧覆蓋層
130‧‧‧錫球或凸塊
140‧‧‧填充物
150‧‧‧引線
200‧‧‧扇出型晶片堆疊封裝結構
210‧‧‧基板
211‧‧‧I/O接點
212‧‧‧導通孔
213‧‧‧I/O接點
214‧‧‧第一晶片電路墊
215‧‧‧佈線設計線路
216‧‧‧第二晶片電子墊
217‧‧‧樹脂表面電子端
221‧‧‧第一晶片
222‧‧‧第二晶片
223‧‧‧導電或非導電連接層
224‧‧‧I/O接點
230‧‧‧I/O接點
240‧‧‧覆蓋層
250‧‧‧金線引線
260‧‧‧I/O接點
300‧‧‧三維立體晶片堆疊封裝結構
301‧‧‧底層晶片
302‧‧‧堆疊晶片
303‧‧‧通孔
310‧‧‧接著層
311‧‧‧絕緣層
312‧‧‧通孔
320‧‧‧填孔導電材料
321‧‧‧第一電訊接點
322‧‧‧第二電訊接點
323‧‧‧第三電訊接點
324‧‧‧第四電訊接點
325‧‧‧電訊接點接著層
330‧‧‧打線導線
340‧‧‧封膠樹酯
350‧‧‧基板
400‧‧‧多晶片扇出型結構
410‧‧‧電子基板
411‧‧‧基板金屬墊
412‧‧‧基板金屬墊
413‧‧‧導通孔
414‧‧‧導通孔上的電子墊
415‧‧‧晶片上的電子墊
416‧‧‧覆蓋層表面的佈線設計
421‧‧‧第一晶片
422‧‧‧第二晶片
423‧‧‧I/O接點
424‧‧‧覆蓋層
425‧‧‧晶片連接層
426‧‧‧第三晶片
427‧‧‧第四晶片
428‧‧‧線路保護層
429‧‧‧I/O接點
440‧‧‧覆蓋層
450‧‧‧金線
460‧‧‧I/O接點
500‧‧‧多晶片扇出型封裝結構
510‧‧‧基板
511‧‧‧基板金屬墊
512‧‧‧基板金屬墊
513‧‧‧導通孔
514‧‧‧導通孔上的電子墊
521‧‧‧第一晶片
522‧‧‧第二晶片
523‧‧‧I/O接點
524‧‧‧接合保護層
525‧‧‧晶片連接層
526‧‧‧第三晶片
527‧‧‧第四晶片
528‧‧‧晶片連接層
529‧‧‧金線
530‧‧‧基板電子墊
531‧‧‧樹脂表面的佈線設計
540‧‧‧覆蓋層
550‧‧‧金線
560‧‧‧I/O接點
圖一為習知利用打線技術之三維立體堆疊結構示意圖。
圖二為習知所示扇形封裝結構體之示意圖。
圖三為本發明之扇形堆疊晶片結構之截面圖
圖四為扇形堆疊晶片結構之延伸設計截面圖
圖五為本發明之延伸設計：多晶片扇型結構截面圖
圖六為本發明之延伸設計：多晶片扇型封裝結構截面圖
100‧‧‧扇出型結構設計
110‧‧‧載具(基板)
111‧‧‧電路端(I/O墊片)
112‧‧‧導通孔
120‧‧‧堆疊式晶片
121‧‧‧第一晶片
122‧‧‧第二晶片
123‧‧‧金屬連接(凸塊)，I/O接點
124‧‧‧晶片連接層
125‧‧‧非導電覆蓋層
130‧‧‧錫球或I/O接點
140‧‧‧填充物
150‧‧‧引線
Claims (10)
- 一種具有扇出形多晶片堆疊封裝之電子裝置，包括一基板，為一封裝底材，其上承載堆疊的晶片；該堆疊晶片之下層晶片藉導電凸塊與該基板相連，上層晶片係以引線連接至該基板上；以及該基板上有一封裝層，覆蓋住整個該堆疊的晶片及該引線。爾後穿孔進行導體填充，使其電子傳遞訊號連接至封裝層表面，且進行佈線製程將訊號連接金屬墊移至適合位置，以方便進行下一次元件與元件堆疊的設計。
- 另一種具有扇出形多晶片堆疊封裝之電子裝置之延伸發明，包括一基板，為一封裝底材，其上承載堆疊的晶片；該堆疊晶片之下層晶片藉導電或非導電膠與該基板相連，以引線連接至該基板上；上層晶片I/O墊藉由佈線設計線路進行電路端的生成以便於跟第二晶片I/O端連接，藉由錫球迴焊或凸塊製程可將訊 號連接，覆蓋層保護整個堆疊的晶片及該引線。爾後穿孔進行導體填充，使其電子傳遞訊號連接至封裝層表面，且進行佈線製程將訊號連接金屬墊移至適合位置，以方便進行下一次元件與元件堆疊的設計。
- 如申請專利範圍第1,2項所述之電子裝置，其中所述之基板係金屬基板者，可為有機基板如FR4、BT、ABF，或為矽、砷化鎵，或其他材料或上述材料之組合。
- 如申請專利範圍第1,2項所述之電子裝置，其中所述具有導電性質之填孔導電材料，可為銅、錫、銀、鉛、鎢或以上金屬材料合金或其他具有導電性之材料組合。
- 如申請專利範圍第1,2項所述之電子裝置，其中所述之堆疊晶片與下層晶片可為主動或被動電子元件、感測元件、測試元件、為機電源建或以上電子元件之組合。
- 如申請專利範圍第1,2項所述之電子裝置，其中所述之通孔結構，可利用如雷射鑽孔、光微影蝕刻、機械鑽孔或其他方式製作。
- 如申請專利範圍第1,2項所述之電子裝置，其中所述之接著層，可為BCB、ABF、PI或其他具有黏著性之材料。
- 一種多晶片堆疊式封裝方法，包括：A.一基板；B.將第一晶片之電路端藉著導電凸塊直接耦合至一基板上；C.以第二晶片堆疊黏接在第一晶片上；D.於該第二晶片之電路端，以打線法將引線耦合至該基板上；E.注模成形，使一封裝層於該基板上包覆整個上述之晶片及引線；F.封裝層開孔，且進行導體填充，使 其連接訊號傳遞至封裝層表面；G.進行佈線製程，金屬佈線至適合位置；H.進行錫球迴焊後，形成最終扇出多晶片堆疊結構。
- 如申請專利範圍第7項所述之電子裝置，其中所述之堆疊或接合製程，可利用如熱壓、迴焊或其他方式製作。
- 如申請專利範圍第8項所述之多晶片堆疊式封裝方法，其中所述之電訊連接，可包含導電、絕緣、接地等連接目的且包含任何向上導體製作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105122510A TWI636537B (zh) | 2016-07-14 | 2016-07-14 | 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105122510A TWI636537B (zh) | 2016-07-14 | 2016-07-14 | 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201803053A true TW201803053A (zh) | 2018-01-16 |
| TWI636537B TWI636537B (zh) | 2018-09-21 |
Family
ID=61725292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105122510A TWI636537B (zh) | 2016-07-14 | 2016-07-14 | 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI636537B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI791698B (zh) * | 2018-08-31 | 2023-02-11 | 南韓商愛思開海力士有限公司 | 包括橋式晶粒的堆疊封裝 |
| TWI822327B (zh) * | 2021-11-04 | 2023-11-11 | 達發科技股份有限公司 | 半導體封裝 |
| TWI877992B (zh) * | 2018-05-24 | 2025-03-21 | 成真股份有限公司 | 使用標準商業化可編程邏輯ic晶片之邏輯驅動器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI734455B (zh) | 2019-10-09 | 2021-07-21 | 財團法人工業技術研究院 | 多晶片封裝件及其製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI268581B (en) * | 2002-01-25 | 2006-12-11 | Advanced Semiconductor Eng | Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material |
| JP5074738B2 (ja) * | 2006-10-24 | 2012-11-14 | リンテック株式会社 | 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法 |
| US20100072600A1 (en) * | 2008-09-22 | 2010-03-25 | Texas Instrument Incorporated | Fine-pitch oblong solder connections for stacking multi-chip packages |
| TWI441312B (zh) * | 2010-05-31 | 2014-06-11 | 國立清華大學 | 具有打線結構之三維立體晶片堆疊封裝結構 |
| US8343810B2 (en) * | 2010-08-16 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers |
| US8304880B2 (en) * | 2010-09-14 | 2012-11-06 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
| US9667360B2 (en) * | 2012-03-31 | 2017-05-30 | Intel Corporation | Proximate communication with a target device |
| CN104505351A (zh) * | 2014-12-30 | 2015-04-08 | 中国科学院微电子研究所 | 一种侧向互连的堆叠封装结构的制备方法 |
-
2016
- 2016-07-14 TW TW105122510A patent/TWI636537B/zh active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI877992B (zh) * | 2018-05-24 | 2025-03-21 | 成真股份有限公司 | 使用標準商業化可編程邏輯ic晶片之邏輯驅動器 |
| TWI791698B (zh) * | 2018-08-31 | 2023-02-11 | 南韓商愛思開海力士有限公司 | 包括橋式晶粒的堆疊封裝 |
| TWI822327B (zh) * | 2021-11-04 | 2023-11-11 | 達發科技股份有限公司 | 半導體封裝 |
| US12040300B2 (en) | 2021-11-04 | 2024-07-16 | Airoha Technology Corp. | Semiconductor package using hybrid-type adhesive |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI636537B (zh) | 2018-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12418000B2 (en) | Stacked package structure and stacked packaging method for chip | |
| TWI685932B (zh) | 用於干擾屏蔽的引線接合線 | |
| US7888785B2 (en) | Semiconductor package embedded in substrate, system including the same and associated methods | |
| CN102867800B (zh) | 将功能芯片连接至封装件以形成层叠封装件 | |
| CN111952274B (zh) | 电子封装件及其制法 | |
| TWI601247B (zh) | 半導體封裝結構 | |
| US12494414B2 (en) | Semiconductor device with through-mold via | |
| US7892888B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
| US20090310322A1 (en) | Semiconductor Package | |
| CN104882417A (zh) | 集成无源倒装芯片封装 | |
| US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| US7217995B2 (en) | Apparatus for stacking electrical components using insulated and interconnecting via | |
| CN100573858C (zh) | 芯片封装体 | |
| TWI636537B (zh) | 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法 | |
| TWI642163B (zh) | 半導體封裝結構 | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| CN108807331A (zh) | 电子封装件及其制法 | |
| TWI441312B (zh) | 具有打線結構之三維立體晶片堆疊封裝結構 | |
| TWI613771B (zh) | 半導體封裝 | |
| US10515883B2 (en) | 3D system-level packaging methods and structures | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| US9312243B2 (en) | Semiconductor packages | |
| CN102412224A (zh) | 用于半导体封装的连接芯片焊盘的引线框架 | |
| CN1312763C (zh) | 芯片埋入式半导体元件封装结构 | |
| CN101281895A (zh) | 电路板嵌埋有半导体芯片的电性连接结构 |