TW201803058A - 具有子互連層的基材 - Google Patents

Abstract

本案揭示用於封裝基材的電氣互連技術。一基材可包括至少一第一導電元件，該第一導電元件部分地設置於一第一路由層中，以及一第二導電元件，該第二導電元件至少部分地設置於一第二路由層中。該第一路由層與該第二路由層為相鄰路由層。該基材亦可包括第三導電元件，該第三導電元件具有設置於該第一路由層中的第一部分與第二部分，以及設置於該第一路由層與該第二路由層間之「子互連層」中的一中間第三部分。

Description

具有子互連層的基材

發明領域 本文中所描述之實施例總體上係關於電氣互連技術，且更具體而言，係關於穿過基材路由信號。

發明背景 被稱為6L設計之典型封裝基材具有跡線或互連之六個路由層(亦即，基材之晶粒側上的三個跡線層1FC、2F及3F，以及基材之陸側上的三個跡線層1BC、2B及3B)。典型地，諸如跡線層3F及跡線層2F的最上一或兩個互連層用於路由大量輸入/輸出(I/O)信號、記憶信號、時鐘、選通、基準電壓等(為簡單起見，統稱為「信號I/O」)，而下層用於提供電源、接地、屏蔽等。信號使用通道在跡線層之間路由。類似地，電源及接地平面可使用通道路由或耦接在相鄰層之間。諸如焊球或凸塊之互連結構分佈於倒裝晶片晶粒及/或封裝基材上成圖案。彼等凸塊中之一些用於攜帶I/O信號且一些用於攜帶電源及接地信號。典型地，I/O信號將連接至封裝基材及/或母板上之其他晶片。因此，需要使用一般外凸塊路由彼等信號，且需要使用該一般內凸塊用於電源及接地。在一些高密度或高信號計數應用中，I/O信號計數及/或I/O凸塊密度可如此以使得在最上跡線層3F上路由所有I/O信號係困難或不可能的。在此種應用中，一些I/O信號在最上跡線層上路由，而其他I/O信號自其相應凸塊向下穿過通道路由至諸如跡線層2F的下跡線層，且向外路由至一位置，其中設計規則及物理尺寸准許，然後支持穿過通道到達最上跡線層，且自彼處到達其目的地。

依據本揭露之一實施例，係特地提出一種基材，其包含：一第一導電元件，其至少部分設置於一第一路由層中；一第二導電元件，其至少部分設置於一第二路由層中，其中，該第一路由層與該第二路由層為相鄰路由層；以及一第三導電元件，其具有設置於該第一路由層中的第一部分與第二部分，以及設置於該第一路由層與該第二路由層之間的一中間第三部分。

較佳實施例之詳細說明 在對發明實施例加以揭示及描述之前，應理解，不意欲限制本文中所揭示之特定結構、過程步驟或材料，而是包括如相關領域的一般技藝人士將認識到的以上各者之同等物。亦應理解，本文中所採用之術語僅用於描述特定實例之目的，且並非意欲進行限制。不同圖式中之相同參考數字表示相同的元件。流程圖及過程中所提供之數字係為了確保清楚地例示出步驟及操作而提供，且不一定指示特定次序或順序。除非另外定義，否則本文中所使用的所有技術及科學用詞之含義與一般熟習本揭示內容所屬技術者通常所理解之含義相同。

如此書面描述中所使用，單數形式「一」及「該」提供對複數對象之支援，除非上下文明確地另外指出。因此，例如，對「一層」之參考包括複數個此類層。

在本申請案中，「包含」、「含有」及「具有」及類似者可具有在美國專利法中賦予其的含義並且可意味「包括」及類似者，並且通常被理解為開放式用詞。「由……組成」等詞係封閉式用詞，並且可僅包括結合此類用詞並且根據美國專利法所特定列出之組件、結構、步驟或類似者。「本質上由……組成」具有通常由美國專利法賦予其的含義。特定言之，此類用詞通常為封閉式用詞，其例外情況為：允許包括不會實質上影響結合其來使用之項目之基礎及新穎特性或功能的額外項目、材料、組件、步驟或元件。例如，存在於組合物中但不會影響組合物性質或特性之微量元素在「本質上由……組成」語言下存在時將係容許的，即使接在此術語之後的項目列表中未明確敘述。當在書面描述中使用像「包含」或「包括」之開放式用詞時，應理解，亦應對「本質上由……組成」語言以及「由……組成」語言給予直接支援，就如同明確陳述一樣且反之亦然。

描述及申請專利範圍中的「第一」、「第二」、「第三」、「第四」等詞及類似者(若存在)係用於區分類似元件並且未必用於描述特定的順序次序或時間次序。應理解，如此使用的用詞在適當情況下可互換，以使得本文中所描述的實施例例如能夠以不同於本文中所例示或以其他方式描述之順序的順序來操作。類似地，若本文中將方法描述為包含一系列步驟，則本文中所呈現之此類步驟之次序未必為可進行此類步驟之唯一次序，並且可能可省略某些所陳述步驟，且/或可能可將本文中未描述之某些其他步驟添加至該方法。

描述及申請專利範圍中的「左」、「右」、「前」、「後」、「頂部」、「底部」、「上方」、「下方」等詞及類似者(若存在)係用於描述性目的並且未必用於描述永久的相對位置。應理解，如此使用的用詞在適當情況下可互換，以使得本文中所描述的實施例例如能夠以不同於本文中所例示或以其他方式描述之定向的定向來操作。如本文中所使用的「耦接」一詞係定義為以電氣或非電氣方式直接或間接地連接。本文中描述為彼此「相鄰」之物件針對使用該片語之情境視情況可彼此形成實體接觸，彼此緊靠，或彼此處於相同的一般區域或區中。片語「在一個實施例中」或「在一個態樣中」在本文中的出現未必全部指代相同的實施例或態樣。

如本文中所使用，「大致上」一詞指代動作、特性、性質、狀態、結構、項目或結果之完整或近乎完整的範圍或程度。例如，「大致上」封閉的物件將意味該物件完全封閉或近乎完全封閉。與絕對完整性之確切可允許偏差度在一些情況下可取決於特定情境。然而，一般來說，近乎完成將使得具有相同的整體結果，就如同獲得絕對且總體完成一樣。「大致上」的使用在以貶義使用時同等地可用來指代動作、特性、性質、狀態、結構、項目或結果之完全或近乎完全缺乏。例如，「大致上沒有」顆粒之組合物將完全沒有顆粒，或近乎完全沒有顆粒，其程度使得效果將與其完全沒有顆粒相同。換言之，「大致上沒有」一成分或元素之組合物仍可實際上含有此項目，只要其沒有可量測的效果即可。

如本文中所使用，「約」一詞用來藉由假設給定值可「略高於」或「略低於」端點而給數值範圍端點提供靈活性。

如本文中所使用，為了便利起見，可在共同列表中呈現複數個項目、結構元素、組成元素及/或材料。然而，此等列表應被視為好像列表之每一成員係單獨識別為單獨且唯一的成員。因此，在沒有相反指示的情況下，此列表之個別成員應僅基於其在共同群組中的呈現而被視為相同列表之任何其他成員之實際等效物。

濃度、數量、大小及其他數值資料可在本文中以範圍格式表達或呈現。應理解，此範圍格式僅為了便利及簡潔起見加以使用，且因此應靈活地理解為不僅包括明確敘述為範圍之限值的數值，而且包括該範圍內所包含的所有單獨數值或子範圍，就如同明確敘述了每一數值及子範圍一樣。作為例示，數值範圍「約1至約5」應被理解為不僅包括約1至約5之明確敘述值，而且包括在所指示範圍內的單獨值及子範圍。此數值範圍內所包括是：諸如2、3及4之單獨值及諸如1至3、2至4及3至5等之子範圍，以及單獨的1、2、3、4及5。

此相同原理適用於敘述僅一個數值來作為最小值或最大值之範圍。此外，不管所描述的範圍或特性之寬廣度如何，此理解均應適用。

本說明書全篇中對「一實例」之參考意味結合該實例所描述的特定特徵、結構或特性包括於至少一個實施例中。因此，片語「在一實例中」在本說明書全篇中各種位置的出現未必全部指代相同實施例。

此外，所描述之特徵、結構或特性在一或多個實施例中可以任何適合之方式加以組合。在此描述中，提供眾多特定細節，諸如佈局、距離之實例、網路實例等。然而，相關領域的技藝人士將認識到，不具有特定細節中之一或多者，或具有其他方法、組件、佈局、措施等之許多變化係可能的。在其他實例中，未展示或詳細描述熟知的結構、材料或操作，但較佳視為在本揭示內容之範疇內。示範性實施例

下文提供技術實施例之初始綜述，並且接著更詳細地描述特定技術實施例。此初始概述意欲幫助閱讀者更快地理解技術，但其不意欲識別技術之關鍵或主要特徵，亦不意欲限制所請求之標的物之範疇。

典型的6L封裝基材中之跡線或互連路由對高密度信號I/O路由有效，然而，它在某些應用中具有一些缺陷。特定言之，小形狀因數對於某些類型之電子裝置變得日益顯著。由6L基材之厚度所呈現的大小限制在許多情況下是對進一步大小減小的阻礙。封裝基材之厚度可藉由減少路由層之數目來減小，諸如達到4L設計(亦即，用於跡線或互連之四個路由層，其中每側兩層)。用以實現4L封裝的一種方式是修改凸塊間距/圖案以實現單層中斷。然而，此舉將增加基材之外路由層上的I/O密度，且對整個晶粒大小及/或成本有大影響。因此需要利用由凸塊圖案所提供之優勢，該凸塊圖案經組配以用於相對薄的封裝基材(諸如4L基材)中之6L設計。

因此，揭示可為4L設計而支援經組配以用於6L設計之凸塊圖案的基材。在一個態樣中，基材消除對兩個中斷層的需要，以便支援高信號I/O應用。在一個實例中，根據本揭露內容之基材可包括至少部分地設置於第一路由層中之第一導電元件，以及至少部分地設置於第二路由層中之第二導電元件。該第一路由層及該第二路由層為相鄰路由層。基材亦可包括第三導電元件，該第三導電元件具有設置於第一路由層中之第一及第二部分，以及設置於第一路由層與第二路由層之間的「子互連層」中之中間第三部分。

參考圖1，以橫截面示意性地例示示範性電子裝置封裝100。封裝100可包括基材110及安裝於基材110上或以其他方式耦接至基材110之電子組件120。電子組件可為可包括於電子裝置封裝中之任何電子裝置或組件，諸如半導體裝置(例如，晶粒、晶片、處理器、電腦記憶體、平臺控制器集線器等)。在一個實施例中，電子組件120可表示分立晶片。在一些實施例中，電子組件120可為、包括或為處理器、記憶體或特定應用積體電路(ASIC)之一部分。雖然在圖1中描繪一個電子組件120，但可包括任何合適數目之電子組件。電子組件120可根據包括倒裝晶片組態、引線接合及類似者之各種合適組態附接至基材110。電子組件120可使用互連結構121 (例如，所例示之焊球或凸塊及/或引線接合體)電氣耦接至基材110，該等互連結構經組配來在電子組件120與基材110之間路由電信號。在一些實施例中，互連結構121可經組配來路由電信號，例如像I/O信號及/或與電子組件120之操作相關聯的電源或接地信號。

一般而言，基材110可包括導電元件或電氣路由特徵，該等電氣路由特徵經組配來將電信號路由至電子組件120或自電子組件120路由電信號。電氣路由特徵可在基材110內部(例如，至少部分地設置於基材110之厚度111內)及/或基材110外部。例如，在一些實施例中，基材110可包括導電元件或電氣路由特徵，諸如經組配來接收互連結構121及將電信號路由至電子組件120或自電子組件120路由電信號之襯墊、通道及/或跡線。該等襯墊、通道及跡線可由相同或類似導電材料(例如，銅、金、銀、鋁、鋅、鎳、黃銅、青銅、鐵等)構造，或由不同導電材料構造。下文更詳細地論述基材110之導電元件或電氣路由特徵。電子裝置封裝100亦可包括諸如焊球之互連(未展示)，該等互連用於與另一基材(例如，諸如母板之電路板)耦接以便供電及/或發信號。

基材110可由任何合適的半導體材料(除了其他基材以外，例如，矽、鎵、銦、鍺或其變體或組合)，諸如玻璃強化環氧樹脂之一或多個絕緣層，該玻璃強化環氧樹脂諸如FR-4、聚四氟乙烯(特氟隆)、棉花紙強化環氧樹脂(CEM-3)、酚醛玻璃(G3)、紙酚醛(FR-1或FR-2)、聚酯玻璃(CEM-5)、ABF(Ajinomoto Build-up Film)，諸如玻璃或其任何組合之任何其他介電材料形成，該玻璃或其任何組合諸如可用於印刷電路板(PCB)中者。

在一些實施例中，基材110可包括核心112及複數個積壓層，其中每一積壓層包括用於跡線路由之互連位準(亦即，路由層)，以及用於使側向相鄰的跡線及相鄰的互連位準(上覆及/或下伏)電氣絕緣之介電層。導電通道及焊料連接部可穿過介電層，以便連接不同路由層中之跡線。例如，路由層130可相鄰於核心112。路由層130可藉由介電層132與路由層131分離。另外，路由層134可相鄰於核心112之相反側。路由層134可藉由介電層136與路由層135分離。在所例示之實例中，路由層131、134為鄰近於基材110之外表面的外路由層。諸如路由層130、134之其他路由層可被稱為內路由層。在一些實施例中，路由層130可包含導電參考平面，該導電參考平面藉由介電材料層132與路由層131分離。此類參考平面可為接地平面或電源平面，並且在一個實施例中，接地平面耦接至維持於接地電位之接地參考。圖1中所例示之基材110為4L互連組態，雖然根據本技術可預想到其他組態。

在替代實施例中，可在有心基材之情境中以大致上與本文中所描述者相同的方式使用僅包括積壓層之無心基材。應認識到，基材可包括具有任何合適數目之跡線的任何合適數目之路由層，而且任何合適數目之通道可用來電氣連接不同路由層中之跡線。另外，通道可具有任何合適形狀或組態，諸如圓形及/或非圓形(例如，矩形)橫截面。

如圖1中所例示，基材110可包括導電元件140、141，該等導電元件分別至少部分地設置於相鄰路由層130、131。基材110亦可包括導電元件143，該導電元件具有設置於路由層131中之部分147a、147b，以及設置於路由層130、131之間且因此設置於路由層131與核心112之間的中間部分147c。換言之，導電元件143之部分147a、147b可在路由層131中，且中間部分147c可在路由層131外側(例如，自路由層131偏移，諸如朝核心112偏移)，且不在另一路由層中但反而在介電層132內之「子互連層」或「贗層」。導電元件143可包括通道148a、148b以促進將中間部分147c定位在路由層131外側。圖2中展示路由層131中之導電元件141、143之俯視圖，且圖3中展示路由層130、131之詳細視圖。

阻焊層或遮罩139可至少部分地設置於介電材料層132及/或導電元件141、143上方，以用於對抵抗氧化的保護且防止焊料橋接件在緊密間隔的焊料襯墊之間形成。電子組件120可諸如經由互連結構121可操作地耦接至導電元件140、141、143。

相鄰路由層130、131之間的介電層132之厚度113通常基於考慮諸如介電原材料厚度、信號跡線之所要電氣性質、雷射鑽孔能力/容限等之因素的設計規則來建立。設計規則存在以確保將信號干擾及串音限制於可接受位準。相鄰路由層130、131之間的介電層132之厚度113通常可為約40 µm至約50 µm，雖然其他尺寸係可能的。導電元件143之部分147a、147b在與導電元件141相同的路由層131中，並且導電元件143之部分147c自路由層131浸沒或路由且進入介電層132內之子互連層中，在此情況下，該介電層在路由層130、131之間。導電元件143之部分147c的此子互連或贗層路由通常將違反上文提及之層分離設計規則。然而，在一個態樣中，子互連部分147c之長度114與通路之總長度(亦即，封裝100之長度及PCB之長度，其等可為吋長)相比可相對短。在一個態樣中，子互連部分147c之長度114 (自通道148a、148b之中心量測)可小於或等於約5 mm。在另一態樣中，長度114可小於或等於約3 mm。在又一態樣中，長度114可小於或等於約2 mm。子互連部分147c之相對短的長度114可提供對信號干擾及串音的最小影響，從而可因此被限制於可接受位準，即使子互連部分147c與鄰近路由層130、131分別分離距離115、116，此舉一般將違反層分離設計規則。距離115、116平行於基材110之厚度111可小於或等於25 µm，雖然其他尺寸係可能的。例如，距離115、116可小於或等於20 µm，或小於或等於15 µm。在另一態樣中，基材110可包括子互連部分147c與路由層130及/或路由層131之間的低K介電材料(亦即，具有相對於二氧化矽之介電常數的小介電常數之材料)(分別在117a、117b處指示)，以減輕信號干擾及串音之風險。在又一態樣中，如在圖2中由替代子互連部分147c’所例示，鄰近路由層131之子互連部分147c’及導電元件141可經路由以使得它們以角度118「交叉」，該角度為約90度以抵消信號干擾。

在一個態樣中，本文中所揭示之原理可應用於介面特徵及中斷區域，以促進最小數目之路由層中的跡線中斷。圖4例示根據本揭露內容之實例的介面特徵250之陣列及跡線中斷區域251之俯視圖。介面特徵250為導電元件(例如，襯墊)的經組配來與互連結構介接之部分，該等互連結構諸如用於倒裝晶片柵陣列(FCPGA、FCBGA等)之焊球、焊料凸塊、銅凸塊、金柱或銅凸塊及焊料蓋之組合，但本揭露內容之實施例可應用於任何基材組裝技術，諸如倒裝晶片模製矩陣陣列封裝(FCMMAP)、eWLB、嵌入式晶粒、無擾動組裝等。

介面特徵250可分佈於其中電子組件及基材連接之區內。介面特徵250之各種群組可分佈於一或多個重複圖案中。重複一組介面特徵250之實例可被稱為「樣條」。所例示圖案包括組成樣條252a之七個介面特徵250，且圖案本身重複以形成額外的樣條(例如，樣條252b至樣條252n)，雖然樣條可包括任何合適數目之介面特徵。在一些實施例中，樣條可在基材上之一些點處反射影像。例如，樣條252a及樣條252n可為彼此之鏡像。然而，在所展示實施例中，樣條在相同方向上定向。介面特徵250可佈置成任何合適圖案以用於任何類型之連接，諸如信號輸入/輸出(I/O)、電源、接地等。

介面特徵250可被認為經佈置成列253a至253g，其中最外列(列253a)最接近電子組件之邊緣，且一或多個額外的列(諸如列253b至列253g)各自連續駐留更靠近電子組件之中心或核心。列253a至253d中之介面特徵250可被認為在陣列或圖案之外部分254中，且列253e至253g中之介面特徵250可被認為在陣列或圖案之內部分255中。外部分254中之介面特徵250在中斷區域251中可具有逸出路由(在241處表示)，該逸出路由在諸如外路由層之共用路由層中逸出。內部分255中之介面特徵250在中斷區域中可具有逸出路由(在243處表示)，該逸出路由在與外部分254 (例如，部分247a、247b)之彼等路由層相同的路由層中部分地逸出，且在如本文中所描述之子互連或贗層(例如，部分247c)中部分地逸出。即使內部分255之導電元件經路由至平面外的子互連層，該子互連層具有由內部分254之導電元件使用的路由層以便中斷，內部分255之導電元件可仍然利用彼路由層以便中斷。樣條252a之內部分255的子互連部分以虛線展示，以指示子互連部分在何處通過樣條252a之外部分254中之元件下面。由於部分247c存在於鄰近於外部分254中之導電元件的子互連層中，內部分255之導電元件部分247a、247b可經組配來降低信號干擾及串音之風險。例如，自介面特徵250延伸之部分247a的長度可增大，以便減小子互連層部分247c之長度，且因此利用外部分254中之導電元件減輕可能的信號干擾及串音風險。

因此，本文中所描述之子互連層部分可促進封裝設計中之內凸塊中斷。在一些實施例中，子互連層部分可設置於所選擇中斷區域處之路由層之間的介電層中，以促進信號I/O凸塊之內部分的中斷，而不需要充分積壓層用於中斷。因此，6L (亦即，六層)封裝設計可利用4L (亦即，四層)封裝層疊實現，而不需要凸塊圖案變化。換言之，4L封裝設計可利用經設計用於6L封裝之信號I/O凸塊圖案實施，從而提供受益於6L封裝設計之信號I/O路由的相對薄的基材。除針對基材之成本節省之外，減少的層數可提供降低或減小的基材及封裝最終產品厚度。

圖5A至5H例示用於製作如本文中所揭示之基材的示範性方法或過程之態樣。圖5A展示包括導電元件340之路由層330。介電層332設置於路由層330上。在此實施例中，路由層330相鄰於核心312，雖然在其他實施例中不需要此情況。圖5B展示可形成於介電層332之介電材料部分333a中的凹槽337或溝槽。凹槽337可藉由諸如鑽孔(例如，雷射鑽孔)之任何合適技術或過程形成。如圖5C中所例示，導電材料(例如，銅)可設置於凹槽337中以形成導電元件343之子互連部分347c。導電材料可藉由諸如沉積導電材料(例如，電鍍及/或印刷導電材料)之任何合適技術或過程設置於凹槽337。介電材料部分333b可至少部分地設置於諸如凹槽337中之導電元件343的子互連部分347c上，如圖5D中所示。此舉可以任何合適方式實現，諸如藉由沉積介電材料，且然後固化該介電材料。圖5E展示通道開口344a、344b於介電材料部分333b中之形成，從而可暴露導電元件343之子互連部分347c的部分。通道開口344a、344b可藉由任何合適技術或過程形成，諸如鑽孔(例如，雷射鑽孔)介電材料部分333b、模製介電材料部分333b等。如圖5F中所示，導電元件343之部分347a、347b可至少部分地形成於介電材料部分333a及/或介電材料部分333b上，以使得導電元件343之部分347a至347c彼此電氣耦接。導電材料可設置於通道開口344a、344b中，以便導電元件343之部分347a至347c彼此電氣耦接。導電元件341亦可至少部分地形成於介電材料部分333b上。導電元件341及導電元件343之部分347a、347b可使用相同或不同技術或過程(例如，電鍍及/或印刷導電材料)同時形成或在不同時間形成。任何合適技術或過程可用來沉積導電材料以形成此等導電元件(例如，電鍍及/或印刷導電材料)。如圖5G例示，阻焊層339可至少部分地形成於介電材料部分333a、介電材料部分333b、導電元件341及/或導電元件343上。阻焊層339可藉由任何合適技術或過程形成，諸如絲印或噴塗環氧樹脂或油墨(例如，液體可光成像焊料遮罩(LPSM)油墨)及/或層壓乾膜可光成像焊料遮罩(DFSM)。互連結構321 (例如，焊球或凸塊)可設置於暴露的介面特徵(例如，焊球襯墊)上，如圖5H中所示。

圖6例示示例性計算系統401。計算系統401可包括如本文中所揭示之電子裝置封裝400，該電子裝置封裝耦接至母板460。在一個態樣中，計算系統401亦可包括處理器461、記憶體裝置462、無線電463、散熱器464、埠465、狹槽或可以可操作地耦接至母板460之任何其他合適裝置或組件。計算系統401可包含任何類型之計算系統，諸如桌上型電腦、膝上型電腦、平板電腦、智慧電話、隨身裝置、伺服器等。其他實施例不需要包括圖6中所指定之所有特徵，且可包括圖6中未指定之替代特徵。實例

以下實例係關於進一步實施例。

在一個實例中，提供基材，該基材包含：至少部分地設置於第一路由層中之第一導電元件；至少部分地設置於第二路由層中之第二導電元件，其中該第一路由層及該第二路由層為相鄰路由層；以及第三導電元件，其具有設置於該第一路由層中之第一及第二部分，以及設置於該第一路由層與該第二路由層之間的中間第三部分。

在基材之一個實例中，中間部分具有小於或等於5 mm之長度。

在基材之一個實例中，中間部分與第一導電元件之間的距離為小於或等於25 µm。

在基材之一個實例中，距離平行於基材之厚度。

在基材之一個實例中，中間部分與第二導電元件之間的距離小於或等於25 µm。

在基材之一個實例中，第一導電元件與第二導電元件之間的距離為約40 µm至約50 µm。

在一個實例中，基材包含核心，其中第二路由層相鄰於該核心。

在一個實例中，基材包含至少一個路由層，該路由層設置於核心的與第一路由層及第二路由層相反之側面上。

在基材之一個實例中，第一路由層為外路由層。

在基材之一個實例中，第一路由層鄰近於基材之外表面。

在基材之一個實例中，第一導電元件及第三導電元件包括球襯墊，該等球襯墊形成焊料凸塊圖案之至少一部分。

在基材之一個實例中，焊料凸塊圖案包含信號輸入/輸出(I/O)焊料凸塊圖案。

在基材之一個實例中，第一導電元件之球襯墊在焊料凸塊圖案之外部分中，且第三導電元件之球襯墊在焊料凸塊圖案之內部分中。

在基材之一個實例中，第一導電元件包含複數個第一導電元件，且第三導電元件包含複數個第三導電元件。

在一個實例中，提供基材，該基材包含：路由層中之第一導電元件；以及第二導電元件，該第二導電元件具有在該路由層中之第一及第二部分，以及在該路由層外側且並未在另一路由層中之第三部分。

在基材之一個實例中，第三部分具有小於或等於5 mm之長度。

在基材之一個實例中，第三部分與第一導電元件之間的距離小於或等於25 µm。

在基材之一個實例中，距離平行於基材之厚度。

在一個實例中，基材包含核心，其中第三部分介於路由層與該核心之間。

在一個實例中，基材包含第二路由層，該第二路由層設置於核心的與第一路由層相反之側面上。

在基材之一個實例中，路由層為外路由層。

在基材之一個實例中，路由層鄰近於基材之外表面。

在基材之一個實例中，第一導電元件及第二導電元件包括球襯墊，該等球襯墊形成焊料凸塊圖案之至少一部分。

在基材之一個實例中，焊料凸塊圖案包含信號輸入/輸出(I/O)焊料凸塊圖案。

在基材之一個實例中，第一導電元件之球襯墊在焊料凸塊圖案之外部分中，且第二導電元件之球襯墊在焊料凸塊圖案之內部分中。

在基材之一個實例中，第一導電元件包含複數個第一導電元件，且第二導電元件包含複數個第二導電元件。

在一個實例中，提供電子裝置封裝，其包含：基材，該基材具有至少部分地設置於第一路由層中之第一導電元件，至少部分地設置於第二路由層中之第二導電元件，其中該第一路由層及該第二路由層為相鄰路由層，以及第三導電元件，其具有設置於該第一路由層中之第一及第二部分，以及設置於該第一路由層與該第二路由層之間的中間第三部分；以及電子組件，其可操作地耦接至該第一導電元件、該第二導電元件及該第三導電元件中之至少一者。

在電子裝置封裝之一個實例中，中間部分具有小於或等於5 mm之長度。

在電子裝置封裝之一個實例中，中間部分與第一導電元件之間的距離小於或等於25 µm。

在電子裝置封裝之一個實例中，距離平行於基材之厚度。

在電子裝置封裝之一個實例中，中間部分與第二導電元件之間的距離小於或等於25 µm。

在電子裝置封裝之一個實例中，第一導電元件與第二導電元件之間的距離為約40 µm至約50 µm。

在一個實例中，電子裝置封裝包含核心，其中第二路由層相鄰於該核心。

在一個實例中，電子裝置封裝包含至少一個路由層，該路由層設置於核心的與第一路由層及第二路由層相反之側面上。

在電子裝置封裝之一個實例中，第一路由層為外路由層。

在電子裝置封裝之一個實例中，第一路由層鄰近於基材之外表面。

在電子裝置封裝之一個實例中，第一導電元件及第三導電元件包括球襯墊，該等球襯墊形成焊料凸塊圖案之至少一部分。

在電子裝置封裝之一個實例中，焊料凸塊圖案包含信號輸入/輸出(I/O)焊料凸塊圖案。

在電子裝置封裝之一個實例中，第一導電元件之球襯墊在焊料凸塊圖案之外部分中，且第三導電元件之球襯墊在焊料凸塊圖案之內部分中。

在電子裝置封裝之一個實例中，第一導電元件包含複數個第一導電元件，且第三導電元件包含複數個第三導電元件。

在電子裝置封裝之一個實例中，電子組件包含晶粒、晶片、處理器、電腦記憶體、平臺控制器集線器或其組合。

在一個實例中，提供電子裝置封裝，其包含：基材，該基材包括路由層中之第一導電元件，以及第二導電元件，該第二導電元件具有在該路由層中之第一及第二部分，以及在該路由層外側且並未在另一路由層中之第三部分；以及電子組件，其可操作地耦接至該第一導電元件及該第二導電元件中之至少一者。

在電子裝置封裝之一個實例中，第三部分具有小於或等於5 mm之長度。

在電子裝置封裝之一個實例中，第三部分與第一導電元件之間的距離小於或等於25 µm。

在電子裝置封裝之一個實例中，距離平行於基材之厚度。

在一個實例中，電子裝置封裝包含核心，其中第三部分介於路由層與該核心之間。

在一個實例中，電子裝置封裝包含第二路由層，該第二路由層設置於核心的與第一路由層相反之側面上。

在電子裝置封裝之一個實例中，路由層為外路由層。

在電子裝置封裝之一個實例中，路由層鄰近於基材之外表面。

在電子裝置封裝之一個實例中，第一導電元件及第二導電元件包括球襯墊，該等球襯墊形成焊料凸塊圖案之至少一部分。

在電子裝置封裝之一個實例中，焊料凸塊圖案包含信號輸入/輸出(I/O)焊料凸塊圖案。

在電子裝置封裝之一個實例中，第一導電元件之球襯墊在焊料凸塊圖案之外部分中，且第二導電元件之球襯墊在焊料凸塊圖案之內部分中。

在電子裝置封裝之一個實例中，第一導電元件包含複數個第一導電元件，且第二導電元件包含複數個第二導電元件。

在電子裝置封裝之一個實例中，電子組件包含晶粒、晶片、處理器、電腦記憶體、平臺控制器集線器或其組合。

在一個實例中，提供計算系統，其包含母板，以及可操作地耦接至該母板之電子裝置封裝，該電子裝置封裝包括基材，該基材具有至少部分地設置於第一路由層中之第一導電元件，至少部分地設置於第二路由層中之第二導電元件，其中該第一路由層及該第二路由層為相鄰路由層，以及第三導電元件，其具有設置於該第一路由層中之第一及第二部分，以及設置於該第一路由層與該第二路由層之間的中間第三部分；以及電子組件，其可操作地耦接至該第一導電元件、該第二導電元件及該第三導電元件中之至少一者。

在計算系統之一個實例中，計算系統包含桌上型電腦、膝上型電腦、平板、智慧電話、隨身裝置、伺服器或其組合。

在計算系統之一個實例中，計算系統進一步包含可操作地耦接至母板之處理器、記憶體裝置、散熱器、無線電、狹槽、埠或其組合。

在一個實例中，提供用於製作基材之方法，其包含在第一介電材料部分中形成凹槽；將導電材料設置於該凹槽中以形成第一導電元件之第一部分；將第二介電材料部分至少部分地設置於該第一導電元件之該第一部分上；至少部分地在該第一介電材料部分及該第二介電材料部分中之一或多者上形成該第一導電元件之第二及第三部分，其中該第一導電元件之該第一部分、該第二部分及該第三部分彼此電氣耦接；以及至少部分地在該第二介電材料部分上形成第二導電元件。

在用於製作基材之方法之一個實例中，形成凹槽包含鑽孔。

在用於製作基材之方法之一個實例中，鑽孔包含雷射鑽孔。

在用於製作基材之方法之一個實例中，設置導電材料包含沉積導電材料。

在用於製作基材之方法之一個實例中，沉積導電材料包含電鍍、印刷或其組合。

在用於製作基材之方法之一個實例中，設置第二介電材料部分包含沉積介電材料，以及固化該介電材料。

在一個實例中，用於製作基材之方法包含第二介電材料中之一或多個通道開口。

在用於製作基材之方法之一個實例中，形成一或多個通道開口包含鑽孔。

在用於製作基材之方法之一個實例中，鑽孔包含雷射鑽孔。

在用於製作基材之方法之一個實例中，形成第一導電元件之第二及第三部分包含將導電材料設置於一或多個通道開口中，以使得該第一導電元件之第一部分、第二部分及第三部分彼此電氣耦接。

在用於製作基材之方法之一個實例中，形成第一導電元件之第二及第三部分包含沉積導電材料。

在用於製作基材之方法之一個實例中，沉積導電材料包含電鍍、印刷或其組合。

在用於製作基材之方法之一個實例中，形成第二導電元件包含沉積導電元件。

在用於製作基材之方法之一個實例中，沉積導電材料包含電鍍、印刷或其組合。

在一個實例中，用於製作基材之方法包含至少部分地在第一介電材料部分及第二介電材料部分上形成阻焊層。

在用於製作基材之方法之一個實例中，第三部分具有小於或等於5 mm之長度。

在用於製作基材之方法之一個實例中，第三部分與第二導電元件之間的距離小於或等於25 µm。

在用於製作基材之方法之一個實例中，距離平行於基材之厚度。

在用於製作基材之方法之一個實例中，第一導電元件及第二導電元件包括球襯墊，該等球襯墊形成焊料凸塊圖案之至少一部分。

在用於製作基材之方法之一個實例中，焊料凸塊圖案包含信號輸入/輸出(I/O)焊料凸塊圖案。

在用於製作基材之方法之一個實例中，第一導電元件之球襯墊在焊料凸塊圖案之內部分中，且第二導電元件之球襯墊在焊料凸塊圖案之外部分中。

電子裝置封裝之電子組件或裝置(例如晶粒)中所使用之電路系統可包括硬體、韌體、程式碼、可執行碼、電腦指令及/或軟體。電子組件及裝置可包括非暫時性電腦可讀儲存媒體，該非暫時性電腦可讀儲存媒體可為不包括信號之電腦可讀儲存媒體。在可規劃電腦上執行程式碼之情況下，本文中所敘述之計算裝置可包括處理器、可由該處理器讀取之儲存媒體(包括依電性及非依電性記憶體及/或儲存元件)、至少一個輸入裝置以及至少一個輸出裝置。依電性及非依電性記憶體及/或儲存元件可為RAM、EPROM、快閃驅動機、光學驅動機、磁性硬驅動機、固態驅動機或用於儲存電子資料之其他媒體。節點及無線裝置亦可包括收發器模組、計數器模組、處理模組及/或時鐘模組或計時器模組。可實施或利用本文中所描述之任何技術的一或多個程式可使用應用程式設計介面(API)、可再用控制件及類似物。此等程式可以高階程序性程式設計語言或物件導向式程式設計語言來實施，以便與電腦系統通訊。然而，若需要，該或該等程式可以組合語言或機器語言來實施。在任何情況下，該語言可為編譯語言或解譯語言，並且與硬體實行方案結合。

雖然前述實例例示出一或多個特定應用中之特定實施例，但是一般熟習此項技術者將顯而易見，在不脫離本文中明確表達之原理及概念的情況下，可作出實行方案之形式、用途及細節的眾多修改。

100‧‧‧電子裝置封裝/封裝
110‧‧‧基材
111、113‧‧‧厚度
112、312‧‧‧核心
114‧‧‧長度
115、116‧‧‧距離
117a、117b‧‧‧低K介電材料
118‧‧‧角度
120‧‧‧電子組件
121、321‧‧‧互連結構
130、131、134、135、330‧‧‧路由層
132‧‧‧介電層/介電材料層
136、332‧‧‧介電層
139‧‧‧阻焊層或遮罩
140、141、143、340、341、343‧‧‧導電元件
147a、147b、347a、347b‧‧‧部分
147c‧‧‧中間部分/部分/子互連部分
147c’‧‧‧子互連部分
148a、148b‧‧‧通道
241、243‧‧‧逸出路由
247a、247b‧‧‧部分/導電元件部分
247c‧‧‧部分/子互連層部分
250‧‧‧介面特徵
251‧‧‧跡線中斷區域/中斷區域
252a、252b、252n‧‧‧樣條
253a-253g‧‧‧列
254‧‧‧外部分
255‧‧‧內部分
333a、333b‧‧‧介電材料部分
337‧‧‧凹槽
339‧‧‧阻焊層
344a、344b‧‧‧通道開口
347c‧‧‧子互連部分/部分
400‧‧‧電子裝置封裝
401‧‧‧計算系統
460‧‧‧母板
461‧‧‧處理器
462‧‧‧記憶體裝置
463‧‧‧無線電
464‧‧‧散熱器
465‧‧‧埠

根據以下結合隨附圖式進行之詳細描述，發明特徵及優勢將顯而易見，該等圖式藉助於實例共同例示出各種發明實施例；且其中： 圖1例示根據實例之電子裝置封裝的示意性橫截面； 圖2例示圖1之電子裝置封裝的基材之導電元件的俯視圖； 圖3例示圖1之電子裝置封裝的基材之詳細視圖； 圖4例示根據實例之介面特徵的陣列及跡線中斷區域之俯視圖； 圖5A例示根據用於製作基材之方法的實例之設置於包括導電元件之路由層上的介電層； 圖5B例示根據用於製作基材之方法的實例之在介電層的一部分中形成凹槽； 圖5C例示根據用於製作基材之方法的實例之將導電材料設置於凹槽中以形成導電元件之子互連部分； 圖5D例示根據用於製作基材之方法的實例之將介電材料部分至少部分地設置於導電元件之子互連部分上； 圖5E例示根據用於製作基材之方法的實例之在介電材料部分中形成通道開口； 圖5F例示根據用於製作基材之方法的實例之至少部分地在介電材料部分上形成導電元件之部分； 圖5G例示根據用於製作基材之方法的實例之至少部分地在介電材料部分及/或導電元件上形成阻焊層； 圖5H例示根據用於製作基材之方法的實例之將互連結構設置於暴露的介面特徵上；並且 圖6為示範性計算系統之示意說明。

現將參考所例示之示範性實施例，且本文中將使用特定語言來描述該等實施例。然而將理解，並非由此意欲限制範疇或特定發明實施例。

100‧‧‧電子裝置封裝/封裝

110‧‧‧基材

111‧‧‧厚度

112‧‧‧核心

120‧‧‧電子組件

121‧‧‧互連結構

130、131、134、135‧‧‧路由層

132‧‧‧介電層/介電材料層

136‧‧‧介電層

139‧‧‧阻焊層或遮罩

140、141、143‧‧‧導電元件

147a、147b‧‧‧部分

147c‧‧‧中間部分/部分/子互連部分

148a、148b‧‧‧通道

Claims (29)

1. 一種基材，其包含： 一第一導電元件，其至少部分設置於一第一路由層中； 一第二導電元件，其至少部分設置於一第二路由層中，其中，該第一路由層與該第二路由層為相鄰路由層；以及 一第三導電元件，其具有設置於該第一路由層中的第一部分與第二部分，以及設置於該第一路由層與該第二路由層之間的一中間第三部分。
2. 如請求項1的基材，其中，該中間部分具有小於等於5 mm的長度。
3. 如請求項1的基材，其中，該中間部分與該第一導電元件之間的距離小於等於25 µm。
4. 如請求項3的基材，其中，該距離平行於該基材的厚度。
5. 如請求項1的基材，其中，該中間部分與該第二導電元件之間的距離小於等於25 µm。
6. 如請求項1的基材，其中，該第一導電元件與該第二導電元件之間的距離為約40 µm至約50 µm。
7. 如請求項1的基材，其進一步包含一核心，其中，該第二路由層與該核心相鄰。
8. 如請求項7的基材，其進一步包含至少一個路由層，該路由層設置於該核心之與該第一路由層和該第二路由層相反的一側面上。
9. 如請求項1的基材，其中，該第一路由層為一外路由層。
10. 如請求項1的基材，其中，該第一路由層與該基材的一外表面相鄰。
11. 如請求項1的基材，其中，該第一導電元件及該第三導電元件包括球襯墊，該等球襯墊形成一焊料凸塊圖案的至少一部分。
12. 如請求項11的基材，其中，該焊料凸塊圖案包含一信號輸入/輸出(I/O)焊料凸塊圖案。
13. 如請求項11的基材，其中，該第一導電元件的該球襯墊位在該焊料凸塊圖案的一外部分之中，並且該第三導電元件的該球襯墊位在該焊料凸塊圖案之一內部分之中。
14. 如請求項1的基材，其中，該第一導電元件包含複數個第一導電元件，且該第三導電元件包含複數個第三導電元件。
15. 一種電子裝置封裝，其包含： 一基材，其具有 一第一導電元件，其至少部分設置於一第一路由層中， 一第二導電元件，其至少部分地設置於一第二路由層中，其中，該第一路由層與該第二路由層為相鄰路由層，以及 一第三導電元件，其具有設置於該第一路由層中的第一部分與第二部分，以及設置於該第一路由層與該第二路由層之間的一中間第三部分；以及 一電子組件，其可操作地與該第一導電元件、該第二導電元件及該第三導電元件中之至少一者耦接。
16. 如請求項15的電子裝置封裝，其中，該中間部分具有小於等於5 mm之一長度。
17. 如請求項15的電子裝置封裝，其中，該中間部分與該第一導電元件之間的距離小於等於25 µm。
18. 如請求項15的電子裝置封裝，其中，該中間部分與該第二導電元件之間的距離小於等於25 µm。
19. 如請求項15的電子裝置封裝，其中，該第一導電元件與該第二導電元件之間的距離為約40 µm至約50 µm。
20. 如請求項15的電子裝置封裝，其進一步包含一核心，其中，該第二路由層與該核心相鄰。
21. 如請求項15的電子裝置封裝，其中，該第一路由層為一外路由層。
22. 如請求項15的電子裝置封裝，其中，該第一路由層靠近該基材的一外表面。
23. 如請求項15的電子裝置封裝，其中，該第一導電元件及該第三導電元件包括球襯墊，該等球襯墊形成一焊料凸塊圖案的至少一部分。
24. 如請求項15的電子裝置封裝，其中，該第一導電元件包含複數個第一導電元件，且該第三導電元件包含複數個第三導電元件。
25. 如請求項15的電子裝置封裝，其中，該電子組件包含一晶粒、一晶片、一處理器、電腦記憶體、一平臺控制器集線器或其等之組合。
26. 一種用於製作一基材的方法，該方法包含： 在一第一介電材料部分中形成一凹槽； 將導電材料設置在該凹槽中以形成一第一導電元件的一第一部分； 將一第二介電材料部分至少部分設置於該第一導電元件的該第一部分上； 至少部分地在該第一介電材料部分及該第二介電材料部分中之一或多者上形成該第一導電元件的第二部分與第三部分，其中，該第一導電元件的該第一部分、該第二部分及該第三部分彼此電氣耦接；以及 至少部分地在該第二介電材料部分上形成一第二導電元件。
27. 如請求項26的方法，其進一步包含在該第二介電材料中形成一或多個通道開口。
28. 如請求項27的方法，其中，形成一或複數個通道開口包含鑽孔。
29. 如請求項28的方法，其中，鑽孔包含雷射鑽孔。