[go: up one dir, main page]

TW201802958A - 製造基板的方法、基板、製造半導體模組的方法、及半導體模組 - Google Patents

製造基板的方法、基板、製造半導體模組的方法、及半導體模組 Download PDF

Info

Publication number
TW201802958A
TW201802958A TW106105456A TW106105456A TW201802958A TW 201802958 A TW201802958 A TW 201802958A TW 106105456 A TW106105456 A TW 106105456A TW 106105456 A TW106105456 A TW 106105456A TW 201802958 A TW201802958 A TW 201802958A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
connection
alloy
temperature
Prior art date
Application number
TW106105456A
Other languages
English (en)
Inventor
羅納德 艾斯里
Original Assignee
賀利氏德國有限兩合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 賀利氏德國有限兩合公司 filed Critical 賀利氏德國有限兩合公司
Publication of TW201802958A publication Critical patent/TW201802958A/zh

Links

Classifications

    • H10W70/24—
    • H10W40/255—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H10W40/037—
    • H10W40/258—
    • H10W70/02—
    • H10W70/023—
    • H10W70/22—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H10W72/342—
    • H10W72/352—
    • H10W72/354—
    • H10W90/736—

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)

Abstract

本發明有關製造用於大面積半導體元件，特別是用於閘流體板或二極體之基板的方法，其中： 由具有一第一膨脹係數之一第一材料構成的至少一第一層；及 由具有比該第一膨脹係數小之一第二膨脹係數的一第二、低膨脹材料構成的至少一第二層， 在150℃至300℃之一連接溫度下特別藉由一低溫燒結製程互相連接，其中在該第一層與該第二層之間形成由一連接材料構成之至少一第一連接層且該連接溫度大致對應於用於連接製成之基板及至少一大面積半導體元件的組合溫度。

Description

製造基板的方法、基板、製造半導體模組的方法、及半導體模組
說明 本發明有關製造用於大面積半導體元件，特別是用於閘流體板或二極體之基板的方法。本發明更有關用於大面積半導體元件，特別是用於閘流體板或二極體的基板。本發明亦有關製造半導體模組的方法、及半導體模組。
垂直電力電子半導體元件，如閘流體或二極體，宜個別地安裝在必須具有高導電性及導熱性之低膨脹電路載體上。此外，在例如矽之情形中，該半導體元件之熱膨脹係數係在2.5至3ppm/K之間，且這些導電電路載體必須匹配。為達此目的，在該半導體元件之熱膨脹係數與該電路載體之熱膨脹係數間的差係保持儘可能小，以便保持在該半導體元件與該電路載體間之機械應力儘可能低。
半導體元件使用由鉬構成之所謂基板是習知的。鉬在一方面具有一比較低熱膨脹，而在另一方面具有良好熱傳導性。但是，鉬具有比銅高大約三倍之比電阻。此外，鉬係一比較昂貴之材料。
現有例如鎢銅合金(CuW)及銅鉬合金(CuMo)及Cu-Mo-Cu鍍敷。因此，可獲得在8ppm/K與12ppm/K間之熱膨脹。
CuW及CuMo合金及Cu-Mo-Cu鍍敷之技術複雜且製造非常昂貴。詳而言之，由於在銅與鎢及鉬合金組分間之高熔點差，形成該合金需要非常繁複之程序步驟來成功地製造一合金。此外，該純銅之熱傳導性因該合金形成而大幅降低。
為了促進該接合形成擴散製程，必須在非常高溫下，例如在600℃至800℃之溫度下實行銅及鉬之電鍍。在這高溫製程中，必須使用成本密集之方法來防止該銅材料之破壞性氧化。
該擴散退火層順序之另一缺點係在由該擴散溫度冷卻至室溫，或與該基板連接之半導體元件的操作溫度後產生的大變形及應變。為了製造平面基板，這些變形及應變必須在多組滾子中輥軋拉伸。這製程通常會機械地破壞該擴散層。因此，銅層及鉬層之一非對稱積層順序無法使用擴散退火實現。
依據這習知技術，本發明之一目的係提供一種製造用於大面積半導體元件，特別是用於閘流體板或二極體之基板的方法，該方法之實施非常簡單且符合經濟效益，且藉此可生產一最佳化基板。
本發明之另一目的係提供一種用於大面積半導體元件的基板，其具有極低熱膨脹而且不貴。
本發明之又一目的係提供一種製造半導體模組的方法。本發明之再一目的係提供一種更進步之半導體模組，其中該半導體模組可設計成具有極低熱膨脹及高電傳導性。
依據本發明，關於製造用於大面積半導體元件之基板的方法，該目的係藉由請求項1之標的物達成；關於用於大面積半導體元件的基板，該目的係藉由請求項6之標的物達成；關於製造包含一基板及至少一大面積半導體元件之半導體模組的方法，該目的係藉由請求項16之標的物達成；且關於包含一基板及至少一大面積半導體元件的半導體模組，該目的係藉由請求項19之標的物達成。
本發明係以提供一種製造用於大面積半導體元件之基板的方法的想法為基礎，其中由具有一第一膨脹係數之一第一材料構成的至少一第一層及由具有比該第一膨脹係數小之一第二膨脹係數的一第二、低膨脹材料構成的至少一第二層在150℃至300℃之一連接溫度下互相連接。特佳地，該第一材料之該第一層與一第二材料之該第二層的連接係藉由一低溫燒結製程達成。
此外，依據本發明，一連接材料之至少一第一連接層形成在該第一層與該第二層之間。
該連接溫度大致對應於用於連接製成之基板及至少一大面積半導體元件的組合溫度。該大面積半導體元件可為一閘流體板或一二極體。該大面積半導體元件特佳地為一矽半導體晶圓。
在依據本發明之方法的一實施例中，該連接溫度可為200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，且特別是250℃。
該連接層之連接材料宜可產生可耐受在該連接溫度以上之溫度的一連接。
較佳地，該連接層包含一擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
具有該第二膨脹係數之該至少第二層的第二、低膨脹材料宜包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。實務上已證實作為該至少第二層之該第二材料的一特佳材料是鉬(Mo)或一鉬合金。
大體上，具有比該第一材料之金屬低之一膨脹係數的所有金屬都可作為該第二材料使用。
若該第一材料係銅或銅合金，或該第一層由銅或銅合金構成，則具有比銅低之一膨脹係數的所有金屬都適合作為該第二材料。
該第二材料之膨脹係數越低且同時該第二材料之熱傳導性越高，這材料越適合作為該第二材料。該電傳導性係與該熱傳導性物理地相關。因此，具有一良好熱及/或電傳導性及一低熱膨脹的所有金屬都非常適合作為該第二材料使用或形成該第二材料之一部分。
下表在第6欄顯示列舉在第1欄中之材料的膨脹係數。具有比銅小之一膨脹係數的所有材料因此都適合提供該第二材料或可作為該第二材料使用。
Figure TW201802958AD00001
Figure TW201802958AD00002
該至少第一層與該至少第二層及與該連接層之連接可藉由施加壓力，特別是用5MPa至30MPa，特別是10MPa至28MPa，特別是25MPa之一壓力來達成。
最好可實行用於連接該至少第一及至少第二層及該至少一連接層之一低溫燒結製程宜在150℃至300℃之溫度下且藉由5MPa至30MPa之一施加壓力實行。該低溫燒結特佳地在250℃之一溫度及25MPa之一壓力下實行，其中該燒結製程宜實行1至10分鐘，例如4分鐘。
在製造基板之方法中的連接溫度大致對應於用於連接製成之基板及至少一大面積半導體元件的組合溫度。該連接溫度可與該組合溫度完全相同。該連接溫度亦可與該組合溫度相差不超過20%，特別是不超過15%，特別是不超過10%，特別是不超過5%。該連接溫度與該組合溫度之偏差百分比係依據以絕對溫度(K)表示之該連接溫度與以絕對溫度(K)表示之該組合溫度間的差來計算。
除了實行一低溫燒結製程以外，亦可藉由擴散焊接將該基板之該等個別層連接在一起，藉此形成非常高熔化層間金屬相。亦可使用黏著劑來連接該基板之該等個別層。
該連接材料宜導入該至少第一層與該至少第二層之間作為一燒結材料，或一燒結材料之組分。用以形成一導電層之一可燒結化合物因此可用以在該等欲連接之層間產生一燒結連接。該仍可燒結化合物可具有一墨水、一糊或呈一層狀壓製胚料形式之一燒結預製件的施加形式。所謂燒結預製件係藉由施加及乾燥金屬糊，或金屬燒結糊產生。該等燒結預製件仍可燒結。或者，該連接材料可設計為一薄膜，特別是一金屬薄膜，且這薄膜，特別是金屬薄膜，配置在該第一層與該第二層之間。
包含該連接材料或由該連接材料構成之燒結糊可藉由印刷，特別是藉由網版或模板印刷在該第一層及/或該第二層上。或者，該燒結糊或該金屬燒結糊可在實施真正燒結製程前乾燥。在未通過液體狀態之情形下，該燒結糊之金屬顆粒在燒結時藉由擴散接合在一起，因此在該至少第一層與第二層間形成一固體、導電且導熱之金屬連接，或金屬接合。特佳地，當連接該等至少第一與第二層時使用一燒結糊，且該燒結糊包含銀及/或一銀合金及/或碳酸銀及/或氧化銀。
在本發明之另一實施例中，在施加一連接層前，可例如藉由電鍍或濺鍍在該第一層及/或第二層上，最好在該第二層上施加設計成可提供該連接層或接合層之較佳黏著力的一層。若該第二層係一鉬層，或該第二層之該第二材料包含鉬，則在欲連接之第二層的側上可藉由電鍍施加一鎳銀層(NiAg層)。該連接材料，特別是銀，可具有對這鎳銀層特別好之黏著力。
在一第二形態中，本發明另外以提供一種用於大面積半導體元件，特別是用於閘流體板或二極體的基板的想法為基礎，其中該基板宜使用如上所述之依據本發明之一方法製成。
依據本發明之基板包含： 一第一材料之至少一第一層，該第一材料具有一第一膨脹係數；及 一第二、低膨脹材料之至少一第二層，該第二、低膨脹材料具有比該第一膨脹係數小之一第二膨脹係數， 其中在該第一層與該第二層之間形成至少一第一連接層，該至少一第一連接層宜包含擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
該第一材料宜包含金屬或由金屬構成。詳而言之，該第一材料包含銅或一銅合金或該第一材料係銅或一銅合金。該第二材料可包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。該第二材料宜為一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。
在本發明之一特佳實施例中，該第二材料包含鉬(Mo)或該第二材料係鉬(Mo)。該第二材料亦可包含一鉬合金或為一鉬合金。
該至少第一連接層可形成為在該第一層及/或該第二層間之一邊界層。
該連接層可為一獨立可視層。若在製造依據本發明之基板時只以一小層厚度施加該連接材料，則在成品中，即在製成之基板中之連接層可設計為在該第一層及/或該第二層間之一邊界層。該連接材料可擴散，例如，進入該第一層及/或該第二層之至少某些區段中。
該連接層之連接材料特佳地為銀或一銀合金，使得在形成該連接層時，該銀或銀合金擴散進入該第一層及/或該第二層之某些區段中作為一邊界層。
在本發明之另一實施例中，該基板包含至少一第三層，其中該第三層由一/該第一材料構成。該第三層宜藉由一/該連接材料構成之一第二連接層連接該第二、低膨脹材料之該第二層。該基板可因此包含三層，且該等三層藉由二連接層互相連接。
在本發明之另一實施例中，該基板可包含由一/該第二材料形成之至少一第四層。該第四層宜藉由一/該連接材料之一第三連接層與由一/該第一材料構成之該第三層連接。在本發明之這實施例中，該基板包含四層，且該等四層係由該第一材料或由該第二材料形成，其中這四層藉由至少三連接層互相連接。
該基板可包含該等個別層及(多數)連接層之一對稱配置。該等個別層及(多數)連接層之對稱配置宜以形成一平面基板之方式設計。應了解的是該等個別層之對稱配置使得在形成通過該基板之一理論對稱軸時，在該對稱軸上方與下方都形成具有匹配材料及層厚度之該等個別層及(多數)連接層的一對稱配置。該對稱軸與相對於該基板之總厚度的該等個別層之配置交叉，其中該基板之總厚度藉由將該等個別層厚度加起來而形成。
在形成該等個別層及(多數)連接層之一對稱配置時，可形成一平面基板。
在本發明之另一實施例中，該基板之該等個別層及(多數)連接層可非對稱地配置。該等個別層及(多數)連接層特別地以先形成一凸或凹形基板之方式非對稱地配置。該基板宜具有一控制凸或凹形。換言之，隆起之最大程度被界定。
藉由一理論地畫出之對稱軸可看到一非對稱配置。該對稱軸與該等個別層之配置的總厚度交叉，其中該總厚度係藉由將該基板之個別層厚度加起來界定。較佳地，該基板之隆起，或凸或凹形係藉由一/該第二材料，即一/該低膨脹材料構成之該第二層及/或該第四層的配置及/或設計來控制。
該第二層及/或該至少第四層宜相對於所有層及(多數)連接層之整體配置非對稱地設計，使得一對稱軸由製成之該基板的膨脹選擇地產生。
依據特定應用，一低膨脹第二材料之該第二層及/或該至少第四層之位置及/或設計可用以在最後冷卻後獲得一隆起基板輪廓。為達此目的，依據本發明之基板係藉由依據本發明之上述方法製成，且使用依據本發明之上述方法與一大面積半導體元件連接用以產生一半導體模組。
為了獲得一非對稱配置，該基板之該等層可具有不同層厚度。該第一層及該第二層可具有不同層厚度。該第一層、該第二層及該第三層亦可具有不同層厚度。
在本發明之另一實施例中，該第二層及/或該第四層可被埋在該第一材料之一層中。由該第一材料構成之層可為該第一層及/或該第三層。
在本發明之另一實施例中，該第二層及/或該第四層具有一框狀及/或柵狀及/或線狀設計。較佳地，形成該第二層及/或該第四層係配合將各層埋在該第一材料之一層中來達成。
該基板之熱膨脹的減少係，例如，藉由一銅層或銅合金層與一或多數鉬層之依據本發明的一組合來達成。增加該基板之厚度的鉬組分對銅組分的比率減少產生之整體膨脹。銅/銅合金之2厚度單位對鉬/鉬合金之1厚度單位的層厚度比率產生大約8至9ppm/K之一熱膨脹。該第一材料之所有層對該第二材料之所有層的厚度比率宜為2：1。
相較於該鉬之E模數(在20℃為330GPa)所使用之一銅的低E模數使作為該基板之總厚度一部分的鉬組分減少。例如，一第一層及/或一至少第三層之銅的E模數係60GPa。該E模數係藉由在施加氮(N2 )之情形下軟退火至少四小時來達成。
本發明另外以提供一種製造半導體模組的方法為基礎，該半導體模組包含至少一基板及至少一大面積半導體元件。該基板宜為如上所述之依據本發明的一基板，或使用如上所述之依據本發明的方法製成的一基板。該大面積半導體元件可特別為一閘流體板或一二極體。該大面積半導體元件特佳地為一矽半導體晶圓。
依據本發明之製造半導體模組的方法係依據該半導體元件藉由一接合層在150℃至300℃之一組合溫度與該基板連接的事實為基礎，其中該組合溫度大致對應於用於連接該基板之該(等)層的該連接溫度。換言之，用於連接該半導體元件及該基板之組合溫度大致對應於製造該基板時之連接溫度。該組合溫度可完全對應於該連接溫度。該組合溫度宜與該連接溫度相差不超過20%，特別是不超過15%，特別是不超過10%，特別是不超過5%。該組合溫度與該連接溫度之偏差的百分比係依據在以絕對溫度(K)表示之該組合溫度與以絕對溫度(K)表示之該連接溫度間的差來計算。
該組合溫度可為200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。
該大面積半導體元件宜安裝在該基板之表面上或與該基板之該表面連接，其中該表面由一第一材料構成之一層形成，特別是該第一層或第三層。該表面亦可稱為該基板之最上側。
該接合層可為，例如，一燒結糊。該接合層亦可為一黏著劑層或一焊料層。
在本發明之一實施例中，該基板之該等層的連接及該基板與該大面積半導體元件的連接可同時進行。在這實施例中，所有層、(多數)連接層及該大面積半導體元件配置成上下重疊且同時地，例如，藉由一低溫燒結製程互相連接。
藉由組合製造基板之依據本發明的方法及製造半導體模組之依據本發明的方法，可製造具有該基板之該等層及(多數)連接層之非對稱配置的一平面半導體模組。該基板之該等個別層及(多數)連接層互相非對稱地配置。該非對稱可藉由層之數目及/或藉由該等層厚度來控制。
例如，可由一銅層及一鉬層製造一基板。該等二層可具有不同層厚度。亦可想到一Cu-Mo-Mo-Cu-Cu層順序。在這情形中，因此具有一非對稱層順序及一非對稱層順序。
該等層及(多數)連接層之非對稱配置係在一連接溫度連接在一起，且該連接溫度大致對應於該基板與該大面積半導體元件的組合溫度。
在冷卻後，非對稱層順序接著開始產生該基板之一凸變形。接著連接該大面積半導體元件及該基板。在如此做時，結果是在再加熱製成之非對稱基板時，該冠狀變形或該凹或凸變形尺寸減少。在連接該基板及該大面積半導體元件後，製成之該半導體模組或基板以滿足該等限制之一方式在一新應力平衡中呈現一溫度穩定最後形狀。
依據一第二形態，本發明以提供一種半導體模組之想法為基礎，其中該半導體模組宜使用如上所述之依據本發明的方法製成。該半導體模組包含一基板及至少一大面積半導體元件。該基板宜為依據本發明之一基板，或藉由如上所述之依據本發明之方法製成的一基板。
該大面積半導體元件可特別為一閘流體板或一二極體。該大面積半導體元件特佳地為一矽半導體晶圓。該大面積半導體元件宜包含只比該基板之覆蓋區略小的一表面積。
該半導體元件係特別藉由一接合層與該基板之該第一層連接。該接合層可為一燒結層或一導電黏著劑層或一焊料層。該第一層係由一第一材料構成之一層。較佳地，這第一材料係銅或一銅合金。
以下，相同參考符號用於相同或功能相同部件。
圖1a顯示欲製造之一半導體模組100(請參見圖1b)的多數個別層及組件。該半導體模組100由大面積半導體元件90及基板10構成。該基板10包含一第一材料M1之一第一層20及一第二材料M2之一第二層30。該第一材料M1宜為金屬，特別是銅或一銅合金。
相反地，該材料M2係具有一第二膨脹係數之一低膨脹材料，且該第二膨脹係數比該第一材料M1之膨脹係數小。該第二材料M2可為一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)。在這示範實施例中，該材料M2係鉬。在該第一層20與該第二層30之間形成由一連接材料VM構成之一第一連接層40。該連接層40之連接材料VM在該第一層20與該第二層30之間產生耐受在一連接溫度以上之溫度的一連接。較佳地，該連接層包含擴散金屬，特別是銀及/或一銀合金及/或金及/或一金合金及/或銅及/或一銅合金。
該連接層宜形成為一燒結層，特別是一燒結糊。宜包含所述擴散金屬中之一擴散金屬，特別是銀及/或一銀合金及/或碳酸銀及/或氧化銀的這燒結糊可例如藉由一印刷製程施加在該第一層20之第二側22上及/或在該第二層30之第一側31上。在該基板10之連接狀態中的該第一層20的第一側21面向該大面積半導體元件90。相反地，該第一層20之第二側22面向該第二層30。在連接狀態中的該第二層30的第一側31面向該第一層。相反地，該第二層30之第二側32係設計成遠離該第一層20。該第一層20之層厚度d1係該第二層30之層厚度d2的至少兩倍大。較佳地，該層厚度d1係在0.2mm與3.0mm之間，而該層厚度d2係在0.1mm與2.0mm之間。該第一連接層40之厚度係例如在1µm與50µm之間。
參考圖1b中畫出之對稱軸S，可清楚看到該基板10之結構包含該等個別層20、30與40之一對稱結構。該對稱軸S與該基板10之總厚度D交叉。該總厚度D係藉由將該等層厚度d1與d2加上該第一連接層40之層厚度而形成。使用該非對稱基板10可特別製成一平面半導體模組100。
在所示例子中之大面積半導體元件90係設計為一閘流體的一矽半導體。該半導體元件90之寬度bHL只稍小於該基板之寬度bSP。
在所示例子中之大面積半導體元件90係藉由一接合層50與該基板10連接。該接合層50可主要是一黏著劑層、一燒結糊層或一焊料層。在這情形中，所有層20、30與40都與該大面積半導體元件90及該接合層50同時地連接，使得該接合層50較佳地設計成與該第一連接層40相當。該第一連接層40及該接合層50宜均為一燒結糊。
該等層20、30、40、50及該大面積半導體元件90宜在150℃至300℃之一連接溫度下藉由一低溫燒結製程互相連接。該連接溫度特佳的是250℃。
該等層20、30、40、50與該大面積半導體元件90之連接宜在施加壓力，特別是5MPa至30MPa，特別是由10MPa至28MPa，特別是25MPa之一壓力下達成。
或者，該大面積半導體元件90可在一分開組合步驟中施加在一先前製成之基板10上。為達此目的，該大面積半導體元件90係藉由該接合層50施加在該基板10之第一層20的第一側21上。欲與該半導體元件連接的該基板10之表面21係該第一層20之第一側21。
為連接該大面積半導體元件90及一先前製成之基板10，該配置被加熱至150℃至300℃之一組合溫度，其中這組合溫度大致對應於用於連接該基板10之該等層20、30與40的連接溫度。
圖2a與2b顯示欲製造之一半導體模組100(請參見圖2b)的一第二實施例。這亦包括該基板10之一非對稱結構。
該基板10由一第一層20、一第二層30及一第三層25構成。該第一層20及該第三層25包含一第一材料M1。該材料宜為銅。在具有不同層厚度d1與d3的這兩層20與25之間，由該第二材料M2形成一第二層30。該第二材料M2由具有一低熱膨脹係數之一材料構成，或該第二材料M2之熱膨脹係數比該第一材料M1之熱膨脹係數小。該第二材料M2宜為鉬。
所示對稱軸S顯示在如圖2a或2b所示之基板10本身亦具有一非對稱結構。在該第一層20與該第二層30之間形成一第一連接層40。這連接層40宜為一燒結層，且該燒結層包含一連接材料VM，最好是銀。在該第二層30與該第三層25之間亦形成一第二連接層41。該連接層41亦宜為一燒結層，且該燒結層包含一連接材料VM，即銀。
在該第三層25之第一側26(請參見圖2a)上宜施加一黏著強化層60。該第三層25之第一側26係面對該第二層30的該第三層25之側。該黏著強化層60宜藉由電鍍施加在該第三層25上。該黏著強化層60可為例如一銀層。該黏著強化層60係用以增加在該第三層25與該第二連接層41間之黏著力。
在該連接狀態中，具有一組合連接層45(請參見圖2b)。藉由一低溫燒結製程，該第二連接層41及該黏著強化層60互相壓抵以便形成該組合連接層45。
該大面積半導體元件90接著藉由該接合層50施加在該第一層20之第一側21上。
藉由依據圖2a與2b之示範實施例，亦可看到該第一層20之層厚度d1係比由低膨脹材料M2構成之第二層30的層厚度d2大許多倍。該第一層20之層厚度d1亦比第一材料M1之第三層25的層厚度d3大。
低膨脹第二材料M2之第二層30非對稱地形成在該層堆疊內。該低膨脹第二層30之應變的一非對稱布置具有的優點係由該大面積半導體元件90，特別是該矽半導體元件之膨脹及該多層基板10之膨脹獲得一特定對稱軸。依據該大面積半導體元件90之厚度dHL，該低膨脹材料M2之第二層30的位置可用以在冷卻後最後獲得該半導體模組100之一平面輪廓。
10‧‧‧基板
20‧‧‧第一層
21‧‧‧第一層第一側
22‧‧‧第一層第二側
25‧‧‧第三層
26‧‧‧第三層第一側
27‧‧‧第三層第二側
30‧‧‧第二層
31‧‧‧第二層第一側
32‧‧‧第二層第二側
40‧‧‧連接層；第一連接層
41‧‧‧連接層；第二連接層
45‧‧‧組合連接層
50‧‧‧接合層
60‧‧‧黏著強化層
90‧‧‧大面積半導體元件
100‧‧‧半導體模組
bHL‧‧‧半導體元件寬度
bSP‧‧‧基板寬度
d1‧‧‧第一層層厚度
d2‧‧‧第二層層厚度
d3‧‧‧第三層層厚度
dHL‧‧‧半導體元件層厚度
D‧‧‧基板總厚度
M1‧‧‧第一材料
M2‧‧‧第二材料
S‧‧‧對稱軸
VM‧‧‧連接材料
以下藉由參考附加示意圖式且依據示範實施例更詳細地說明本發明。這些圖式中： 圖1a顯示依據第一示範實施例之依據本發明之一半導體模組的多數個別層及組件的配置； 圖1b顯示如圖1a所示之半導體模組在連接狀態； 圖2a顯示依據第二實施例之依據本發明之一半導體模組的多數個別層及組件的配置；及 圖2b顯示如圖2a所示之半導體模組在連接狀態。
10‧‧‧基板
20‧‧‧第一層
30‧‧‧第二層
40‧‧‧連接層
50‧‧‧接合層
90‧‧‧大面積半導體元件
100‧‧‧半導體模組
d1,d2‧‧‧層厚度
dHL‧‧‧厚度
D‧‧‧總厚度
M1‧‧‧第一材料
M2‧‧‧第二材料
S‧‧‧對稱軸
VM‧‧‧連接材料

Claims (20)

  1. 一種製造用於大面積半導體元件，特別是用於閘流體板或二極體之基板的方法，其特徵在於： 由具有一第一膨脹係數之一第一材料構成的至少一第一層、及由具有比該第一膨脹係數小之一第二膨脹係數的一第二、低膨脹材料構成的至少一第二層，在150℃至300℃之一連接溫度下特別藉由一低溫燒結製程互相連接，其中在該第一層與該第二層之間形成由一連接材料構成之至少一第一連接層，且該連接溫度大致對應於用於連接所製成之該基板及至少一大面積半導體元件的組合溫度。
  2. 如請求項1之方法，其特徵在於： 該連接溫度係200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。
  3. 如請求項1或2之方法，其特徵在於： 該連接層之該連接材料產生耐受在該連接溫度以上之溫度的一連接且較佳包含一擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
  4. 如請求項1至3中任一項之方法，其特徵在於： 該第一材料包含金屬，特別是銅(Cu)或一銅合金，及/或該第二材料包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)，特佳的是鉬(Mo)。
  5. 如請求項1至4中任一項之方法，其特徵在於： 該至少第一層與該至少第二層及與該至少第一連接層的連接係藉由施加壓力，特別是用5MPa至30MPa，特別是10MPa至28MPa，特別是25MPa之一壓力來達成。
  6. 一種用於大面積半導體元件，特別是用於閘流體板或二極體的基板，特別是依據如請求項1至5中任一項之方法製成的一基板，其包含： 至少一第一層，其由具有一第一膨脹係數之一第一材料構成；及 至少一第二層，其由具有比該第一膨脹係數小之一第二膨脹係數的一第二、低膨脹材料構成， 其中在該第一層與該第二層之間形成至少一第一連接層，該至少一第一連接層較佳包含擴散金屬，特別是銀(Ag)及/或一銀合金及/或金(Au)及/或一金合金及/或銅(Cu)及/或一銅合金。
  7. 如請求項6之基板，其特徵在於： 該至少第一連接層形成作為在該第一層及/或該第二層間之一邊界層。
  8. 如請求項6或7之基板，其特徵在於： 該第一材料包含金屬，特別是銅(Cu)或一銅合金，及/或該第二材料包含一鎳合金，特別是恆範鋼(Fe65 Ni35 )或恆範鋼36(Fe64 Ni36 )或科伐合金(Fe54 Ni29 Co17 )、及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)，特佳的是鉬(Mo)。
  9. 如請求項6至8中任一項之基板，其特徵在於： 由一/該第一材料構成之至少一第三層藉由一/該連接材料構成之一第二連接層與由一/該第二、膨脹材料構成之該第二層連接。
  10. 如請求項9之基板，其特徵在於： 由一/該第二材料構成之至少一第四層，其藉由一/該連接材料構成之一第三連接層與由一/該第一材料構成之該第三層連接。
  11. 如請求項6至10中任一項，特別如請求項9或10任一項之基板，其特徵在於： 該等個別層及(多數)連接層特別以形成一平面基板之一方式對稱地配置。
  12. 如請求項6至10中任一項，特別如請求項9或10任一項之基板，其特徵在於： 該等個別層及(多數)連接層特別以形成一凸或凹形基板之一方式非對稱地配置。
  13. 如請求項6至12中任一項，特別如請求項8或12任一項之基板，其特徵在於： 該第一層及該第二層，特別是該第一層、該第二層及該第三層，具有不同之層厚度。
  14. 如請求項6至13中任一項之基板，其特徵在於： 該第二層及/或該至少第四層被埋在由該第一材料構成之一層中。
  15. 如請求項6至14中任一項之基板，其特徵在於： 該第二層及/或該第四層具有一框狀及/或柵狀及/或線狀的設計。
  16. 一種製造半導體模組的方法，該半導體模組包含特別如請求項6至15中任一項之一基板或藉由如請求項1至5中任一項之方法製成的一基板、及至少一大面積半導體元件，特別是一閘流體板或一二極體，該方法之特徵在於： 該大面積半導體元件係藉由一接合層在150℃至300℃之一組合溫度與該基板連接，其中該組合溫度大致對應於用於連接該基板之該等層的該連接溫度。
  17. 如請求項16之方法，其特徵在於： 該基板之該等層的連接及該大面積半導體元件與該基板的連接係同時實行。
  18. 如請求項16或17之方法，其特徵在於： 該組合溫度係200℃至280℃，特別是220℃至270℃，特別是240℃至260℃，特別是250℃。
  19. 一種特別如請求項16至18中任一項製成之半導體模組，其包含： 如請求項6至15中任一項之一基板或藉由如請求項1至5中任一項之方法製成的一基板；及 至少一大面積半導體元件，特別是一閘流體板或一二極體。
  20. 如請求項19之半導體模組，其特徵在於： 該大面積半導體元件係特別藉由一接合層與該基板之該第一層連接。
TW106105456A 2016-02-19 2017-02-18 製造基板的方法、基板、製造半導體模組的方法、及半導體模組 TW201802958A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??16156489.3 2016-02-19
EP16156489.3A EP3208842A1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul

Publications (1)

Publication Number Publication Date
TW201802958A true TW201802958A (zh) 2018-01-16

Family

ID=55405192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105456A TW201802958A (zh) 2016-02-19 2017-02-18 製造基板的方法、基板、製造半導體模組的方法、及半導體模組

Country Status (7)

Country Link
US (1) US20210210416A1 (zh)
EP (1) EP3208842A1 (zh)
JP (1) JP2019512867A (zh)
KR (1) KR20180112809A (zh)
CN (1) CN108701666A (zh)
TW (1) TW201802958A (zh)
WO (1) WO2017140574A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204887B3 (de) * 2018-03-29 2019-09-05 Danfoss Silicon Power Gmbh Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
JP7418731B2 (ja) * 2018-10-04 2024-01-22 Ｔｏｐｐａｎエッジ株式会社 金属製部材の接合方法
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法
JP7482376B2 (ja) * 2019-10-29 2024-05-14 東レ株式会社 バイオチップの製造方法
CN118266042A (zh) * 2021-10-08 2024-06-28 CnC材料有限公司 耐蚀性优秀的多层结构的铜粒子
WO2023058797A1 (ko) * 2021-10-08 2023-04-13 주식회사 씨앤씨머티리얼즈 내식성이 우수한 전도성 탄소계 입자
WO2023058796A1 (ko) * 2021-10-08 2023-04-13 주식회사 씨앤씨머티리얼즈 내식성이 우수한 전도성 폴리머 입자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339742B2 (zh) * 1971-11-08 1978-10-23
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JPH06104298A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Works Ltd 半導体装置の実装方法
JPH1012767A (ja) * 1996-06-19 1998-01-16 Tokyo Tungsten Co Ltd 積層構造放熱基板及びその製造方法
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
JP2002043481A (ja) * 2000-07-19 2002-02-08 Sumitomo Metal Ind Ltd セラミックモジュールおよびその製造方法
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP2010192701A (ja) * 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
JP5856038B2 (ja) * 2012-10-31 2016-02-09 三ツ星ベルト株式会社 スクリーン印刷用導電性接着剤並びに無機素材の接合体及びその製造方法
US8946894B2 (en) * 2013-02-18 2015-02-03 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
WO2015052791A1 (ja) * 2013-10-09 2015-04-16 古河電気工業株式会社 金属体の接合方法及び金属体の接合構造
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Also Published As

Publication number Publication date
US20210210416A1 (en) 2021-07-08
KR20180112809A (ko) 2018-10-12
CN108701666A (zh) 2018-10-23
WO2017140574A1 (de) 2017-08-24
JP2019512867A (ja) 2019-05-16
EP3208842A1 (de) 2017-08-23

Similar Documents

Publication Publication Date Title
TW201802958A (zh) 製造基板的方法、基板、製造半導體模組的方法、及半導體模組
TWI648115B (zh) 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
US7951467B2 (en) Cladding material and its manufacturing method, press-forming method, and heat sink using cladding material
JP4969589B2 (ja) ペルチェ素子精製プロセスとペルチェ素子
JP2013038330A (ja) 半導体装置の製造方法及び半導体装置
CN113169083B (zh) 半导体装置以及半导体装置的制造方法
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
JP2013055237A (ja) パワーモジュール用基板の製造方法
TWI657514B (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
WO2019180914A1 (ja) 電子部品実装モジュール
CN103057202A (zh) 层叠结构热沉材料及制备方法
JP2014165240A (ja) パワーモジュール
JP6775848B2 (ja) 放熱板材
WO2019167942A1 (ja) 絶縁回路基板
WO2019167931A1 (ja) 絶縁回路基板
JP6786090B2 (ja) 放熱板材
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6561886B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
CN109935680A (zh) 热电模块以及其制造方法
JP4146736B2 (ja) 半導体装置の製造方法
JP2018041868A (ja) 放熱基板
JP2000349100A (ja) 接合材とその製造方法及び半導体装置
WO2020004566A1 (ja) 基体および半導体装置
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法