[go: up one dir, main page]

TW201800327A - 半導體裝置中的接合環及其形成方法 - Google Patents

半導體裝置中的接合環及其形成方法

Info

Publication number
TW201800327A
TW201800327A TW105134714A TW105134714A TW201800327A TW 201800327 A TW201800327 A TW 201800327A TW 105134714 A TW105134714 A TW 105134714A TW 105134714 A TW105134714 A TW 105134714A TW 201800327 A TW201800327 A TW 201800327A
Authority
TW
Taiwan
Prior art keywords
pads
substrate
layer
pad
bonding
Prior art date
Application number
TW105134714A
Other languages
English (en)
Inventor
陳志明
劉丙寅
喻中一
杜友倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201800327A publication Critical patent/TW201800327A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H10W72/019—
    • H10W72/90—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/05—Microfluidics
    • B81B2201/052—Ink-jet print cartridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H10W72/01933—
    • H10W72/01938—
    • H10W72/072—
    • H10W72/07236—
    • H10W72/923—
    • H10W72/952—
    • H10W72/981—
    • H10W90/792—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

一種實施例方法包含：在裝置基板上形成第一複數個接墊；在該第一複數個接墊上方沈積間隔件層且使該間隔件層沿著該第一複數個接墊之側壁延伸；及蝕刻該間隔件層以移除該間隔件層之橫向部分且在該第一複數個接墊之側壁上形成間隔件。該方法進一步包含：藉由將該第一複數個接墊接合至第二複數個接墊而將包含該第二複數個接墊之帽蓋基板接合至該裝置基板。

Description

半導體裝置中的接合環及其形成方法
本發明實施例係關於一種半導體裝置中的接合環及其形成方法。
半導體工業因多種電子組件(例如，電晶體、二極體、電阻器、電容器等)之整合密度之持續改良已經歷迅速發展。在極大程度上，整合密度之此改良係來自最小構件大小之反覆減小(例如，朝向低於20 nm節點而縮小半導體製程節點)，此允許將較多組件整合至給定區中。隨著近期對小型化、更高速度及更大頻寬以及更低電力消耗及延時之需求之增長，已產生對半導體晶粒之較小且較具創造性封裝技術之需要。 微機電系統(「MEMS」)正變得愈來愈流行，尤其隨著此等裝置被小型化且被整合至積體電路製造製程中更係如此。MEMS裝置可用於諸如麥克風、加速度計、陀螺儀、壓力感測器、噴墨印表機及諸如此類之各種應用中。然而，MEMS裝置將其自己之獨特要求引入至整合製程中。
根據本發明之一實施例，一種方法包括：在裝置基板上形成第一複數個接墊；在該第一複數個接墊上方沈積間隔件層且使該間隔件層沿著該第一複數個接墊之側壁延伸；蝕刻該間隔件層以移除該間隔件層之橫向部分且在該第一複數個接墊之側壁上形成間隔件；及藉由將該第一複數個接墊接合至第二複數個接墊而將包括該第二複數個接墊之帽蓋基板接合至該裝置基板。
以下揭露內容提供用於實施本發明之不同構件之諸多不同實施例或實例。以下闡述組件及配置之特定實例以簡化本揭露。當然，此等特定實例僅為實例且並非意欲為限制性的。舉例而言，以下說明中之在第二構件上方或在第二構件上形成第一構件可包含其中第一構件與第二構件以直接接觸方式形成之實施例，且亦可包含其中可在第一構件與第二構件之間形成額外構件使得第一構件與第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考編號及/或字母。此重複係出於簡化及清晰目的且本質上並不指定所論述之各種實施例及/或組態之間的關係。 此外，為便於說明，本文中可使用空間相對術語(諸如，「下面」、「下方」、「下部」、「上方」、「上部」及諸如此類)來闡述一個元件或構件與另一(其他)元件或構件之關係，如各圖中所圖解說明。除各圖中所繪示之定向之外，該等空間相對術語亦意欲囊括裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90°或處於其他定向)，且同樣可據此解釋本文中所使用之空間相對描述符。 在特定內容脈絡內闡述各種實施例，亦即，具有經密封腔之微電磁系統(MEMS)裝置。然而，各種實施例可應用於其中期望經改良接合環氣密性及/或經改良接合之其他裝置。 各種實施例包含接合環及/或接墊，該等接合環及/或接墊可使用共晶接合製程接合至其他接合環/接墊。經接合結構可形成經氣密式密封腔(例如，其中放置有MEMS驗證質量(proof mass))。在進行接合之前，先沿著接合環及/或接墊之側壁形成間隔件。該等間隔件可有利地改良間隙可控制性(例如，在接合期間用於經改良對準)、減少出氣(例如，由於經密封腔與周圍之壓力位準之間的差異所致之氣體自腔之洩漏)、減小經接合結構中之柯肯達爾(Kiricendall)空隙、增強所得腔之氣密式密封且減輕共晶化合物至周圍裝置構件上之不期望擴散(有時稱為共晶化合物之「擠出」)。因此，間隔件可減少製造缺陷且改良用於半導體裝置封裝之製造製程之可靠性。 圖1A至圖10圖解說明各種中間件之剖面圖。圖1A及圖1B圖解說明根據某些實施例之基板102及106之剖面圖，該兩個基板隨後可接合在一起以形成MEMS裝置封裝100 (參見圖2)。圖1A圖解說明載體基板102，舉例而言，該載體基板可用作用於隨後形成之MEMS裝置之結構支撐。載體基板102可包括任何適合材料(諸如，矽)，但在其他實施例中，亦可使用其他基板，諸如陶瓷基板、絕緣體上覆矽基板、包括其他半導體材料之基板及諸如此類。 舉例而言，視情況可使用光微影與蝕刻之組合來圖案化載體基板102以包含腔104。舉例而言，光微影製程可包含使用旋塗製程將光阻劑(未圖解說明)作為毯覆層沈積在載體基板102上方。舉例而言，然後可藉由使用紫外線光經由微影遮罩使光阻劑之部分暴露而圖案化光阻劑。隨後，取決於使用正性抗蝕劑還是負性抗蝕劑而生長或移除光阻劑之所暴露部分或未暴露部分。 然後可將光阻劑之圖案轉印至下伏載體基板102。在光阻劑與載體基板102之間可形成一或多個選用硬遮罩(例如，包括氧化物、氮化物、氮氧化物或其組合)以輔助載體基板102之圖案化。舉例而言，可首先(舉例而言)使用適合蝕刻製程將光阻劑之圖案轉印至硬遮罩。然後使用硬遮罩來蝕刻載體基板102。蝕刻載體基板102可包含深反應性離子蝕刻(DRIE)製程，但亦可使用其他適合蝕刻技術。可使用電漿灰化或濕法剝離製程來移除光阻劑之任何其餘部分(例如，光阻劑之在圖案化硬遮罩期間未移除之部分)。視情況，電漿灰化製程可然後為在硫酸(H2 SO4 )溶液中進行之濕法浸泡以清潔基板102並移除其餘光阻劑材料。移除光阻劑之部分可在蝕刻載體基板102之前或之後執行。在圖案化載體基板102之後亦可移除硬遮罩。 舉例而言，可包含腔104以容納MEMS裝置中之隨後形成之可移動驗證質量(例如，驗證質量120，參見圖7)。舉例而言，腔104允許驗證質量在不接觸載體基板102之情況下在至少一個軸上(例如，沿垂直於載體基板102之主要表面之方向)移動。舉例而言，腔104亦可經包含以控制包含腔104之隨後形成之經密封腔之壓力位準。在其他實施例中，出於其他目的而包含腔104。在又其他實施例中，可省略腔104。 圖1B圖解說明裝置基板106之剖面圖，該裝置基板實質上可類似於如上文所闡述之載體基板102。裝置基板106可或可不由與載體基板102相同之材料形成。在後續製程步驟中，裝置基板106可經圖案化以形成一或多個MEMS裝置之各種部分(例如，參見圖7)。舉例而言，裝置基板106可經圖案化以包含一或多個MEMS裝置之驗證質量、電極、支撐部件、其組合及諸如此類，如下文更詳細闡述。 使用任何適合製程在裝置基板106上方形成介電層108，該製程諸如化學氣相沈積(CVD)、電漿輔助CVD (plasma enhanced CVD；PECVD)、原子層沈積(ALD)、物理氣相沈積(PVD)及諸如此類。介電層108可用作用以將載體基板102接合至裝置基板106之接合層(例如，參見圖2)。此外，介電層108可用於在裝置基板106之圖案化期間暫時支撐MEMS結構(例如，驗證質量、電極及諸如此類) (例如，參見圖7)。介電層108可使用如上文所闡述之光微影與蝕刻之組合而經圖案化以包含溝槽110。溝槽110至少部分地延伸至介電層108中，且舉例而言，溝槽110可經包含以用於負載減小及/或用以在後續製程步驟中減少介電層108之部分之移除時間(例如，參見圖8)。在其他實施例中，可省略溝槽110。為簡單起見，圖1A及圖1B僅明確地圖解說明兩個基板102/106及單個介電層108，且其他實施例裝置及/或載體基板可取決於裝置設計而包含其形成之任何數目個額外構件(例如，額外導電及/或介電構件)。 圖2圖解說明使用介電層108作為接合界面之載體基板102至裝置基板106之接合。接合製程可包含熔化接合製程，伹亦可使用其他適合製程。可執行退火以增強載體基板102與裝置基板106之間的接合。在某些實施例中，裝置基板106之介電層108經接合以接觸其中圖案化有腔104之載體基板102之表面。此外，在經接合封裝100中，溝槽110可與腔104對準且放置在腔104內。 如由圖2進一步圖解說明，在接合載體基板102與裝置基板106之後，可使裝置基板106薄化至所要厚度T1。在某些實施例中，厚度T1可為約10 μm至約70 μm。其他實施例可取決於裝置設計而包含具有不同厚度之裝置基板。薄化裝置基板106可使用任何適合製程而達成，該製程諸如化學機械拋光(CMP)製程、機械研磨製程、回蝕製程、其組合或諸如此類。 隨後，如由圖3所圖解說明，裝置基板106可經圖案化以形成接點區112。在某些實施例中，使用如上文所闡述之光微影與蝕刻之組合來圖案化裝置基板106。圖案化製程可包含DRIE製程，但亦可使用其他適合蝕刻製程。接點區112可提供用於隨後形成之導電接墊(例如，圖4A中之接墊114)之表面。接點區112可經包含以為接墊提供充分分隔高度以避免干擾隨後形成之MEMS結構。舉例而言，在圖案化之後，接點區112之頂部表面可高於裝置基板106之在接點區112之間的部分之頂部表面106’。在某些實施例中，接點區112之分隔高度差T2可為約0.5 μm至約2 μm。 在形成接點區112之後，可在接點區112上形成接墊114，如由圖4A及圖4B所圖解說明。圖4A圖解說明接墊114之剖面圖，而圖4B圖解說明接墊114之對應俯視圖。圖4A中所圖解說明之剖面可係沿圖4B之線4A-4A截取的。接墊114可包括導電材料之一或多個層，該導電材料可取決於用於使用接墊114來將封裝組件接合至裝置基板106 (例如，參見圖10)之所要接合條件(例如，溫度、力及諸如此類)而選擇。舉例而言，接墊114可包括銅、金(Au)層與銦(In)層、鋁(A1)層與鍺(Ge)層、銅(Cu)層與錫(Sn)層、金(Au)層與錫(Sn)層、金(Au)層與鍺(Ge)層、金(Au)層與矽(Si)層、其組合及諸如此類。接墊114可各自具有寬度W1，寬度W1可係在每一接墊114之側壁之間量測的。在某些實施例中，寬度W1可為約50 μm至約60 μm。 可使用任何適合製程來形成接墊114。在一項實施例中，接墊114藉由CVD、PECVD、旋塗製程及諸如此類而沈積為一或多個毯覆層。在此等實施例中，然後使用如上文所闡述之光微影與蝕刻之組合來圖案化毯覆層。在另一實施例中，在裝置基板106上方沈積晶種層(未展示)，且形成並圖案化遮罩(例如，硬遮罩，未展示)以包含在晶種層上方之定義接墊114之形狀之開口。舉例而言，遮罩中之開口可與接點區112對準。在此等實施例中，然後使用適合鍍覆製程(例如，無電式電鍍、電化學電鍍及諸如此類)在遮罩中之開口中形成接墊114。隨後，可移除硬遮罩及晶種層之過量部分(例如，不直接在接墊114下面之部分)。 如由圖4B之俯視圖所圖解說明，接墊114之至少一子組(例如，接墊114A)可形成閉合環路(下文中稱為接合環114A)。在後續製程步驟中，可將接合環114A接合至帽蓋基板以形成經氣密式密封腔(例如，參見圖10)。接合環114A在圖4B中圖解說明為矩形的；然而，在其他實施例中，接合環114A可取決於裝置設計而具有任何形狀。其他接墊114 (例如，接墊114B)可僅用於電連接且可不形成任何環路。 接下來，在圖5中，在裝置基板106上方形成間隔件層116。間隔件層116可進一步放置在接墊114 (包含接合環114A)之頂部表面及側壁上。可使用保形沈積製程來沈積間隔件層116，其中間隔件層116之垂直部分(例如，在接墊114之側壁上)具有實質上與間隔件層116之橫向部分(例如，在接墊114之頂部表面上)相同之厚度。在某些實施例中，保形沈積製程可包含CVD、PECVD、ALD及諸如此類。舉例而言，間隔件層116之厚度T3可為約5 μm至約10 μm。已觀察到，當間隔件層116具有在以上範圍中之厚度時，在接合製程期間可減少各種製造缺陷，如下文更詳細闡述。間隔件層116可包括任何適合材料，諸如氧化物、氮氧化矽(SiON)、氮化矽(SiN)、金屬氧化物、多晶矽、無摻雜多晶矽、其組合及諸如此類。 在圖6中，使用回蝕技術來圖案化間隔件層116 (舉例而言)以形成間隔件118。該回蝕技術可移除間隔件層116之橫向部分而留下間隔件層116之在接墊114之側壁上之垂直部分。該回蝕製程可進一步使間隔件層116凹陷至低於接墊之頂部表面以防止間隔件118干擾使用接合墊114之後續接合製程(例如，參見圖10)。在某些實施例中，舉例而言，距離D1 (例如，接墊114之頂部與間隔件118之頂部之間的高度差)可為約100Å至約200Å。在某些實施例中，間隔件118之所要輪廓(例如，距離D1)可藉由控制回蝕製程之持續時間而達成。在後續製程步驟中，間隔件118在涉及接墊114之接合製程期間可有利地減少缺陷，如下文更詳細闡釋。 接下來，在圖7中，可使用如上文所闡述之光微影與蝕刻之組合來圖案化裝置基板106。裝置基板106經圖案化以定義各種MEMS結構120。在實施例中，MEMS結構120諸如驗證質量(例如，彈簧、一系列梳狀物及諸如此類)、電極、支撐部件、其組合及諸如此類。MEMS結構120可與載體基板102中之腔104對準(例如，直接放置在腔104上方)。在裝置基板106之圖案化期間，介電層108可提供結構支撐以減小可由蝕刻製程引起之對各種MEMS結構120之損壞。 圖8圖解說明藉由使用任何適合製程來移除介電層108之部分進行之MEMS結構120之釋放。舉例而言，當介電層108包括氧化物時，可使用蒸氣氟化氫(HF)蝕刻製程來移除介電層108之部分並釋放MEMS結構120。蒸氣HF蝕刻製程可在裝置基板106之材料(例如，矽)與介電層108之材料(例如，氧化物)之間選擇性地進行蝕刻。舉例而言，蒸氣HF蝕刻製程可以比裝置基板106 (及MEMS結構120)大之速率蝕刻介電層108。因此，可在不顯著蝕刻MEMS結構120/裝置基板106之情況下移除介電層108之部分。在其他實施例中，亦可使用可選擇性地蝕刻裝置基板106上方之介電層108之其他蝕刻製程。 介電層108之部分之移除允許MEMS結構120之可移動元件沿至少一個軸自由移動。應注意，介電層108之部分取決於佈局設計而移除。MEMS結構120可取決於裝置設計而提供任何適合功能。舉例而言，MEMS結構120可為麥克風、加速度計、陀螺儀、壓力感測器、噴墨印表機、其組合及諸如此類之部分。 圖9圖解說明帽蓋基板150之剖面圖，帽蓋基板150隨後可使用接墊114接合至載體基板102及裝置基板106 (參見圖10)。在某些實施例中，帽蓋基板150係包括功能電路之互補式金屬氧化物半導體(CMOS)晶片或CMOS晶圓。舉例而言，帽蓋基板150可包括半導體基板152。舉例而言，半導體基板152可包括經摻雜或無摻雜之塊狀矽或者絕緣體上覆半導體(SOI)基板之主動層。通常，SOI基板包括形成於絕緣體層上之半導體材料層(諸如矽)。舉例而言，絕緣體層可為埋入式氧化物(BOX)層或氧化矽層。絕緣體層提供於基板(諸如矽或玻璃基板)上。另一選擇為，半導體基板152可包含：另一元素半導體，諸如鍺；化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。亦可使用其他基板，諸如多層基板或梯度基板。 在半導體基板152之頂部表面處可形成主動裝置(未展示)，諸如電晶體、電容器、電阻器、二極體、光電二極體、熔絲及諸如此類。在主動裝置及半導體基板152上方可形成互連結構154。互連結構154可包含含有使用任何適合方法形成之導電構件156 (例如，導電線及通路)之層間介電質(ILD)及/或金屬間介電質(IMD)層。ILD及IMD層可包含放置在此等導電構件之間的具有(舉例而言)低於約4.0或甚至2.0之k值之低k介電材料。在某些實施例中，ILD及IMD層可由藉由任何適合方法(諸如旋塗、化學氣相沈積(CVD)及電漿輔助CVD (PECVD))形成之(舉例而言)以下各項製成：磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、SiOx Cy 、旋塗玻璃、旋塗聚合物、矽碳材料、其化合物、其複合物、其組合或諸如此類。 導電構件156可藉由鑲嵌製程(諸如單鑲嵌或雙鑲嵌製程)而形成。導電構件156由導電材料(例如，包括銅、鋁、鎢、其組合及諸如此類)形成，且導電構件156可襯有擴散阻障層及/或黏附層(未展示)。擴散阻障層可由TaN、Ta、TiN、Ti、CoW或諸如此類之一或多個層形成。互連結構154中之導電構件156電連接各種主動裝置以在帽蓋基板內形成功能電路。由此類電路提供之功能可包含記憶體結構、處理結構、感測器、放大器、電力分配、輸入/輸出電路或諸如此類。熟習此項技術者將瞭解，以上實例僅出於說明性目的而提供以進一步闡釋各種實施例之應用且並不意味著以任何方式限制本發明。視情況針對給定應用可使用其他電路。 亦應注意，一或多個蝕刻停止層(未展示)可定位於ILD及IMD層中之毗鄰者之間。通常，蝕刻停止層提供在形成通路及/或接點時用以停止蝕刻製程之機構。蝕刻停止層由與毗鄰層(例如，下伏半導體基板152與上覆互連結構154)具有不同蝕刻選擇性之介電材料形成。在實施例中，蝕刻停止層可由藉由CVD或PECVD技術沈積之SiN、SiCN、SiCO、CN、其組合或諸如此類形成。 在互連結構154上方可形成I/O及鈍化構件。舉例而言，接墊158可形成於互連結構154上方且可經由互連結構154中之導電構件156電連接至主動裝置。接墊158可包括導電材料，諸如鋁、銅、鎳、其組合及諸如此類。亦可使用其他材料(例如，類似於接墊114之材料)。此外，在互連結構154及接墊158上方可形成鈍化層160。在某些實施例中，鈍化層160可由非有機材料形成，該等非有機材料諸如氧化矽、無摻雜矽酸鹽玻璃、氮氧化矽及諸如此類。亦可使用其他適合鈍化材料。鈍化層160之部分可覆蓋接墊158之邊緣部分，且接墊158可藉由鈍化層160中之開口162而暴露。 在各種實施例中，接墊158可在後續製程步驟中接合至裝置基板106之接墊114 (參見圖10)。接墊158可具有類似於對應接墊114之形狀，諸如圖4B之俯視圖中所圖解說明之形狀。舉例而言，接墊158之至少一子組可形成閉合環路以提供俯視圖中之接合環結構。此外，開口162可係充分寬的(例如，具有寬度W2)以容納接墊114及間隔件118。舉例而言，在其中接墊114之寬度W1 (參見圖4)為約50 μm至約60 μm之實施例中，開口162之寬度W2可為約70 μm至約80 μm。取決於裝置設計，在其他實施例中可使用其他尺寸。 視情況亦可在帽蓋基板150中形成額外互連構件，諸如額外鈍化層、導電柱及/或凸塊下金屬(UBM)層。舉例而言，帽蓋基板150可包含額外接點墊164，舉例而言，該等額外接點墊可包括鋁銅合金。帽蓋基板之各種構件可藉由任何適合方法而形成且本文中不再進一步詳細闡述。此外，以上所闡述之帽蓋基板150之一般構件及構造只不過係一項實例性實施例，且帽蓋基板150可包含任何數目個以上構件以及其他構件之任何組合。舉例而言，在鈍化層160中可形成防黏連凸塊(未展示)。 圖10圖解說明帽蓋基板150至裝置基板106及載體基板102之接合。在實施例中，接合製程包含其中接墊158直接接合至接墊114之共晶接合製程。接墊114及接墊114之側壁上之間隔件118可至少部分地延伸至鈍化層160中之開口162中。由於間隔件118先前已凹陷至低於接墊114之頂部表面(參見圖6)，因此間隔件118可不接觸接墊158。因此，間隔件118可不顯著影響在接墊114與158之間形成之接合。共晶接合製程可藉由將接合環114A接合至對應密封環158A而形成其中放置有MEMS結構120之經密封腔166。在某些實施例中，經密封腔166可進一步包含載體基板102之腔104。此外，在其中帽蓋基板150包含防黏連凸塊(未展示)之實施例中，防黏連凸塊亦可放置在經密封腔166中且與MEMS結構120對準。在進行接合之後，可執行額外處理步驟，諸如將個別MEMS裝置自MEMS裝置封裝100單粒化。單粒化製程可係多步驟製程，其中首先執行部分單粒化(例如，沿著切割道168)，之後將個別裝置自封裝100完全單粒化。 在各種實施例中，間隔件118減少否則在接合製程期間可發生之缺陷。舉例而言，間隔件118可減少來自接墊114及158之導電材料擴散(稱為「擠出」)量。此外，間隔件118在接合期間可有利地改良間隙可控制性及密封。另外，密封環114A/158A上之間隔件118可減小柯肯達爾空隙且減小接合結構中之出氣效應，此可改良經密封腔166之氣密式密封。 圖11圖解說明根據某些實施例之用於形成裝置封裝之製程流程200。在步驟202中，在裝置基板(例如，裝置基板106)上方形成第一接墊(例如，接墊114)。在裝置基板中之經圖案化之接點區(例如，接點區112)上可形成第一接墊。可進一步將裝置基板接合至其中圖案化有腔(例如，腔104)之載體基板(例如，載體基板102)。第一接墊之部分可形成閉合環路(例如，諸如接合環114A)。接下來，在步驟204中，在接墊上方沈積間隔件層(例如，間隔件層116)且使該間隔件層沿著接墊之側壁延伸。在步驟206中，圖案化間隔件層以在第一接墊之側壁上形成間隔件(例如，間隔件118)。圖案化間隔件層可包含移除橫向部分、可包含回蝕製程，該回蝕製程可進一步使間隔件凹陷至低於第一接墊之頂部表面。在步驟208中，藉由將第一接墊接合至帽蓋基板(例如，帽蓋基板150)上之第二接墊(例如，接墊158)而將帽蓋基板接合至裝置基板。該接合製程可包含形成經密封腔(例如，腔166)之共晶接合製程。 因此，如上文所闡述，各種實施例裝置封裝包含形成於接墊/接合環之側壁上之間隔件。該等間隔件減小在涉及接墊/接合環之共晶接合製程期間可發生之製造缺陷之風險。舉例而言，該等間隔件可改良間隙可控制性、減小柯肯達爾空隙、減少出氣、減少共晶化合物之擠出、改良由接合環定義之經密封腔之氣密性及諸如此類。 根據一實施例，一種方法包含：在裝置基板上形成第一複數個接墊；在該第一複數個接墊上方沈積間隔件層且使該間隔件層沿著該第一複數個接墊之側壁延伸；及蝕刻該間隔件層以移除該間隔件層之橫向部分且在該第一複數個接墊之側壁上形成間隔件。該方法進一步包含：藉由將該第一複數個接墊接合至第二複數個接墊而將包含該第二複數個接墊之帽蓋基板接合至該裝置基板。 根據另一實施例，一種方法包含：將裝置基板接合至載體基板；圖案化該裝置基板之與該載體基板相對之表面以形成接點區；及在該接點區上形成第一接合環。該方法進一步包含：在該第一接合環上方及沿著該第一接合環之側壁沈積間隔件層；及圖案化該間隔件層以在該第一接合環之側壁上定義間隔件。圖案化該間隔件層包含：使該等間隔件之頂部凹陷至低於該第一接合環之頂部表面。該方法進一步包含：圖案化該裝置基板以定義微機電系統(MEMS)結構；及將該第一接合環共晶地接合至帽蓋基板上之第二接合環。將該第一接合環接合至該第二接合環定義其中放置有該MEMS結構之經密封腔。 根據又一實施例，一種封裝包含具有微機電系統(MEMS)結構之裝置基板、在該裝置基板上之第一接合環及放置於該第一接合環之側壁上之間隔件。該封裝進一步包含接合至該裝置基板之帽蓋基板。該帽蓋基板包含接合至該第一接合環之第二接合環，且該第一接合環與該第二接合環定義包括該MEMS結構之經密封腔。 前述內容概述了數項實施例之構件，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，熟習此項技術者可容易地使用本揭露作為用於設計或修改用於實施本文中所介紹之實施例之相同目的及/或達成本文中所介紹之實施例之相同優點之其他製程及結構之基礎。熟習此項技術者亦應認識到，此等等效構造並不背離本揭露之精神及範疇，且在不背離本揭露之精神及範疇之情況下，此等等效構造在本文中可做出各種改變、替代及變更。
100‧‧‧微機電系統裝置封裝/經接合封裝/封裝
102‧‧‧基板/載體基板/下伏載體基板
104‧‧‧腔
106‧‧‧基板/裝置基板
106’‧‧‧頂部表面
108‧‧‧介電層
110‧‧‧溝槽
112‧‧‧接點區
114‧‧‧接墊/接合墊/對應接墊
114A‧‧‧接墊/接合環/密封環
114B‧‧‧接墊
116‧‧‧間隔件層
118‧‧‧間隔件
120‧‧‧驗證質量/微機電系統結構
150‧‧‧帽蓋基板
152‧‧‧半導體基板/下伏半導體基板
154‧‧‧互連結構/上覆互連結構
156‧‧‧導電構件
158‧‧‧接墊
158A‧‧‧對應密封環/密封環
160‧‧‧鈍化層
162‧‧‧開口
164‧‧‧額外接點墊
166‧‧‧經密封腔/腔
168‧‧‧切割道
4A-4A‧‧‧線
D1‧‧‧距離
T1‧‧‧所要厚度/厚度
T2‧‧‧分隔高度差
T3‧‧‧厚度
W1‧‧‧寬度
W2‧‧‧寬度
當隨著附圖一起閱讀時，依據以下詳細說明最佳地理解本揭露之態樣。注意，根據產業之標準慣例，各種構件未按比例繪製。事實上，為論述之清晰起見，可任意地增加或減小各種構件之尺寸。 圖1A、圖1B、圖2、圖3、圖4A、圖4B及圖5至圖10圖解說明根據某些實施例之製造半導體裝置封裝之各種中間階段之剖面圖及俯視圖。 圖11圖解說明根據某些實施例之用於製造半導體裝置封裝之製程流程。

Claims (1)

  1. 一種方法，其包括： 在裝置基板上形成第一複數個接墊； 在該第一複數個接墊上方沈積間隔件層且使該間隔件層沿著該第一複數個接墊之側壁延伸； 蝕刻該間隔件層以移除該間隔件層之橫向部分且在該第一複數個接墊之側壁上形成間隔件；及 藉由將該第一複數個接墊接合至第二複數個接墊而將包括該第二複數個接墊之帽蓋基板接合至該裝置基板。
TW105134714A 2016-03-24 2016-10-27 半導體裝置中的接合環及其形成方法 TW201800327A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/080,356 2016-03-24
US15/080,356 US9957156B2 (en) 2016-03-24 2016-03-24 Bond rings in semiconductor devices and methods of forming same

Publications (1)

Publication Number Publication Date
TW201800327A true TW201800327A (zh) 2018-01-01

Family

ID=59897778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134714A TW201800327A (zh) 2016-03-24 2016-10-27 半導體裝置中的接合環及其形成方法

Country Status (3)

Country Link
US (2) US9957156B2 (zh)
CN (1) CN107226451A (zh)
TW (1) TW201800327A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784274B (zh) * 2019-10-28 2022-11-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9957156B2 (en) * 2016-03-24 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bond rings in semiconductor devices and methods of forming same
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
CN109659291A (zh) * 2018-12-24 2019-04-19 烟台艾睿光电科技有限公司 一种焊接环防溢流结构
CN109904063B (zh) * 2019-01-08 2021-01-22 上海华虹宏力半导体制造有限公司 Mems器件及其制造方法
CN112456436B (zh) * 2019-09-06 2024-07-16 上海新微技术研发中心有限公司 键合方法和键合结构
CN114496926B (zh) * 2020-10-23 2024-12-10 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
US12134557B2 (en) * 2021-02-12 2024-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Arched membrane structure for MEMS device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8735260B2 (en) * 2010-12-13 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent metal pad damage in wafer level package
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US8580594B2 (en) 2011-08-09 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having recessed bonding site
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9187317B2 (en) 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
US9254997B2 (en) * 2013-08-29 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS-MEMS integrated flow for making a pressure sensitive transducer
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure
US9957156B2 (en) * 2016-03-24 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bond rings in semiconductor devices and methods of forming same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784274B (zh) * 2019-10-28 2022-11-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11634318B2 (en) 2019-10-28 2023-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMs using outgassing material to adjust the pressure level in a cavity

Also Published As

Publication number Publication date
CN107226451A (zh) 2017-10-03
US10351418B2 (en) 2019-07-16
US9957156B2 (en) 2018-05-01
US20170275153A1 (en) 2017-09-28
US20180230003A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
US10351418B2 (en) Bond rings in semiconductor devices and methods of forming same
US9365416B2 (en) Structure and method for motion sensor
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US8735260B2 (en) Method to prevent metal pad damage in wafer level package
CN101483162B (zh) 半导体装置及其制造方法
TWI460836B (zh) 半導體晶片及其製造方法
TWI543280B (zh) 微機電系統元件的形成方法
US9540231B2 (en) MEMS device with a bonding layer embedded in the cap
KR20170060549A (ko) 개별화 및 접합 방법 및 이것에 의해 형성된 구조체
TW201727780A (zh) 微機電系統封裝之製造方法
CN113707641B (zh) 半导体器件及其制作方法
CN105023909B (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
JP2013154427A (ja) 半導体集積回路装置の製造方法
CN103224216A (zh) 具有衬底通孔的微电子机械系统（mems）结构及其形成方法
US9613926B2 (en) Wafer to wafer bonding process and structures
CN106601673A (zh) 形成深沟槽的方法和深沟槽隔离结构
US20240383744A1 (en) Arched membrane structure for mems device
CN103489804A (zh) 半导体封装结构的形成方法
CN101496166A (zh) 具有用于键合的相邻贮存器的半导体互连及形成方法
US12500149B2 (en) Semiconductor device and method of forming the same